KR101044135B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101044135B1
KR101044135B1 KR1020090117251A KR20090117251A KR101044135B1 KR 101044135 B1 KR101044135 B1 KR 101044135B1 KR 1020090117251 A KR1020090117251 A KR 1020090117251A KR 20090117251 A KR20090117251 A KR 20090117251A KR 101044135 B1 KR101044135 B1 KR 101044135B1
Authority
KR
South Korea
Prior art keywords
substrate
printed circuit
circuit board
unit substrate
manufacturing
Prior art date
Application number
KR1020090117251A
Other languages
English (en)
Other versions
KR20110060622A (ko
Inventor
김진수
최석문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090117251A priority Critical patent/KR101044135B1/ko
Priority to US12/730,128 priority patent/US8800137B2/en
Priority to CN2010101464664A priority patent/CN102083278B/zh
Publication of KR20110060622A publication Critical patent/KR20110060622A/ko
Application granted granted Critical
Publication of KR101044135B1 publication Critical patent/KR101044135B1/ko
Priority to US14/323,728 priority patent/US20140317919A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 (A) 스트립 기판을 고정부재에 실장하는 단계, (B) 싱귤레이션 공정을 통해서 상기 스트립 기판을 단위 기판으로 분리하는 단계, (C) 지그를 이용하여 분리한 상기 단위 기판에 솔더볼을 안착하는 단계 및 (D) 리플로우 공정을 통해서 상기 솔더볼을 상기 단위 기판에 고정하는 단계를 포함하여 구성되며, 싱귤레이션 공정을 수행하여 기판의 휨을 저감시킨 후 솔더볼을 안착시킴으로 정확한 위치에 솔더볼를 형성할 수 있고, 싱귤레이션 공정을 수행하여 단위 기판로 분리한 후 리플로우 공정을 수행하므로 종래기술에 비해 리플로우 공정시 발생하는 추가적인 휨을 저감할 수 있는 장점이 있다.
인쇄회로기판, 휨(warpage), 싱귤레이션(singulation), 솔더볼(solder ball), 플럭스(flux)

Description

인쇄회로기판의 제조방법{Fabricating Method Of Printed Circuit Board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
반도체 패키지의 고밀도화, 박형화, 소형화 및 전기적 특성 향상요구에 따라 기판의 두께가 점점 얇아지고 있으며, 기판의 내부에 전자부품을 내장하여 보호하는 전자부품 내장형 기판의 적용이 점차 확대되어 가고 있다. 하지만, 종래에 비해 기판의 두께가 얇아짐에 따라 지지력이 저하되어 기판의 휨(warpage)이 증가하고 있으며, 특히, 전장부품 내장형 기판의 경우 EMC(Epoxy Molding Compound)를 봉지(Encapsulation)한 이후 열팽창계수의 차이로 인한 휨이 발생하는 문제점이 있다. 이에 따라, 기판의 휨이 증가함에 따라 솔더볼(solder ball)을 정확한 위치에 안착하기 어려워지고 있다.
도 1a 내지 도 1e는 종래기술에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이며, 이를 참조하여 종래기술의 문제점을 살펴보도록 한다.
우선, 도 1a에 도시된 바와 같이, 스트립 기판(1)을 준비하는 단계이다. 여기서, 스트립 기판(1)은 전자부품을 내장하여 EMC(5)로 봉지한 전자부품 내장형 기판일 수 있다. 이때, 스트립 기판(1)에은 EMC(5)와 기판 사이에 열팽창계수의 차이 등으로 인하여 휨(warpage)이 존재한다.
다음, 도 1b에 도시된 바와 같이, 스트립 기판(1)에 플럭스(2; flux)를 도포하는 단계이다. 스트립 기판(1)에 휨이 존재하므로 본 단계에서 플럭스(2)는 정확한 위치에 도포되지 않는 문제점이 있다.
다음, 도 1c에 도시된 바와 같이, 솔더볼(3)을 안착하는 단계이다. 여기서, 솔더볼(3)은 지그(jig)를 이용하여 안착하는데, 플럭스(2)와 마찬가지로 스트립 기판(1)의 휨으로 인해 정확한 위치에 안착되지 않고 특정부위에 뭉치는 문제점이 있다.
다음, 도 1d 내지 도 1e에 도시된 바와 같이, 리플로우(reflow) 공정과 싱귤레이션(singulation) 공정를 수행하는 단계다. 리플로우 공정에서는 열처리를 통해 솔더볼(3)를 고정하는데, 이 과정에서 스트립 기판(1)에 추가적인 휨이 발생하게 된다. 따라서, 전술한 단계에서 솔더볼(3)이 정확한 위치에 안착되지 않았고, 본 단계에서 리플로우 공정을 거치면서 추가적인 휨(warpage)이 발생하였으므로 스트립 기판(1)을 싱귤레이션 공정을 통해 단위 기판(4)으로 분리하면 개개의 단위 기판(4)에 있어 솔더볼(3)이 정확한 위치에 형성되지 않고, 단위 기판(4) 별로도 상당한 휨이 잔존하는 문제점이 있다.
또한, 종래기술은 플럭스 돗팅 툴(flux dotting tool) 등 고가의 설비를 필 요로 하고, 스트립 기판(1)의 종류가 바뀔 때마다 스트립 기판(1)에 적합한 설비를 구비하여야 하므로 비경제적인 면이 있다. 이러한 문제점에 대한 해결책으로 스크린 플린팅(screen printing) 공정에 의한 솔더볼 안착기술이 개발되었지만, 스크린 프린팅 공정도 스트립 기판(1)의 평편함을 전제로 한 것이므로 스트립 기판(1)의 휨이 존재하면 적용하기 어렵다.
따라서, 스트립 기판(1)의 휨을 저감시키기 위해서 다양한 해결책이 제안되고 있는데, 대부분 기판의 재료나 설계 변경에 대한 접근으로 많은 비용이 소모되고 실용화가 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 된 것으로, 본 발명의 목적은 싱귤레이션 공정을 수행한 후 솔더볼을 안착시킴으로써 정확한 위치에 솔더볼를 형성할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법은 (A) 스트립 기판을 고정부재에 실장하는 단계, (B) 싱귤레이션 공정을 통해서 상기 스트립 기판을 단위 기판으로 분리하는 단계, (C) 지그를 이용하여 분리한 상기 단위 기판에 솔더볼을 안착하는 단계 및 (D) 리플로우 공정을 통해서 상기 솔더볼을 상기 단위 기판에 고정하는 단계를 포함하여 구성된다.
여기서, 상기 (A) 단계에서, 상기 고정부재는 다이싱 테이프인 것을 특징으로 한다.
또한, 상기 (C) 단계 이전에, 분리한 상기 단위 기판을 지지플레이트에 일체로 실장하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 지지플레이트는 분리한 상기 단위 기판을 진공흡착하여 고정하는 것을 특징으로 한다.
또한, 상기 (C) 단계 이전에, 지그를 이용하여 상기 단위 기판에 플럭스를 도포하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계 이전에, 상기 솔더볼에 플럭스를 도포하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계 이전에, 분리한 상기 단위 기판을 리플로우용 트레이에 실장하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 제조방법은 (A) 스트립 기판을 고정부재에 실장하는 단계, (B) 싱귤레이션 공정을 통해서 상기 스트립 기판을 단위 기판으로 분리하는 단계, (C) 분리한 상기 단위 기판에 마스크를 배치하여 솔더볼을 안착하는 단계 및 (D) 리플로우 솔더링을 통해서 상기 솔더볼을 상기 단위 기판에 고정하는 단계를 포함하여 구성된다.
여기서, 상기 (A) 단계에서, 상기 고정부재는 다이싱 테이프인 것을 특징으로 한다.
또한, 상기 (C) 단계 이전에, 분리한 상기 단위 기판을 지지플레이트에 일체로 실장하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 지지플레이트는 분리한 상기 단위 기판을 진공흡착하여 고정하는 것을 특징으로 한다.
또한, 상기 (C) 단계 이전에, 상기 단위 기판에 마스크를 배치하여 플럭스를 도포하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계 이전에, 분리한 상기 단위 기판을 리플로우용 트레이에 실장하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 싱귤레이션 공정을 수행하여 기판의 휨을 저감시킨 후 솔더볼을 안착시킴으로 정확한 위치에 솔더볼를 형성할 수 있고, 싱귤레이션 공정을 수행하여 단위 기판로 분리한 후 리플로우 공정을 수행하므로 종래기술에 비해 리플로우 공정시 발생하는 추가적인 휨을 저감할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 싱귤레이션 공정으로 기판의 휨을 저감시켰으므로 스크린 인쇄법으로 솔더볼을 안착할 수 있고, 스크린 인쇄법을 사용함으로써 플럭스 돗팅 툴(flux dotting tool) 등 고가의 설비에 투입되는 비용을 절약할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 인쇄회로기판뿐만 아니라 웨이퍼 레벨 공정에도 적 용할 수 있는 장점이 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2 내지 도 6은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.
본 실시예에 따른 인쇄회로기판의 제조방법은 (A) 스트립 기판(100)을 고정부재(110)에 실장하는 단계, (B) 싱귤레이션 공정을 통해서 스트립 기판(100)을 단위 기판(200)으로 분리하는 단계, (C) 지그(140)를 이용하여 분리한 단위 기판(200)에 솔더볼(130)을 안착하는 단계 및 (D) 리플로우 공정을 통해서 솔더볼(130)을 단위 기판(200)에 고정하는 단계를 포함하는 구성이다.
우선, 도 2에 도시된 바와 같이, 스트립 기판(100)을 고정부재(110)에 실장하는 단계이다. 여기서, 스트립 기판(100)에는 인쇄회로기판의 박형화, EMC(105; Epoxy Molding Compound)와 기판의 열팽창계수 차이 등으로 인한 휨(warpage)가 존재한다. 이러한 휨을 완화하기 위해서 후술할 단계에서 싱귤레이션 공정을 수행하여야 하므로 스크립 기판을 고정부재(110)에 실장하는 것이다. 이때, 고정부재(110)는 특별히 한정되는 것은 아니지만, 싱귤레이션 공정 중에 스트립 기판(100)을 안정적으로 지지하기 위해서 다이싱 테이프(dicing tape)를 이용하는 것이 바람직하다.
다음, 도 3에 도시된 바와 같이, 스트립 기판(100)을 단위 기판(200)으로 분리하는 단계이다. 분리하는 과정은 일반적인 싱귤레이션 공정을 거치며, 스트립 기판(100)을 분리한 단위 기판(200)은 다이싱 테이프 등의 고정부재(110)에 일체로 실장된 상태를 유지한다. 본 단계에서 스트립 기판(100)을 단위 기판(200)으로 분리하였으므로 스트립 기판(100)의 휨이 저감된다. 따라서, 후술할 단계에서 플럭스(150)와 솔더볼(130)을 정확한 위치에 안착시킬 수 있다.
다음, 도 4a 내지 도 4b에 도시된 바와 같이, 플럭스(150; flux)를 도포하는 단계이다. 여기서, 플럭스(150)는 솔더볼(130)이 구리 등으로 이루어진 기판의 패드에 잘 부착되도록 산화막을 제거하고, 화학적으로 활성화시키는 물질이다. 플럭 스(150)는 지그(120)를 이용하여 솔더볼(130)이 안착될 단위 기판(200)의 패드에 도포하거나(도 4a 참조), 솔더볼(130)에 직접 도포할 수 있다(도 4b 참조). 한편, 지그(120)를 이용하여 단위 기판(200)에 플럭스(150)를 도포하는 경우 전술한 단계에서 싱귤레이션을 통해 휨을 저감시켰으므로 정확한 위치에 플럭스(150)를 도포할 수 있다. 다만, 본 단계는 필수적으로 수행해야 하는 단계는 아니며, 특히 무플럭스 솔더링 공정의 경우 본 단계를 생략할 수 있다.
다음, 도 5에 도시된 바와 같이, 단위 기판(200)에 솔더볼(130)을 안착하는 단계이다. 여기서, 솔더볼(130)은 단위 기판(200)을 마더보드 등의 외부회로와 연결하는 역할을 하는 것으로, 지그(140)를 이용하여 단위 기판(200)에 안착한다. 또한, 솔더볼(130)은 플럭스(150)에 의해 단위 기판(200)에 임시로 접착되고, 후술할 단계에서 리플로우 공정을 통해서 단위 기판(200)에 완전히 고정된다. 전술한 단계에서 싱귤레이션을 통해 휨을 저감하였으므로 본 단계에서 정확한 위치에 솔더볼(130)을 도포할 수 있는 장점이 있다.
한편, 스트립 기판(100)을 분리한 단위 기판(200)을 일체로 고정부재(110)에 실장한 상태를 유지하여 단위 기판(200)에 플럭스(150)를 도포하는 단계와 단위 기판(200)에 솔더볼(130)을 안착하는 단계를 수행함으로써 리드타임을 단축할 수 있다. 또한, 플럭스(150) 도포 및 솔더볼(130) 안착시 단위 기판(200)에 지지력을 제공하기 위해서 지지플레이트(160)를 채용할 수 있다. 여기서, 지지플레이트(160)는 단위 기판(200)을 흡입구(165)를 통해 진공흡착하여 고정함으로써 단위 기판(200) 에 잔존하는 휨을 더욱 저감시킬 수 있고, 단위 기판(200)이 임의로 유동하는 것을 방지하여 정확한 위치에 플럭스(150) 도포 및 솔더볼(130) 안착을 수행할 수 있다. 또한, 분리한 개개의 단위 기판(200)을 일체로 고정부재(110)에 실장한 상태로 다시 지지플레이트(160)에 실장할 수 있음은 물론이다.
다음, 도 6a 내지 도 6b에 도시된 바와 같이, 리플로우(reflow) 공정을 통해 솔더볼(130)을 단위 기판(200)에 고정하는 단계이다. 리플로우 공정이란 솔더볼(130)을 가열하여 용융시킨 후 냉각시켜 솔더볼(130)을 고화(固化)시키는 공정이다. 따라서, 단위 기판(200)에는 높은 온도가 가해지므로 내열성을 갖는 리플로우용 트레이(170)를 채용하는 것이 바람직하다. 즉, 전술한 단계까지 사용한 다이싱 테이프를 제거한 후 단위 기판(200)을 리플로우용 트레이(170)에 실장하여 리플로우 공정을 수행하는 것이다. 이때, 단위 기판(200)은 흡착노즐을 이용하여 리플로우용 트레이(170)에 실장할 수 있다.
다만, 내열성을 갖는 다이싱 테이프를 채용한 경우는 리플로우용 트레이(170)에 실장할 필요없이 다이싱 테이프에 실장할 상태로 리플로우 공정을 수행할 수 있다.
한편, 본 실시예에서는 종래기술과 달리 스트립 기판(100) 상태가 아닌 단위 기판(200) 상태로 리플로우 공정을 수행하므로 종래기술에 비해 리플로우 공정 시 발생하는 추가적인 휨을 저감시킬 수 있다.
본 실시예에 따른 인쇄회로기판의 제조방법은 싱귤레이션을 수행하여 인쇄회로기판의 휨을 저감시킨 후 솔더볼(130)을 안착하므로 정확한 위치에 솔더볼(130)을 형성할 수 있는 장점이 있다. 또한, 본 실시예는 플럭스(150)을 도포하거나 솔더볼(130)을 안착하는데 활용하는 지그(120, 140) 등의 종래 설비를 그대로 활용할 수 있으므로 인쇄회로기판의 제조비용을 절약할 수 있는 장점이 있다. 그리고, 분리한 단위 기판(200)은 고정부재(110) 또는 리플로우용 트레이(170) 등에 일체로 실장된 상태를 유지하면서 제조공정을 수행하므로 스트립 기판(100) 상태에서 수행하는 종래의 제조공정과 비교할 때 리드타임에서 차이가 없는 장점이 있다.
도 7 내지 도 11은 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.
본 실시예에 따른 인쇄회로기판의 제조방법은 (A) 스트립 기판(100)을 고정부재(110)에 실장하는 단계, (B) 싱귤레이션 공정을 통해서 스트립 기판(100)을 단위 기판(200)으로 분리하는 단계, (C) 분리한 단위 기판(200)에 마스크(145)를 배치하여 솔더볼(130)을 안착하는 단계 및 (D) 리플로우 솔더링을 통해서 솔더볼(130)을 단위 기판(200)에 고정하는 단계를 포함하는 구성이다.
본 실시예와 전술한 실시예 사이의 가장 큰 차이점은 솔더볼(130)을 안착하는 공정이므로, 본 실시예는 전술한 실시예와의 차이점을 중심으로 설명하고 중복되는 설명은 생략하기로 한다.
우선, 도 7 내지 도 8에 도시된 바와 같이, 스트립 기판(100)을 고정부재(110)에 실장하고, 단위 기판(200)으로 분리하는 단계이다. 스트립 기판(100)을 다이싱 테이프 등의 고정부재(110)에 실장한 후 싱귤레이션 공정을 거쳐 단위 기판(200)으로 분리함으로써 휨을 저감시키는 것이다.
다음, 도 9에 도시된 바와 같이, 플럭스(150)를 도포하는 단계이다. 전술할 실시예와 달리 본 실시예에서는 단위 기판(200)에 마스크(125)를 배치한 후 스크린 프린팅 공정을 이용하여 도포한다. 더욱 상세히 살펴보면, 플럭스(150)가 도포될 위치에 개구부(127)가 구비된 마스크(125)를 단위 기판(200)의 일면에 배치한 후 플럭스(150)를 스퀴지(129)를 이용하여 개구부(127)로 밀어냄으로써 단위 기판(200)에 도포한다. 정확한 위치에 플럭스(150)를 도포하기 위해서는 스퀴지(129)의 경도, 고정각도, 속도, 스크린에 대한 압력 등을 적절하게 제어하는 것이 바람직하다. 종래기술과 달리 본 발명에서는 싱귤레이션 공정을 통해 인쇄회로기판의 휨을 저감하였으므로 인쇄회로기판의 평편함이 전제되는 스크린 프린팅 공정을 수행할 수 있다. 다만, 본 단계는 전술한 실시예와 마찬가지로 무플럭스 솔더링 공정을 경우 생략할 수 있다.
다음, 도 10에 도시된 바와 같이, 단위 기판(200)에 솔더볼(130)을 안착하는 단계이다. 여기서, 솔더볼(130)은 플럭스(150)를 도포하는 단계와 마찬가지로 단위 기판(200)에 마스크(145)를 배치한 후 스크린 프린팅 공정을 이용하여 도포한다. 더욱 상세히 살펴보면, 솔더볼(130)이 안착될 위치에 개구부(147)가 구비된 마스크(145)를 단위 기판(200)의 일면에 배치한 후 솔더볼(130)을 스퀴지(149)를 이용하여 개구부(147)로 밀어냄으로써 단위 기판(200)에 안착시킨다. 싱귤레이션 공정을 통해 인쇄회로기판의 휨이 저감하였으므로 정확한 위치에 솔더볼(130)을 안착시킬 수 있다.
한편, 분리한 단위 기판(200)을 일체로 고정부재(110)에 실장한 상태를 유지하여 플럭스(150) 도포와 솔더볼(130) 안착을 수행하는 것이 리드타임 단축을 위해서 바람직함은 전술한 실시예와 동일하다. 또한, 플럭스(150) 도포 및 솔더볼(130) 안착시 단위 기판(200)에 지지력을 제공하기 위해서 지지플레이트(160)를 채용할 수 있고, 지지플레이트(160)는 단위 기판(200)을 흡입구(165)를 통해 진공흡착하여 고정함으로써 단위 기판(200)에 잔존하는 휨을 더욱 저감시킬 수 있고, 단위 기판(200)이 임의로 유동하는 것을 방지하여 정확한 위치에 플럭스(150)를 도포하고 솔더볼(130)을 안착시킬 수 있다.
다음, 도 11a 내지 도 11b에 도시된 바와 같이, 리플로우 공정을 통해 솔더볼(130)을 단위 기판(200)에 고정하는 단계이다. 본 단계에서 단위 기판(200)에는 고온이 가해지므로 내열성을 갖는 리플로우용 트레이(170)에 단위 기판(200)을 실장하여 리플로우 공정을 수행하는 것이 바람직하다.
본 실시예에 따른 인쇄회로기판의 제조방법은 싱귤레이션을 먼저 수행하여 인쇄회로기판의 휨을 저감시킴으로써 인쇄회로기판의 평편함이 전제되는 스크린 프린팅 공정을 활용할 수 있고, 그에 따라 플럭스 돗팅 툴(flux dotting tool) 등의 설비에 투입되는 비용을 절약할 수 있는 장점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1a 내지 도 1e는 종래기술에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면;
도 2 내지 도 6은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면; 및
도 7 내지 도 11은 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 스트립 기판 105: EMC
110: 고정부재 120, 140: 지그
125, 145: 마스크 127, 147: 개구부
129, 149: 스퀴지 130: 솔더볼
150: 플럭스 160: 지지플레이트
165: 흡입구 170: 리플로우용 트레이
200: 단위 기판

Claims (13)

  1. (A) 스트립 기판을 고정부재에 실장하는 단계;
    (B) 싱귤레이션 공정을 통해서 상기 스트립 기판을 단위 기판으로 분리하는 단계;
    (C) 지그를 이용하여 분리한 상기 단위 기판에 솔더볼을 안착하는 단계; 및
    (D) 리플로우 공정을 통해서 상기 솔더볼을 상기 단위 기판에 고정하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (A) 단계에서,
    상기 고정부재는 다이싱 테이프인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 (C) 단계 이전에,
    분리한 상기 단위 기판을 지지플레이트에 일체로 실장하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 지지플레이트는 분리한 상기 단위 기판을 진공흡착하여 고정하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 (C) 단계 이전에,
    지그를 이용하여 상기 단위 기판에 플럭스를 도포하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 (C) 단계 이전에,
    상기 솔더볼에 플럭스를 도포하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 (D) 단계 이전에,
    분리한 상기 단위 기판을 리플로우용 트레이에 실장하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. (A) 스트립 기판을 고정부재에 실장하는 단계;
    (B) 싱귤레이션 공정을 통해서 상기 스트립 기판을 단위 기판으로 분리하는 단계;
    (C) 분리한 상기 단위 기판에 마스크를 배치하여 솔더볼을 안착하는 단계; 및
    (D) 리플로우 솔더링을 통해서 상기 솔더볼을 상기 단위 기판에 고정하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 (A) 단계에서,
    상기 고정부재는 다이싱 테이프인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 8에 있어서,
    상기 (C) 단계 이전에,
    분리한 상기 단위 기판을 지지플레이트에 일체로 실장하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 지지플레이트는 분리한 상기 단위 기판을 진공흡착하여 고정하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 8에 있어서,
    상기 (C) 단계 이전에,
    상기 단위 기판에 마스크를 배치하여 플럭스를 도포하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 8에 있어서,
    상기 (D) 단계 이전에,
    분리한 상기 단위 기판을 리플로우용 트레이에 실장하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090117251A 2009-11-30 2009-11-30 인쇄회로기판의 제조방법 KR101044135B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090117251A KR101044135B1 (ko) 2009-11-30 2009-11-30 인쇄회로기판의 제조방법
US12/730,128 US8800137B2 (en) 2009-11-30 2010-03-23 Method of manufacturing printed circuit board
CN2010101464664A CN102083278B (zh) 2009-11-30 2010-04-12 制造印刷电路板的方法
US14/323,728 US20140317919A1 (en) 2009-11-30 2014-07-03 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117251A KR101044135B1 (ko) 2009-11-30 2009-11-30 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110060622A KR20110060622A (ko) 2011-06-08
KR101044135B1 true KR101044135B1 (ko) 2011-06-28

Family

ID=44067775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117251A KR101044135B1 (ko) 2009-11-30 2009-11-30 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (2) US8800137B2 (ko)
KR (1) KR101044135B1 (ko)
CN (1) CN102083278B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685833B2 (en) * 2012-04-02 2014-04-01 International Business Machines Corporation Stress reduction means for warp control of substrates through clamping
CN103182608B (zh) * 2013-04-03 2015-12-23 大族激光科技产业集团股份有限公司 Pcb板开盖的加工方法
KR102359873B1 (ko) 2015-06-16 2022-02-08 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US10879102B2 (en) * 2017-08-07 2020-12-29 Boston Process Technologies, Inc Flux-free solder ball mount arrangement
CN108638644A (zh) * 2018-05-16 2018-10-12 郑州云海信息技术有限公司 一种真空支附座

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057516A (ko) * 2001-01-05 2002-07-11 윤종용 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법
KR20050108213A (ko) * 2004-05-12 2005-11-16 주식회사 하이닉스반도체 반도체 칩 패키지용 회로 기판
KR100728989B1 (ko) 2006-06-30 2007-06-15 주식회사 하이닉스반도체 Ｆｂｇａ 패키지 제조용 기판
KR20090078417A (ko) * 2008-01-15 2009-07-20 (주) 디시티 비지에이 리볼링 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140556A (ja) 1986-12-01 1988-06-13 Mitsubishi Electric Corp 半導体装置
US5875102A (en) * 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
US6900534B2 (en) * 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
US7117581B2 (en) * 2002-08-02 2006-10-10 Symbol Technologies, Inc. Method for high volume assembly of radio frequency identification tags
KR20050056351A (ko) 2003-12-10 2005-06-16 주식회사 하이닉스반도체 비지에이 패키지 제조방법
US7257887B2 (en) * 2004-06-14 2007-08-21 David Lee Die holding apparatus for bonding systems
JP4313814B2 (ja) * 2006-11-07 2009-08-12 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057516A (ko) * 2001-01-05 2002-07-11 윤종용 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법
KR20050108213A (ko) * 2004-05-12 2005-11-16 주식회사 하이닉스반도체 반도체 칩 패키지용 회로 기판
KR100728989B1 (ko) 2006-06-30 2007-06-15 주식회사 하이닉스반도체 Ｆｂｇａ 패키지 제조용 기판
KR20090078417A (ko) * 2008-01-15 2009-07-20 (주) 디시티 비지에이 리볼링 방법

Also Published As

Publication number Publication date
KR20110060622A (ko) 2011-06-08
CN102083278B (zh) 2013-09-11
CN102083278A (zh) 2011-06-01
US8800137B2 (en) 2014-08-12
US20140317919A1 (en) 2014-10-30
US20110126409A1 (en) 2011-06-02

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
US7833881B2 (en) Methods for fabricating semiconductor components and packaged semiconductor components
TWI536511B (zh) 封裝半導體晶粒的方法
KR101044135B1 (ko) 인쇄회로기판의 제조방법
JP2009010352A (ja) ダイ収容スルーホールを備えたｃｍｏｓ撮像素子チップスケールパッケージおよびその方法
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
JP2008182225A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
US8975092B2 (en) Method and system for controlling chip warpage during bonding
EP1643553A2 (en) Copper interposer for reducing warping of integrated circuit packages and method of making IC packages
CN107195555B (zh) 一种芯片封装方法
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
JP3291289B2 (ja) 電子部品の製造方法
TWI446494B (zh) 包含功率半導體晶粒與有曝露面部份的散熱片的次組件
JP3084021B1 (ja) 電子部品の製造方法
Lau et al. Stencil printing of underfill for flip chips on organic-panel and Si-wafer substrates
US20160276292A1 (en) Semiconductor chip
JP2005183868A (ja) 半導体装置およびその実装構造
US9190388B2 (en) Using an optically transparent solid material as a support structure for attachment of a semiconductor material to a substrate
KR20160081316A (ko) 전자 소자 및 이의 제조 방법
KR100556351B1 (ko) 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
JP2002033343A (ja) 電子部品の製造方法
KR100701676B1 (ko) 반도체 칩 패키지의 제조 방법
US20140027160A1 (en) Printed circuit board and fabricating method thereof
KR20160081317A (ko) 전자 소자 및 이의 제조 방법
JP2004172647A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9