JP4613367B2 - 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 - Google Patents

積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP4613367B2
JP4613367B2 JP2006531192A JP2006531192A JP4613367B2 JP 4613367 B2 JP4613367 B2 JP 4613367B2 JP 2006531192 A JP2006531192 A JP 2006531192A JP 2006531192 A JP2006531192 A JP 2006531192A JP 4613367 B2 JP4613367 B2 JP 4613367B2
Authority
JP
Japan
Prior art keywords
carrier
manufacturing
semiconductor package
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006531192A
Other languages
English (en)
Other versions
JPWO2006025084A1 (ja
Inventor
正徳 小野寺
弘一 目黒
純一 河西
康弘 新間
耕治 田谷
淳二 田中
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JPWO2006025084A1 publication Critical patent/JPWO2006025084A1/ja
Application granted granted Critical
Publication of JP4613367B2 publication Critical patent/JP4613367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H01L21/67336—Trays for chips characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法に関し、特に複数の半導体パッケージを積層して１つの半導体パッケージとした積層型半導体装置製造用キャリア構成、その製造方法及び積層型半導体装置の製造方法に関する。
近年、移動体電話機のような携帯型電子機器や、ＩＣメモリカードのような不揮発性記憶媒体等はより小型化されており、これらの機器や媒体の部品点数の削除及び部品の小型化が要求されている。
したがって、これらの機器を構成する部品のうちの主要部品である半導体素子を効率的にパッケージする技術の開発が望まれている。そのような要求を満たす半導体パッケージとして、半導体素子と同程度の大きさのパッケージであるチップスケールパッケージ（ＣＳＰ）や複数の半導体素子を１つのパッケージ内に収容したマルチチップパッケージ（ＭＣＰ）、さらには複数の半導体パッケージを積層して１つにした積層型パッケージ（Package on Package:PoP）などがある。
しかしながら、積層型パッケージの製造に用いるキャリアは、上下の半導体パッケージを高い位置精度で積層する必要があり、そのためのキャリアも半導体パッケージの製造歩留まりを維持するために相応の製造精度が要求される。
具体的には、
（１）上下半導体パッケージそれぞれの外形寸法ばらつき、
（２）半導体パッケージを収納する上段・下段キャリアの開口部の寸法ばらつき、
（３）上半導体パッケージを搭載した後のリフロー加熱によるはんだボールのセルフアライメント量、を考慮してキャリアを設計する必要がある。近年、積層型パッケージは総厚が薄くなってきており、キャリアの製造の難易度も必然的に高くなってきている。
そこで、本発明は上記問題点に鑑みてなされたもので、積層型半導体装置の製造歩留まりの向上を図ることができる積層型半導体装置製造用キャリア構成、その製造方法及び積層型半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、第１の半導体パッケージを載置するための開口部を有し、複数の薄板を積層して構成される下段キャリアと、第２の半導体パッケージを前記第１の半導体パッケージ上に配置させるための開口部を有する上段キャリアとを含む積層型半導体装置製造用キャリア構成である。下段キャリアを金属の削りだしによって作製しようとすると、板厚の均一性を保持することが難しく、反りが発生しやすくなる。このため、この下段キャリアを積層型半導体装置の製造で使用すると、外形寸法の規格不整合や上下半導体パッケージ接合不良の原因となり、半導体装置の製造歩留まりが低下する。一方、薄板は圧延加工で製造されるため、厚み精度が極めて高い。したがって、本発明のように下段キャリアを複数の薄板を積層させて構成することにより、板厚が均一になるだけでなく、各薄板が応力を分散させることによって反りを低減させることができる。その結果、積層型半導体の製造歩留まりの向上を図ることができる。
前記下段キャリアは、前記第１の半導体パッケージの外形サイズよりも開口面積の小さい薄板の上に、前記第１の半導体パッケージの外形サイズよりも開口面積の大きい薄板が積層される。開口面積が小さい薄板の開口面積は第１の半導体装置パッケージの外形サイズよりも小さいため、第１の半導体パッケージの中継基板（インタポーザ）部分をこの薄板上に載せることができ、開口部からの抜け落ちを防止することができる。そして、その上にある大きい開口面積を持つ薄板は、半導体パッケージの外形サイズよりも大きく、外形ガイドの役目を果たすことができる。以上の構成にすることで、下段キャリアに収納した半導体パッケージの落下・脱落を防止し、搭載時の位置ずれを極力抑えることができる。大きい開口面積を持つ板の開口面積は、半導体装置の外形サイズの精度や、キャリアの加工寸法精度を鑑みて決定されることになる。
前記下段キャリアは磁石が埋め込まれている。下段キャリアと上段キャリアをできるだけ密着して接触させる必要があるため、位置決めピンのみでは隙間が生まれてしまい、積載時の位置精度に影響を与える恐れがある。磁石を配置させることによって、密着した状態で接触させることができ、積層半導体装置の製造歩留まりの向上を図ることができる。
前記下段キャリアは複数の磁石が埋め込まれている。複数の磁石を下段キャリアの全面に均一に分布するように配置させることで、下半導体パッケージと上半導体パッケージを密着した状態で接触させることができ、積層半導体装置の製造歩留まりの向上を図ることができる。
前記下段キャリアは前記開口部が複数個形成されているため、複数の半導体装置を収納できる。１個のキャリアで複数個の半導体装置が一度に製造できるようにすることによって、生産効率を向上させることができる。特に、自動機による積載を行う際に生産効率面で有効となる。
前記下段キャリアは前記開口部のコーナ部に、前記第１の半導体パッケージのコーナ部に対する逃げ構造が形成されている。半導体パッケージの外形サイズや搭載位置ばらつきは各々異なっているため、上半導体パッケージの搭載時若しくはキャリアの搬送時に下半導体パッケージのコーナ部がキャリアに接触する可能性がある。このため、この構造にすることにより半導体装置のコーナ部の変形や破損を防止することができる。
前記逃げ構造は前記下段キャリアを構成する一部の薄板に形成されている。
前記下段キャリアを構成する薄板の開口部となる開口パターンは、エッチング若しくは放電加工により形成される。薄板の加工方法としては削りだしによる方法やプレスによる打ち抜き法があるが、ともに反りの原因になりやすく、打ち抜き法では切断面のバリが発生しやすい。反りやバリが存在すると、半導体パッケージの積層工程において下半導体パッケージの挿入不具合や搭載位置ずれなどが発生する可能性があり、歩留まりが低下する恐れがある。本発明のように、エッチング若しくは例えばワイヤ放電加工により行うことによって、前述の問題を解決することができる。
前記下段キャリアを構成する複数の薄板はスポット溶接により接合される。例えば接着剤などを使って下半導体パッケージのモールド樹脂部上面のエリア全面で双方を接着させる方法では、異材料間の界面に発生するストレス（熱膨張係数の違いに起因）により反りが発生しやすくなる。本発明のように、別材料を使用せずにスポット溶接により局所的に接合することによって、反りを極力抑えることができる。この技術を用いることにより、特にリフロー時の反り低減に大きな効果を発揮する。
本発明は、下段キャリアと上段キャリアからなる積層型半導体装置製造用キャリア構成の製造方法であって、前記下段キャリアを構成する複数の薄板の開口パターンの形成をエッチング若しくは放電加工により行うステップを含む。薄板の加工方法としては削りだしによる方法やプレスによる打ち抜き法があるが、ともに反りの原因になりやすく、打ち抜き法では切断面のバリが発生しやすい。反りやバリが存在すると、半導体パッケージの積層工程において下パッケージの挿入不具合や搭載位置ずれなどが発生する可能性があり、歩留まりが低下する恐れがある。本発明のように、エッチング若しくはワイヤ放電加工により行うことによって、反りやバリの発生を低減できる。
本発明は、下段キャリアと上段キャリアからなる積層型半導体装置製造用キャリア構成の製造方法であって、前記下段キャリアを構成する複数の薄板を積層し、該複数の薄板をスポット溶接により接合するステップを含む。例えば、接着剤などを使って下半導体パッケージのモールド樹脂部上面のエリア全面で双方を接着させる方法では、異材料間の界面に発生するストレス（熱膨張係数の違いに起因）により反りが発生しやすくなる。本発明のように、別材料を使用せずに局所的に接合することによって、反りを極力抑えることができる。この技術を用いることにより、特にリフロー時の反り低減に大きな効果を発揮する。
本発明はまた、第１の半導体パッケージを載置するための開口部を有すると共に複数の薄板を積層して構成される下段キャリアと第２の半導体パッケージを前記第１の半導体パッケージ上に配置させるための開口部を有する上段キャリアとを含む積層型半導体装置製造用キャリア構成に、前記第１の半導体パッケージと前記第２の半導体パッケージをセットするステップと、リフローして前記第１の半導体パッケージと前記第２の半導体パッケージを接合するステップとを含む積層型半導体装置の製造方法を提供する。本発明によれば、積層型半導体装置の製造歩留まりを向上できる。
本発明はまた、積層された薄板と、半導体パッケージをマウントするための第１の開口部とを有するキャリアとを有するキャリア構成を提供する。前記キャリアは前記半導体パッケージの外形よりも小さな開口面積を持つ薄板と、当該薄板上に積層されかつ前記半導体パッケージの外形よりも大きな開口を有する別の薄板とを有する構成とすることができる。また、前記キャリアは埋め込まれた磁石を有する構成とすることもできる。また、前記キャリアは前記半導体パッケージのコーナ部に対する逃げ構造を有し、該逃げ構造は前記第１の開口部に配置されている構成とすることもできる。そして、前記逃げ構造は、前記積層された薄板の一部によって画定されている構成とすることが好ましい。
本発明によれば、積層型半導体装置の製造歩留まりの向上を図ることができる積層型半導体装置製造用キャリア構成、その製造方法及び積層型半導体装置の製造方法を提供することができる。
本実施例の積層型半導体装置製造用キャリア構成の断面図である。 （ａ）は下段キャリアの上面図、（ｂ）は（ａ）のＸ−Ｘ’断面図である。 図２（ｂ）に示すＳ１の拡大図である。 （ａ）は図２（ａ）のＹ−Ｙ’断面図、（ｂ）は下段キャリアを薄板８枚で構成した例を示す図である。 下段キャリアの開口部周辺を拡大して示した図である。 下段キャリアの開口部のコーナに形成された逃げ構造の他の例を示す図である。 （ａ）、（ｂ）及び（ｃ）は本実施例によるキャリアを用いた積層型半導体装置の製造工程を説明する図である。
以下、添付の図面を参照して本発明の最良の実施の形態を説明する。図１は、本実施例の積層型半導体装置製造用キャリア構成（以下、単にキャリアと呼ぶ）の断面図である。図１に示すように、キャリア１は上段キャリア２と下段キャリア３から構成される。下段キャリア３は第１の半導体パッケージ１０を載置するための複数の開口部３１を有し、複数の薄板を積層して構成される。各薄板は例えばステンレスからなる。上段キャリア２は、第２の半導体パッケージ１１を第１の半導体パッケージ１０上に配置させるための複数の開口部２１を有する。この上段キャリア２は例えばアルミニウムからなる。下段キャリア３上に上段キャリア２を重ねて、第１の半導体パッケージ１０を下段キャリア３の開口部３１に載置した後、第２の半導体パッケージ１１を第１の半導体パッケージ１０上に積層する。リフロー加熱により半導体パッケージ１０および１１の半田ボールを溶かし、積層型半導体装置が製造される。
次に、下段キャリア３について具体的に説明する。図２（ａ）は下段キャリアの上面図、（ｂ）は（ａ）のＸ−Ｘ’断面図である。なお、同図（ｂ）においてスリットは省略して示している。また、図３は図２（ｂ）に示すＳ１の拡大図である。図２（ａ）、（ｂ）において、符号３は下段キャリア、３１は開口部、３２は位置決めピン、３３は磁石、３４はスリット、３５は溶接位置をそれぞれ示している。下段キャリア３は、１６個の開口部３１が形成されている。このため、この下段キャリア３には１６個の半導体パッケージ１０を収納できる。
下段キャリア３は上部５および下部６を含む。下段キャリアの上部５は薄板４１及び４２が積層されて構成される。下段キャリアの下部６は薄板４３及び４４が積層されて構成される。このように、下段キャリア３を複数の薄板４１乃至４４を積層させて構成することで、板厚が均一になるだけでなく、各薄板が応力を分散させることによって反りも低減させることができる。その結果、積層型半導体装置の製造歩留まりの向上を図ることができる。
また、下段キャリア３は、第１の半導体パッケージ１０の外形サイズよりも開口面積の小さい薄板４３及び４４上に、第１の半導体パッケージ１０の外形サイズよりも開口面積の大きい薄板４１及び４２が積層されて構成される。薄板４３及び４４の開口面積を半導体パッケージ１０の外形サイズよりも小さくすることで、半導体パッケージ１０の中継基板（インタポーザ）部分を薄板４３上に載せることができ、半導体パッケージ１０が開口部３１からの抜け落ちるのを防止することができる。そして、その上にある大きい開口面積を持つ薄板４１及び４２は、半導体パッケージ１０の外形サイズよりも大きく、外形ガイドの役目を果たす。
図２（ａ）、（ｂ）に示したように、複数の薄板４１乃至４４は符号３５で示す溶接位置においてスポット溶接により接合されている。これにより接着剤等の別材料を使用せずに局所的に接合できるので、反りを極力抑えることができる。
薄板の開口部３１となる開口パターンは、薬品によるエッチング若しくはワイヤ放電加工により形成すると、反りや切断面のバリが発生するのを低減できる。
位置決めピン３２は、下段キャリア３の２箇所に形成されている。下段キャリア３の上から位置決めピン３２を介して上段キャリア２を重ねることで、上段キャリア２と下段キャリア３とが係合される。
下段キャリア３内部には複数の磁石３３が埋設されている。下段キャリア３と上段キャリア２をできるだけ密着して接触させる必要があるため、位置決めピン３２のみでは隙間が生まれてしまい、積載時の位置精度に影響を与える恐れがある。下段キャリア３の内部に磁石３３を配置させることによって、密着した状態で接触させることができ、積層半導体装置の製造歩留まりの向上を図ることができる。
図４（ａ）は図２のＹ−Ｙ’断面図、（ｂ）は下段キャリア３を薄板８枚で構成した例を示す図である。同図（ａ）及び（ｂ）は、共に磁石３３の両面に１枚の薄板が貼り付けられている例である。同図（ａ）に示すように、下段キャリア３は下段キャリアの上部５及び下段キャリアの下部６が積層されている。下段キャリアの上部５は薄板４１及び４２が積層されて構成される。下段キャリアの下部６は薄板４３及び４４が積層されて構成される。また、同図（ｂ）に示すように、下段キャリア３は、下段キャリアの上部を構成する薄板７１乃至７４および下段キャリアの下部を構成する薄板７５乃至７８が積層されて構成される。磁石３３は薄板内に埋め込まれてもある程度の磁力を保つことができる材料、例えばサマリウムコバルト磁石が望ましい。
図２に戻り、スリット３４は下段キャリア３の外周縁に沿って多数形成されている。このスリット３４を設けることにより下段キャリア３に熱が加えられたときに下段キャリア３の反りを吸収することができる。
図５は下段キャリア３の開口部周辺を拡大して示した図である。図５において、３１は下段キャリア３の開口部、５は薄板４１及び４２からなる下段キャリアの上部、５１は下段キャリアの上部に形成された円形の逃げ構造、６は下段キャリアの下部をそれぞれ示す。図５に示す例では、逃げ構造５１は下段キャリア３を構成する一部の薄板４１及び４２に形成されている。半導体パッケージの外形サイズや搭載位置ばらつきは各々異なっているため、上半導体パッケージの搭載時若しくはキャリアの搬送時に下半導体パッケージのコーナ部が下段キャリア３に接触する可能性がある。半導体パッケージのコーナ部が下段キャリア３に当たらないように、下段キャリアの開口部３１のコーナ部に逃げ構造５１を形成することで、半導体装置のコーナ部の変形や破損を防止することができる。
図６は下段キャリア３の開口部のコーナに形成された逃げ構造の他の例を示す図である。図６において、符号３１は下段キャリアの開口部、５は下段キャリアの上部、６は下段キャリアの下部、８１は逃げ構造をそれぞれ示す。図６に示す例では、逃げ構造８１は下段キャリア３を構成する全部の薄板４１乃至４４に形成されている。このように、逃げ構造８１を全ての薄板４１乃至４４に形成することで、半導体装置のコーナ部の変形や破損を防止することができると共に、リフロー時、熱風が半導体パッケージのコーナ部に直接当たるため、半導体パッケージ全体の温度を効率良く上昇させることができる。
図７（ａ）、（ｂ）及び（ｃ）は本発明のキャリアを用いた積層型半導体装置の製造工程を説明する図であり、（ａ）は下段キャリアに上段キャリアを搭載したときの断面図、（ｂ）は（ａ）に下半導体パッケージをセットしたときの断面図、（ｃ）は（ｂ）に上半導体パッケージを搭載したときの断面図である。同図（ａ）に示すように、下段キャリア３に上段キャリア２を搭載する。次に、（ｂ）に示すように、下半導体パッケージ１０を下段キャリア３の開口部３１にそれぞれセットする。次に、（ｃ）に示すように、下半導体パッケージ１０の上に上半導体パッケージ１１を搭載して、リフローにより半導体パッケージの半田を溶かすことで、積層型半導体装置が製造される。
以上、本実施例によれば、（１）上下半導体パッケージそれぞれの外形寸法ばらつき、（２）半導体パッケージを収納する上段・下段キャリアの開口部の寸法ばらつき、（３）上半導体パッケージを搭載した後のリフロー加熱によるはんだボールのセルフアライメント量、を考慮した下段キャリアを提供することができる。この下段キャリアを含む積層型半導体装置製造用キャリアを用いることで、積層型半導体装置の製造歩留まりの向上を図ることができる。また、この下段キャリアを含む積層型半導体装置製造用キャリアは、前記下段キャリアを構成する複数の薄板の開口パターンの形成をエッチング若しくは放電加工により行うステップと、前記下段キャリアを構成する複数の薄板を積層し、該複数の薄板をスポット溶接により接合するステップとにより製造される。
また、積層型半導体装置は、第１の半導体パッケージを載置するための開口部を有すると共に複数の薄板を積層して構成される下段キャリアと第２の半導体パッケージを前記第１の半導体パッケージ上に配置させるための開口部を有する上段キャリアとを含む積層型半導体装置製造用キャリアに、前記第１の半導体パッケージと前記第２の半導体パッケージをセットするステップと、リフローして前記第１の半導体パッケージと前記第２の半導体パッケージを接合するステップとにより製造される。積層型半導体装置の製造歩留まりを向上できる。
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。

Claims (15)

  1. 第１の半導体パッケージを載置するための開口部を有し、複数の薄板を積層して構成される下段キャリアと、
    第２の半導体パッケージを前記第１の半導体パッケージ上に位置決めされた状態で載置するための開口部を有する上段キャリアと
    を含み、
    前記下段キャリアは磁石が埋め込まれている、積層型半導体装置製造用キャリア構成。
  2. 前記下段キャリアは、前記第１の半導体パッケージの外形サイズよりも開口面積の小さい薄板上に、前記第１の半導体パッケージの外形サイズよりも開口面積の大きい薄板が積層される請求項１記載の積層型半導体装置製造用キャリア構成。
  3. 前記下段キャリアは、複数の磁石が埋め込まれている請求項１記載の積層型半導体製造用キャリア構成。
  4. 前記下段キャリアは、前記開口部が複数個形成されている請求項１記載の積層型半導体装置用キャリア構成。
  5. 前記下段キャリアは、前記開口部のコーナ部に、前記第１の半導体パッケージのコーナ部に対する逃げ構造が形成されている請求項１記載の積層型半導体装置製造用キャリア構成。
  6. 前記逃げ構造は、前記下段キャリアを構成する一部の薄板に形成されている請求項５記載の積層型半導体装置製造用キャリア構成。
  7. 前記開口部となる開口パターンは、エッチング若しくは放電加工により形成される請求項１記載の積層型半導体装置製造用キャリア構成。
  8. 前記複数の薄板は、スポット溶接により接合される請求項７記載の積層型半導体装置製造用キャリア構成。
  9. 下段キャリアと上段キャリアからなる積層型半導体装置製造用キャリア構成の製造方法であって、
    前記下段キャリアを構成する複数の薄板の開口パターンの形成をエッチング若しくは放電加工により行うステップを含み、
    前記下段キャリアは磁石が埋め込まれている、積層半導体装置製造用キャリア構成の製造方法。
  10. 下段キャリアと上段キャリアからなる積層型半導体装置製造用キャリアの製造方法であって、
    前記下段キャリアを構成する複数の薄板を積層し、該複数の薄板をスポット溶接により接合するステップを含み、
    前記下段キャリアは磁石が埋め込まれている、積層型半導体装置製造用キャリア構成の製造方法。
  11. 第１の半導体パッケージを載置するための開口部を有すると共に複数の薄板を積層して構成される下段キャリアと第２の半導体パッケージを前記第１の半導体パッケージ上に位置決めされた状態で載置するための開口部を有する上段キャリアとを含む積層型半導体装置製造用キャリア構成に、前記第１の半導体パッケージと前記第２の半導体パッケージをセットするステップと、
    リフローして前記第１の半導体パッケージと前記第２の半導体パッケージを接合するステップと
    を含み、
    前記下段キャリアは磁石が埋め込まれている、積層型半導体装置の製造方法。
  12. 積層された薄板と、半導体パッケージを位置決めし、当該半導体パッケージの上に別の半導体パッケージをマウントするための第１の開口部とを有するキャリアとを有し、
    前記キャリアは埋め込まれた磁石を有する、キャリア構成。
  13. 前記キャリアは前記半導体パッケージの外形よりも小さな開口面積を持つ薄板と、当該薄板上に積層されかつ前記半導体パッケージの外形よりも大きな開口を有する別の薄板とを有する請求項１２記載のキャリア構成。
  14. 前記キャリアは前記半導体パッケージのコーナ部に対する逃げ構造を有し、該逃げ構造は前記第１の開口部に配置されている請求項１２記載のキャリア構成。
  15. 前記逃げ構造は、前記積層された薄板の一部によって画定されている請求項１４記載のキャリア構成。
JP2006531192A 2004-08-30 2004-08-30 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 Expired - Fee Related JP4613367B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/012476 WO2006025084A1 (ja) 2004-08-30 2004-08-30 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006025084A1 JPWO2006025084A1 (ja) 2008-07-31
JP4613367B2 true JP4613367B2 (ja) 2011-01-19

Family

ID=35999748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531192A Expired - Fee Related JP4613367B2 (ja) 2004-08-30 2004-08-30 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7489029B2 (ja)
JP (1) JP4613367B2 (ja)
WO (1) WO2006025084A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4675955B2 (ja) * 2005-01-28 2011-04-27 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
EP1791048B1 (de) * 2005-11-25 2008-03-05 Siemens Aktiengesellschaft Automatisierungssystem mit einem angeschlossenen RFID-identifizierten Sensor oder Aktor
WO2008096450A1 (ja) * 2007-02-09 2008-08-14 Panasonic Corporation 回路基板、積層回路基板および電子機器
US8932443B2 (en) 2011-06-07 2015-01-13 Deca Technologies Inc. Adjustable wafer plating shield and method
US9464362B2 (en) 2012-07-18 2016-10-11 Deca Technologies Inc. Magnetically sealed wafer plating jig system and method
US9427818B2 (en) * 2014-01-20 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor processing boat design with pressure sensor
US20150228517A1 (en) * 2014-02-13 2015-08-13 Apple Inc. Universal process carrier for substrates
CN104835808A (zh) 2015-03-16 2015-08-12 苏州晶方半导体科技股份有限公司 芯片封装方法及芯片封装结构
SG10201504586WA (en) * 2015-06-10 2016-09-29 Apple Inc Carrier having locking mechanism for holding substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280496A (ja) * 1990-03-28 1991-12-11 Taiyo Yuden Co Ltd 多層基板の電子部品実装構造及びその実装方法
JPH0574978A (ja) * 1991-09-13 1993-03-26 Miyagi Oki Denki Kk 半導体チツプ実装基板及びその製造方法
JPH1145956A (ja) * 1997-05-17 1999-02-16 Hyundai Electron Ind Co Ltd パッケージされた集積回路素子及びその製造方法
JPH11251483A (ja) * 1998-03-06 1999-09-17 Hitachi Ltd 半導体装置
JP2003289120A (ja) * 2002-01-24 2003-10-10 Nec Electronics Corp フリップチップ型半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798194A (en) * 1968-10-07 1974-03-19 Dow Chemical Co Preparation of latexes by direct dispersion of acidic organic polymers into aqueous alkaline media containing certain alkanols
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
JPS5884687A (ja) * 1981-11-16 1983-05-20 Toyota Motor Corp 積層板の溶接方法
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
EP0757512B1 (en) * 1995-07-31 2001-11-14 STMicroelectronics S.r.l. Driving circuit, MOS transistor using the same and corresponding applications
SE513352C2 (sv) * 1998-10-26 2000-08-28 Ericsson Telefon Ab L M Kretskort och förfarande för framställning av kretskortet
KR100282526B1 (ko) * 1999-01-20 2001-02-15 김영환 적층 반도체 패키지 및 그 제조방법, 그리고 그 적층 반도체 패키지를 제조하기 위한 패키지 얼라인용 치구
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
DE60103924T2 (de) * 2000-11-06 2005-07-14 Nanostream, Inc., Pasadena Mikrofluidische durchflussregelvorrichtung
US6894593B2 (en) * 2003-02-12 2005-05-17 Moog Inc. Torque motor
US20040160742A1 (en) * 2003-02-14 2004-08-19 Weiss Roger E. Three-dimensional electrical device packaging employing low profile elastomeric interconnection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280496A (ja) * 1990-03-28 1991-12-11 Taiyo Yuden Co Ltd 多層基板の電子部品実装構造及びその実装方法
JPH0574978A (ja) * 1991-09-13 1993-03-26 Miyagi Oki Denki Kk 半導体チツプ実装基板及びその製造方法
JPH1145956A (ja) * 1997-05-17 1999-02-16 Hyundai Electron Ind Co Ltd パッケージされた集積回路素子及びその製造方法
JPH11251483A (ja) * 1998-03-06 1999-09-17 Hitachi Ltd 半導体装置
JP2003289120A (ja) * 2002-01-24 2003-10-10 Nec Electronics Corp フリップチップ型半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2006025084A1 (ja) 2006-03-09
US7489029B2 (en) 2009-02-10
US20060043600A1 (en) 2006-03-02
US20090093085A1 (en) 2009-04-09
JPWO2006025084A1 (ja) 2008-07-31
US9142440B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
US9142440B2 (en) Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device
US20100314746A1 (en) Semiconductor package and manufacturing method thereof
JP5515450B2 (ja) プリント基板の製造方法
JP2001223297A (ja) 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2010245384A (ja) 切断前支持基板、半導体装置および半導体装置の製造方法
JP2008078367A (ja) 半導体装置
JP2002353403A (ja) 超薄型半導体パッケージ及びその製造方法
US8803304B2 (en) Semiconductor package and manufacturing method thereof
KR20110124065A (ko) 적층형 반도체 패키지
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
KR20090030540A (ko) 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
JP5543063B2 (ja) 半導体装置の製造方法
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
JP4282724B2 (ja) マイクロボールマウンタ用の振込みマスク
TWI534951B (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
JP5501562B2 (ja) 半導体装置
KR20070051296A (ko) 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법
JP4755410B2 (ja) テープ状部品包装体
JP2012059829A (ja) 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
KR100351919B1 (ko) 반도체 패키지의 제조방법
JP2008016830A (ja) 半導体装置、ならびにその製造装置および製造方法
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP3410961B2 (ja) 半導体装置の製造方法
CN117295252A (zh) 电路板组件、电子设备及电路板组件的制作方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101001

R150 Certificate of patent or registration of utility model

Ref document number: 4613367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees