KR20070051296A - 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법 - Google Patents

적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20070051296A
KR20070051296A KR1020077005057A KR20077005057A KR20070051296A KR 20070051296 A KR20070051296 A KR 20070051296A KR 1020077005057 A KR1020077005057 A KR 1020077005057A KR 20077005057 A KR20077005057 A KR 20077005057A KR 20070051296 A KR20070051296 A KR 20070051296A
Authority
KR
South Korea
Prior art keywords
carrier
semiconductor package
opening
semiconductor device
manufacturing
Prior art date
Application number
KR1020077005057A
Other languages
English (en)
Inventor
마사노리 오노데라
고우이치 메구로
주니치 가사이
야스히로 신마
고지 다야
준지 다나카
Original Assignee
스펜션 엘엘씨
스펜션 저팬 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨, 스펜션 저팬 리미티드 filed Critical 스펜션 엘엘씨
Priority to KR1020077005057A priority Critical patent/KR20070051296A/ko
Publication of KR20070051296A publication Critical patent/KR20070051296A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H01L21/67336—Trays for chips characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

제1 반도체 패키지(10)를 탑재하기 위한 개구부(31)를 가지고, 복수개의 박판을 적층하여 구성되는 하단 캐리어(3)와, 제2 반도체 패키지(11)를 제1 반도체 패키지(10) 상에 배치시키기 위한 개구부(21)가 있는 상단 캐리어(2)를 포함하는 적층형 반도체 장치 제조용 캐리어 구성(1)이다. 하단 캐리어(3)를 복수개의 박판을 적층시켜 구성함으로써, 판 두께가 균일하게 될 뿐만 아니라, 각 박판이 응력을 분산시킴으로써 휨을 줄일 수 있다. 그 결과, 적층형 반도체의 제조 수율을 향상시킬 수 있다. 또한, 하단 캐리어(3)를 구성하는 박판의 개구부(31)가 되는 개구 패턴은 에칭 또는 방전 가공에 의하여 형성된다. 휨이나 절삭설이 발생하는 것을 줄일 수 있다.

Description

적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및 적층형 반도체 장치의 제조 방법{CARRIER STRUCTURE FOR STACKED-TYPE SEMICONDUCTOR DEVICE, METHOD OF PRODUCING THE SAME, AND METHOD OF FABRICATING STACKED-TYPE SEMICONDUCTOR DEVICE}
본 발명은 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및 적층형 반도체 장치의 제조 방법에 관한 것으로서, 특히 복수의 반도체 패키지를 적층하여 하나의 반도체 패키지로 한 적층형 반도체 장치 제조용 캐리어 구성, 그 제조 방법 및 적층형 반도체 장치의 제조 방법에 관한 것이다.
최근, 이동체 전화기와 같은 휴대형 전자기기나, IC 메모리 카드와 같은 비휘발성 기억 매체 등은 보다 소형화되고 있어서, 이들 기기나 매체의 부품수의 삭감 및 부품의 소형화가 요구되고 있다.
따라서, 이들 기기를 구성하는 부품 가운데 주요 부품인 반도체 소자를 효율적으로 패키징하는 기술의 개발이 요망되고 있다. 그러한 요구를 만족하는 반도체 패키지로서 반도체 소자와 동일한 정도 크기의 패키지인 칩 스케일 패키지(CSP)나 복수의 반도체 소자를 하나의 패키지 내에 수용한 멀티 칩 패키지(MCP), 또 복수의 반도체 패키지를 적층하여 하나로 한 적층형 패키지(Package on Package: PoP)등이 있다.
그러나, 적층형 패키지의 제조에 사용하는 캐리어는 상하의 반도체 패키지를 높은 위치 정밀도로 적층할 필요가 있고, 그것을 위한 캐리어도 반도체 만족할만한 패키지의 제조 수율을 유지하기 위하여 상응하는 제조 정밀도가 요구된다.
구체적으로는,
(1) 상, 하부 반도체 패키지 각각의 외형 치수 편차,
(2) 반도체 패키지를 수납하는 상단·하단 캐리어의 개구부의 치수 편차,
(3) 상부 반도체 패키지를 탑재한 후의 리플로우 가열에 의한 땜납 볼(solder balls)의 셀프 얼라인먼트량(degree of self-alignment)을 고려하여 캐리어를 설계할 필요가 있다. 최근, 적층형 패키지는 총 두께가 얇아지고 있어서, 캐리어 제조의 난이도도 필연적으로 높아지고 있다.
이에, 본 발명은 상기 문제점을 감안하여 이루어진 것으로, 적층형 반도체 장치의 제조 수율의 향상을 도모할 수 있는 적층형 반도체 장치 제조용 캐리어 구성, 그 제조 방법 및 적층형 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명은 제1 반도체 패키지를 탑재하기 위한 개구부를 가지고, 복수개의 박판을 적층하여 구성되는 하단 캐리어와, 제2 반도체 패키지를 상기 제1 반도체 패키지 상에 배치시키기 위한 개구부가 있는 상단 캐리어를 포함하는 적층형 반도체 장치 제조용 캐리어 구성이다. 하단 캐리어를 금속절삭에 의해 제작할 경우, 판 두께의 균일성을 유지하기가 어렵고, 휨이 발생하기 쉽다. 이 때문에 적층형 반도체 장치의 제조에 상기 하단 캐리어를 사용하면, 외형 치수의 규격 부정합이나 상하 반도체 패키지 접합 불량의 원인이 되고, 반도체 장치의 제조 수율이 저하된다. 한편, 박판은 압연 가공으로 제조되기 때문에, 두께 정밀도가 아주 높다. 따라서, 본 발명과 같이 하단 캐리어를 복수개의 박판을 적층시켜 구성함으로써, 판 두께가 균일하게 될 뿐만 아니라, 각 박판이 응력을 분산시킴으로써 휨을 줄일 수 있다. 그 결과, 적층형 반도체의 제조 수율 향상을 도모할 수 있다.
상기 하단 캐리어는 상기 제1 반도체 패키지의 외형 사이즈보다 개구 면적이 작은 박판 위에, 상기 제1 반도체 패키지의 외형 사이즈보다 개구 면적이 큰 박판이 적층된다. 개구 면적이 작은 박판의 개구 면적은 제1 반도체 장치 패키지의 외형 사이즈보다 작기 때문에, 제1 반도체 패키지의 중계 기판(인터포저:interposer) 부분을 이 박판 상에 탑재할 수 있고, 상기 중계 기판이 개구부로부터 탈락되는 것을 방지할 수 있다. 또한, 그 위에 있는 큰 개구 면적을 가진 박판은 반도체 패키지의 외형 사이즈보다 크고, 외형 가이드의 역할을 할 수 있다. 이상의 구성으로 써, 하단 캐리어에 수납된 반도체 패키지의 낙하·탈락을 방지하고, 탑재 시의 위치 어긋남을 극도로 억제할 수 있다. 큰 개구 면적을 가진 판의 개구 면적은 반도체 장치의 외형 사이즈의 정밀도나, 캐리어의 가공 치수 정밀도를 감안하여 결정된다.
상기 하단 캐리어는 자석이 매설되어 있다. 하단 캐리어와 상단 캐리어를 가능한 한 밀착시켜서 접촉시킬 필요가 있기 때문에, 위치 결정 핀만으로는 틈이 생겨서, 적재 시의 위치 정밀도에 영향을 줄 우려가 있다. 자석을 배치시킴으로써, 밀착된 상태로 접촉시킬 수 있고, 적층 반도체 장치의 제조 수율 향상을 도모할 수 있다.
상기 하단 캐리어에는 복수의 자석이 매설되어 있다. 복수의 자석을 하단 캐리어의 전면에 균일하게 분포하도록 배치시킴으로써, 하부 반도체 패키지와 상부 반도체 패키지를 밀착된 상태에서 접촉시킬 수 있고, 적층 반도체 장치의 제조 수율 향상을 도모할 수 있다.
상기 하단 캐리어에는 상기 개구부가 복수 개 형성되어 있기 때문에, 복수의 반도체 장치를 수납할 수 있다. 1개의 캐리어로 복수개의 반도체 장치가 한 번에 제조될 수 있도록 함으로써, 생산 효율을 향상시킬 수 있다. 특히, 자동 적재기로 적재 할 경우 생산 효율면에서 유효하다.
상기 하단 캐리어는 상기 제1 반도체 패키지의 코너부에 대한 유격 형성 구조(clearance structures)가 형성되어 있고, 상기 유격 형성 구조는 상기 제1 개구부의 코너부에 형성되어 있다. 반도체 패키지의 외형 사이즈나 탑재 위치 편차는 각각 다르기 때문에, 상부 반도체 패키지의 탑재시 또는 캐리어의 반송시에 하부 반도체 패키지의 코너부가 캐리어에 접촉할 가능성이 있다. 따라서, 상기 유격구조로 함으로써 반도체 장치 패키지의 코너부가 변형되거나 파손되는 것을 방지할 수 있다.
상기 유격 형성 구조는 상기 하단 캐리어를 구성하는 일부의 박판에 형성되어 있다.
상기 하단 캐리어를 구성하는 박판의 개구부가 되는 개구 패턴은 에칭 또는 방전 가공에 의하여 형성된다. 박판의 가공 방법으로서는 절삭에 의한 방법이나 프레스에 의한 타발법이 있지만, 양쪽 모두 휨의 원인이 되기 쉽고, 타발법에서는 절단면의 절단설(burr)이 발생하기 쉽다. 휨이나 절삭설이 존재하면, 반도체 패키지의 적층 공정에 있어서 하부 반도체 패키지가 삽입되기 어려운 문제나 탑재 위치 어긋남 등이 발생할 가능성이 있고, 수율이 저하될 우려가 있다. 본 발명과 같이, 에칭 또는 예를 들면 와이어 방전 가공에 의하여 실시함으로써, 전술한 문제를 해결할 수 있다.
상기 하단 캐리어를 구성하는 복수개의 박판은 스폿 용접에 의하여 접합된다. 예를 들면, 접착제 등을 사용하여 하부 반도체 패키지의 몰드 수지부 윗면의 에리어 전면에서 쌍방을 접착시키는 방법에서는 다른 재료간의 계면에 발생하는 스트레스(열 팽창 계수의 차이에 기인)에 의하여 휨이 발생하기 쉬워진다. 본 발명과 같이, 별도 재료를 사용하지 않고 스폿 용접에 의하여 국소적으로 접합함으로써, 휨을 극력 억제할 수 있다. 이 기술을 사용함으로써, 특히 리플로우시의 휨을 줄이는 데 큰 효과를 발휘한다.
본 발명은 하단 캐리어와 상단 캐리어로 이루어지는 적층형 반도체 장치 제조용 캐리어 구성의 제조 방법으로서, 상기 하단 캐리어를 구성하는 복수개의 박판의 개구 패턴의 형성을 에칭 또는 방전 가공에 의하여 실시하는 단계를 포함한다. 박판의 가공 방법으로서는 절삭에 의한 방법이나 프레스에 의한 타발법이 있지만, 두 가지 모두 휨의 원인이 되기 쉽고, 타발법에서는 절단면의 절단설이 발생하기 쉽다. 휨이나 절삭설이 존재하면, 반도체 패키지의 적층 공정에 있어서 아랫 패키지의 삽입이 어려운 문제나 탑재 위치 어긋남 등이 발생할 가능성이 있고, 수율이 저하될 우려가 있다. 본 발명과 같이, 에칭 또는 와이어 방전 가공에 의하여 실시함으로써, 휨이나 절삭설의 발생을 저감할 수 있다.
본 발명은 하단 캐리어와 상단 캐리어로 이루어지는 적층형 반도체 장치 제조용 캐리어 구성의 제조 방법으로서, 상기 하단 캐리어를 구성하는 복수개의 박판을 적층하고, 상기 복수개의 박판을 스폿 용접에 의하여 접합하는 단계를 포함한다. 예를 들면, 접착제 등을 사용하여 하부 반도체 패키지의 몰드 수지부 윗면의 에리어 전면에서 쌍방을 접착시키는 방법에서는 다른 재료간의 계면에 발생하는 스트레스(열 팽창 계수의 차이에 기인)에 의하여 휨이 발생하기 쉬워진다. 본 발명과 같이, 별도의 재료를 사용하지 않고 국소적으로 접합함으로써, 휨을 극력 억제할 수 있다. 이 기술을 사용함으로써, 특히 리플로우시의 휨 저감에 큰 효과를 발휘한다.
본 발명은 또한, 제1 반도체 패키지를 탑재하기 위한 개구부가 있는 동시에 복수개의 박판을 적층하여 구성되는 하단 캐리어와 제2 반도체 패키지를 상기 제1 반도체 패키지 상에 배치시키기 위한 개구부가 있는 상단 캐리어를 포함하는 적층형 반도체 장치 제조용 캐리어 구성에, 상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 세트하는 단계와, 리플로우하여 상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 접합하는 단계를 포함하는 적층형 반도체 장치의 제조 방법을 제공한다. 본 발명에 의하면, 적층형 반도체 장치의 제조 수율을 향상할 수 있다.
본 발명은 또한, 적층된 박판과, 반도체 패키지를 탑재하기 위한 제1 개구부가 있는 캐리어를 가진 캐리어 구성을 제공한다. 상기 캐리어는 상기 반도체패키지의 외형보다 작은 개구 면적을 가진 박판과, 상기 박판 상에 적층되고 또한 상기 반도체 패키지의 외형보다 큰 개구가 있는 별도의 박판을 가진 구성으로 할 수 있다. 또한, 상기 캐리어는 매설된 자석을 구비한 구성으로 할 수도 있다. 또한, 상기 캐리어는 상기 반도체 패키지의 코너부에 대한 유격 형성 구조를 가지고, 상기 유격 형성 구조는 상기 제1 개구부에 배치되어 있는 구성으로 할 수도 있다. 또한, 상기 유격 형성 구조는 상기 적층된 박판의 일부에 의하여 형성되어 있는 구성으로 하는 것이 바람직하다.
본 발명에 의하면, 적층형 반도체 장치의 제조 수율의 향상을 도모할 수 있는 적층형 반도체 장치 제조용 캐리어 구성, 그 제조 방법 및 적층형 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 본 실시예의 적층형 반도체 장치 제조용 캐리어 구성의 단면도이다.
도 2a는 하단 캐리어의 상면도이고, 도 2b는 도 2a의 X-X'선 단면도이다.
도 3은 도 2b에 도시된 S1의 확대도이다.
도 4a는 도 2a의 Y-Y' 선 단면도이고, 도 4b는 하단 캐리어를 박판 8장으로 구성한 예를 도시한 도면이다.
도 5는 하단 캐리어의 개구부 주변을 확대한 도면이다.
도 6은 하단 캐리어의 개구부 코너에 형성된 유격 형성 구조의 다른 예를 나타내는 도면이다.
도 7a, 도 7b 및 도 7c는 본 실시예에 따른 캐리어를 사용한 적층형 반도체 장치의 제조 공정을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 최선의 실시 형태를 설명한다. 도 1은 본 실시예의 적층형 반도체 장치 제조용 캐리어 구성(이하, 간단하게 캐리어라고 한다)의 단면도이다. 도 1에 나타내는 바와 같이, 캐리어(1)는 상단 캐리어(2)와 하단 캐리어(3)로 구성된다. 하단 캐리어(3)는 제1 반도체 패키지(10)를 탑재하기 위한 복수의 개구부(31)를 가지고, 복수개의 박판을 적층하여 구성된다. 각 박판은, 예를 들면 스테인레스로 이루어진다. 상단 캐리어(2)는 제2 반도체 패키지(11)를 제1 반도체 패키지(10) 상에 배치시키기 위한 복수의 개구부(21)를 가진다. 이 상단 캐리어(2)는, 예를 들면 알루미늄으로 이루어진다. 하단 캐리어(3) 상에 상단 캐리어(2)를 포개고, 제1 반도체 패키지(10)를 하단 캐리어(3)의 개구부(31)에 탑재한 후, 제2 반도체 패키지(11)를 제1 반도체 패키지(10) 상에 적층한다. 리플로우 가열에 의하여 반도체 패키지(10 및 11)의 땜납 볼을 녹이고, 적층형 반도체장치를 제조한다.
다음으로, 하단 캐리어(3)에 대하여 구체적으로 설명한다. 도 2a는 하단 캐리어의 상면도이고, 도 2b는 도 2a의 X-X'선 단면도이다. 또한, 도 2b에 있어서 슬릿은 생략하여 나타내고 있다. 또한, 도 3은 도 2b에 나타내는 S1의 확대도이다. 도 2a, 도 2b에 있어서, 부호 3은 하단 캐리어, 31은 개구부, 32는 위치 결정 핀, 33은 자석, 34는 슬릿, 35는 용접 위치를 각각 나타내고 있다. 하단 캐리어(3)는 16개의 개구부(31)가 형성되어 있다. 이 때문에, 이 하단 캐리어(3)에는 16개의 반도체 패키지(10)를 수납할 수 있다.
하단 캐리어(3)는 상부(5) 및 하부(6)를 포함한다. 하단 캐리어의 상부(5)는 박판(41 및 42)이 적층되어 구성된다. 하단 캐리어의 하부(6)는 박판(43 및 44)이 적층되어 구성된다. 이와 같이, 하단 캐리어(3)를 복수개의 박판(41 내지 44)을 적층시켜 구성함으로써, 판 두께가 균일하게 될 뿐만 아니라, 각 박판이 응력을 분산시킴으로써 휨 또한 감소시킬 수 있다. 그 결과, 적층형 반도체 장치의 제조 수율을 향상시킬 수 있다.
또한, 하단 캐리어(3)는, 제1 반도체 패키지(10)의 외형 사이즈보다 개구 면적이 작은 박판(43 및 44) 상에 제1 반도체 패키지(10)의 외형 사이즈보다 개구 면적이 큰 박판(41 및 42)이 적층되어 구성된다. 박판(43 및 44)의 개구 면적을 반도체 패키지(10)의 외형 사이즈보다 작게 함으로써, 반도체 패키지(10)의 중계 기판(인터포저) 부분을 박판(43) 상에 실을 수 있고, 반도체 패키지(10)가 개구부(31)에서 탈락되는 것을 방지할 수 있다. 또한, 그 위에 있는 큰 개구 면적을 가진 박판(41 및 42)은 반도체 패키지(10)의 외형 사이즈보다 크고, 외형 가이드의 역할을 한다.
도 2a, 도 2b에 나타내는 바와 같이, 복수개의 박판(41 내지 44)은 부호 35로 나타내는 용접 위치에 있어서 스폿 용접에 의하여 접합되어 있다. 이것에 의하 여, 접착제 등의 별도 재료를 사용하지 않고 국소적으로 접합할 수 있으므로, 휨을 극히 억제할 수 있다.
박판의 개구부(31)가 되는 개구 패턴을 약품에 의한 에칭 또는 와이어 방전 가공에 의하여 형성하면, 휨이나 절단면의 절단설이 발생하는 것을 줄일 수 있다.
위치 결정 핀(32)은 하단 캐리어(3)의 두 부분에 형성되어 있다. 하단 캐리어(3)의 위로부터 위치 결정 핀(32)을 사이에 두고 하단 캐리어(3)의 상부에 상단 캐리어(2)를 포갬으로써, 상단 캐리어(2)와 하단 캐리어(3)가 계합된다.
하단 캐리어(3) 내부에는 복수의 자석(33)이 매설되어 있다. 위치 결정 핀(32)만으로는 틈새가 생겨서, 적재시의 위치 정밀도에 영향을 줄 우려가 있기 ㄸ때문에, 하단 캐리어(3)와 상단 캐리어(2)를 가능한 한 밀착하여 접촉시킬 필요가 있다. 하단 캐리어(3)의 내부에 자석(33)을 배치시킴으로써, 밀착된 상태에서 접촉시킬 수 있고, 적층 반도체 장치의 제조 수율 향상을 도모할 수 있다.
도 4a는 도 2의 Y-Y' 선 단면도, 도4b는 하단 캐리어(3)를 박판 8장으로 구성한 예를 나타내는 도면이다. 도 4a 및 도 4b는 양쪽 모두 자석(33)의 양면에 1장의 박판이 부착되어 있는 예이다. 도 4a에 도시된 바와 같이, 하단 캐리어(3)는 하단 캐리어의 상부(5) 및 하단 캐리어의 하부(6)가 적층되어 구성된다. 하단 캐리어의 상부(5)는 박판(41 및 42)이 적층되어 구성된다. 하단 캐리어의 하부(6)는 박판(43 및 44)이 적층되어 구성된다. 또한, 도 4b에 도시된 바와 같이, 하단 캐리어(3)는 하단 캐리어의 상부를 구성하는 박판(71 내지 74) 및 하단 캐리어의 하부를 구성하는 박판(75 내지 78)이 적층되어 구성된다. 자석(33)은 박판 내에 매설되 어도 어느 정도의 자력을 유지할 수 있는 재료, 예를 들면 사마륨 코발트 자석(samarium-cobalt magnet)이 좋다.
도 2로 돌아가서 설명하면, 슬릿(34)dl 하단 캐리어(3) 외주 둘레를 따라서 다수 형성되어 있다. 상기 슬릿(34)을 형성함으로써 하단 캐리어(3)에 열이 가해질 경우 하단 캐리어(3)의 휨을 흡수할 수 있게 된다.
도 5는 하단 캐리어(3)의 개구부 주변을 확대하여 나타낸 도면이다. 도 5에 있어서, 31은 하단 캐리어(3)의 개구부, 5는 박판(41 및 42)으로 이루어지는 하단 캐리어의 상부, 51은 하단 캐리어의 상부에 형성된 원형의 유격 형성 구조(clearance structures), 6은 하단 캐리어의 하부를 각각 나타낸다.
도 5에 나타내는 예에서는 유격 형성 구조(51)는 하단 캐리어(3)를 구성하는 일부의 박판(41 및 42)에 형성되어 있다. 반도체 패키지의 외형 사이즈나 탑재 위치 편차가 각각 상이하므로, 상부 반도체 패키지의 탑재시 또는 캐리어 반송시 하부 반도체 패키지의 코너부가 하단 캐리어(3)에 접촉할 가능성이 있다. 반도체 패키지의 코너부가 하단 캐리어(3)에 접촉하지 않도록, 하단 캐리어의 개구부(31)의 코너부에 유격 형성 구조(51)를 형성함으로써, 반도체 장치의 코너부의 변형이나 파손을 방지할 수 있다.
도 6은 하단 캐리어(3)의 개구부 코너에 형성된 유격 형성 구조의 다른 예를 나타내는 도면이다. 도 6에 있어서, 부호 31은 하단 캐리어의 개구부, 5는 하단 캐리어의 상부, 6은 하단 캐리어의 하부, 81은 유격 형성 구조를 각각 나타낸다. 도 6에 도시된 예에서, 유격 형성 구조(81)는 하단 캐리어(3)를 구성하는 모든 박 판(41 내지 44)에 형성되어 있다. 이와 같이 유격 형성 구조(81)를 모든 박판(41 내지 44)에 형성시킴으로써, 반도체 장치의 코너부의 변형이나 파손을 방지할 수 있는 동시에, 리플로우 시, 열풍이 반도체 패키지의 코너부에 직접 닿기 때문에, 반도체 패키지 전체의 온도를 효율적으로 상승시킬 수 있다.
도 7a, 도 7b 및 도 7c는 본 발명의 캐리어를 사용한 적층형 반도체 장치의 제조 공정을 설명하는 도면이고, 도 7a는 하단 캐리어에 상단 캐리어를 탑재하였을 때의 단면도, 도 7b는 도 7a에 하부 반도체 패키지를 세트하였을 때의 단면도, 도 7c는 도 7b에 상부 반도체 패키지를 탑재하였을 때의 단면도이다. 도 7a에 나타내는 바와 같이, 하단 캐리어(3)에 상단 캐리어(2)를 탑재한다. 다음으로, 도 7b에 나타내는 바와 같이, 하부 반도체 패키지(10)를 하단 캐리어(3)의 개구부(31)에 각각 세트한다. 다음으로, 도 7c에 나타내는 바와 같이, 하부 반도체 패키지(10) 위에 상부 반도체 패키지(11)를 탑재하여, 리플로우에 의하여 반도체 패키지의 땜납을 녹임으로써, 적층형 반도체 장치가 제조된다.
이상, 본 실시예에 의하면, (1) 상, 하부 반도체 패키지 각각의 외형 치수 편차, (2) 반도체 패키지를 수납하는 상단·하단 캐리어의 개구부의 치수 편차, (3) 상부 반도체 패키지를 탑재한 후의 리플로우 가열에 의한 땜납 볼의 셀프 얼라인먼트량을 고려한 하단 캐리어를 제공할 수 있다. 이 하단 캐리어를 포함하는 적층형 반도체 장치 제조용 캐리어를 사용함으로써, 적층형 반도체 장치의 제조 수율을 향상시킬 수 있다. 또한, 이 하단 캐리어를 포함하는 적층형 반도체 장치 제조용 캐리어는 상기 하단 캐리어를 구성하는 복수개의 박판의 개구 패턴의 형성을 에 칭 또는 방전 가공에 의하여 실시하는 단계와, 상기 하단 캐리어를 구성하는 복수개의 박판을 적층하고, 상기 복수개의 박판을 스폿 용접에 의하여 접합하는 단계에 의하여 제조된다.
또한, 적층형 반도체 장치는 제1 반도체 패키지를 탑재하기 위한 개구부가 있는 동시에 복수개의 박판을 적층하여 구성되는 하단 캐리어와 제2 반도체 패키지를 상기 제1 반도체 패키지 상에 배치시키기 위한 개구부가 있는 상단 캐리어를 포함하는 적층형 반도체 장치 제조용 캐리어에, 상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 세트하는 단계와, 리플로우하여 상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 접합하는 단계에 의하여 제조된다. 본 발명에 따르면, 적층형 반도체 장치의 제조 수율을 향상시킬 수 있다.
이상, 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정 실시예에 한정되지 않고, 청구의 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 여러 가지의 변형, 변경이 가능하다.

Claims (17)

  1. 제1 반도체 패키지를 탑재하기 위한 개구부를 가지며, 복수개의 박판을 적층하여 구성되는 하단 캐리어; 및
    제2 반도체 패키지를 상기 제1 반도체 패키지 상에 배치시키기 위한 개구부를 갖는 상단 캐리어를 포함하는 적층형 반도체 장치 제조용 캐리어 구성.
  2. 제1항에 있어서,
    상기 하단 캐리어는 상기 제1 반도체 패키지의 외형 사이즈보다 개구 면적이 작은 박판상에, 상기 제1 반도체 패키지의 외형 사이즈보다 개구 면적이 큰 박판이 적층되는 것을 특징으로 하는 적층형 반도체 장치 제조용 캐리어 구성.
  3. 제1항에 있어서,
    상기 하단 캐리어에는 자석이 매설되어 있는 것을 특징으로 하는 적층형 반도체 제조용 캐리어 구성.
  4. 제1항에 있어서,
    상기 하단 캐리어에는 복수의 자석이 매설되어 있는 것을 특징으로 하는 적층형 반도체 제조용 캐리어 구성.
  5. 제1항에 있어서,
    상기 하단 캐리어에는 상기 개구부가 복수개 형성되어 있는 것을 특징으로 하는 적층형 반도체 장치용 캐리어 구성.
  6. 제1항에 있어서,
    상기 하단 캐리어는, 상기 개구부 코너부에, 상기 제1 반도체 패키지의 코너부에 대한 유격 형성 구조(clearance structures)가 형성되어 있는 것을 특징으로 하는 적층형 반도체 장치 제조용 캐리어 구성.
  7. 제6항에 있어서,
    상기 유격 형성 구조는 상기 하단 캐리어를 구성하는 일부 박판에 형성되어 있는 것을 특징으로 하는 적층형 반도체 장치 제조용 캐리어 구성.
  8. 제1항에 있어서,
    상기 개구부가 되는 개구 패턴은 에칭 또는 방전 가공에 의하여 형성되는 것을 특징으로 하는 적층형 반도체 장치 제조용 캐리어 구성.
  9. 제8항에 있어서,
    상기 복수개의 박판은 스폿 용접(spot welding)에 의하여 접합되는(joinded) 것을 특징으로 하는 적층형 반도체 장치 제조용 캐리어 구성.
  10. 하단 캐리어와 상단 캐리어로 이루어지는 적층형 반도체 장치 제조용 캐리어 구성의 제조 방법으로서,
    상기 하단 캐리어를 구성하는 복수개의 박판의 개구 패턴 형성을 에칭 또는 방전 가공에 의해 시행하는 단계를 포함하는 적층 반도체 장치 제조용 캐리어 구성의 제조 방법.
  11. 하단 캐리어와 상단 캐리어로 된 적층형 반도체 장치 제조용 캐리어의 제조 방법으로서,
    상기 하단 캐리어를 구성하는 복수개의 박판을 적층하는 단계; 및
    상기 복수개의 박판을 스폿 용접에 의해 접합하는 단계를 포함하는 적층형 반도체 장치 제조용 캐리어 구성의 제조 방법.
  12. 제1 반도체 패키지를 탑재하기 위한 개구부를 가짐과 아울러 복수개의 박판을 적층하여 구성되는 하단 캐리어와, 제2 반도체 패키지를 상기 제1 반도체 패키지 상에 배치시키기 위한 개구부가 갖는 상단 캐리어를 포함하는 적층형 반도체 장치 제조용 캐리어 구성에서, 상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 세트하는 단계; 및
    리플로우(reflow)에 의해 상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 접합하는 단계를 포함하는 적층형 반도체 장치의 제조 방법.
  13. 적층된 박판과, 반도체 패키지를 탑재하기 위한 제1 개구부를 갖는 캐리어를 구비한 캐리어 구성.
  14. 제13항에 있어서,
    상기 캐리어는 상기 반도체 패키지의 외형보다 작은 개구 면적을 가진 박판과, 상기 박판 상에 적층됨과 아울러 상기 반도체 패키지의 외형보다 큰 개구를 갖는 별도의 박판을 가진 캐리어 구성.
  15. 제13항에 있어서,
    상기 캐리어에는 매설된 자석이 구비되는 것을 특징으로 하는 캐리어 구성.
  16. 제13항에 있어서,
    상기 캐리어는 상기 반도체 패키지의 코너부에 대한 유격 형성 구조를 가지며, 상기 유격 형성 구조는 상기 제1 개구부에 배치되어 있는 것을 특징으로 하는 캐리어 구성.
  17. 제16항에 있어서,
    상기 유격 형성 구조는 상기 적층된 박판의 일부에 형성되는 것을 특징으로 하는 캐리어 구성.
KR1020077005057A 2007-02-28 2004-08-30 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법 KR20070051296A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077005057A KR20070051296A (ko) 2007-02-28 2004-08-30 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077005057A KR20070051296A (ko) 2007-02-28 2004-08-30 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070051296A true KR20070051296A (ko) 2007-05-17

Family

ID=38274514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005057A KR20070051296A (ko) 2007-02-28 2004-08-30 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070051296A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021006572A1 (ko) * 2019-07-08 2021-01-14 주식회사 엘지화학 전지캡 적재용 트레이
CN113594082A (zh) * 2021-07-28 2021-11-02 华天科技(南京)有限公司 一种用于防止单颗载具翘曲结构
KR102614448B1 (ko) * 2023-02-03 2023-12-15 에스에스오트론 주식회사 반도체 칩 트레이 제작 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021006572A1 (ko) * 2019-07-08 2021-01-14 주식회사 엘지화학 전지캡 적재용 트레이
CN113594082A (zh) * 2021-07-28 2021-11-02 华天科技(南京)有限公司 一种用于防止单颗载具翘曲结构
KR102614448B1 (ko) * 2023-02-03 2023-12-15 에스에스오트론 주식회사 반도체 칩 트레이 제작 장치

Similar Documents

Publication Publication Date Title
US9142440B2 (en) Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
JP2001223297A (ja) 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
US8476751B2 (en) Stacked semiconductor package and method for manufacturing the same
JP5515450B2 (ja) プリント基板の製造方法
KR20170014746A (ko) 스택 패키지 및 그 제조방법
US8803304B2 (en) Semiconductor package and manufacturing method thereof
US20090079052A1 (en) Semiconductor package, apparatus and method for manufacturing the semiconductor package, and electronic device equipped with the semiconductor package
KR20110124065A (ko) 적층형 반도체 패키지
US6686222B2 (en) Stacked semiconductor device manufacturing method
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
TWI534951B (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
JP4282724B2 (ja) マイクロボールマウンタ用の振込みマスク
KR20070051296A (ko) 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법
JP2009147053A (ja) 半導体装置及びその製造方法
JP4755410B2 (ja) テープ状部品包装体
KR100567092B1 (ko) 반도체 기판 및 그 제조 방법
JP2012069744A (ja) 半導体装置及びその製造方法
CN218385180U (zh) 半导体封装结构
KR100351919B1 (ko) 반도체 패키지의 제조방법
JPH10256469A (ja) 半導体装置
WO2014103855A1 (ja) 半導体装置およびその製造方法
KR100668847B1 (ko) 패키지 스택
KR100462991B1 (ko) 적층형 반도체 칩 패키지의 제조방법 및 장치
JP2013172069A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application