KR102614448B1 - 반도체 칩 트레이 제작 장치 - Google Patents

반도체 칩 트레이 제작 장치 Download PDF

Info

Publication number
KR102614448B1
KR102614448B1 KR1020230015028A KR20230015028A KR102614448B1 KR 102614448 B1 KR102614448 B1 KR 102614448B1 KR 1020230015028 A KR1020230015028 A KR 1020230015028A KR 20230015028 A KR20230015028 A KR 20230015028A KR 102614448 B1 KR102614448 B1 KR 102614448B1
Authority
KR
South Korea
Prior art keywords
tray
semiconductor chip
magnet
stacked
hole
Prior art date
Application number
KR1020230015028A
Other languages
English (en)
Inventor
신계철
Original Assignee
에스에스오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스에스오트론 주식회사 filed Critical 에스에스오트론 주식회사
Priority to KR1020230015028A priority Critical patent/KR102614448B1/ko
Application granted granted Critical
Publication of KR102614448B1 publication Critical patent/KR102614448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 칩 트레이 제작 장치에 관한 것으로, 트레이는 상면에 등간격으로 형성되어 반도체 칩이 수용되는 수용홈과 상기 수용홈의 모서리 각각 외측에 상방으로 돌출된 간격유지핀으로 구성되며, 상기 트레이의 양측 가장자리 일부를 절삭하여 단턱부를 마련되고, 단턱부와 수용홈 사이에 등간격으로 돌출된 정렬핀이 구비되며, 트레이의 저면에 자석이 끼워지는 자석홈이 구비된 상태에서, 이 트레이를 받침대에 올려놓고, 트레이 상면에는 가압대를 적재하여 가압하는 것으로 트레이를 제작함으로, 이 트레이에 반도체 칩이 적재되어 적층시, 트레이의 상면에 구비된 간격유지핀과 정렬핀에 의해 적층되는 상부측 트레이의 하면과의 적층 결합함과 아울러, 트레이의 자석홈에 구비된 자석과 적층되는 트레이에 구비된 자석과의 인장력으로 적층된 트레이 간의 상면과 하면 전체를 부착하게 되므로, 운반시 부주의에 의한 충격이나 외력이 작용하더라도 적층 트레이들은 쉽게 분리나 이탈되지 않게 되어 수용된 반도체 칩을 안전하게 운반할 수 있으며, 또한 반도체 칩을 수용한 트레이의 적층 보관시에도 트레이의 상면과 적층트레이의 하면이 전체가 서로 부착되게 되므로 트레이의 물성에 의한 휨 변형을 방지하게 되어 반도체 칩을 안정되게 보관할 수 있는 효과를 제공하게 되는 것이다.

Description

반도체 칩 트레이 제작 장치{APPARATUS OF MANUFACTURING FOR SEMICONDUCTOR CHIP TRAY}
본 발명은 반도체 칩 트레이 제작 장치에 관한 것으로, 상세하게는 반도체 패키지 제조 공정시, 다수의 반도체 칩을 수용하고 이송하는 반도체 칩 트레이를 제작하고 이 반도체 칩 트레이가 안정되게 적층되어 이송 또는 운반할 수 있도록 한 반도체 칩 트레이 제작 장치에 관한 것이다.
일반적으로 반도체 칩 트레이는 다수의 미세 반도체 회로소자들이 집적된 장방형의 반도체 칩 다수를 상면에 가지런히 수용하고 보관하는 용기이다.
이러한 반도체 칩 트레이는 다수의 반도체 칩을 적재할 수 있으며, 다단으로 적층하여 보관 및 이송 또는 운반할 수 있게 된다.
이러한 반도체 칩 트레이는 내열, 절전 및 정전기 방지를 위해 통상적으로 플라스틱 재질로 사출 성형하여 제조하게 된다.
이렇게 제조되는 대한민국 실용신안 등록번호 제 20-0288206호(명칭:반도체 패키지 포장용 트레이)(이하 종래기술1)는 장방형의 트레이 몸체 상면부에 등간격으로 패키지 수납홈이 배열 형성되며, 상기 트레이 몸체의 상면 가장자리 둘레를 따라 등간격으로 돌출핀이 다수개 형성되고, 이 돌출핀의 형성 위치에 대응하여 상기 몸체의 저면 가장자리 둘레를 따라 안착구멍이 각각 형성되어 다수의 트레이를 적층 배열시 상기 돌출핀과 안착구멍이 상호 끼워 맞춰질 수 있도록 구성하여, 반도체 패키지를 적재한 상태로 수개씩 적층시켜 운반할 때, 반도체 패키지를 적재한 다수의 트레이를 적층시켜 운반하는 경우에 트레이가 어느 정도 기울어지더라도 각 트레이 간의 결합력이 우수하여 미끄러짐에 의한 이탈을 방지할 수 있게 함으로써 트레이 및 반도체 패키지를 안전하게 운반할 수 있도록 하였다.
그러나 종래기술1의 반도체 패키지 트레이는 각 트레이 간에 돌출핀과 안착구멍으로 서로 끼워져 단순하게 적층되어 있는 관계로, 보관 및 이송이나 운반시, 운반자의 부주의나 외력에 의한 충격이 발생하는 경우, 단순 적층에 의한 결합력 약화로 분리 및 이탈이 쉽게 발생하여 트레이 자체의 파손은 물론, 반도체 패키지를 손상시킬 수 있는 문제점을 가지게 되었다.
또한 대한민국 특허등록번호 제 10-1770461호(명칭:반도체 칩 트레이)(이하 종래기술2)에 의하면, 반도체 칩들이 적재되며 상호 적층 가능한 반도체 칩 트레이에 있어서, 상면에 반도체 칩이 적재되는 복수의 포켓부가 함몰 형성되는 트레이;상기 포켓부 내부에 수용된 상기 반도체 칩의 이탈이 방지되도록 상기 포켓부 외주면의 적어도 일부를 감싸는 형태로 상기 트레이의 상면으로부터 돌출 형성되는 핀 형상의 상부 돌출부; 상기 트레이의 하면으로부터 돌출 형성되어 상기 포켓부에 대응되는 가상의 수용 영역을 형성하며, 상기 상부 돌출부로부터 하방으로 연장되는 가상의 직선과 간섭되지 않는 지점에 형성되는 핀 형상의 하부 돌출부;를 포함하며, 상기 상부 돌출부는 적어도 4개 이상으로 마련되며 적어도 하나는 상기 포켓부의 각각의 변에 대응되는 영역에 형성되고, 상기 하부 돌출부는 적어도 4개 이상으로 마련되며 적어도 하나는 상기 가상의 수용영역의 각각의 변에 대응되는 영역에 형성되며, 상기 하부 돌출부는 상기 가상의 수용영역의 각각의 변의 중심으로부터 벗어난 지점에 형성되고, 상기 상부 돌출부는 상기 포켓부의 각각의 변의 중심으로부터 상기 하부 돌출부와 반대 방향으로 벗어난 지점에 형성하여, 상기 포켓부에 적재된 반도체 칩을 사면에서 지지함으로써, 상기 반도체 칩의 이탈을 방지하도록 하였다.
그러나 상기 종래기술2는 반도체 칩이 적재되고 적층하여 운반하게 되는 트레이의 물성 변형으로 인해 수용된 반도체 칩의 이탈을 방지하고자 하는 것에 불과할 뿐, 상기 적층된 트레이는 각각 상하로 단순 삽입 적층하여 보관 및 이송이나 운반하도록 되어 있어, 보관 및 이송이나 운반시, 부주의나 외력에 의한 충격이 발생시 쉽게 적층된 트레이가 분리 및 이탈되는 문제점을 여전히 가지게 되었다.
본 발명이 해결하고자 하는 과제는 반도체 칩이 적재되고 적층되어 이송 또는 운반되는 반도체 칩 트레이가 운반자의 부주의나 외력에 의한 충격 발생시, 상기 외력이나 충격에 의해서도 쉽게 이탈이나 분리되지 않는 안정된 반도체 칩 트레이를 제작하는 반도체 칩 트레이 제작장치를 제공하고자 하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 반도체 칩이 적재되고 적층되어 이송 또는 운반되는 반도체 칩 트레이가 적층 하중이나 자체 물성에 의한 변형 발생을 방지하여 적재된 반도체 칩을 안정되게 보관 및 운반하고 나아가서는 트레이의 수명을 장구히 할 수 있는 반도체 칩 트레이를 제작하는 장치를 제공하고자 하는데 있다.
본 발명 과제의 해결 수단은, 받침대와 트레이, 가압대가 하부로부터 순차적으로 적층되는 반도체 칩 트레이 제작 장치로써, 상기 받침대는 저면에서 상면으로 기설정된 간격과 배열로 관통 형성된 관통공과 상기 관통공의 내측으로 삽입되어 누름압에 의해 작용 반작용하는 누름핀과 상면의 어느 양측에 상방으로 일부가 절결된 단층부로 구성되고, 상기 트레이는 상면에 등간격으로 형성되어 반도체 칩이 수용되는 수용홈과 상기 수용홈의 모서리 각각 외측에 상방으로 돌출되어 트레이와 가압대의 간격을 유지하는 간격유지핀으로 구성되며, 상기 트레이의 양측 가장자리 일부를 절삭하여 복수의 단턱부를 마련하되, 상기 단턱부의 턱 부분에 반원형의 홈부가 형성되며, 상기 양측 가장자리의 일단, 타단, 중간 지점에 돌출된 정렬핀이 구비되고, 상기 중간 지점에 돌출된 정렬핀은 단턱부들 사이에 배치되며, 상기 트레이의 저면에 자석이 끼워지는 자석홈을 형성하되, 이 자석홈은 상기 누름핀과 서로 대향하는 위치에 형성되어 트레이를 받침대 상면에 적재할 때 누름핀의 상단이 자석홈에 끼워져 적재되고, 상기 가압대는 가장자리에 상기 트레이의 정렬핀에 대향하는 위치에 정렬공이 형성되어 정렬핀과 정렬공을 맞춰 끼우는 것으로 트레이 상면에 가압대가 적재되는 것을 기술적인 특징으로 한다.
상기 관통공은 하부가 넓고 중간부가 상향 경사지며, 중간부에서 상부로 가면서 상기 하부보다 좁고 길게 구비되는 것을 특징으로 한다.
상기 누름핀은 관통공과 동일형상으로 구비되고 상기 관통공의 내경과 유격을 갖고 상방으로 돌출길이가 제한된 길이로 구비되며, 첨단부에 밀착돌기가 구비되는 것을 특징으로 한다.
상기 자석홈은 상면에 구비된 수용홈사이와 수용홈의 외측 가장자리 테두리를 따라 상기 받침대의 관통공과 서로 대향하는 위치에 구비되는 것을 특징으로 한다
본 발명의 해결수단에 따른 효과는 반도체 칩을 수용 적재하고 적층하여 보관 및 운반하는 트레이의 상면에 등간격으로 배열 구비되고 반도체 칩이 수용되는 수용홈의 모서리 외측에 상면으로 돌출 구비되는 한 쌍의 간격유지핀을 구비하고, 이 트레이의 양측 가장자리 일부를 절삭하여 복수의 단턱부가 구비되며, 상기 양측 가장자리의 일단, 타단, 중간 지점에 돌출된 정렬핀이 구비되고 상기 중간 지점에 돌출된 정렬핀은 단턱부들 사이에 배치되며, 상기 트레이의 저면에 상기 수용홈과 수용홈 사이 및 수용홈의 외측 가장자리를 따라 등간격으로 구비된 자석홈에 자석을 삽입 구비함으로써, 반도체 칩이 적재된 트레이를 적층시, 트레이의 상면에 구비된 정렬핀이 적재되는 상부 트레이의 하면과의 적층 결합함과 아울러, 간격유지핀이 상하부측 반도체 칩 트레이의 간격을 유지시키며, 트레이의 자석홈에 구비된 자석과 적층되는 상부측 트레이에 구비된 자석과의 인장력으로 적층된 트레이 간의 상면과 하면 전체를 부착하게 되므로, 운반시 부주의에 의한 충격이나 외력이 작용하더라도 적층 트레이들은 쉽게 분리나 이탈되지 않게 되어 수용된 반도체 칩을 안전하게 운반할 수 있으며, 또한 반도체 칩을 수용한 트레이의 적층 보관시에도 트레이의 상면과 적층트레이의 하면이 전체가 서로 부착되게 되므로 트레이의 물성에 의한 휨 변형을 방지하게 되어 반도체 칩을 안정되게 보관할 수 있는 효과를 갖는 반도체 칩 트레이를 제작하는 것이다.
도 1은 본 발명 반도체 칩 트레이 제작 장치의 종단면도.
도 2는 본 발명 반도체 칩 트레이 제작 장치의 받침대 저면도.
도 3은 본 발명 반도체 칩 트레이 제작 장치의 트레이 상면도.
도 4는 본 발명 반도체 칩 트레이 제작 장치의 트레이 저면도.
도 5는 본 발명 반도체 칩 트레이 제작 장치의 작동 상태도.
도 6은 본 발명 반도체 칩 트레이 제작 장치의 트레이 적층 상태도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 우산 건조기에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.
도 1은 본 발명 반도체 칩 트레이 제작 장치의 종단면도이고, 도 2는 본 발명 반도체 칩 트레이 제작 장치의 받침대 저면도이며, 도 3은 본 발명 반도체 칩 트레이 제작 장치의 트레이 상면도이고, 도 4는 본 발명 반도체 칩 트레이 제작 장치의 트레이 저면도이며, 도 5는 본 발명 반도체 칩 트레이 제작 장치의 작동 상태도이고, 도 6은 본 발명 반도체 칩 트레이 제작 장치의 트레이 적층 상태도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명 반도체 칩 트레이 제작 장치(100)는 하부에 위치하는 받침대(10), 상기 받침대(10)의 상면에 놓여져 반도체 칩을 수용하고 적재하는 트레이(20), 상기 트레이(20)의 상부에 위치하고 하부의 트레이(20)를 가압하는 가압대(30)로 구성되고, 이들 받침대 - 트레이 - 가압대는 하부로부터 순차적으로 적층되게 된다.
상기 받침대(10)는 기설정된 소정의 두께와 길이를 갖는 크기로 구비되고, 저면에서 상면으로 기설정된 소정의 등간격과 배열로 관통 형성되는 관통공(11)이 구비된다.
상기 관통공(11)은 하부가 넓고, 중간부가 상향 경사지게 구비되고 상부로 가면서 좁고 길게 구비된다.
상기 관통공(11)은 내측으로 삽입되고 누름압에 의해 작용 반작용하는 누름핀(12)이 구비된다.
상기 누름핀(12)은 관통공(11)의 내경과 동일형상으로 구비되고 상기 관통공(11)의 내경과 유격을 갖고 상방으로 돌출길이가 제한된 길이로 구비되게 된다.
상기 누름핀(12)은 첨단부에 후술할 자석을 밀착하는 밀착돌기(13)를 구비하게 된다.
그러므로 상기 받침대(10)는 저면에서 상면으로 관통되고 기설정된 소정의 등간격과 배열로 하부는 넓게, 상부는 하부보다 좁게 관통 형성된 관통공(11)이 구비되며, 상기 관통공(11)의 내측으로 첨단부에 밀착돌기(13)를 갖고 상기 관통공(11)의 상면으로 돌출길이가 제한된 길이로 구비된 누름핀(12)이 삽입되고, 상기 받침대(10)의 상면에는 누름핀(12)이 제한된 높이로 돌출 배열되게 되므로, 상기 받침대(10)에 누름 발생시 상기 관통공(11)에 삽입된 누름핀(12)은 상부로 작용 반작용하게 된다.
또한 상기 받침대(10)는 상면의 어느 양측에 등간격으로 일부가 절결된 단층부(14)가 구비되게 되어, 상기 받침대(10)는 상면과 단층부(14)에 의해 공간을 유지하게 되어, 상기 단층부(14)를 통해서 상면과의 분리 및 이완을 쉽게 할 수 있게 된다.
도 3 및 도 4에 도시한 바와 같이, 상기 받침대(10)의 상면에 재치되는 상기 트레이(20)의 상면에는 기설정된 소정의 등간격과 배열로 반도체 칩이 수용되는 수용홈(21)이 구비되고, 상면 가장자리 테두리의 어느 일측과 타측에는 트레이 제품명 또는 수용될 반도체 칩 품명이 기록된 바코드(22)가 구비되게 된다.
그러므로 상기 트레이(20)는 수용홈(21)에 의해 반도체 칩이 서로 간섭없이 안정된 상태로 수용 및 보관할 수 있고, 바코드(22)에 의해 수용된 반도체 칩 및 트레이를 구별하게 되므로 반도체 제조 공정을 에러없이 수행하게 된다.
상기 수용홈(21)은 모서리 각각 외측에 상방으로 돌출 구비되어 가압대가 적층되었을 때 간격을 유지하는 한 쌍의 간격유지핀(23)이 구비되게 된다.
또한 트레이(20)는 양측 가장자리 일부를 절삭하여 복수의 단턱부(25)가 마련되고, 상기 단턱부(25)들의 턱 부분에 트레이의 중심을 향하여 반원형의 홈부(251)를 형성하게 된다.
한편, 상기 트레이(20)의 양측 가장자리에는 정렬핀(24)이 돌출되며, 상기 정렬핀(24)은 트레이 양측 가장자리의 일단, 타단, 중간 지점에 돌출되고, 상기 중간 지점에 돌출된 정렬핀(24)은 상기 단턱부(25)들 사이에 배치되게 된다.
그러므로 상기 트레이(20)는 상면에 돌출 구비된 정렬핀(24)에 의해 후술할 가압대(30)와의 정확한 정렬과 함께 한 쌍의 간격유지핀(23)으로 트레이(20)와 가압대의 간격을 유지하면서 트레이(20)의 상면 전체를 균일하고 가압할 수 있게 된다.
한편 상기 단턱부(25)는 상기 바코드(22)가 배치되는 단부와 직교하는 양측단부에 형성되어 바코드(22)와 겹치지 않게 형성되며, 단턱부(25)들 사이에 상기 정렬핀(24)이 돌출되게 된다.
삭제
그러므로 상기 트레이(20)는 적층되어 보관 및 운반시, 상면 테두리에 형성된 단턱부(25) 및 홈부(251)에 별도의 도구를 이용하여 적층된 트레이(20) 각각을 간단 용이하게 분리하고 운반할 수 있게 된다.
상기 트레이(20)의 저면에는 상면에 구비된 수용홈(21)과 수용홈(21)사이 및 수용홈(21)의 외측 가장자리 테두리를 따라 상기 받침대(10)의 관통공(11)과 서로 대향하는 위치에 내측으로 자석(26)이 삽입되는 자석홈(27)이 구비된다.
다시 말해 트레이(20)는 하부에 형성되며 상면으로 돌출되게 관통공(11)에 삽입된 받침대(10)의 누름핀(12)의 직하부에 자석홈(27)이 위치하고 이 자석홈(27)에 자석(26)을 삽입하여 줌으로써, 누름핀(12)에 의해 자석(26)이 자석홈(27)에 완전하게 끼워지게 된다.
도 1 또는 도 6에 도시한 바와 같이, 상기 가압대(30)는 상기 받침대(10)와 동일한 길이와 폭을 갖는 크기로 구비되어 상기 트레이(20)의 상면에 재치되고, 가장자리에는 상기 트레이(20)의 정렬핀(24)과 대향하는 위치에 상기 정렬핀(24)이 삽입되는 정렬공(31)을 구비하게 된다.
그러므로 상기 가압대(30)는 하부에 위치한 트레이(20)의 정렬핀(24)이 정렬공(32)을 삽입하게 되어 상기 트레이(20)와 가압대(30)는 정렬핀(24)과 정렬공(31)에 의해 상하로 일치되어 재치되게 된다.
도 6 및 도 7에 도시한 바와 같이, 반도체 칩 트레이 제작 장치(100)는 하부에 저면에서 상면으로 기설정된 소정의 등간격과 배열로 구비된 관통공(11)에 밀착돌기(13)가 구비된 누름핀(12)을 삽입하여 돌출시킨 받침대(10)를 위치시키고, 상기 받침대(10)의 상면으로, 상면에 소정의 등간격과 배열로 간격유지핀(23)과 정렬핀(24)이 돌출 구비되고 저면에 상기 받침대(10)의 누름핀(12)과 대향하는 위치에 구비되며 내측으로 자석(26)이 삽입된 수용홈(21)이 구비된 트레이(20)를 안착시켜 준비하되, 상기 누름핀(12)의 밀착돌기(13)가 트레이(20)의 자석홈(27)에 일부 삽입되고 자석(26) 저면에 밀착된 상태로 상기 받침대(10)의 상면으로 트레이(20)를 위치시킨다.
이어서 상기 트레이(20)의 상면에 돌출 구비된 간격유지핀(23)과 정렬핀(24)에는 상기 정렬핀(24)과 대향하는 위치에 정렬공(31)이 구비된 가압대(30)를 재치하여, 상기 정렬핀(24)에 정렬공(31)을 삽입시켜 상기 트레이(20)의 상면에 가압대(30)를 재치시킨 후, 상기 가압대(30)를 눌러 가압하면 하부의 트레이(20)가 전체가 간격유지핀(23)에 의해 상면 전체가 눌려지고, 상기 트레이(20)의 하부에 위치하고 받침대(30)의 관통공(11)에 삽입되며 상기 트레이(20)의 자석(26)이 삽입된 자석홈(27)에 삽입된 누름핀(12)은 상기 트레이(20)의 누름에 의한 작용 반작용에 의해 자석홈(27)에 삽입된 자석(26)을 상방으로 밀어 상기 트레이(20)의 자석홈(27)으로 자석(26)을 깊게 고정하게 되므로 상기 자석홈(27)으로부터 자석(26)이 이탈이나 분리되지 않은 트레이(20)를 제작하게 된다.
이와 같이 제작된 트레이(20)는 도 7에 도시한 바와 같이, 반도체 칩 보관 또는 운반하기 위해 적층시, 적층되는 트레이(20)는 자석홈(27)에 장착된 자석(26)의 극성(N극,S극)에 의한 자력이 상하로 대향하는 위치에 있는 적층된 트레이(20)의 저면 전체를 서로 당겨주게 되어 적층되는 트레이(20)들은 전체적으로 안정되게 적층을 유지하게 되므로, 간혹 부주위 또는 외력에 의한 충격이 가해지더러도 쉽게 분리 또는 흐트러지지 않는 안정된 보관 및 운반 상태를 유지할 수 있게 된다.
또한 트레이(20)는 상면에 구비된 간격유지핀(23) 및 가장자리에 구비된 단턱부(25)에 의해 트레이(20)간에 간격 및 이격이 유지되어 적층되게 되므로 적층된 트레이(20)를 작은 힘으로도 용이하게 분리하고 운반할 수 있게 된다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.
100: 반도체 칩 트레이 제작 장치
10: 받침대 11: 관통공
12: 누름핀 13: 밀착돌기
14: 단층부 20: 트레이
21: 수용홈 22: 바코드
23: 간격유지핀 24:정렬핀
25: 단턱부 26: 자석
27: 자석홈 30: 가압대
32: 정렬공

Claims (3)

  1. 받침대와 트레이, 가압대가 하부로부터 순차적으로 적층되는 반도체 칩 트레이 제작 장치로써,
    상기 받침대는 저면에서 상면으로 기설정된 간격과 배열로 관통 형성된 관통공과 상기 관통공의 내측으로 삽입되어 누름압에 의해 작용 반작용하는 누름핀과 상면의 어느 양측에 상방으로 일부가 절결된 단층부로 구성되고,
    상기 트레이는 상면에 등간격으로 형성되어 반도체 칩이 수용되는 수용홈과 상기 수용홈의 모서리 각각 외측에 상방으로 돌출되어 트레이와 가압대의 간격을 유지하는 간격유지핀으로 구성되며,
    상기 트레이의 양측 가장자리 일부를 절삭하여 복수의 단턱부를 마련하되, 상기 단턱부의 턱 부분에 반원형의 홈부가 형성되며, 상기 양측 가장자리의 일단, 타단, 중간 지점에 돌출된 정렬핀이 구비되고, 상기 중간 지점에 돌출된 정렬핀은 단턱부들 사이에 배치되며,
    상기 트레이의 저면에 자석이 끼워지는 자석홈을 형성하되, 이 자석홈은 상기 누름핀과 서로 대향하는 위치에 형성되어 트레이를 받침대 상면에 적재할 때 누름핀의 상단이 자석홈에 끼워져 적재되고,
    상기 가압대는 가장자리에 상기 트레이의 정렬핀에 대향하는 위치에 정렬공이 형성되어 정렬핀과 정렬공을 맞춰 끼우는 것으로 트레이 상면에 가압대가 적재되는 것을 포함하는 반도체 칩 트레이 제작 장치.
  2. 제 1 항에 있어서,
    상기 관통공은 하부가 넓고 중간부가 상향 경사지며, 중간부에서 상부로 가면서 상기 하부보다 좁고 길게 구비되는 것을 특징으로 하는 반도체 칩 트레이 제작 장치.
  3. 제 1 항에 있어서,
    상기 누름핀은 관통공과 동일형상으로 구비되고 상기 관통공의 내경과 유격을 갖고 상방으로 돌출길이가 제한된 길이로 구비되며, 첨단부에 밀착돌기가 구비되는 것을 특징으로 하는 반도체 칩 트레이 제작 장치.
KR1020230015028A 2023-02-03 2023-02-03 반도체 칩 트레이 제작 장치 KR102614448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230015028A KR102614448B1 (ko) 2023-02-03 2023-02-03 반도체 칩 트레이 제작 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230015028A KR102614448B1 (ko) 2023-02-03 2023-02-03 반도체 칩 트레이 제작 장치

Publications (1)

Publication Number Publication Date
KR102614448B1 true KR102614448B1 (ko) 2023-12-15

Family

ID=89124766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230015028A KR102614448B1 (ko) 2023-02-03 2023-02-03 반도체 칩 트레이 제작 장치

Country Status (1)

Country Link
KR (1) KR102614448B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015054U (ko) * 1996-09-05 1998-06-25 문정환 큐에프피(qfp)용 트레이
KR200157451Y1 (ko) * 1997-05-13 1999-09-15 김규현 반도체 칩 저장용 트레이
KR200329535Y1 (ko) * 2003-07-24 2003-10-10 주식회사 오킨스전자 반도체칩패키지용 트레이
KR20070051296A (ko) * 2007-02-28 2007-05-17 스펜션 엘엘씨 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법
KR101829277B1 (ko) * 2017-08-24 2018-03-29 에스에스오트론 주식회사 반도체 패키지 프레스 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015054U (ko) * 1996-09-05 1998-06-25 문정환 큐에프피(qfp)용 트레이
KR200157451Y1 (ko) * 1997-05-13 1999-09-15 김규현 반도체 칩 저장용 트레이
KR200329535Y1 (ko) * 2003-07-24 2003-10-10 주식회사 오킨스전자 반도체칩패키지용 트레이
KR20070051296A (ko) * 2007-02-28 2007-05-17 스펜션 엘엘씨 적층형 반도체 장치용 캐리어 구성, 그 제조 방법 및적층형 반도체 장치의 제조 방법
KR101829277B1 (ko) * 2017-08-24 2018-03-29 에스에스오트론 주식회사 반도체 패키지 프레스 장치

Similar Documents

Publication Publication Date Title
US5791486A (en) Integrated circuit tray with self aligning pocket
US5957293A (en) Tray to ship ceramic substrates and ceramic BGA packages
US5103976A (en) Tray for integrated circuits with supporting ribs
KR100414840B1 (ko) 전자 부품용 트레이
US6612442B2 (en) Tray for storing semiconductor chips
US5794784A (en) Tray for integrated circuits
US20060118458A1 (en) Carrier tape for electronic components
US7395932B2 (en) Carrier tape for electronic components
US7163104B2 (en) Tray for semiconductor device and semiconductor device
US5890599A (en) Tray for integrated circuits
KR100536450B1 (ko) 소형 물품 수납용 캐리어 테이프 및 그 캐리어 테이프를사용한 소형 물품 수납 장치
US7086562B2 (en) Methods and apparatus for retaining a tray stack having a plurality of trays for carrying microelectronic devices
KR102614448B1 (ko) 반도체 칩 트레이 제작 장치
US11581207B2 (en) Transport system
CN106169438B (zh) 半导体芯片托盘
KR100464171B1 (ko) 반도체 패키지용 트레이
KR101658306B1 (ko) 반도체 칩 트레이
KR100574222B1 (ko) 칩 스케일 패키지용 트레이
JP7361614B2 (ja) 半導体チップトレイ及び半導体チップの収容方法
KR200157451Y1 (ko) 반도체 칩 저장용 트레이
CN115136747A (zh) 基板托盘
US20050077206A1 (en) Bare die tray with flat datum surface
KR101770461B1 (ko) 반도체 칩 트레이
KR940002024Y1 (ko) 반도체 패키지 운반구
CN115367251A (zh) 用于小尺寸和轻重量电子部件的容纳和运输托盘

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant