CN106169438B - 半导体芯片托盘 - Google Patents

半导体芯片托盘 Download PDF

Info

Publication number
CN106169438B
CN106169438B CN201510363504.4A CN201510363504A CN106169438B CN 106169438 B CN106169438 B CN 106169438B CN 201510363504 A CN201510363504 A CN 201510363504A CN 106169438 B CN106169438 B CN 106169438B
Authority
CN
China
Prior art keywords
semiconductor chip
chip tray
tray
pocket
vacuum suction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510363504.4A
Other languages
English (en)
Other versions
CN106169438A (zh
Inventor
崔锺喆
延圭珍
李燦勋
朴炯建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BIEMT Co Ltd
Original Assignee
BIEMT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BIEMT Co Ltd filed Critical BIEMT Co Ltd
Publication of CN106169438A publication Critical patent/CN106169438A/zh
Application granted granted Critical
Publication of CN106169438B publication Critical patent/CN106169438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

本发明涉及一种半导体芯片托盘，其设置为能够收纳多个半导体芯片，并能层叠多层，该托盘包括：托盘主体，在上表面凹陷形成有用于收纳半导体芯片的袋槽，在下表面形成有在工序中用于输送的真空吸附面；及真空吸附面，包含用于改善下表面中的真空吸附面的收缩现象的防缩槽。该半导体芯片托盘能够防止半导体芯片的脱离，即使在使用半导体芯片托盘的过程中因托盘自身的物理性质而产生弯曲或折弯等翘曲(war page)也能防止半导体芯片的脱离,该半导体芯片托盘当为具有在半导体芯片托盘的工序中用于吸附的真空吸附面的半导体芯片托盘时，能够改善在挤出成型中的收缩现象引起的真空吸附面和与之对应的上表面袋部的平整度缺陷，并能防止半导体芯片的脱离。

Description

半导体芯片托盘
技术领域
本发明涉及一种半导体芯片托盘，更为详细地，涉及一种能够使半导体芯片顺利插入托盘袋部并能在分离多个托盘的过程中防止半导体芯片随时从袋部中脱离的半导体芯片托盘。
背景技术
一般来说，半导体芯片托盘是在上表面并列保管多个长方形半导体芯片的容器，该半导体芯片集成有多个微细半导体电路元件。这种半导体芯片托盘能够承载多个半导体芯片，并被层叠多层而保管或运送。
为了耐热、电绝缘及防静电，这种半导体芯片托盘通过挤出成型来制造。
图1为示出现有技术中半导体芯片托盘的托盘俯视立体图，图2为示出现有技术中半导体芯片托盘的托盘仰视立体图。
如图1所示，在现有技术中半导体芯片托盘10的上表面设置有供半导体芯片装载的多个袋部11，这种袋部11在半导体芯片托盘10的上侧壁12凹陷形成。
如图2所示，在现有技术中半导体芯片托盘10的下表面设置有用于在工序中输送半导体芯片托盘的真空吸附面21，并且形成有用于防止在半导体芯片托盘10上表面的袋部11中装载的半导体芯片的脱离的第一支撑部31和第二支撑部32。
这种现有技术的半导体芯片托盘10由于由合成树脂等来制造，因此因物理性质引起的弯曲或折弯，在半导体芯片托盘10上可能会产生平整度缺陷或翘曲(war page)，并且在图3所示的现有技术的半导体芯片托盘10的剖视图中，下表面的真空吸附面21和与半导体芯片托盘10下表面的真空吸附面21对应的半导体芯片托盘上表面的袋部11之间的厚度，相比下表面的凹入部33和与下表面的凹入部33对应的半导体芯片托盘上表面的袋部11之间的厚度相对较厚，因此有可能会因挤出成型而产生收缩现象，产生与真空吸附面21对应的上表面袋部11的平整度缺陷或翘曲(war page)，随之会如图4所示，半导体芯片H未被稳定地收纳于袋部11的内部，而是一部分被裸露于袋部11的外部。
在半导体芯片H如此被裸露于袋部11的外部的情况下，半导体芯片H有可能在半导体芯片托盘10的输送过程中因冲撞等而从袋部11中脱离。
尤其是，随着最近对半导体芯片H薄形化的急剧的要求，在用来装载厚度100μm以下的半导体芯片H的半导体芯片托盘10中，即使是微乎其微的平整度缺陷也会影响半导体芯片H的脱离。
然而，由合成树脂制作的半导体芯片托盘10的特性上，很难加工成没有弯曲或折弯的具有精密平整度的半导体芯片托盘10，且其费用消耗也非常大。
因此，需要开发如下结构的半导体芯片托盘10：该结构为，即使发生弯曲或折弯而整体平整度不良，也能防止被装载在袋部11上的半导体芯片H从袋部11中脱离的结构；以及能够防止袋部11及真空吸附面21的平整度缺陷或翘曲(war page)的结构，其中，所述真空吸附面21是在工序中用于输送半导体芯片托盘的结构，所述袋部11及真空吸附面21的平整度缺陷或翘曲(war page)是在真空吸附面21及与半导体芯片托盘10下表面的真空吸附面21对应的半导体芯片托盘上表面的袋部11的挤出成型中的收缩现象引起的。
在先技术文献：韩国公开专利第2011-0017735号
发明内容
本发明是为了解决上述以往问题而提出的，其目的是提供一种半导体芯片托盘，该半导体芯片托盘能够防止半导体芯片的脱离，所述半导体芯片的脱离是因为半导体芯片托盘中位于相同的平面上的结构在允许公差内制造，从而无法将托盘制造成具有完全相同的平整度而引起的。
此外，本发明的目的是提供一种半导体芯片托盘，该半导体芯片托盘即使在使用半导体芯片托盘的过程中因托盘自身的物理性质而产生弯曲或折弯等翘曲(war page)也能防止半导体芯片的脱离。
此外，本发明的目的是提供一种半导体芯片托盘，该半导体芯片托盘当为具有在半导体芯片托盘的工序中用于吸附的真空吸附面的半导体芯片托盘时，能够改善在挤出成型中的收缩现象引起的真空吸附面和与之对应的上表面袋部的平整度缺陷，并能防止半导体芯片的脱离。
上述目的可通过如下的本发明来实现。本发明的半导体芯片托盘，设置为能够收纳多个半导体芯片，并能层叠多层，包括：托盘主体，在上表面排列有基端部和至少一个上表面凹入部，所述上表面凹入部沿一方向长长地凹陷形成，所述基端部为未形成所述上表面凹入部的部分，所述托盘主体在下表面形成有在工序中用于输送的真空吸附面；袋槽，以所述上表面凹入部为中心形成于两侧基端部上，并被凹陷形成为供所述半导体芯片横过所述凹入部而配置并收纳；防脱离部，突出形成于所述袋槽的边缘以防所述半导体芯片从所述袋槽中脱离；支撑部，设置在所述上表面凹入部和所述下表面凹入部中的至少一个上，所述支撑部的两端与内侧壁结合；以及真空吸附面，包括用于改善所述下表面中的真空吸附面的收缩现象的防缩槽。
其中，所述上表面凹入部的深度可比所述袋槽的深度深。
此外，所述支撑部可沿所述上表面凹入部或所述下表面凹入部的长度方向形成，且其两端与内侧壁结合。
此外，所述支撑部可包括与所述上表面凹入部或所述下表面凹入部彼此交叉结合的第一支撑部和第二支撑部。
此外，所述防脱离部可包括分别形成于所述袋槽的长度方向(长轴方向，X轴)两侧的第一防脱离部及分别形成于所述袋槽的长度方向的垂直方向(短轴方向，Y轴)两侧的第二防脱离部和第三防脱离部。
此外，可沿所述袋槽的长度方向(长轴方向，X轴)隔开形成有至少两个所述第一防脱离部。
此外，可沿所述袋槽的长度方向的垂直方向(短轴方向，Y轴)隔开形成有至少两个所述第二防脱离部和第三防脱离部。
此外，在所述袋槽的底面可形成有向上突出的安放部。
此外，所述安放部可包括形成于所述袋槽的长度方向两侧端部的第一安放部和与所述第一安放部隔开形成的第二安放部。
此外，在所述上表面凹入部的底面及侧壁面中的任一个上可形成有至少一个通气孔。
此外，可形成有至少一个真空吸附面，所述真空吸附面包括用于改善所述下表面中真空吸附面的收缩现象的防缩槽。所述下表面中未包含防缩槽的半导体芯片托盘的翘曲(war page)为110μm左右，包含防缩槽的半导体芯片托盘的翘曲(war page)提高至10μm左右。
通过上述结构，提供如下的半导体芯片托盘：该半导体芯片托盘能够防止半导体芯片的脱离，所述半导体芯片的脱离是因为半导体芯片托盘中位于相同的平面上的结构在允许公差内制造，从而无法将托盘制造成具有完全相同的平整度而引起的。
此外，提供如下的半导体芯片托盘：在使用半导体芯片托盘的过程中，即使因托盘自身的物理性质而产生弯曲或折弯等翘曲(war page)，该半导体芯片托盘也能防止半导体芯片的脱离。
此外，提供如下的半导体芯片托盘：当半导体芯片托盘为具有真空吸附面的半导体芯片托盘时，因挤出成型而产生收缩现象，从而引起真空吸附面和与之对应的上表面袋部的平整度缺陷，本发明的半导体芯片托盘能够防止上述平整度缺陷，并且防止半导体芯片的脱离。其中，所述真空吸附面为在半导体芯片托盘的工序中用于输送的结构。
附图说明
图1为示出现有技术中半导体芯片托盘的俯视立体图；
图2为示出现有技术中半导体芯片托盘的仰视立体图；
图3为图1的A-A'向剖视图；
图4为在现有技术的半导体芯片托盘具有平整度缺陷的情况下，装载芯片的状态图；
图5为本发明的第一实施例的半导体芯片托盘的俯视立体图；
图6为本发明的第一实施例的半导体芯片托盘的仰视立体图；
图7为图5的I-I'向剖视图；
图8为示出在本发明的第一实施例的半导体芯片托盘上安放有芯片的半导体芯片托盘的俯视立体图；
图9为在本发明的第一实施例的半导体芯片托盘的层叠状态下沿图8的J-J'剖切的层叠剖视图及局部剖视图；
图10为在本发明的第一实施例的半导体芯片托盘的层叠状态下沿图8的K-K'剖切的层叠剖视图及局部剖视图。
具体实施方式
在对本发明进行说明之前，在多个实施例中对具有相同结构的结构要素使用相同的附图标记在第一实施例中进行代表性的说明，在其他实施例中针对与第一实施例不同的结构进行说明。
下面，参照附图对本发明的第一实施例的半导体芯片托盘进行详细说明。
图5为本发明的第一实施例的半导体芯片托盘的俯视立体图；图6为本发明的第一实施例的半导体芯片托盘的仰视立体图；图7为图5的I-I'向剖视图。
参照图5至图7，本发明的第一实施例的半导体芯片托盘包括托盘主体100、袋槽110、上表面凹入部111、基端部112、安放部120、上表面支撑部130、下表面支撑部240、防脱离部150、吸附面271及防缩槽272。
所述托盘主体100为用于收容多个集成有多个微小半导体电路元件的长方形半导体芯片H的容器。
所述托盘主体100在上表面交替排列形成有沿一方向长长地凹陷形成的上表面凹入部111和作为未形成所述上表面凹入部111的部分的基端部112。
所述上表面凹入部111形成为至少一个，所述基端部112为未形成上表面凹入部111的部分，所述基端部112以上表面凹入部111为中心界定于两侧。
所述上表面凹入部111的底面或侧壁面中的至少一个上形成有通气孔a。
通过所述通气孔a，抑制在半导体芯片H的装载过程中产生的空气的涡流，在为了装载半导体芯片H而使半导体芯片H下落到从袋槽110突出的安放部120时，半导体芯片H的下侧的空气被半导体芯片H加压，加压后的空气自然就通过通气孔a向外排出，因此能够抑制空气涡流的产生。
此外，以所述上表面凹入部111为中心的两侧基端部112上形成有凹陷的袋槽110，半导体芯片H横过上表面凹入部111而配置于所述袋槽110中。沿凹入部的长度方向排列有多个所述袋槽110。
此外，所述袋槽110的深度形成为比所述上表面凹入部111的深度浅，即所述上表面凹入部111的深度形成为比所述袋槽110的深度深。
在所述袋槽110的底面形成有向上突出形成的安放部120。此时，所述安放部120包括形成于袋槽110的长度方向两侧端部的第一安放部121和与第一安放部121隔开形成的第二安放部122。
即，在以上表面凹入部111为中心形成于两侧基端部的每一个袋槽110上形成有第一安放部121和第二安放部122，从而能够稳定地安放半导体芯片。
此时，所述安放部120的高度优选形成为比袋槽110的深度小。
所述防脱离部150包括第一防脱离部151、第二防脱离部152和第三防脱离部153，从上表面突出形成并与袋槽110的边缘相邻配置。所述第一防脱离部151配置为位于所述袋槽110的长轴方向(X轴)的两侧，所述第二防脱离部152和第三防脱离部153配置为分别位于袋槽110的短轴方向(Y轴)的两侧。
此外，沿袋槽110的长度方向(长轴方向，X轴)，可以相隔配置有至少两个所述第一防脱离部151。
沿袋槽的长度方向的垂直方向(短轴方向，Y轴)，可以相隔配置有至少两个所述第二防脱离部152和第三防脱离部153。
此外，在图中示出，为了结构优化，在沿袋槽110的长度方向的垂直方向(短轴方向，Y轴)配置的两个袋槽110之间形成有第二防脱离部152和第三防脱离部153。
所述上表面支撑部130可形成于上表面凹入部111上，上表面支撑部130包括沿袋槽的长度方向(X轴)形成的上表面第一支撑部(未图示)和沿袋槽的长度方向的垂直方向(Y轴)形成的上表面第二支撑部132。在本实施例中示出在上表面凹入部111上形成有上表面第二支撑部132。
所述下表面支撑部240可形成于下表面凹入部211上，包括下表面第一支撑部241和下表面第二支撑部242。所述下表面第二支撑部242沿袋槽的长度方向(X轴)形成于下表面凹入部211，所述下表面第一支撑部241沿袋槽的长度方向的垂直方向(Y轴)形成于下表面凹入部211并与下表面第二支撑部242交叉结合而形成。
上表面支撑部130和下表面支撑部240分别可构成为选择性地包括上表面第一支撑部(未图示)、上表面第二支撑部132、下表面第一支撑部241和下表面第二支撑部242。
在本实施例中示出，上表面支撑部只构成上表面第二支撑部132，下表面支撑部240形成有下表面第一支撑部241和下表面第二支撑部242。
通过所述支撑部，能够保证托盘主体1的刚性，从而防止产生翘曲。
如图6所示，所述真空吸附面271可形成于半导体芯片托盘100的下表面的四个角部区域，并且形成于半导体芯片托盘100的下表面中央部区域，真空吸附面271可以选择性地形成于角部区域及中央部区域。所述真空吸附面271包括防缩槽272而形成，所述防缩槽272用于改善在挤出成型中产生的收缩现象。
所述防缩槽272在真空吸附面271上向托盘内部凹陷地形成，并且形成为具有规定的排列。此时，关于防缩槽272的凹陷深度，由于如图7所示，从真空吸附面271到上表面基端部112为止或从真空吸附面271到上表面凹入部111为止的距离彼此不同，因此，在真空吸附面271上排列的防缩槽272的深度可构成为彼此不同。
图8示出在半导体芯片托盘100A上安放有芯片H的状态，图9及图10示出在本发明的第一实施例的半导体芯片托盘100A上层叠另一半导体芯片托盘100B时的剖视图。图9示出沿未按图8所示那样安放有半导体芯片H的状态下的基端部112剖切的J-J'向剖视图，图10示出沿按照图8所示那样半导体芯片H在袋槽110的安放部120上安放的方向剖切的K-K'向剖视图。
参照图8至图10，当半导体芯片收容于位于下侧的下侧托盘100A的袋槽中时，半导体芯片安放于第一安放部121和第二安放部122。
即，通过第一安放部121和第二安放部122，能够防止半导体芯片的下表面部完全紧密粘接于袋槽底面的情况。
此外，能够通过下侧托盘100A的第一防脱离部151防止半导体芯片在袋槽长度方向(长轴方向，X轴)上的脱离，能够通过第二防脱离部152和第三防脱离部153防止半导体芯片在袋槽长度方向的垂直方向(短轴方向，Y轴)上的脱离。
如上所述，能够在安放有半导体芯片的状态下，在上方或下方层叠多个托盘而使用。
本发明的权利范围并不限于上述实施例，而在所附的权利要求书的范围内由多种形式的实施例实现。在不脱离权利要求书中要求保护的本发明的精神的状态下，本发明所属技术领域的技术人员均能变形的多种范围也属于本发明的权利要求书中记载的范围。
附图标记说明
100：半导体芯片托盘主体 110：袋槽
111：上表面凹入部 112：基端部
120：安放部 121：第一安放部
122：第二安放部 130：上表面支撑部
150：防脱离部 151：第一防脱离部
152：第二防脱离部 153：第三防脱离部
211：下表面凹入部 240：下表面支撑部
241：下表面第一支撑部 242：下表面第二支撑部
271：吸附面 272：防缩槽

Claims (11)

1.一种半导体芯片托盘，设置为能够收纳多个半导体芯片，并能层叠多层，包括：
托盘主体，在上表面凹陷形成有用于收纳所述半导体芯片的袋槽，在下表面形成有在工序中用于输送的真空吸附面；及
真空吸附面，包含用于改善所述下表面中的真空吸附面的收缩现象的防缩槽，其中，
在所述托盘主体的上表面排列有基端部和至少一个上表面凹入部，所述上表面凹入部沿一方向长长地凹陷形成，所述基端部为未形成所述上表面凹入部的部分，所述袋槽以所述上表面凹入部为中心形成于两侧基端部上，并被凹陷形成为供所述半导体芯片横过所述凹入部而配置并收纳，所述上表面凹入部的形成深度比所述袋槽的深度深。
2.根据权利要求1所述的半导体芯片托盘，其中，
进一步包括支撑部，所述支撑部设置在所述上表面凹入部和所述下表面凹入部中的至少一个上，所述支撑部的两端与内侧壁结合，所述支撑部沿所述上表面凹入部或所述下表面凹入部的长度方向形成，且其两端与内侧壁结合。
3.根据权利要求2所述的半导体芯片托盘，其中，
所述支撑部包括彼此交叉结合到所述上表面凹入部或所述下表面凹入部的第一支撑部和第二支撑部。
4.根据权利要求1所述的半导体芯片托盘，其中，
进一步包括防脱离部，所述防脱离部突出形成于所述袋槽的边缘以防所述半导体芯片从所述袋槽中脱离，所述防脱离部包括分别形成于所述袋槽的长度方向(长轴方向，X轴)两侧的第一防脱离部及分别形成于所述袋槽的长度方向的垂直方向(短轴方向，Y轴)两侧的第二防脱离部和第三防脱离部。
5.根据权利要求4所述的半导体芯片托盘，其中，
沿所述袋槽的长度方向(长轴方向，X轴)隔开形成有至少两个所述第一防脱离部。
6.根据权利要求4所述的半导体芯片托盘，其中，
沿所述袋槽的长度方向的垂直方向(短轴方向，Y轴)隔开形成有至少两个所述第二防脱离部。
7.根据权利要求1所述的半导体芯片托盘，其中，
在所述袋槽的底面形成有向上突出的安放部。
8.根据权利要求7所述的半导体芯片托盘，其中，
所述安放部包括形成于所述袋槽的长度方向两侧端部的第一安放部和与所述第一安放部隔开形成的第二安放部。
9.根据权利要求1所述的半导体芯片托盘，其中，
在所述上表面凹入部的底面及侧壁面中的任一个上形成有至少一个通气孔。
10.根据权利要求1所述的半导体芯片托盘，其中，
形成有至少一个真空吸附面，所述真空吸附面包括用于改善所述下表面中的真空吸附面的收缩现象的防缩槽。
11.根据权利要求1所述的半导体芯片托盘，其中，
设置有多个所述防缩槽，多个所述防缩槽具有彼此不同的深度。
CN201510363504.4A 2015-05-19 2015-06-26 半导体芯片托盘 Active CN106169438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0069656 2015-05-19
KR1020150069656A KR101711735B1 (ko) 2015-05-19 2015-05-19 반도체 칩 트레이

Publications (2)

Publication Number Publication Date
CN106169438A CN106169438A (zh) 2016-11-30
CN106169438B true CN106169438B (zh) 2020-01-21

Family

ID=57358873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510363504.4A Active CN106169438B (zh) 2015-05-19 2015-06-26 半导体芯片托盘

Country Status (2)

Country Link
KR (1) KR101711735B1 (zh)
CN (1) CN106169438B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107539596A (zh) * 2017-09-29 2018-01-05 常熟市荣达电子有限责任公司 一种芯片包装盒及其操作方法
CN117861894B (zh) * 2024-03-13 2024-05-07 常州威斯敦粘合材料有限责任公司 锂电池电芯喷涂自动化检测设备及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272450A (zh) * 1999-04-30 2000-11-08 日本电气株式会社 半导体集成电路器件用托盘
KR200295742Y1 (ko) * 2002-09-02 2002-11-21 (주)코스탯아이앤씨 반도체 패키지용 수납 트레이
JP2010013189A (ja) * 2009-08-25 2010-01-21 Mitsubishi Electric Corp 半導体素子用トレイ
KR20110017735A (ko) * 2009-08-14 2011-02-22 주식회사 에스.제이테크 반도체칩 트레이
CN102709220A (zh) * 2010-08-23 2012-10-03 三星电子株式会社 半导体封装传送设备及利用其制造半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272450A (zh) * 1999-04-30 2000-11-08 日本电气株式会社 半导体集成电路器件用托盘
KR200295742Y1 (ko) * 2002-09-02 2002-11-21 (주)코스탯아이앤씨 반도체 패키지용 수납 트레이
KR20110017735A (ko) * 2009-08-14 2011-02-22 주식회사 에스.제이테크 반도체칩 트레이
JP2010013189A (ja) * 2009-08-25 2010-01-21 Mitsubishi Electric Corp 半導体素子用トレイ
CN102709220A (zh) * 2010-08-23 2012-10-03 三星电子株式会社 半导体封装传送设备及利用其制造半导体器件的方法

Also Published As

Publication number Publication date
KR20160136509A (ko) 2016-11-30
CN106169438A (zh) 2016-11-30
KR101711735B1 (ko) 2017-03-03

Similar Documents

Publication Publication Date Title
JP4261411B2 (ja) 積重ね可能な集積回路用トレイ
KR100972587B1 (ko) 전자 부품용 트레이
CN103038872B (zh) 用于电子器件的可剥离混合托盘系统
KR20090113268A (ko) 집적 회로 칩들을 위한 지지대 포킷 트레이 격납용기 시스템
US20110132789A1 (en) Tray for storing and transporting workpieces
KR200464274Y1 (ko) 기판 적재용 트레이
CN106169438B (zh) 半导体芯片托盘
JP2004535343A (ja) 半導体用トレイ
KR102356344B1 (ko) 판형 부품용 트레이
KR101934963B1 (ko) 판형 부품용 트레이
KR101632828B1 (ko) 반도체 칩 트레이
TWI575648B (zh) 半導體晶片托盤
JP4832568B2 (ja) 電子部品収納容器
KR101658306B1 (ko) 반도체 칩 트레이
JP7346604B2 (ja) セラミックス基板の輸送用の梱包容器
US20240128107A1 (en) Module tray for semiconductor device
JP5678494B2 (ja) 電子デバイス用収納容器
KR101634263B1 (ko) 반도체칩 트레이
KR101770461B1 (ko) 반도체 칩 트레이
KR102271859B1 (ko) 강도보강 부품적재트레이
JP4607138B2 (ja) 半導体集積回路用トレー
KR20200076436A (ko) 전자 소자 적재용 트레이
JP4591679B2 (ja) 半導体チップ収容トレイ、半導体チップの収容方法、及び半導体チップ搬送体
KR20100090495A (ko) 기판 포장재
KR101770462B1 (ko) 반도체 칩 트레이

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant