JP2004535343A - 半導体用トレイ - Google Patents
半導体用トレイ Download PDFInfo
- Publication number
- JP2004535343A JP2004535343A JP2003513874A JP2003513874A JP2004535343A JP 2004535343 A JP2004535343 A JP 2004535343A JP 2003513874 A JP2003513874 A JP 2003513874A JP 2003513874 A JP2003513874 A JP 2003513874A JP 2004535343 A JP2004535343 A JP 2004535343A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- rail
- rail portion
- chip
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/6735—Closed carriers
- H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
Abstract
Description
【0001】
この出願は、2001年7月15日に出願された米国仮特許出願第60/305,785の出願日の利益を請求している。この出願は参照によってここに導入する。
【0002】
一般にこの発明は半導体の製造の際に使用するためのトレイに関する。さらに詳しくは、この発明は半導体の製造の際に半導体を運搬するのに使用するためのトレイに関する。
【背景技術】
【0003】
半導体の製造の際には、通常は、単一の基板の上に多数の集積回路が製造される。その後、基板を分離して個々の集積回路チップが形成される。適切に取り扱わないと、集積回路チップは容易に損傷を受ける。
【0004】
製造過程の間に集積回路チップを保護するためにパッケージングシステムが開発されてきた。これらのパッケージングシステムは一般に、チップへの物理的な損傷を最小限に抑えるためにチップをクッションで守り、またチップと如何なる形でも反応しないような非金属材料から製造される。
【0005】
そうしたパッケージングシステムの一つが、本出願の譲渡人に譲渡されたWallestadの米国特許第3,494,459号に開示されている。Wallestadのパッケージングシステムの特許は複数のチップトレイを有している。チップトレイの各々には複数の溝が形成されており、溝はそれぞれ集積回路チップの一つを受容するようになっている。チップトレイは積み重ねられるようになっており、比較的密な配置で容易に集積回路チップを運搬することができる。
【0006】
チップトレイはトレイ部分とレール部分を有している。トレイ部分はチップ溝が設けられているところである。レール部分はトレイ部分のまわりを延びている。レール部分はトレイ部分の下方に配置されていて、溝がチップトレイの下面に形成されるようになっている。この溝は下側のチップトレイのトレイ部分を受容するようになっており、チップトレイを互いの上に設置することによってチップトレイの積み重ねが容易に行える。
【0007】
Nemotoの米国特許第5,481,438号には、いくつかのリードがそこから延びているような半導体に特に適した半導体用トレイが開示されている。Nemotoのデバイスは半導体が貯蔵されている部分のまわりに上方へ延びるフレームを有している。Nemotoのデバイスはまた、トレイのまわりを延びるレールも有している。このレールはベースへ直接連結されている。
【発明の開示】
【0008】
この発明の一実施形態は、半導体用のチップトレイに関するものである。このチップトレイは、トレイ部分と、このトレイ部分のまわりを延びるレール部分を有している。トレイ部分とレール部分は、レール部分に対して鈍角で方向づけられた中間部分によって相互に連結されている。
この発明の別の実施形態は、積み重ねられた複数のチップトレイを有するチップトレイアセンブリに関するものである。この発明のさらに別の実施形態は、半導体用のトレイを形成する方法に関する。この発明のさらに別の実施形態は、チップトレイに使用されるスプリングボックスと貯蔵容器に関する。
【発明を実現するための最良の形態】
【0009】
この発明の実施形態は、図1−図9に最も明瞭に示されているように、参照番号10で表された半導体用のチップトレイに関するものである。チップトレイ10は一般にトレイ部分12とレール部分14とを有している。
【0010】
トレイ部分12には複数のチップ溝20が形成されている。チップ溝20の各々は、集積回路チップ(図示されていない)を受容するようになっている。チップ溝20は、集積回路チップの長さ、幅、及び深さにほぼ対応するような長さ、幅、及び深さに選択されて、チップ溝20に対する集積回路チップの動きを最小限に抑えることが好ましい。
【0011】
チップ溝20は複数の行及び列に配置されていて、自動化装置を用いてチップ溝20から集積回路チップを取り外しやすくなっていることが好ましい。各行及び列におけるチップ溝20の数は、トレイ部分12の寸法及び集積回路チップの寸法に基づいて選択される。
【0012】
図5に最も明瞭に示されているように、トレイ部分12はレール部分14の上方に配置されていて、トレイ溝22がチップトレイ10の下面に形成されている。下側のトレイのトレイ部分12は上側のチップトレイ10に設けられたトレイ溝22の中に着座することから、トレイ溝22によってチップトレイ10積み重ねが容易になる。積み重ねられたとき、上側のチップトレイ10の下面は下側のチップトレイ10の上面に近接して配置されるため、チップ溝20内の集積回路チップが保持される。
【0013】
トレイ部分12とレール部分14との間に中間部分30が延びている。中間部分30はレール部分に対して鈍角αを成すように配置されている。角度αは115°以上であることが好ましい。角度αは約115°と150°の間であることがさらに好ましい。角度αは約120°であることが最も好ましい。
【0014】
角度をなして方向付けられた中間部分30を利用することによって、冷却のときにトレイ部分12の周辺でレール部分14が下へ引っ張ることにより収縮によってチップトレイ10に引き起こされる変形を低減することができる。チップトレイ10の上面における公差は4インチのチップトレイにおいて一般に0.008インチ以内である。この発明の構造を用いることによって、公差は0.004インチ以内に低減される。このことは、チップトレイを自動処理装置とともに利用するときに望ましい。従来は、2インチのチップトレイで0.004インチ以内の公差を実現することしかできなかった。この構造は、中間部分がトレイ部分とレール部分の両方に対してほぼ直角であった従来のチップトレイと対照的である。
【0015】
図1、図2、図4、図7、及び図8に示されているように、チップトレイ10の各側に沿って、レール部分14は、レール部分14のその他の領域の高さと異なる高さを有する少なくとも一つの領域60を有している。レール部分に高さの異なる領域60を形成することによってチップトレイ10の品質を向上させることができることがわかった。
【0016】
高さの異なる領域60はレール部分14のその他の部分より低くすることも高くすることも可能であるが、この高さの異なる領域60は溝であることが好ましい。
【0017】
高さの異なる領域60はレール部分14のその他の部分の約80パーセント以下であることが好ましい。高さの異なる領域はレール部分14のその他の部分の50パーセントから80パーセントの間であることがさらに好ましい。高さの異なる領域はレール部分14のその他の部分の約66パーセントであることが最も好ましい。
【0018】
高さの異なる領域60はレール部分14の25パーセント以上に亘ることが好ましい。高さの異なる領域60はレール部分14の25パーセントから50パーセントに亘ることがさらに好ましい。高さの異なる領域60はレール部分14の約33パーセントに亘ることが最も好ましい。
【0019】
高さの異なる領域60は各々が1インチ未満の長さを有していることが好ましい。高さの異なる領域60は各々が0.50インチから0.80インチの間の長さを有していることがさらに好ましい。高さの異なる領域60はレール部分14に沿って等しく離間されていることが好ましい。
【0020】
成形プロセスの際、高さの異なる領域60によって、チップトレイ10を製造するために使用される溶融材料の経路がより乱れたものになる。この乱流によって、チップトレイモールドのすべての部分に溶融材料を充填する能力が向上し、それによって、より欠陥が少なく平滑な表面を有する品質の高いチップトレイ10が製造される。こうしたプロセスは、溶融材料がちょうどレール部分14に沿って移動するレーストラッキング(race tracking)と一般的に呼ばれるものを低減させる。
【0021】
上述したように、チップトレイにより平滑な表面を設けることによって、自動化装置を使用して集積回路チップをチップトレイ10に入れたり出したりする能力が向上する。また、高さの異なる領域60は、図8に最も明瞭に示されているように、会社名や、製品名、あるいは部材番号などの印62を設けやすくする。
【0022】
角度を成した中間部分30の結果、チップトレイ10は従来のチップトレイ10よりも若干寸法が大きくなる。例えば、この発明のチップトレイ10に設けられた溝22は、約3.66インチの長さ及び幅を有する従来のチップトレイに設けられた溝に対して、約3.71インチの長さ及び幅を有している。
【0023】
チップトレイ10を既存のジグで使用できるようにするために、チップトレイ10は図5に最も明瞭に示されているように、チップ部分12の下面から延びるナブあるいはリブ66を有している。チップ部分12の上面にも溝68が形成されていることが好ましい。この溝68はナブあるいはリブ66とほぼ同じ形状を有しており、それによってチップトレイ10を積み重ねたときに溝68がナブあるいはリブ66を受容することができる。
【0024】
チップトレイの別の実施の形態が図9に参照番号90で示されている。チップトレイ90のこの実施の形態は、それが多数のチップ溝92を有していることを除いて、図1−図8に示されたチップトレイ10と同じである。
【0025】
この発明の別の実施の形態は、図1−図8に示されているような複数のチップトレイと、図10−図15において参照番号80で示されているカバーとを有するチップトレイアセンブリに関するものである。図1−図8に示されているチップトレイ10と同じように、カバー80は中央部分82と、中央部分82のまわりを延びるレール部分84とを有している。レール部分84は、レール部分84に対して鈍角βで方向付けられた中間部分86によって中央部分82へ相互に連結されている。カバーで用いられている角度βはチップトレイ10に用いられている角度αとほぼ同じである。この構造によって、カバー80はチップトレイアセンブリ中のチップトレイ10への着座が可能になる。また、図1−図8に示されている実施の形態と同じように、カバー80はレール部分84の各々に沿って少なくとも一つの高さの異なる領域88を有している。
【0026】
この発明は、集積回路チップをチップトレイの中の所望の位置に保持するために、隣接するように配置されたカバーを有するチップトレイを搬送するためのスプリングボックスにも関する。このスプリングボックスの実施の形態が図16−図20に参照番号100で示されている。スプリングボックス100は一般に上壁102と、下壁104と、一対の側壁106と、底壁108とを有している。上壁102と、下壁104と、一対の側壁106と底壁108とは、部分的に囲まれた領域110を形成していて、この領域はチップトレイとカバーのアセンブリ(図示されていない)を受容するようになっている。
【0027】
部分的に囲まれた領域110の深さと幅と高さとは、チップトレイとカバーのアセンブリの長さ、幅、高さとほぼ同じであり、チップトレイとカバーのアセンブリはスプリングボックス100の中でほぼ固定した位置に保持される。
【0028】
上壁102と下壁104の各々はそこから延びる二つの弾性タブ120を有していることが好ましい。弾性タブ120は部分的に囲まれた領域110の中へ一部が延びていて、チップトレイとカバーのアセンブリの上面及び下面と係合し、図20に最も明瞭に示されているように、部分的に囲まれた領域の内部にチップトレイとカバーのアセンブリを保持する。上壁102に設けられた弾性タブ120は下壁104の上に設けられた弾性タブ120と対向配置されていることが好ましい。
【0029】
上壁102と下壁104の各々には把持用溝130が形成されていることが好ましい。把持用溝130は上壁102と下壁104の中へ底壁108と対向するように延びており、部分的に囲まれた領域110へのチップトレイとカバーのアセンブリの設置と、部分的に囲まれた領域110からのチップトレイとカバーのアセンブリの取り出しを容易にしている。
【0030】
この発明のさらに別の実施の形態は、積み重ねられた状態の多数のチップトレイを有するチップトレイとカバーのアセンブリを保持するためのスプリングボックスに関するものである。この用途に適したスプリングボックスは図21−図25に参照番号200で示されている。スプリングボックス200の構造は図16−図20に示されているスプリングボックスの構造とほぼ同じであることが好ましい。
【0031】
この発明のさらに別の実施の形態は、図26−図30に参照番号300で示された貯蔵容器に関するものである。貯蔵容器300は、各々がチップトレイとカバーのアセンブリ(図示されていない)を受容するための複数の貯蔵領域302を有している。このため、貯蔵容器300は多数の集積回路チップの搬送を容易にしている。
【0032】
貯蔵容器300はベース306のまわりを延びる複数の側壁304を有している。貯蔵容器300は、貯蔵容器300を複数の貯蔵領域302に分割する四つの内壁310も有している。
【0033】
側壁304と内壁310の各々にはその壁のほぼ中間にノッチ312が形成されている。ノッチ312は、貯蔵領域302へのチップトレイとカバーのアセンブリの設置や、貯蔵領域302からのチップトレイと貯蔵領域の取り出しを容易にしている。
【0034】
貯蔵容器302の各コーナの近傍にはポケット320が形成されている。ポケット320は曲面を有することが好ましい。チップトレイアセンブリを貯蔵領域302へ設置したり、そこから取り出したりするときに、ポケット320はチップトレイアセンブリが壁304、310に拘束される可能性を低減している。
【0035】
本願に開示されている特徴や参照によって導入した上述の出願に開示されている特徴は、特定の状況に合わせて組み合わせることができる。当業者にはその他の様々な変形や変更は明らかであろう。
【図面の簡単な説明】
【0036】
【図1】この発明によるチップトレイの斜視図である。
【図2】チップトレイの平面図である。
【図3】チップトレイの底面図である。
【図4】チップトレイの側面図である。
【図5】図2のチップトレイのA−A線断面図である。
【図6】チップトレイの拡大断面図であって、中間部分によるトレイ部分とレール部分との相互連結を示している。
【図7】レール部分における高さの異なる領域の側面図である。
【図8】レール部分における高さの異なる領域の平面図である。
【図9】チップトレイの別の実施の形態の斜視図である。
【図10】チップトレイカバーの斜視図である。
【図11】チップトレイカバーの平面図である。
【図12】チップトレイカバーの底面図である。
【図13】チップトレイカバーの側面図である。
【図14】図11のチップトレイカバーのA−A線断面図である。
【図15】チップトレイの拡大断面図であって、中間部分による中央部分とレール部分との相互連結を示している。
【図16】スプリングボックスの斜視図である。
【図17】図16のスプリングボックスの平面図である。
【図18】図16のスプリングボックスの側面図である。
【図19】図18のスプリングボックスのB−B線断面図である。
【図20】図17のスプリングボックスのA−A線断面図である。
【図21】スプリングボックスの別の実施の形態の斜視図である。
【図22】図21のスプリングボックスの平面図である。
【図23】図21のスプリングボックスの側面図である。
【図24】図23のスプリングボックスのB−B線断面図である。
【図25】図22のスプリングボックスのA−A線断面図である。
【図26】貯蔵容器の斜視図である。
【図27】貯蔵容器の平面図である。
【図28】図27の貯蔵容器のA−A線断面図である。
【図29】図27の貯蔵容器のB−B線断面図である。
【図30】貯蔵容器のコーナ部分の拡大図である。
Claims (25)
- 半導体用のトレイであって、
複数のチップ溝が形成されたトレイ部分と、
トレイ部分のまわりをほぼ延びるレール部分と、
トレイ部分とレール部分とを相互に連結する中間部分と、
を有し、前記中間部分がレール部分に対して115°よりも大きな角度で方向付けられているトレイ。 - 前記中間部分がレール部分に対して115°と150°との間の角度で方向付けられている請求項1記載のトレイ。
- 前記レール部分は厚みが薄くなった領域を複数有し、これらの厚みが薄くなった領域がレール部分の厚みの80パーセント未満の厚みを有する請求項1記載のトレイ。
- 前記厚みが薄くなった領域が、レール部分の長さの約33パーセントを越える請求項2記載のトレイ。
- 前記トレイがともに約3.5インチよりも大きい長さ及び幅を有する請求項1記載のトレイ。
- 前記トレイ部分の上面が高さにおいて0.004インチ未満の偏差を有する請求項4記載のトレイ。
- 前記トレイ部分の下面から延びる少なくとも一つのナブをさらに有し、この少なくとも一つのナブは、様々な寸法のトレイに使用するように設計されたジグを、トレイに使用可能とする請求項1記載のトレイ。
- 前記トレイ部分の上面が中間部分の上面よりも高く、中間部分の上面がレール部分の上面よりも高い請求項1記載のトレイ。
- 半導体を貯蔵するためのシステムであって、
第1のトレイ部分と、第1のレール部分と、第1の中間部分とを有する第1のチップトレイと、
第2のトレイ部分と、第2のレール部分と、第2の中間部分とを有する第2のチップトレイと、
を有し、前記第1のレール部分がほぼ第1のトレイ部分のまわりを延びており、第1の中間部分が第1のトレイ部分と第1のレール部分を相互に連結しており、第1の中間部分がレール部分に対して115°より大きな角度で方向付けられており、第1のトレイ部分の下面と、第1の中間部分と、第1のレール部分が溝を形成しており、
前記第2のレール部分がほぼ第2のトレイ部分のまわりを延びており、第2の中間部分が第2のトレイ部分と第2のレール部分を相互に連結しており、第2の中間部分がレール部分に対して115°より大きな角度で方向付けられており、第2のトレイ部分が第2のトレイ部分の所望の位置に半導体を保持するために前記溝に着座し、それにより第2のトレイ部分の上面が第1のトレイ部分の下面に近接するシステム。 - 前記第1及び第2のレール部分の各々が厚みが薄くなった領域を複数有し、これらの厚みが薄くなった領域が第1及び第2のレール部分の厚みの80パーセント未満の厚みを有する請求項9記載のシステム。
- 第1及び第2のトレイの各々が、ともに約3.5インチよりも大きな長さ及び幅を有する請求項9記載のシステム。
- 前記第1及び第2のトレイ部分の上面の各々が、高さにおいて0.004インチ未満の偏差を有する請求項11記載のシステム。
- 溝が形成されたスプリングボックスを有し、前記溝が第1及び第2のチップトレイを受容して、第1及び第2のチップトレイをその中のほぼ固定された位置に維持するようになっている請求項9記載のシステム。
- 半導体チップ用のトレイを形成する方法であって、
トレイ部分とレール部分と中間部分とを一体に成形する段階を有し、レール部分がほぼトレイ部分のまわりを延びており、中間部分がレール部分に対して少なくとも115°の角度で方向付けられている方法。 - 前記中間部分がレール部分に対して115°と150°の間の角度で方向付けられている請求項14記載の方法。
- 前記レール部分に厚みが薄くなった領域を複数形成する段階を有し、これらの厚みが薄くなった領域がレール部分の厚みの80パーセント未満の厚みを有する請求項14記載の方法。
- 前記厚みが薄くなった領域がレール部分の長さの約33パーセントを越える請求項16記載の方法。
- 前記トレイがともに約3.5インチよりも大きな長さと幅を有し、トレイ部分の上面が高さにおいて0.004インチ未満の偏差を有する請求項14記載の方法。
- 半導体チップ用のトレイを準備する方法であって、
トレイ部分とレール部分と中間部分とを一体に成形する段階と、
前記レール部分の各側に沿って少なくとも一つの厚みが薄くなった領域を形成することによって前記成形プロセスの均一性を向上させる段階と、
を有し、前記トレイ部分が複数の側を有するほぼ四角形の形状を有し、レール部分がほぼトレイ部分のまわりを延びており、中間部分がレール部分に対して少なくとも115°の角度で方向付けられており、前記厚みが薄くなった領域がレール部分の厚みの80パーセント未満の厚みを有する方法。 - 前記中間部分がレール部分に対して115°と150°の間の角度で方向付けられている請求項19記載の方法。
- 前記レール部分に厚みが薄くなった領域を複数形成する段階を有し、これらの厚みが薄くなった領域がレール部分の厚みの80パーセント未満の厚みを有する請求項19記載の方法。
- 前記厚みが薄くなった領域がレール部分の長さの約33パーセントを越えている請求項21記載の方法。
- 前記トレイがともに約3.5インチよりも大きな長さと幅を有し、トレイ部分の上面が高さにおいて0.004インチ未満の偏差を有する請求項19記載の方法。
- 前記トレイ部分の下面から延びる少なくとも一つのナブを形成する段階を有し、この少なくとも一つのナブは、様々な寸法のトレイに使用するように設計されたジグを、トレイに使用可能とする請求項19記載の方法。
- 少なくとも3.5インチの長さと幅を有する半導体チップ用のトレイを準備する方法であって、
トレイ部分とレール部分と中間部分とを一体に成形する段階を有し、前記レール部分がほぼトレイ部分のまわりを延びており、中間部分がレール部分に対して少なくとも115°の角度で方向付けられており、トレイ部分の上面が高さにおいて0.004インチ以下の偏差を有している方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US30578501P | 2001-07-15 | 2001-07-15 | |
PCT/US2002/022117 WO2003008303A1 (en) | 2001-07-15 | 2002-07-12 | Tray for semiconductors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004535343A true JP2004535343A (ja) | 2004-11-25 |
JP2004535343A5 JP2004535343A5 (ja) | 2005-11-17 |
Family
ID=23182332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003513874A Pending JP2004535343A (ja) | 2001-07-15 | 2002-07-12 | 半導体用トレイ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6857524B2 (ja) |
EP (1) | EP1417143A4 (ja) |
JP (1) | JP2004535343A (ja) |
KR (1) | KR20040019064A (ja) |
CN (1) | CN100335384C (ja) |
MY (1) | MY134498A (ja) |
TW (1) | TWI268582B (ja) |
WO (1) | WO2003008303A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001261089A (ja) * | 2000-03-16 | 2001-09-26 | Toshiba Corp | 電子部品用トレイ |
US20060006183A1 (en) * | 2004-07-07 | 2006-01-12 | Ming-Chuan Yeh | Box for receiving chip seats |
US20080207007A1 (en) * | 2007-02-27 | 2008-08-28 | Air Products And Chemicals, Inc. | Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films |
US7442045B1 (en) * | 2007-08-17 | 2008-10-28 | Centipede Systems, Inc. | Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling |
KR20090070406A (ko) * | 2007-12-27 | 2009-07-01 | 삼성전자주식회사 | 피씨비 스트립과 그의 어셈블리 장치와 방법 |
DE202008013468U1 (de) * | 2008-10-14 | 2008-12-18 | Christian Senning Verpackungsmaschinen Gmbh & Co. | Verpackungen für dünnflächige, scheibenförmige Produkte |
JP5017579B2 (ja) * | 2010-04-27 | 2012-09-05 | アキム株式会社 | 電子部品片搬送体 |
CN102862396A (zh) * | 2012-08-04 | 2013-01-09 | 江苏吉星新材料有限公司 | 晶片打标定位模具 |
US20140204539A1 (en) * | 2013-01-24 | 2014-07-24 | Bradley Dean Loomis | Package and tray system for interchanging device components |
US9406325B2 (en) | 2013-07-30 | 2016-08-02 | Seagate Technology Llc | Slider cleaning and carrier tray |
US10147448B2 (en) | 2014-07-08 | 2018-12-04 | Seagate Technology Llc | High flow packaging for slider cleaning |
US10566225B2 (en) | 2015-07-13 | 2020-02-18 | Entegris, Inc. | Substrate container with enhanced containment |
US20200395234A1 (en) * | 2019-06-12 | 2020-12-17 | Intel Corporation | Multi-component trays for transporting integrated circuit dice |
WO2022154779A1 (en) * | 2021-01-12 | 2022-07-21 | Applied Materials, Inc. | Clamping mechanisms for securing substrates on carriers |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3494459A (en) | 1968-06-10 | 1970-02-10 | Fluoroware Inc | Carrier for integrated circuit chips |
JPH0688621B2 (ja) * | 1990-11-30 | 1994-11-09 | 信越ポリマー株式会社 | Icチップ収納用トレーケース |
JP2803567B2 (ja) * | 1994-05-11 | 1998-09-24 | 信越半導体株式会社 | 半導体ウエーハ収納容器の梱包構造体 |
US5481438A (en) * | 1994-09-06 | 1996-01-02 | Shinon Denkisangyo Kabushiki Kaisha | Tray for semiconductor devices |
US5660280A (en) | 1995-09-14 | 1997-08-26 | Seco Products Corporation | Variable thickness plastic molded food service tray used in rethermalization cabinet |
US5909812A (en) * | 1996-10-08 | 1999-06-08 | Plastic Development, Inc. | Container for storing and transporting leadframes |
JP3967010B2 (ja) * | 1997-11-14 | 2007-08-29 | シャープ株式会社 | 包装トレイ |
US5957293A (en) | 1998-05-04 | 1999-09-28 | Advanced Micro Devices, Inc. | Tray to ship ceramic substrates and ceramic BGA packages |
US6079565A (en) * | 1998-12-28 | 2000-06-27 | Flouroware, Inc. | Clipless tray |
-
2002
- 2002-07-12 CN CNB028180461A patent/CN100335384C/zh not_active Expired - Fee Related
- 2002-07-12 JP JP2003513874A patent/JP2004535343A/ja active Pending
- 2002-07-12 KR KR10-2004-7000567A patent/KR20040019064A/ko not_active Application Discontinuation
- 2002-07-12 EP EP02746994A patent/EP1417143A4/en not_active Withdrawn
- 2002-07-12 US US10/194,948 patent/US6857524B2/en not_active Expired - Fee Related
- 2002-07-12 WO PCT/US2002/022117 patent/WO2003008303A1/en active Application Filing
- 2002-07-15 MY MYPI20022679A patent/MY134498A/en unknown
- 2002-07-15 TW TW091115709A patent/TWI268582B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20040019064A (ko) | 2004-03-04 |
EP1417143A4 (en) | 2008-03-05 |
WO2003008303A1 (en) | 2003-01-30 |
EP1417143A1 (en) | 2004-05-12 |
MY134498A (en) | 2007-12-31 |
CN100335384C (zh) | 2007-09-05 |
US6857524B2 (en) | 2005-02-22 |
US20030026083A1 (en) | 2003-02-06 |
TWI268582B (en) | 2006-12-11 |
CN1555330A (zh) | 2004-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6612442B2 (en) | Tray for storing semiconductor chips | |
US5791486A (en) | Integrated circuit tray with self aligning pocket | |
US5103976A (en) | Tray for integrated circuits with supporting ribs | |
JP4261411B2 (ja) | 積重ね可能な集積回路用トレイ | |
JP2004535343A (ja) | 半導体用トレイ | |
US5335771A (en) | Spacer trays for stacking storage trays with integrated circuits | |
US6837374B2 (en) | 300MM single stackable film frame carrier | |
US5746319A (en) | Tray for integrated circuits | |
US8141712B2 (en) | Thin wafer insert | |
US7882957B2 (en) | Storing tray and storing device | |
US7163104B2 (en) | Tray for semiconductor device and semiconductor device | |
KR100972587B1 (ko) | 전자 부품용 트레이 | |
JPH07112785A (ja) | ボール端子集積回路用トレイ | |
US6981595B2 (en) | Carrier tape for electronic components | |
US6264037B1 (en) | Tray for ball grid array integrated circuit | |
JP2004535343A5 (ja) | ||
CN106169438B (zh) | 半导体芯片托盘 | |
US6371310B1 (en) | Boat for land grid array packages | |
KR200157451Y1 (ko) | 반도체 칩 저장용 트레이 | |
US20180134473A1 (en) | Component carrier | |
JP7283303B2 (ja) | 収納トレイ及び半導体装置の製造方法 | |
KR101710578B1 (ko) | 반도체소자 트레이 | |
US6527998B1 (en) | Method of fabricating integrated circuit pack trays using modules | |
TW202426376A (zh) | 具有凹凸部形成之支撐壁之半導體基板攜載容器 | |
KR940002024Y1 (ko) | 반도체 패키지 운반구 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |