CN1555330A - 半导体用盘 - Google Patents

半导体用盘 Download PDF

Info

Publication number
CN1555330A
CN1555330A CNA028180461A CN02818046A CN1555330A CN 1555330 A CN1555330 A CN 1555330A CN A028180461 A CNA028180461 A CN A028180461A CN 02818046 A CN02818046 A CN 02818046A CN 1555330 A CN1555330 A CN 1555330A
Authority
CN
China
Prior art keywords
rail chair
disc portion
dish
chip
centre portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028180461A
Other languages
English (en)
Other versions
CN100335384C (zh
Inventor
J・杜班一胡
J·杜班一胡
J·尼格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of CN1555330A publication Critical patent/CN1555330A/zh
Application granted granted Critical
Publication of CN100335384C publication Critical patent/CN100335384C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)

Abstract

一种半导体用盘(10)，有一个盘部分(12)、一个轨座部分(14)和一个中间部分(30)。盘部分内形成了一些芯片凹座(20)。轨座部分基本上是围绕盘部分延伸。中间部分将盘部分和轨座部分连起来并相对于轨座部分成115°以上的角度。

Description

半导体用盘
相关申请的引用
本申请要求2001年7月15日提出的美国临时申请NO.60/305,785的优先权。因此我们把它引用过来作参考。
技术领域
本发明总的说与半导体制造过程中所用的盘有关。更具体说，本发明涉及半导体制造过程中用来运送半导体的盘。
背景技术
在半导体制造过程中，在单个衬底上一般加工了大量的集成电路。在这之后再把衬底分成单个的集成电路芯片。如处理不当这些集成电路芯片容易损坏。
为了保护在制造过程中的集成电路芯片，已开发出一些封装系统。这些封装系统一般由非金属材料制成，它能让芯片减震以尽可能减少对芯片的物理损毁，而且不会与芯片产生任何形式的反应。
Wallestad在美国专利3,494,459中描述了一种这样的封装系统，此专利已转让给本申请的受让人。Wallestad的封装系统专利包含一些芯片盘。每一个芯片盘中设有一些凹座，每个凹座用来接纳一个集成电路芯片。这些芯片盘可以堆叠起来，以便有利于以比较密集的方式运送集成电路芯片。
芯片盘包含一个盘部分和一个轨座部分。盘部分就是芯片凹座所在的位置。轨座部分围绕盘部分延伸。轨座部分处在盘部分的下面，从而使凹座处在芯片盘的下表面上。凹座适于用来接纳下面的芯片盘的盘部分，以便有利于通过将一个芯片盘放在另一个芯片盘的顶上而将芯片盘堆叠起来。
Nemoto在美国专利5,481,438中披露的半导体盘特别适合于有几条引线从中伸出的半导体。Nemoto的装置包括一个围绕半导体存放区域向上伸出的框架，该装置还包含Nemoto的一个围绕盘伸出的轨座。这个轨座直接与底座相连。
发明内容
本发明的一个实施例涉及一个半导体芯片盘。此芯片盘有一个盘部分和一个围绕它延伸的轨座部分。盘部分和轨座部分用一个中间部分连起来，此中间部分相对于轨座部分成一个钝角。
本发明的另一个实施例涉及一个芯片盘组件，它是一些堆叠起来的芯片盘。本发明另外的实施例涉及形成半导体用盘的各种方法。本发明另外的实施例涉及用于芯片盘的弹簧盒和储存器。
附图说明
图1是按本发明的一个芯片盘的透视图。
图2是该芯片盘的顶视图。
图3是该芯片盘的底视图。
图4是该芯片盘的侧视图。
图5是沿着图2中A-A线剖开的芯片盘剖视图。
图6是芯片盘的放大剖视图，表示用中间部分将盘部分和轨座部分连起来。
图7是在轨座部分上不同高度区域的侧视图。
图8是在轨座部分上不同高度区域的顶视图。
图9是另一个芯片盘实施例的透视图。
图10是芯片盘盖的透视图。
图11是芯片盘盖的顶视图。
图12是芯片盘盖的底视图。
图13是芯片盘盖的侧视图。
图14是沿着图11中A-A线剖开的芯片盘剖视图。
图15是芯片盘的放大剖视图，表示用中间部分将盘部分和轨座部分连起来。
图16是一个弹簧盒的透视图。
图17是图16弹簧盒的顶视图。
图18是图16弹簧盒的底视图。
图19是沿着图18B-B线剖开的弹簧盒剖视图。
图20是沿着图17A-A线剖开的弹簧盒剖视图。
图21是弹簧盒另一个实施例的透视图。
图22是图21的弹簧盒的顶视图。
图23是图21的弹簧盒的侧视图。
图24是沿着图23中B-B线剖开的弹簧盒剖视图。
图25是沿着图22中A-A线剖开的弹簧盒剖视图。
图26是储存器的透视图。
图27是储存器的顶视图。
图28是沿着图27中A-A线剖开的储存器剖视图。
图29是沿着图27中B-B线剖开的储存器剖视图。
图30是储存器一角部分的放大视图。
具体实施方式
本发明的一个实施例涉及一个半导体盘，它在图1-9中用数字10清楚地表示。芯片盘10通常包括一个盘部分12和一个轨座部分14。
盘部分12中开有一些芯片凹座20。每个芯片凹座适于用来接纳一个集成电路芯片(未示)。芯片凹座20的长、宽、深度最好选得与集成电路芯片的长、宽、深度相当，以尽量减小集成电路芯片在芯片凹座20内活动。
把芯片凹座20最好排列成一些行和列，以便有利于用自动化设备将集成电路从芯片凹座20中取出。每行和列中芯片凹座20的数目根据盘部分12的尺寸和集成电路芯片的尺寸来选择。
盘部分12安置在轨座部分14的上方，使得盘凹座22形成于芯片盘10的下表面上，这从图5看得最清楚。盘凹座22有利于将各芯片盘10堆叠起来，因为只要把下盘的盘部分12落在上芯片盘10的盘凹座22内即可。当按堆叠排列时，上芯片盘10的下表面处在接近下芯片盘10的上表面处，以保持集成电路芯片在芯片凹座20内。
在盘部分12和轨座部分14之间延伸的是一个中间部分30。中间部分30相对于轨座部分成一个钝角α。角度α优选大于115°。在115°和150°之间更好，最好是120°左右。
利用有角度取向的中间部分30，可减少冷却过程中收缩时由于轨座部分14将盘部分12的周边往下拉所造成的芯片盘10的变形。对一个4英寸芯片盘10其顶面的误差一般在0.008英寸以内。利用本发明的结构，可将误差减至0.004英寸以下，这在使用带自动化操作机构的芯片盘时有用。以前只能对2英寸芯片盘才能得到0.004英寸以下的误差。我们的结构与普通芯片盘不一样，后者的中间部分基本上是同时垂直于盘部分和轨座部分。
沿芯片盘10每边的轨座部分14最好包括至少一个区域60，其高度与轨座部分14其它区域的高度不一样，如图1、2、4、7和8所示。我们发现，把轨座做成带不同高度的区域60可提高芯片盘10的质量。
虽然可以把不同高度区域60做得比轨座部分14其它部分低或高，但最好把此不同高度的区域60做成一个凹坑。
这个不同高度区域60最好小于轨座部分14其它部分的80％左右，在50％至80％之间更好，最好是66％左右。
此不同高度区域60最好包含轨座部分14的25％以上，包含25％至50％更好，最好是包含33％左右。
建议每个不同高度区域60的长度最好小于1英寸，每个不同高度区域60的长度在0.50英寸和0.80英寸之间更好。这些不同高度区域60最好沿轨座部分14为等间隔分布。
在模制处理中，不同高度区域60造成一个熔融材料的通道，用以制造芯片盘10使它更具湍流性。这种湍流增强了用熔融材料注满芯片盘模所有部分的能力，从而做出一个缺陷更少表面更平的高质量芯片盘10。这种处理方式减少了通常所谓的轨迹遵循(race tracking)效应，其中熔融金属仅沿着轨座部分14运动。
如上所述，给芯片盘提供较平整的表面能增强使用自动化装置将集成电路芯片装到和卸下芯片盘10的能力。不同高度区域60还能把诸如公司名称、产品名称或部件号等标注62打上去，这从图8看得最清楚。
由于中间部分30成一定的角度，芯片盘10的尺寸比以前的芯片盘10稍大一些。例如，本发明的芯片盘10的凹坑22的长度和宽度约为
3.71英寸，而普通芯片盘上的凹坑的长度和宽度约为3.66英寸左右。
为使芯片盘10能使用现有的夹具，芯片盘10上有一个结块或者肋条66从芯片部分12的下表面伸出，这从图5看得最清楚。芯片部分12的顶面最好还有一个凹坑68，其形状基本上与结块或者肋条66相同，以便当芯片盘10堆叠起来时凹坑68可以接纳结块或者肋条66。
芯片盘的另一种实施例如图9的90所示。此实施例的芯片盘90与图1-8所示的芯片盘10类似，但包含更多数量的芯片凹坑92。
本发明另一个实施例涉及一个芯片盘组件，它包括一些如图1-8所示的芯片盘和一个如图10-15所示的盖子80。与图1-8所示的芯片盘10类似，此盖80包含一个中心部分82和一个轨座部分84，后者围绕中心部分82伸出。轨座部分84用中间部分86与中心部分82相连接，中间部分相对于轨座部分84成一个钝角β。盖子所用的角度β近似与芯片盘10中所用的角度α相同。这种结构能让盖80落在靠着芯片盘组件中的芯片盘10。盖子80沿每个轨座部分84至少有一个不同高度区域88，这也与图1-8中的实施例相似。
本发明还涉及一个弹簧盒，它用于运送带有紧临其放置盖的芯片盘以使集成电路芯片保持在芯片盘上所希望的位置。弹簧盒的一个实施例在图16-20中以100标注，此弹簧盒100通常包括一个上壁102、一个下壁104、一对侧壁106和一个底壁108。上壁102、下壁104、侧壁对106和底壁108限定一个局部封闭区域110，其适于用来接纳芯片盘和盖组件(未示)。
部分封闭区域110的深度、宽度和高度大致和芯片盘和盖组件的长度、宽度和高度相同，以保持芯片盘和盖组件在弹簧盒100内基本固定的位置。
上壁102和下壁104最好各伸出两个弹性结块120。此弹性结块120部分伸入局部封闭区域110，以将芯片盘和盖组件的上下表面接合起来，使芯片盘和盖组件保持在局部封闭区域内，这从图20看得最清楚。最好让上壁102上的弹性结块120和下壁104上的弹性结块120的位置相对。
每个上壁102和下壁104中最好包含一个形成于其中的夹紧凹坑130。此夹紧凹坑130对着底壁108伸入上壁102和下壁104，以方便把芯片盘和盖组件放进局部封闭区域110并将该部件从局部封闭区域110中取出。
本发明的另一个实施例与一种弹簧盒有关，它适于用来夹持具有堆叠起来的多个芯片盘的芯片盘和盖组件。图21-25为一种适合于此用途的弹簧盒200。弹簧盒200的结构最好和图16-20所示的弹簧盒100的结构基本相同。
本发明的另一个实施例涉及一种储存器300(图26-30)。此储存器300包含一些储存区302，每个存储区适于用来接纳一个芯片盘和盖组件(未示)。所以储存器300便于运送大量的集成电路芯片。
这个储存器300包括一些围绕底面306伸出的侧壁304。此储存器300还包括4个内壁310，它们将储存器300分成一些储存区302。
侧壁304和内壁310各包含一个大概开在壁中间位置的缺口312。此缺口312便于把芯片盘和盖组件放入储存区302及从中取出芯片盘和盖组件。
在靠近储存区302的每一个角落内开有一个凹陷320。此凹陷320最好为曲线形表面。这个凹陷320可减少在芯片盘组件放入或拿出储存区302时芯片盘组件粘到壁304，310上的可能性。
可以想到，可以把上面所介绍的各种特性以及上面引用作参考的各种应用的特性结合起来，以便适应各种具体情况。显然，本领域中的普通技术人员可以对它们作各种各样的修改和改变。

Claims (25)

1.一种用于半导体的盘，包括：
一盘部分，其中形成了一些芯片凹座；
一基本上围绕盘部分延伸的轨座部分；
一把盘部分和轨座部分连起来的中间部分，其中，该中间部分相对于轨座部分成一个大于115°的角度。
2.如权利要求1的盘，其中中间部分相对于轨座部分所成的角度在115°和150°之间。
3.如权利要求1的盘，其中轨座部分有一些厚度减薄的区域，这些厚度减薄区域的厚度小于轨座部分厚度的80％。
4.如权利要求2的盘，其中厚度减薄的区域占轨座部分长度的约33％以上。
5.如权利要求1的盘，其中盘的长度和宽度都大于3.5英寸。
6.如权利要求4的盘，其中盘部分的上表面高度的偏差小于0.004英寸。
7.如权利要求1的盘，还包括至少一个从盘部分下表面伸出的结块，其中该至少一个结块使盘可使用为不同尺寸盘设计的夹具。
8.如权利要求1的盘，其中盘部分的上表面高于中间部分上表面，且中间部分上表面高于轨座部分的上表面。
9.一种用于储存半导体的系统，包括：
一第一芯片盘，它包含一第一盘部分、一第一轨座部分和一第一中间部分，其中第一轨座部分基本上围绕第一盘部分延伸，第一中间部分把第一盘部分和第一轨座部分连起来，第一中间部分相对于轨座部分成一个115°以上的角度，且第一盘部分、第一中间部分和第一轨座部分的下表面限定一凹坑；及
一第二芯片盘，它包含一第二盘部分、一第二轨座部分和一第二中间部分，其中第二轨座部分基本上围绕第二盘部分延伸，第二中间部分把第二盘部分和第二轨座部分连起来，第二中间部分相对于轨座部分成一个115°以上的角度，其中第二盘部分坐落在所述凹坑内，以将半导体保持在第二盘部分上要求的位置，使第二盘部分的上表面靠近第一盘部分的下表面。
10.如权利要求9的系统，其中第一和第二轨座部分各有一些厚度减薄区域，这些厚度减薄的区域的厚度小于第一和第二轨座部分厚度的80％。
11.如权利要求9的系统，其中第一和第二盘的每个的长度和宽度都大于3.5英寸左右。
12.如权利要求11的系统，其中第一和第二盘部分的上表面高度的偏差各小于0.004英寸。
13.如权利要求9的系统，还包含一个弹簧盒，其中开有一个凹坑，适于用来接纳第一和第二芯片盘，并把第一和第二芯片盘保持在凹坑中基本固定的位置。
14.一种形成半导体芯片盘的方法，此方法包括整体模制一盘部分、一轨座部分和一中间部分，其中轨座部分基本上围绕盘部分延伸，而中间部分相对轨座部分成一个115°以上的角度。
15.如权利要求14的方法，其中中间部分相对于轨座部分所成的角度在115°和150°之间。
16.如权利要求14的方法，还包括在轨座部分上形成一些厚度减薄的区域，这些厚度减薄区域的厚度小于轨座部分厚度的80％。
17.如权利要求16的方法，其中厚度减薄的区域占轨座部分长度的约33％以上。
18.如权利要求14的方法，其中盘的长度和宽度均大于3.5英寸，且盘部分的上表面高度的偏差小于0.004英寸。
19.一种制作半导体芯片盘的方法，该方法包括：
整体模制一盘部分、一轨座部分和一个中间部分，其中盘部分基本为带一些侧面的方形，轨座部分基本上围绕盘部分延伸，且中间部分相对于轨座部分所成角度至少为115°；及
通过沿轨座部分每一边至少形成一个厚度减薄区来增加模制过程的均匀性，此厚度减薄区的厚度小于轨座部分厚度的80％。
20.如权利要求19的方法，其中中间部分相对于轨座部分所成角度在115°和150°之间。
21.如权利要求19的方法，还包括在轨座部分上形成一些厚度减薄区，这些区的厚度小于轨座部分厚度的80％。
22.如权利要求21的方法，其中厚度减薄区占轨座部分长度的约33％以上。
23.如权利要求19的方法，其中盘的长度和宽度都大于3.5英寸，且盘部分的上表面的高度偏差小于0.004英寸。
24.如权利要求19的方法，还包括形成至少一个从盘部分下表面伸出的结块，其中该至少一个结块使盘使用为不同尺寸盘设计的模具。
25.一种制作长度和宽度至少为3.5英寸的半导体芯片盘的方法，包括整体模制一个盘部分、一轨座部分和一中间部分，其中轨座部分基本上围绕盘部分延伸，中间部分相对于轨座部分成一个大于115°的角度，且盘部分的上表面的高度偏差小于0.004英寸。
CNB028180461A 2001-07-15 2002-07-12 半导体用盘 Expired - Fee Related CN100335384C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30578501P 2001-07-15 2001-07-15
US60/305,785 2001-07-15

Publications (2)

Publication Number Publication Date
CN1555330A true CN1555330A (zh) 2004-12-15
CN100335384C CN100335384C (zh) 2007-09-05

Family

ID=23182332

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028180461A Expired - Fee Related CN100335384C (zh) 2001-07-15 2002-07-12 半导体用盘

Country Status (8)

Country Link
US (1) US6857524B2 (zh)
EP (1) EP1417143A4 (zh)
JP (1) JP2004535343A (zh)
KR (1) KR20040019064A (zh)
CN (1) CN100335384C (zh)
MY (1) MY134498A (zh)
TW (1) TWI268582B (zh)
WO (1) WO2003008303A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102233999A (zh) * 2010-04-27 2011-11-09 亚企睦自动设备有限公司 电子部件片搬运体
CN102862396A (zh) * 2012-08-04 2013-01-09 江苏吉星新材料有限公司 晶片打标定位模具

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001261089A (ja) * 2000-03-16 2001-09-26 Toshiba Corp 電子部品用トレイ
US20060006183A1 (en) * 2004-07-07 2006-01-12 Ming-Chuan Yeh Box for receiving chip seats
US20080207007A1 (en) 2007-02-27 2008-08-28 Air Products And Chemicals, Inc. Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
US7442045B1 (en) * 2007-08-17 2008-10-28 Centipede Systems, Inc. Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling
KR20090070406A (ko) * 2007-12-27 2009-07-01 삼성전자주식회사 피씨비 스트립과 그의 어셈블리 장치와 방법
DE202008013468U1 (de) * 2008-10-14 2008-12-18 Christian Senning Verpackungsmaschinen Gmbh & Co. Verpackungen für dünnflächige, scheibenförmige Produkte
US20140204539A1 (en) * 2013-01-24 2014-07-24 Bradley Dean Loomis Package and tray system for interchanging device components
US9406325B2 (en) 2013-07-30 2016-08-02 Seagate Technology Llc Slider cleaning and carrier tray
US10147448B2 (en) 2014-07-08 2018-12-04 Seagate Technology Llc High flow packaging for slider cleaning
CN107924858B (zh) 2015-07-13 2023-05-30 恩特格里斯公司 具有增强型容纳的衬底容器
US20200395234A1 (en) * 2019-06-12 2020-12-17 Intel Corporation Multi-component trays for transporting integrated circuit dice
WO2022154779A1 (en) * 2021-01-12 2022-07-21 Applied Materials, Inc. Clamping mechanisms for securing substrates on carriers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3494459A (en) 1968-06-10 1970-02-10 Fluoroware Inc Carrier for integrated circuit chips
JPH0688621B2 (ja) * 1990-11-30 1994-11-09 信越ポリマー株式会社 Ｉｃチップ収納用トレーケース
JP2803567B2 (ja) * 1994-05-11 1998-09-24 信越半導体株式会社 半導体ウエーハ収納容器の梱包構造体
US5481438A (en) 1994-09-06 1996-01-02 Shinon Denkisangyo Kabushiki Kaisha Tray for semiconductor devices
US5660280A (en) 1995-09-14 1997-08-26 Seco Products Corporation Variable thickness plastic molded food service tray used in rethermalization cabinet
US5909812A (en) * 1996-10-08 1999-06-08 Plastic Development, Inc. Container for storing and transporting leadframes
JP3967010B2 (ja) * 1997-11-14 2007-08-29 シャープ株式会社 包装トレイ
US5957293A (en) * 1998-05-04 1999-09-28 Advanced Micro Devices, Inc. Tray to ship ceramic substrates and ceramic BGA packages
US6079565A (en) * 1998-12-28 2000-06-27 Flouroware, Inc. Clipless tray

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102233999A (zh) * 2010-04-27 2011-11-09 亚企睦自动设备有限公司 电子部件片搬运体
CN102233999B (zh) * 2010-04-27 2015-05-20 亚企睦自动设备有限公司 电子部件片搬运体
CN102862396A (zh) * 2012-08-04 2013-01-09 江苏吉星新材料有限公司 晶片打标定位模具

Also Published As

Publication number Publication date
JP2004535343A (ja) 2004-11-25
EP1417143A4 (en) 2008-03-05
US6857524B2 (en) 2005-02-22
US20030026083A1 (en) 2003-02-06
CN100335384C (zh) 2007-09-05
EP1417143A1 (en) 2004-05-12
MY134498A (en) 2007-12-31
KR20040019064A (ko) 2004-03-04
WO2003008303A1 (en) 2003-01-30
TWI268582B (en) 2006-12-11

Similar Documents

Publication Publication Date Title
CN100335384C (zh) 半导体用盘
US7530462B2 (en) Wafer storage container
JP2852872B2 (ja) ボール端子集積回路用トレイ
CN1116203C (zh) 带有自定位匣的集成电路托盘
CN1110842C (zh) 具有间断绝缘区的半导体ic器件及其制造方法
US20080076208A1 (en) Method of making a semiconductor package and method of making a semiconductor device
CN102543777B (zh) 具有垫片连接的集成电路封装系统及其制造方法
CN1913149A (zh) 包括叠层芯片的半导体器件生产方法及对应的半导体器件
US20040020823A1 (en) Display substrate accommodating tray and apparatus and method for removing the display substrate
US20210159136A1 (en) Semiconductor package with protected sidewall and method of forming the same
CN101034689A (zh) 双密封半导体封装及其制造方法
CN1950928A (zh) 具有降低高度的衬底承载体
US20070001189A1 (en) Method of fabricating substrate for package of semiconductor light-emitting device
US6926150B2 (en) Protective interleaf for stacked wafer shipping
US6002170A (en) Chip carrier with embedded leads and chip package using same
JP2004535343A5 (zh)
US20170186636A1 (en) Tray for semiconductor devices
US20230268229A1 (en) Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US20020014693A1 (en) Molded array package for facilitating device singulation
US20060175225A1 (en) High density tray
US20050072121A1 (en) Method and system for shipping semiconductor wafers
CN1284179C (zh) 异形光盘用适配器
CN1207784C (zh) 交叉堆叠式双芯片封装装置及制造方法
CN102244024B (zh) 一种用于lqfp封装集成电路的托盘
CN112331567A (zh) 芯片连体覆晶封装方法及产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee