KR200157451Y1 - 반도체 칩 저장용 트레이 - Google Patents

반도체 칩 저장용 트레이 Download PDF

Info

Publication number
KR200157451Y1
KR200157451Y1 KR2019970010616U KR19970010616U KR200157451Y1 KR 200157451 Y1 KR200157451 Y1 KR 200157451Y1 KR 2019970010616 U KR2019970010616 U KR 2019970010616U KR 19970010616 U KR19970010616 U KR 19970010616U KR 200157451 Y1 KR200157451 Y1 KR 200157451Y1
Authority
KR
South Korea
Prior art keywords
tray
semiconductor chip
groove
outer edge
storage groove
Prior art date
Application number
KR2019970010616U
Other languages
English (en)
Other versions
KR19980066235U (ko
Inventor
서성민
송재환
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR2019970010616U priority Critical patent/KR200157451Y1/ko
Publication of KR19980066235U publication Critical patent/KR19980066235U/ko
Application granted granted Critical
Publication of KR200157451Y1 publication Critical patent/KR200157451Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 고안은 반도체 칩 저장용 트레이에 대한 것으로서, 반도체 칩을 크기별로 저장할 수 있도록 트레이의 상부면에 형성되어 있는 상부 저장홈의 반대면, 즉 저면에 상기 상부 저장홈과 다른 크기의 하부 저장홈이 형성된 반도체 칩 저장용 트레이를 제공하고자 한 것이다.

Description

반도체 칩 저장용 트레이
본 고안은 반도체 칩 저장용 트레이에 관한 것으로서, 특히 서로 다른 종류의 반도체 칩을 겸용 저장할 수 있도록 한 반도체 칩 저장용 트레이에 관한 것이다.
일반적으로 반도체 패키지를 제작하기 위해서는 원판형의 웨이퍼를 일정 크기로 절단하는 작업이 선행되는 바, 상기 절단 가공된 각각의 것이 반도체 칩이다.
이어서, 상기 웨이퍼 절단 작업으로 형성된 각각의 반도체 칩은 반도체 칩 저장용 트레이에 저장되어 진다.
첨부한 도 3은 종래의 반도체 칩 저장용 트레이를 나타내는 단면도로서, 도시한 바와 같이, 상기 종래의 반도체 칩 저장용 트레이(10b)의 몸체판(12) 상부면에 반도체 칩(22)이 안착되어 저장되도록 반도체 칩(22)의 크기와 거의 같은 상부 저장홈(14)이 일정 간격으로 다수개 형성되어 있고, 또한 상부 저장홈(14)의 테두리는 상부 저장홈(14)의 바닥면 보다 낮은 덮개 안착면(28b)이 형성되어 있다.
또한 상기 트레이(10b)의 상부 저장홈(14)의 반대면 즉, 저면에는 상기 상부 저장홈(14)의 외곽 테두리단(30)의 둘레와 같은 넓이를 가지는 적층홈(32b)이 형성되어 있다.
따라서 상기 트레이(10b)의 상부 저장홈(14)에 반도체 칩(22)을 안착 저장시킨 후, 여기에 상기 트레이(10b)의 저면에 형성되어 있는 적층홈(32b)을 이용하여 다수개의 트레이(10b)를 적층할 수도 있는 바, 가장 상부에 적층된 트레이(10b)의 덮개 안착면(28b)에 덮개(24)를 덮는다.
또한 상기 덮개(24)는 헐거운 상태로 얹혀져 있는 상태이기 때문에 운반시에는 테이핑하여 덮개를 포함하여 적층된 트레이가 떨어지지 않도록 한다.
그러나 상기와 같은 종래의 반도체 칩 저장용 트레이의 상부면에만 반도체 칩 저장홈이 일정한 크기로 형성되어 있기 때문에, 이에 준하는 한 종류의 반도체 칩만을 저장할 수밖에 없는 비효율적인 단점이 있다.
본 고안은 상기와 같은 단점을 감안하여 안출한 것으로서, 반도체 칩을 크기별로 저장할 수 있도록 상부 저장홈의 반대면, 즉 저면에 상기 상부 저장홈과 다른 크기의 하부 저장홈이 형성된 반도체 칩 저장용 트레이를 제공하는데 그 목적이 있는 것이다.
도 1은 본 고안에 따른 반도체 칩 저장용 트레이를 나타내는 일부 절개 사시도,
도 2a,2b는 본 고안에 따른 반도체 칩 저장용 트레이의 사용 상태를 나타내는 단면도,
도 3은 종래의 반도체 칩 저장용 트레이를 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
10a,10b:트레이 12:몸체
14:상부 저장홈 16:하부 저장홈
18a,18b:하부 외곽 테두리단 22:반도체 칩
24:덮개 26:안착부
28a,28b:덮개 안착면 30:외곽 테두리단
32a,32b:적층홈 34:걸림면
36:테두리단 38:덮개홈
이하 첨부 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.
반도체 칩(22)이 저장되도록 상부면에 상부 외곽 테두리단(30) 안쪽으로 일정한 크기의 상부 저장홈(14)이 다수개 형성되어 있는 반도체 칩 저장용 트레이에 있어서, 저면에 상기 상부 저장홈(14)의 크기와 다른 하부 저장홈(16)을 다수개 형성하고, 이 하부 저장홈(16)의 외곽 둘레에는 하부 외곽 테두리단(18a)을 형성하는 동시에 이 하부 외곽 테두리단(18a)의 안쪽과 상기 하부 저장홈(16)의 밑으로는 적층홈(32a)이 형성되어 다른 트레이를 적층할 수 있도록 한 것을 특징으로 한다.
특히, 상기 트레이(10a)의 적층홈(32a)에 다른 트레이(10a)의 상부 외곽 테두리단(30)이 삽입되어 적층되는 동시에 상기 상부 외곽 테두리단(30)의 상부면이 닿아 안착되도록 상기 적층홈(32a)의 테두리에는 안착부(26)가 형성된 것을 특징으로 한다.
본 고안을 좀 더 상세히 설명하면 다음과 같다.
첨부한 도 1은 본 고안에 따른 반도체 칩 저장용 트레이를 나타내는 사시도로서, 상기 트레이(10a)의 몸체판(12) 상부면에는 상부 외곽 테두리단(30)이 형성되는 동시에 이 상부 외곽 테두리단(30)의 안쪽으로 반도체 칩(22)이 안착되어 저장되도록 상부 저장홈(14)이 가로 세로 등간격으로 다수개 형성되어 있다.
또한 상기 상부 외곽 테두리단(30)의 바깥쪽에는 상기 상부 저장홈(14)의 바닥면보다 낮은 위치로 덮개 안착면(28a)이 형성되어 있다.
여기서 상기 트레이(10a)의 몸체판(12) 저면에는 상기 상부 저장홈(14)의 크기와 다른 하부 저장홈(16)이 가로 세로 등간격으로 다수개 형성된다.
한편 상기 트레이(10a)의 몸체판(12) 저면 테두리 즉, 상기 하부 저장홈(16)의 테두리에는 상기 트레이(10a)의 상부면에 형성되어 있는 덮개 안착면(28a)과 대응되는 위치로서 하부 외곽 테두리단(18a)이 형성된다.
또한 상기 하부 외곽 테두리단(18a)의 안쪽과 상기 하부 저장홈(16)의 밑으로 공간이 형성되는 바, 이 공간은 다른 트레이(10a)를 적층할 수 있는 적층홈(32a)으로 형성되는 동시에 상기 적층홈(32a)의 테두리면에는 안착부(26)가 형성된다.
상기와 같이 형성된 반도체 칩 저장용 트레이(10a)의 사용 상태를 첨부한 도 2a,2b를 참조하여 설명하면 다음과 같다.
먼저 트레이(10a)의 상부 저장홈(14)에 반도체 칩(22)을 저장할 때에는 이 상부 저장홈(14)에 반도체 칩(22)을 삽입 안착시킨 후, 다시 반도체 칩(22)이 저장된 각각의 트레이(10a)를 적층하여 보관할 수 있는 바, 상기 트레이(10a)의 상부면에 형성되어 있는 외곽 테두리단(30)이 적층시킬 트레이(10a)의 적층홈(32a)에 삽입되는 동시에 상기 외곽 테두리단(30)의 상부면이 저면에 형성된 안착부(26)에 접촉되며 각각의 트레이(10a)가 적층된다.
같은 방법으로 여러개의 트레이(10a)를 동시에 적층할 수 있다.
상기와 같이 여러개의 적층된 트레이(10a)중에서 가장 상부에 적층된 트레이(10a)의 상부 저장홈(14)에 저장된 반도체 칩(22)위로 이물질이 앉는 것을 방지하기 위하여 덮개(24)를 씌우게 된다.
상기 덮개(24)는 저면 테두리에 테두리단(36)이 형성되고, 이 테두리단(36)의 안쪽면을 따라 걸림면(34)이 형성되며, 이 걸림면(34)의 안쪽은 덮개홈(38)으로 형성된다.
따라서 상기 덮개(24)를 상기 트레이(10a)의 상부에 씌우게 되는 바, 상기 덮개(24)의 테두리단(36) 저면이 상기 트레이(10a)의 덮개 안착면(28a)에 안착되는 동시에 상기 덮개(24)의 걸림면(34)이 상기 트레이(10a)의 상부 외곽 테두리단(30)의 상부면에 안착됨으로서, 덮개(24)가 안착된다.
한편 상기 덮개(24)는 트레이(10a)에 헐겁게 얹혀져 있는 상태인 바, 운반시에는 상기 덮개(24)를 포함하여 여러개로 적층된 트레이(10a)를 테이핑 처리로 고정시킨 후 운반한다.
이에 반하여 반도체 칩(22)의 크기는 종류별로 다양한 크기로 형성되는 바, 상기 트레이(10a)의 상부 저장홈(14)의 크기와 다르게 저면에 형성된 하부 저장홈(16)을 사용할때에는 이 하부 저장홈(16)이 상부에 위치되도록 한 후, 상기 하부 저장홈(16)의 크기에 맞는 반도체 칩(22)을 삽입 안착시킨다.
물론 상기 트레이(10a)의 하부 저장홈(16)을 사용할때에도 여러개의 트레이(10a)를 적층할 수 있는 바, 트레이(10a)의 상부 저장홈(14)을 사용할때의 적층 방법과 동일하다.
이상 상술한 바와 같이 본 고안에 따른 반도체 칩 저장용 트레이에 의하면 상부면과 저면에 크기가 서로 다른 반도체 칩 저장용 홈을 각각 형성하여 반도체 칩의 크기에 따라 범용적으로 저장할 수 있는 잇점이 잇다.

Claims (2)

  1. 반도체 칩(22)이 저장되도록 상부면에 외곽 테두리단(30) 안쪽으로 일정한 크기의 상부 저장홈(14)이 다수개 형성되어 있는 반도체 칩 저장용 트레이에 있어서, 상기 트레이의 몸체판(12) 저면에 상기 상부 저장홈(14)의 크기와 다른 하부 저장홈(16)을 다수개 형성하고, 이 하부 저장홈(16)의 외곽 둘레에는 하부 외곽 테두리단(18a)을 형성하는 동시에 이 하부 외곽 테두리단(18a)의 안쪽과 상기 하부 저장홈(16)의 밑으로는 적층홈(32a)이 형성되어 다른 트레이를 적층할 수 있도록 한 것을 특징으로 하는 반도체 칩 저장용 트레이.
  2. 제 1 항에 있어서, 상기 트레이(10a)의 적층홈(32a)에 다른 트레이(10a)의 상부 외곽 테두리단(30)이 삽입되어 적층되는 동시에 상기 상부 외곽 테두리단(30)의 상부면이 닿아 안착되도록 상기 적층홈(32a)의 테두리에는 안착부(26)가 형성된 것을 특징으로 하는 반도체 칩 저장용 트레이.
KR2019970010616U 1997-05-13 1997-05-13 반도체 칩 저장용 트레이 KR200157451Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970010616U KR200157451Y1 (ko) 1997-05-13 1997-05-13 반도체 칩 저장용 트레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970010616U KR200157451Y1 (ko) 1997-05-13 1997-05-13 반도체 칩 저장용 트레이

Publications (2)

Publication Number Publication Date
KR19980066235U KR19980066235U (ko) 1998-12-05
KR200157451Y1 true KR200157451Y1 (ko) 1999-09-15

Family

ID=19500878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970010616U KR200157451Y1 (ko) 1997-05-13 1997-05-13 반도체 칩 저장용 트레이

Country Status (1)

Country Link
KR (1) KR200157451Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614448B1 (ko) * 2023-02-03 2023-12-15 에스에스오트론 주식회사 반도체 칩 트레이 제작 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4092721A1 (en) * 2021-05-21 2022-11-23 STMicroelectronics S.r.l. Containment and transportation tray for electronic components having small dimensions and low weight

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614448B1 (ko) * 2023-02-03 2023-12-15 에스에스오트론 주식회사 반도체 칩 트레이 제작 장치

Also Published As

Publication number Publication date
KR19980066235U (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US6612442B2 (en) Tray for storing semiconductor chips
US6837374B2 (en) 300MM single stackable film frame carrier
KR20040090439A (ko) 매트릭스 트레이 고정 시스템을 형성하는 코너 지지 요소및 측면 지지 요소를 갖는 집적 회로용 적층가능한 트레이
US7163104B2 (en) Tray for semiconductor device and semiconductor device
US6857524B2 (en) Tray for semiconductors
KR200157451Y1 (ko) 반도체 칩 저장용 트레이
JP2001278238A (ja) 電子部品収納用トレイ
KR200157453Y1 (ko) 반도체 칩 저장용 트레이
JP2002002695A (ja) 基板収納トレイ及びこれを用いた基板梱包体
JP2006143246A (ja) 収納用治具およびそれを用いた半導体製造方法
KR200157452Y1 (ko) 반도체 칩 저장용 트레이
JPS62199027A (ja) 半導体ウエハ容器
JPH0534110Y2 (ko)
JPH0245194Y2 (ko)
KR100364843B1 (ko) 반도체 패키지 운송용 트레이의 트레이월 구조
JPH0584680U (ja) 電子部品収納トレイ
JP2780682B2 (ja) ウエハ収納容器
KR200169669Y1 (ko) 반도체 웨이퍼 캐리어
JPH08244877A (ja) 半導体素子の搬送及び保管用トレイ
KR200306079Y1 (ko) 반도체 칩 수납장치
US20030230512A1 (en) Chip tray
KR100389828B1 (ko) 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이
KR0127244Y1 (ko) 웨이퍼 보관박스
JPH09205136A (ja) ウェハケース
JP3063228U (ja) 果実用トレー

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee