KR200306079Y1 - 반도체 칩 수납장치 - Google Patents

반도체 칩 수납장치 Download PDF

Info

Publication number
KR200306079Y1
KR200306079Y1 KR2019980027280U KR19980027280U KR200306079Y1 KR 200306079 Y1 KR200306079 Y1 KR 200306079Y1 KR 2019980027280 U KR2019980027280 U KR 2019980027280U KR 19980027280 U KR19980027280 U KR 19980027280U KR 200306079 Y1 KR200306079 Y1 KR 200306079Y1
Authority
KR
South Korea
Prior art keywords
chip
carrier
chip carrier
antistatic plate
pocket
Prior art date
Application number
KR2019980027280U
Other languages
English (en)
Other versions
KR20000014006U (ko
Inventor
심동기
조용진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980027280U priority Critical patent/KR200306079Y1/ko
Publication of KR20000014006U publication Critical patent/KR20000014006U/ko
Application granted granted Critical
Publication of KR200306079Y1 publication Critical patent/KR200306079Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 고안은 반도체 칩 수납장치에 관한 것으로서, 칩 포켓이 형성된 칩 캐리어와 칩 커버의 하단에 정전기를 방지하고 칩을 보호하도록 대전방지판을 부착하고, 칩 포켓에서 대전방지판까지 칩 캐리어를 관통하도록 진공홀을 형성함으로써, 종래에 칩 캐리어와 칩 캐리어 사이에 삽입했던 무진간지를 생략하여 생산성 및 작업성을 향상시키고, 칩 수납의 오토작업이 가능하며 작은 크기의 칩도 정확하게 수납할 수 있게 한 것이다.

Description

반도체 칩 수납장치
본 고안은 반도체 장치에 관한 것으로, 반도체 칩의 수납 작업시 생산성 및 작업성을 향상시키고 반도체 칩의 운반 중 손실발생을 최소화한 반도체 칩 수납장치에 관한 것이다.
일반적으로 반도체는 몰딩(molding)공정을 거쳐 완성되는 패키지(package)의 형태로 생산판매되는 것이 보통이지만 반도체 칩의 상태로 사용되는 경우도 있는데, 이때 완성된 반도체 칩을 수납하여 운반하기 위해 사용하는 것이 칩 캐리어(chip carrier)이다.
종래의 반도체 칩 캐리어는 도 1a 내지 도 1b에 도시한 바와 같이, 반도체 칩이 담겨지는 칩 포켓(chip pocket)(1)이 상면에 다수개가 형성되고, 외곽을 이루는 사면은 하부로 단차지게 절곡되어 다수개의 칩 캐리어(2)를 적층시킬 수 있는 형상이다.
첨부한 도 2a 내지 도 2b는 종래의 칩 커버(chip cover)를 도시한 것으로, 이 칩 커버(3)는 칩 캐리어(2)에 반도체 칩이 적재되면 최상층의 칩 캐리어(2)에 수납된 칩들을 보호하기 위해 칩 캐리어(2)의 상단에 씌워지는 것이다.
상기와 같은 칩 캐리어(2)와 칩 커버(3)를 이용하여 반도체 칩을 수납하는 공정을 도 3a 내지 도 3e를 참조로 하여 설명하면 다음과 같다.
먼저, 도 3a에 도시한 바와 같이, 다수개의 칩(4)이 접착되어 있는 접착용 테이프(5)에서 낱개의 칩(4)을 분리한 후, 적재되어 있는 칩 캐리어(2)(도 3b) 중 한 개의 칩 캐리어(2)부터 차례대로 칩(4)을 수납한다.
칩 캐리어(2)의 상단에 형성된 모든 칩 포켓(1)에 수납이 완료되면 칩(4)을 보호하기 위해 칩(4)의 상면에 무진간지(6)를 얹는다.
이 무진간지(6)는 칩 포켓(1)에 담겨있는 반도체 칩(4)을 고정시키고, 칩(4)이 칩 캐리어(2)에 접하여 손상되는 일을 방지하는 역할을 한다.
이후, 상기 무진간지(6)가 얹어진 칩 캐리어(2)의 상부에 다른 칩 캐리어(2)를 얹어 칩 캐리어(2)를 적층시킨다.
최상층의 칩 캐리어(2) 상부에는 칩 커버(3)를 씌워 반도체 칩(4)의 수납 및 운반작업을 위한 상태를 완료한다.
그러나, 종래의 반도체 칩 수납장치는 칩(4)을 칩 캐리어(2)에 수납하는 작업의 완료 후 칩 캐리어(2) 간에 칩(4)의 고정과 보호를 위한 무진간지(6)를 작업자가 직접 수동에 의해 삽입해야 하므로, 작업성이 떨어지고 반도체 칩 수납의 오토작업이 이루어질 수 없는 문제점이 있었다.
또한, 칩(4)의 수납작업이 완료한 후 검사 공정을 거쳐야 하는데 이때, 칩 캐리어(2) 사이의 무진간지(6)를 제거 한 후 검사를 하고 검사가 끝나면 다시 무진간지(6)를 삽입하는 작업을 해야 하므로 작업의 효율이 떨어지고, 크기가 작은 칩(4)을 칩 캐리어(2)에 담을 경우 칩 포켓(1)에 정확하게 담기가 힘든 문제점이 있었다.
본 고안은 이와 같은 문제점을 해결하기 위해 안출된 것으로서, 칩 캐리어 사이의 무진간지를 생략함으로써 작업의 생산성 및 작업성을 향상시키고, 오토작업이 가능하며 작은 크기의 칩도 정확하게 수납할 수 있는 반도체 칩 수납장치를 제공하는데 그 목적이 있다.
도 1a는 종래의 칩 캐리어를 도시한 평면도.
도 1b는 종래의 칩 캐리어를 도시한 정면도.
도 2a는 종래의 칩 커버를 도시한 평면도.
도 2b는 종래의 칩 커버를 도시한 정면도.
도 3a 내지 도 3e는 종래의 반도체 칩을 수납하는 공정을 개략적으로 도시한 수순도.
도 4는 본 고안의 칩 캐리어를 도시한 단면도.
도 5는 본 고안의 칩 커버를 도시한 단면도.
도 6은 본 고안의 반도체 칩 수납장치에 칩이 적재된 상태를 도시한 단면도.
도 7a는 본 고안의 칩 캐리어의 다른 실시예를 도시한 평면도.
도 7b는 본 고안의 칩 캐리어의 다른 실시예를 도시한 측면도.
도 7c는 도 7a에서의 A-A 단면도.
***도면의 주요 부분에 대한 부호의 설명***
10; 칩 캐리어 11; 칩 포켓
12; 대전방지판 13; 진공홀
이와 같은 본 고안의 목적을 달성하기 위하여, 상단에 칩이 삽입되는 칩 포켓이 형성되는 칩 캐리어와, 이 칩 캐리어의 하단에 정전기를 방지하고 칩을 보호하도록 부착되는 대전방지판과, 상기 칩 포켓에서 상기 대전방지판까지 칩 캐리어를 관통하도록 형성되는 진공홀과, 하단에 대전방지판이 부착되는 칩 커버로 구성되는 것을 특징으로 하는 반도체 칩 수납장치가 제공된다.
이하, 본 고안에 의한 반도체 칩 수납장치를 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.
본 고안의 반도체 칩 캐리어는 도 4에 도시한 바와 같이, 반도체 칩이 담겨지는 칩 포켓(11)이 상면에 다수개가 형성되고, 외곽을 이루는 사면은 하부로 단차지게 절곡된 형상이다.
또한, 칩 캐리어(10)의 하단에는 정전기를 방지하고 칩을 보호하는 대전방지판(12)이 부착되어 있다.
이 대전방지판(12)은 칩 캐리어(10)를 제작할 때 부착하는 것이며, 상기 칩 포켓(11)에서 상기 대전방지판(12)까지는 칩 캐리어(10)를 관통하는 진공홀(vacuum hole)(13)이 형성되어 있다.
상기 칩 캐리어(10)와 마찬가지로 본 고안의 칩 커버는 도 5에 도시한 바와 같이, 그 하단에 대전방지판(21)이 부착되어 있다.
상기 대전방지판(12,21)은 칩을 외력으로부터 보호하도록 유연한 재질로 됨이 바람직하며, 상기 진공홀(13)은 상기 칩 포켓(11)의 중앙부에 형성되는 것이 바람직하다.
상기와 같은 본 고안의 칩 캐리어와 칩 커버를 이용하여 반도체 칩을 수납하는 방법을 설명하면 다음과 같다.
먼저, 종래의 기술에서처럼 접착용 테이프에서 칩을 낱개로 분리한 후 개개의 칩을 칩 캐리어(10)에 형성된 칩 포켓(11)에 수납한다.
이때, 상기 진공홀(13)을 통해 진공이 형성되므로 칩 포켓(11)에 수납된 칩을 칩 포켓(11)에 견고하게 고정시킬 수 있다.
칩의 수납이 완료된 칩 캐리어(10) 위에는 다른 칩 캐리어(10)를 얹어 칩 캐리어(10)를 적층시킨다.
최상층의 칩 캐리어(10) 상부에는 칩 커버(20)를 씌워 도 6에 도시한 바와 같이, 반도체 칩(4)의 수납 및 운반작업을 위한 상태를 완료한다.
본 고안의 반도체 칩 수납장치는 칩의 로딩 작업시 칩 캐리어 스테이지(chip carrier stage)부와 상기 진공홀(13)에 진공라인을 형성하여 칩 캐리어(10)와 칩 포켓(11) 내의 칩을 고정시키므로 공정 중 칩 캐리어(10)와 칩의 움직임을 방지할 수 있다.
첨부한 도 7a 내지 도 7b는 본 고안의 반도체 칩 수납장치의 다른 실시예를 도시한 것으로서, 칩 캐리어(30)의 일측에 대전방지판이나 무진간지가 삽입되는 슬릿 홀(slit hole)(31)이 형성되어 있고, 이 슬릿 홀(31)에 삽입된 대전방지판이나 무진간지가 걸쳐질 수 있도록 칩 캐리어(30)의 하부 측면에는 걸림턱(32)이 형성되어 있다.
따라서, 상기와 같은 칩 캐리어(30)를 이용하면 제조가 완료된 칩 캐리어(30)에 칩 보호용 대전방지판이나 무진간지를 삽입한 후 검사공정 등을 진행할 경우에도 따로 대전방지판이나 무진간지를 제거할 필요없이 계속적으로 사용할 수 있으므로 작업성을 저하시키지 않는다.
이상에서 설명한 바와 같이 본 고안에 의한 반도체 칩 수납장치는 종래의 기술에서 사용하였던 무진간지를 생략하여 생산성 및 작업성을 향상시키고, 칩 수납의 오토작업을 가능하게 하는 효과가 있다.
또한, 진공홀을 이용하여 칩을 고정시키므로 작은 크기의 칩도 정확하게 칩 포켓에 수납할 수 있는 효과가 있다.
또한, 유연한 재질의 대전방지판을 사용함으로써, 칩을 외력으로부터 보호하여 칩의 이동간 손상을 최소화할 수 있는 효과가 있다.

Claims (3)

  1. 상단에 칩이 삽입되는 칩 포켓이 형성되는 칩 캐리어와, 이 칩 캐리어의 하단에 정전기를 방지하고 칩을 보호하도록 부착되는 대전방지판과, 상기 칩 포켓에서 상기 대전방지판까지 칩 캐리어를 관통하도록 형성되는 진공홀과, 하단에 대전방지판이 부착되는 칩 커버로 구성되는 것을 특징으로 하는 반도체 칩 수납장치.
  2. 제1항에 있어서, 상기 대전방지판은 칩을 외력으로부터 보호하도록 유연한 재질로 되는 것을 특징으로 하는 반도체 칩 수납장치.
  3. 제1항에 있어서, 상기 진공홀은 상기 칩 포켓의 중앙부에 형성되는 것을 특징으로 하는 반도체 칩 수납장치.
KR2019980027280U 1998-12-29 1998-12-29 반도체 칩 수납장치 KR200306079Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980027280U KR200306079Y1 (ko) 1998-12-29 1998-12-29 반도체 칩 수납장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980027280U KR200306079Y1 (ko) 1998-12-29 1998-12-29 반도체 칩 수납장치

Publications (2)

Publication Number Publication Date
KR20000014006U KR20000014006U (ko) 2000-07-15
KR200306079Y1 true KR200306079Y1 (ko) 2003-04-26

Family

ID=49402037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980027280U KR200306079Y1 (ko) 1998-12-29 1998-12-29 반도체 칩 수납장치

Country Status (1)

Country Link
KR (1) KR200306079Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594402A (zh) * 2013-11-21 2014-02-19 华东光电集成器件研究所 一种片式器件盛片板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594402A (zh) * 2013-11-21 2014-02-19 华东光电集成器件研究所 一种片式器件盛片板

Also Published As

Publication number Publication date
KR20000014006U (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US7785986B2 (en) Method of manufacturing semiconductor device
US5791486A (en) Integrated circuit tray with self aligning pocket
US7395932B2 (en) Carrier tape for electronic components
US9666468B2 (en) Tray for a wafer with tape frame
US5360106A (en) Method for transporting/storing wafer and wafer carrier
US20030218239A1 (en) Apparatus and method for storing an electronic component, method for packaging electronic components and method for mounting an electronic component
KR200306079Y1 (ko) 반도체 칩 수납장치
JP5679735B2 (ja) パッケージ基板のハンドリング方法
US7061108B2 (en) Semiconductor device and a method for securing the device in a carrier tape
JP2003168731A (ja) 基板トレー、基板トレー敷設用シート及び基板収納方法
JP2006100297A (ja) 半導体装置の搬送方法および半導体装置の製造方法
KR100689629B1 (ko) 프로브 카드 보관 케이스
US6176066B1 (en) Hook and loop fastener strapping for semiconductor carrying trays
EP3748670B1 (en) Transport system
CN210028343U (zh) 板状物包装盒和板状物包装盒组
JP2008159893A (ja) 半導体装置の製造方法及びそれに用いられる収納用治具
CN110902142B (zh) 半导体晶片载具及包装方法
JPH1159725A (ja) 電子部品搬送テープおよび電子部品の収容方法
JP2004345688A (ja) 電子部品搬送用キャリアテープ
KR200157451Y1 (ko) 반도체 칩 저장용 트레이
KR19990009303A (ko) 베어 칩을 핸들링하기 위한 와플-팩 형태의 트레이
JP2001267407A (ja) 半導体装置の製造方法
JPH02235349A (ja) 半導体装置の製造方法
JP4234958B2 (ja) キャリアテープ
JPH05338682A (ja) チップトレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee