JPH05338682A - チップトレイ装置 - Google Patents

チップトレイ装置

Info

Publication number
JPH05338682A
JPH05338682A JP4176203A JP17620392A JPH05338682A JP H05338682 A JPH05338682 A JP H05338682A JP 4176203 A JP4176203 A JP 4176203A JP 17620392 A JP17620392 A JP 17620392A JP H05338682 A JPH05338682 A JP H05338682A
Authority
JP
Japan
Prior art keywords
chip
pocket
chip tray
semiconductor
tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4176203A
Other languages
English (en)
Inventor
Koji Kitora
孝次 木寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4176203A priority Critical patent/JPH05338682A/ja
Publication of JPH05338682A publication Critical patent/JPH05338682A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Landscapes

  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】 【目的】 輸送時において、半導体チップ表面4aにチ
ップ破片が付着しないようにでき、輸送時、チップ取出
し時においてチップ表面4aを傷つけるような事態を防
ぐことができるチップトレイ装置を得る。 【構成】 多段に重ねられるチップトレイ10の半導体
チップ4を収納するポケット2の底面2aにクッション
材3を敷設する。そして、チップ4の表面4aを下に向
けてポケット2に収納する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体チップを収納
するポケットを複数個備えたチップトレイを多段に重ね
て成るチップトレイ装置に関するものである。
【0002】
【従来の技術】図7ないし図10は、従来のチップトレ
イ装置の一例を示す図である。各図において、1はチッ
プトレイであり、このチップトレイ1は、ABS樹脂等
で成形され、同一表面1a上に形成された複数の凹部か
ら成るポケット2を有する。4は半導体チップであり、
これは、シリコンウエハ等の半導体ウエハ上に半導体集
積回路を複数個形成し、各半導体集積回路を区画する如
く1個1個に切断(ダンシング)して成るものであり、
ベアーチップとも呼ばれる。この半導体チップ4は上記
チップトレイ1の各ポケット2に1個1個収納される。
上記チップトレイ1は多段に積み重ねられる。このため
チップトレイ1には、チップトレイ同士を積層状とする
ための積層装着部5を有する。これはチップトレイ1の
表面1aの周囲をほぼポケット2の深さと同じだけ切欠
いて成る段差部6と、この段差部6に対応する裏面を突
出させて成る突出部7より成る。すなわち、下段のチッ
プトレイ1Aの段差部6に、上段のチップトレイ1Bの
突出部7を装着することで上段,下段のチップトレイ1
A,1Bは図8に示すように積層状態に装着される。8
は保護フィルムであり、このフィルム8は、上記下段の
チップトレイ1Aの各ポケット2を被う如く表面1a上
に敷設され、下段のチップトレイ1Aの表面1aと下段
のチップトレイ1Bの裏面1bとで挟持され、輸送時に
ポケット2に収納されている半導体チップ4の表面4a
を保護する。
【0003】半導体チップ4をポケット2に収納する場
合、半導体チップ4の回路が形成されている表面4a側
を上向きにして収納する。そして、各ポケット2を被う
ようにフィルム8を敷設した後、上段のチップトレイ1
Bを、積層装着部5を介して下段のチップトレイ1A上
に重ね、図10に示すように固定用グリップ9により一
体化して輸送する。この場合、グリップ9の爪9aを最
上段のチップトレイの両側の段差部6に引掛けるように
して一体化する。図では2段重ね用のグリップを示して
いるが、他の段数用のものもある。ポケット2より半導
体チップ4を取り出す場合は、半導体チップ4がポケッ
ト2内に収納されているので、半導体チップ4のエッジ
をつかんで取出すゲタ型コレットを使用できない。した
がって、表面吸着コレットを用いてポケット2内のチッ
プ4の表面4aを吸着し、ポケット2より外に取り出
す。表面吸着コレットを使用する場合、チップ表面4a
にチップ破片が付着しているとチップ表面を傷つける。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来のチップトレイ装置によれば、ポケット2の深さが、
通常、収納する半導体チップのチップ厚より予め大きく
設定されている(規格化されている)ので、ポケット2
に収納されたチップ4の表面4aと、フィルム8との間
に間隙Kが生じる(特に回路が形成されていないチップ
表面の周辺部とフィルム8との間)。そのため、ポケッ
ト2に収納されたチップが固定されず、輸送中の振動の
影響を大きく受ける。これにより、ダイシング時に発生
してチップのダンシング面に付着していたSi等のチッ
プ破片がポケット2内に散乱し、上記間隙Kを介してチ
ップ表面に付着してしまい、輸送時、またはチップを取
出すときチップ表面を傷つけるという問題点があった。
【0005】この発明は、上記問題点を解決するために
なされたものであり、輸送時において、チップ表面にダ
ンシング時に発生したチップ破片が付着しないようにで
き、輸送時,チップ取出時においてチップ表面を傷つけ
ることのないチップトレイ装置を得ることを目的として
いる。
【0006】
【課題を解決するための手段】本発明の請求項1にかか
るチップトレイ装置は、同一表面上に形成された複数の
凸部からなるポケット2を有するチップトレイ1を備
え、表面4aに半導体集積回路が形成された半導体チッ
プ4を上記ポケット2に収納した状態で上記チップトレ
イ1を多段に重ねて成るチップトレイ装置において、上
記ポケット2の底面2bにクッション材3を敷設し、上
記半導体チップ4を、その表面4aが下向きとなるよう
に配設したものである。
【0007】本発明の請求項2にかかるチップトレイ装
置は、半導体チップ4を、その表面4aが上向きとなる
ようポケット2に収納し、この半導体チップ4の表面4
a側に対応して上側のチップトレイ11Bの裏面11b
に、半導体チップの表面に当接するクッション材3を貼
着したものである。
【0008】
【作用】請求項1においては、半導体チップ4をその表
面4aが下向きになるようにチップトレイ1の各ポケッ
ト2内に収納する。従って、ポケット2の底面に敷設さ
れたクッション材3と半導体チップ4の表面4aが当接
する。この状態のチップトレイの上に順次チップトレイ
を重ねていく。
【0009】請求項2においては、半導体チップ4を、
その表面4aが上向きになるようにチップトレイ1の各
ポケット2内に収納する。この状態のチップトレイの上
に、収納されたチップの表面に対応して底面にクッショ
ン材が貼着されたチップトレイを順次重ねていくと、チ
ップの表面とクッション材とが当接した状態となる。
【0010】
【実施例】以下、本発明の実施例について説明する。 実施例1 図1及至図4は、本発明の請求項1に係るチップトレイ
装置の一実施例を示す図であり、従来例と同一又は相当
する部分には同一符号を付し、説明を省略する。10は
本実施例1のチップトレイ装置におけるチップトレイで
あり、このチップトレイ10の同一表面10a上に設け
られた各ポケット2の底面2aにはクッション材3が敷
設されている。このクッション材3の上に半導体チップ
4が載置される。上記クッション材3の厚さは、チップ
トレイを重ねたとき、チップ4の上面(裏面)4bか上
段のチップトレイ10Bの底面10bと当接するような
厚さに設定する。また、クッション材3の材質はチップ
4より柔かい材質のものを使用する。
【0011】次に作用について説明する。チップトレイ
10の各ポケット2に、半導体チップ4の回路が形成さ
れた表面4a側を下向きにして、当該チップを収納す
る。次に、このチップトレイ10(10A)の上側に順
次上段のチップトレイ10Bを重ねていく。尚、最上段
のチップトレイ10Bのポケット2にはチップ4を収納
しない。チップトレイ10を図2に示すように数段重ね
た状態で、従来同様図10に示すようにトレイ固定用グ
リップ9で数段重ねのチップトレイ装置の両サイド側を
固定して輸送する。
【0012】半導体チップ4をポケットから取出す場合
は、上側のチップトレイ10Bをはずすと、チップ4は
回路の形成されていない裏面4bが上になっているの
で、この裏面4bに表面吸着用コレットを吸着させ、取
出す。また、図4に示すように、多段に重ねたチップト
レイの上,下を逆にして、上側のチップトレイ10Aを
はずせば、下側のチップトレイ10Bの裏面10b上に
チップ4が並ぶことになり、こうすれば、チップ4のエ
ッジをつかんで取出すゲタ型コレットを使用できる。こ
の場合、チップの回路が形成されている表面4a側に万
一、チップ破片が付着していたとしても、チップ表面4
aを傷つけることがなくなる。
【0013】上記実施例によれば、ポケット2に収納さ
れた半導体チップ4の回路が形成された表面4a側がク
ッション材3と当接し、かつ、チップ4はクッション材
3と上側のチップトレイ10Bの底面10bとで挟まれ
た状態に固定されるので、輸送時に、チップ4の表面4
aにチップ破片が付着することはなくなる。また、チッ
プを取出すに際して、表面吸着用コレット,ゲタ型コレ
ットのどちらでも使用でき、どちらを使用したとしても
チップ表面4aに傷を付けることがなくなる。
【0014】実施例2 以下、本発明の請求項2に係るチップトレイ装置の一実
施例を図5,図6に基づいて説明する。各図において、
11は本実施例のチップトレイ装置におけるチップトレ
イであり、裏面11bには、チップトレイを重ねたとき
に下側のチップトレイ11Aの各ポケット2に収納され
る半導体チップ4の上面4aに対応するようにクッショ
ン材3Aがマトリクス状に配置され貼着されている。上
記クッション材3Aの厚さは、図6に示すように、チッ
プトレイ11A,11Bを重ねたとき、下側のチップト
レイ11Aの各ポケット2に収納されたチップ4の上面
4bに当接する厚さに設定され、ポケット2内に突出す
る。また、材質は実施例1のものと同様のものとする。
【0015】次に作用を説明する。チップトレイ11の
各ポケット2に、半導体チップ4の回路が形成された表
面4a側を上向きにして、当該チップ4を収納する。次
に、このチップトレイ11(11A)の上側に順次チッ
プトレイ11Bを重ねていく。尚、最上段のチップトレ
イ11Bのポケットにはチップを収納しない。図6に示
すようにチップトレイ11を数段重ねた状態で、従来同
様図10に示すようにトレイ固定用グリップ9で数段重
ねのチップトレイ装置の両サイド側を固定して輸送す
る。
【0016】半導体チップ4をポケット2から取出す場
合は、上側のチップトレイ11Bをはずすと、チップ表
面4aが上になっているので、この表面4aに表面吸着
用コレットを吸着させ、取出す。この場合、輸送時にお
いて、チップ表面4aにチップ破片が付着する可能性が
少ないので、表面吸着用コレットを使用してもチップ表
面4aを傷つける可能性は少なくなる。また、図4と同
様にチップトレイの上,下を逆にして、上側のチップト
レイをはずせば、ゲタ型コレットを使用できる。
【0017】上記実施例によれば、ポケット2に収納さ
れた半導体チップ4の回路が形成された表面4a側がク
ッション材3Aと当接し、かつ、チップ4はクッション
材3Aと下側のチップトレイ11Aのポケットの底面2
aとで挟まれた状態に固定されるので、輸送時に、チッ
プの表面にチップ破片が付着することはなくなる。ま
た、チップを取出すに際して、表面吸着用コレット,ゲ
タ型コレットのどちらでも使用でき、表面吸着用コレッ
トを使用した場合でも、チップ表面上にチップ破片が付
着している可能性がほとんどなく、チップ表面を傷つけ
る可能性が少なくなる。
【0018】
【発明の効果】本発明の請求項1にかかるチップトレイ
装置によれば、同一表面上に形成された複数の凹部から
成るポケットを有するチップトレイを備え、表面に半導
体集積回路が形成された半導体チップを上記ポケットに
収納した状態で上記チップトレイを多段に重ねて成るチ
ップトレイ装置において、上記ポケットの底面にクッシ
ョン材を敷設し、上記半導体チップを、その表面が下向
きとなるように配設した構成なので、輸送時においてチ
ップ表面にチップ破片が付着せず、輸送時,チップ取出
時においてチップ表面を傷つけたりすることがなくな
る。
【0019】本発明の請求項2にかかるチップトレイ装
置によれば、半導体チップを、その表面が上向きとなる
ようポケットに収納し、この半導体チップの表面側に対
応して上側のチップトレイの裏面に、上記半導体チップ
の表面に当接するクッション材を貼着した構成なので、
輸送時においてチップ表面にチップ破片が付着せず、輸
送時,チップ取出時においてチップ表面を傷つける可能
性を少なくできる。
【図面の簡単な説明】
【図1】本発明の請求項1にかかるチップトレイ装置の
積重ねる前の態様を説明する断面図である。
【図2】本発明の請求項1にかかるチップトレイ装置の
積重ね後の態様を説明する断面図である。
【図3】図2の上方から見た図である。
【図4】チップ取出し時の態様を説明するための断面図
である。
【図5】本発明の請求項2にかかるチップトレイ装置の
積重ね前の態様を説明する断面図である。
【図6】本発明の請求項2にかかるチップトレイ装置の
積み重ね後の態様を説明する断面図である。
【図7】従来のチップトレイ装置の一例を示す断面図で
ある。
【図8】従来のチップトレイ装置の一例を示す断面図で
ある。
【図9】図8の上から見た図である。
【図10】輸送時におけるグリップを説明するための斜
視図である。
【符号の説明】
2 ポケット 2a ポケット底面 3,3A クッション材 4 半導体チップ 4a チップ表面 10,11 チップトレイ 11a チップトレイの裏面

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 同一表面上に形成された複数の凹部から
    成るポケットを有するチップトレイを備え、表面に半導
    体集積回路が形成された半導体チップを上記ポケットに
    収納した状態で上記チップトレイを多段に重ねて成るチ
    ップトレイ装置において、上記ポケットの底面にクッシ
    ョン材を敷設し、上記半導体チップを、その表面が下向
    きとなるように配設したことを特徴とするチップトレイ
    装置。
  2. 【請求項2】 同一表面上に形成された複数の凹部から
    成るポケットを有するチップトレイを備え、表面に半導
    体集積回路が形成された半導体チップを上記ポケットに
    収納した状態で上記チップトレイを多段に重ねて成るチ
    ップトレイ装置において、上記半導体チップを、その表
    面が上向きとなるように配設し、この半導体チップの表
    面側に対応して上側のチップトレイの裏面に、上記半導
    体チップの表面に当接するクッション材を貼着したこと
    を特徴とするチップトレイ装置。
JP4176203A 1992-06-10 1992-06-10 チップトレイ装置 Pending JPH05338682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4176203A JPH05338682A (ja) 1992-06-10 1992-06-10 チップトレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4176203A JPH05338682A (ja) 1992-06-10 1992-06-10 チップトレイ装置

Publications (1)

Publication Number Publication Date
JPH05338682A true JPH05338682A (ja) 1993-12-21

Family

ID=16009431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4176203A Pending JPH05338682A (ja) 1992-06-10 1992-06-10 チップトレイ装置

Country Status (1)

Country Link
JP (1) JPH05338682A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324835A (ja) * 2001-04-26 2002-11-08 Fuji Electric Co Ltd 薄板搬送治具
US7950116B2 (en) 2003-07-14 2011-05-31 Peak Plastic & Metal Products (Int'l) Ltd. Cantilevered tray clip with aperture
JP2017149448A (ja) * 2016-02-24 2017-08-31 三協立山株式会社 輸送治具
JP2022162523A (ja) * 2021-04-12 2022-10-24 ▲き▼邦科技股▲分▼有限公司 トレイ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324835A (ja) * 2001-04-26 2002-11-08 Fuji Electric Co Ltd 薄板搬送治具
US7950116B2 (en) 2003-07-14 2011-05-31 Peak Plastic & Metal Products (Int'l) Ltd. Cantilevered tray clip with aperture
JP2017149448A (ja) * 2016-02-24 2017-08-31 三協立山株式会社 輸送治具
JP2022162523A (ja) * 2021-04-12 2022-10-24 ▲き▼邦科技股▲分▼有限公司 トレイ
US11764090B2 (en) 2021-04-12 2023-09-19 Chipbond Technology Corporation Tray

Similar Documents

Publication Publication Date Title
US7504315B2 (en) Method of transporting semiconductor device and method of manufacturing semiconductor device
US6563204B1 (en) Microcircuit die-sawing protector
US6136137A (en) System and method for dicing semiconductor components
US6083811A (en) Method for producing thin dice from fragile materials
US5360106A (en) Method for transporting/storing wafer and wafer carrier
KR20080000452A (ko) 반도체 칩 픽업장치 및 방법
US8132673B1 (en) Method and apparatus for retention of small components on adhesive backed carrier tape
JPH05338682A (ja) チップトレイ装置
US9038264B2 (en) Non-uniform vacuum profile die attach tip
JP2003168731A (ja) 基板トレー、基板トレー敷設用シート及び基板収納方法
JP5679735B2 (ja) パッケージ基板のハンドリング方法
JP4074758B2 (ja) 半導体ウエーハの加工方法
JP2000208445A (ja) 被加工物の分割加工方法
EP1316992A2 (en) Method for processing a semiconductor wafer and laminate substrate used as a support for said semiconductor wafer in said method
JP2000299297A (ja) ペレットのピックアップ用テーブル及びペレットの移し替え装置
JPS59117235A (ja) ウエハブレ−キング方法および装置
US20060105477A1 (en) Device and method for manufacturing wafer-level package
US20060205114A1 (en) Packing material for wafer
US20040175903A1 (en) Semiconductor device fabrication method
JP2002145380A (ja) ウエハー梱包方法
JP4026680B2 (ja) 板状物支持部材及びその使用方法
JPH02235349A (ja) 半導体装置の製造方法
JP2000025881A (ja) 搬送トレイ
KR100259365B1 (ko) 반도체 소자의 보관 및 운반방법 및 그 장치
KR200306079Y1 (ko) 반도체 칩 수납장치