KR20110017735A - 반도체칩 트레이 - Google Patents

Abstract

본 발명은 반도체칩이 수납되는 융기부의 평탄도를 정밀하게 유지시킴과 아울러 반도체칩이 수납되어 있는 반도체칩 트레이의 적층 분리시 정전기에 의해 하측 반도체칩 트레이에 수납되어 있는 반도체칩이 상측 반도체칩 트레이에 달라붙는 것을 방지할 수 있는 반도체칩 트레이에 관한 것이다.

본 발명의 반도체칩 트레이는 테두리부 및 상기 테두리부에서 소정 높이만큼 돌출되어 형성되고, 상면에는 반도체칩이 수납되는 다수의 포켓이 형성되어 있는 융기부를 포함하여 이루어지되, 상기 테두리부에는 하측으로 소정 높이만큼 돌출된 단턱이 형성되어 있고, 상기 융기부의 하면 전체에 걸쳐서 다수의 사각홈이 격자 형상을 이루면서 형성되어 이루어진다.

전술한 구성에서, 각각의 상기 사각홈은 정사각홈인 것이 바람직하다. 나아가, 상기 반도체칩 트레이는 각 변의 길이가 동일하게 이루어지되, 각 변의 길이가 4인치 이상인 것에 적용될 수 있다.

반도체칩 트레이, 반도체칩, 휨, 뒤틀림, 변형, 정전기

Description

반도체칩 트레이{semiconductor chip tray}

본 발명은 반도체칩을 수납하는 반도체칩 트레이에 관한 것으로, 특히 반도체칩이 수납되는 융기부의 평탄도를 정밀하게 유지시킴과 아울러 반도체칩이 수납되어 있는 반도체칩 트레이의 적층 분리시 정전기에 의해 하측 반도체칩 트레이에 수납되어 있는 반도체칩이 상측 반도체칩 트레이에 달라붙는 것을 방지할 수 있는 반도체칩 트레이에 관한 것이다.

잘 알려진 바와 같이, 반도체칩 트레이는 다수의 미세 반도체 회로소자들이 집적된 장방형의 반도체칩의 다수를 상면에 가지런히 보관하는 용기로서, 다수의 반도체칩을 적재한 반도체칩 트레이는 다단으로 적층되어 보관 또는 운송되게 된다. 이러한 반도체칩 트레이는 내열, 절전 및 정전기 방지를 위해 PVC 또는 PS 시트를 진공 성형 또는 프레스 성형하거나 사출 성형하여 제조된다.

한편, 하나의 반도체칩 트레이에 보다 많은 반도체칩을 수납하거나 상대적으로 사이즈가 큰 반도체칩을 다수 수납하기 위해 반도체칩 트레이의 면적도 점점 커져서 현재에는 4인치(한 변 기준) 제품이 출시되고 있다.

도 1a 내지 도 1d는 각각 종래의 4인치 반도체칩 트레이를 도시한 사시도, 평면도, 저면도 및 그 A-A선 종단면도이다. 도 1에 도시한 바와 같이, 종래의 4인치 반도체칩 트레이는 통상적으로 정방형으로 이루어지는데, 크게 테두리부(10) 및 테두리부(10)에서 소정 높이만큼 돌출되어 형성된 융기부(20)로 구분될 수 있다.

전술한 구성에서, 융기부(20)의 상면에는 다수의 포켓(22)이 1개 이상의 열, 본 실시예에서는 4열을 이루면서 가지런히 형성되어 있다. 한편, 테두리부(10)에는 융기부(20)의 저면에서 하측으로 소정 높이만큼 돌출된 단턱(12)이 형성되어 있다. 융기부(20)의 하면 중간 부위에는 강성을 유지하기 위해 대략 20-40㎜ 정도의 폭으로 아무런 홈도 형성되어 있지 않은 통살부(이하 '중간 통살부'라 한다)(22)가 배치되고 중간 통살부(22)의 양측에는 각각 다수의 사각홈(26a)이 간격을 두고 2-4열 정도 형성되어 있는 사각홈부(26)가 배치되게 된다.

이러한 구성에 의해 반도체칩 트레이를 적층하는 경우에는 하측 반도체칩 트레이의 융기부(20)가 상측 반도체칩 트레이의 단턱(12) 내부로 끼워져서 결과적으로 하측 반도체칩 트레이의 융기부(20)의 상면이 상측 반도체칩 트레이의 중간 통살부(24) 면과 사각홈부(26)의 각 격벽 하면과 접촉하게 되고 이에 따라 하측 반도체칩 트레이의 융기부(20)의 포켓(22)에 수납된 반도체칩이 이송 중에도 이탈되지 않게 된다.

도 2는 종래 반도체칩 트레이를 적층했을 경우의 문제점을 설명하기 위한 사시 사진이다. 도 2에 도시한 바와 같이, 반도체칩(30)이 포켓에 수납되어 있는 종래 반도체칩 트레이를 적층한 상태에서 이를 분리시키는 경우에 중간 통살부(24)가 평탄면으로 되어 있어서 이 부위에서 정전기가 상대적으로 많이 발생하게 되고, 결 과적으로 하측 반도체칩 트레이에 수납되어 있는 반도체칩이 상측 반도체칩 트레이의 중간 통살부(24) 부위에서 정전기에 의해 달라붙는 문제점이 있었다.

한편, 4인치 반도체칩 트레이는 그 사이즈와 두께가 2인치 및 3인치 반도체칩 트레이에 비해 월등히 크기 때문에 이들에 비해 상대적으로 고압과 고온의 작업 환경하에서 성형이 이루어진다. 그러나 전술한 바와 같은 종래의 4인치 반도체칩 트레이에 따르면, 사출 작업시 액상 수지의 냉각에 불균일이 발생하여 상대적으로 평탄한 부위인 중간 통살부(24)에서 휨이나 뒤틀림 변형이 발생하는바, 이러한 변형에 의해 로봇 등에 의해 반도체칩을 반도체칩 트레이에 자동으로 수납시키는 과정에서 오류가 빈번하게 발생하는 문제점이 있었다.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 반도체칩이 수납되는 융기부의 평탄도를 정밀하게 유지시킴과 아울러 반도체칩이 수납되어 있는 반도체칩 트레이의 적층 분리시 정전기에 의해 하측 반도체칩 트레이에 수납되어 있는 반도체칩이 상측 반도체칩 트레이에 달라붙는 것을 방지할 수 있는 반도체칩 트레이를 제공함을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명의 반도체칩 트레이는 테두리부 및 상기 테두리부에서 소정 높이만큼 돌출되어 형성되고, 상면에는 반도체칩이 수납되는 다수의 포켓이 형성되어 있는 융기부를 포함하여 이루어지되, 상기 테두리부에는 하측으로 소정 높이만큼 돌출된 단턱이 형성되어 있고, 상기 융기부의 하면 전체에 걸쳐서 다수의 사각홈이 격자 형상을 이루면서 형성되어 이루어진다.

전술한 구성에서, 각각의 상기 사각홈은 정사각홈인 것이 바람직하다. 나아가, 상기 반도체칩 트레이는 각 변의 길이가 동일하게 이루어지되, 각 변의 길이가 4인치 이상인 것에 적용될 수 있다.

본 발명의 반도체칩 트레이에 따르면, 상면에 포켓이 형성되어 있는 융기부의 저면 전체를 격자 형상의 사각홈으로 형성함으로써 반도체칩 트레이의 적층시 상측 반도체칩 트레이의 하면과 하측 반도체칩 트레이의 상면이 접촉하는 면적을 최소화시킴과 아울러 사출 성형시 액상 수지의 냉각의 균일성을 유지시킬 수가 있고, 이에 따라 정전기에 의해 하측 반도체칩 트레이에 수납된 반도체칩이 상측 반도체칩 트레이에 달라붙는 현상을 제거할 수 있을 뿐만 아니라 휨이나 뒤틀림 변형이 줄어들어 반도체칩의 수납 과정에서의 오류를 방지할 수가 있다.

뿐만 아니라 반도체칩 트레이를 사출하는데 소요되는 수지의 량이 절감되고, 무게가 줄어들어 취급이 용이하며, 사출에 소요되는 전체 시간이 줄어들어 작업성이 개선되는 효과가 있다.

이하에는 첨부한 도면을 참조하여 본 발명의 반도체칩 트레이의 바람직한 실시예에 대해 상세하게 설명한다.

도 3a 내지 도 3d는 각각 본 발명의 4인치 반도체칩 트레이의 사시도, 평면 도, 측면도 및 그 A-A선 단면도인바, 종래와 동일한 부분에는 동일한 참조번호를 부여하고 있다. 도 3에 도시한 바와 같이, 본 발명의 4인치 반도체칩 트레이는 통상적으로 정방형으로 이루어지는데, 크게 테두리부(10) 및 테두리부(10)에서 소정 높이만큼 돌출되어 형성된 융기부(20')로 구분될 수 있다.

전술한 구성에서, 융기부(20')의 상면에는 다수의 포켓(22)이 1개 이상의 열, 본 실시예에서는 4열을 이루면서 가지런히 형성되어 있다. 한편, 테두리부(10)에는 하측으로 소정 높이만큼 돌출된 단턱(12)이 형성되어 있다. 한편, 본 발명에 따르면, 종래와 동일한 강성을 유지하면서도 휨이나 뒤틀림 변형을 줄일 수 있도록 융기부(20')의 하면 전체에 걸쳐서 다수의 사각홈(28), 바람직하게는 정사각홈이 균일하게, 즉 격자 형상을 이루도록 형성되어 있다.

이러한 구성에 의해 반도체칩 트레이를 적층하는 경우에는 하측 반도체칩 트레이의 융기부(20')가 상측 반도체칩 트레이의 단턱(12) 내부로 끼워져서 결과적으로 하측 반도체칩 트레이의 융기부(20') 상면이 상측 반도체칩 트레이의 사각홈(28)의 각 격벽 하면과 접촉하게 되고 이에 따라 하측 반도체칩 트레이의 각 포켓(22)에 수납된 반도체칩이 이탈되지 않게 된다.

한편, 전술한 구성을 갖는 본 발명에 따르면, 종래와 비교할 때 적층시 상대적으로 하측 반도체칩 트레이의 융기부(20')와 접촉하는 면적이 큰 중간 통살부가 사각홈(28)으로 대체되었기 때문에 하측 반도체칩 트레이의 융기부(20')와 접촉하는 면적이 그 만큼 줄어들게 되고, 이에 따라 정전기 발생이 줄어들게 되어 하측 반도체칩 트레이의 포켓(22)에 수납된 반도체칩이 상측 반도체칩 트레이에 달라붙 는 현상이 제거되게 된다.

뿐만 아니라 사출 성형시 사각 격자 형상의 금형에 의해 액상 수지의 냉각의 균일성이 유지되고 서로 사각 격자 형상을 유지하고 있어서 휨이나 뒤틀림 변형이 방지되게 된다. 실제적으로 본 발명에 따르면, 기존 200㎛ 이하로 관리되던 융기부(20')의 평탄도를 100㎛ 이하로 관리하는 것이 가능해져서 반도체칩의 수납 오류가 현저하게 줄어들었다. 이외에도, 반도체칩 트레이의 성형에 사용되던 수지의 량이 10% 정도 절감되었을 뿐만 아니라 전체적인 중량이 감소되어 취급이 용이해졌으며, 사출에 소요되는 시간이 2/3로 줄어들어 생산성이 향상되었다. 본 실시예에서는 각 사각홈(28)의 내변 길이는 8㎜이고, 사각홈(28)을 한정하는 각 격벽의 두께는 1㎜로 형성하고 있는바, 이와 같이 사각홈(28)을 한정하는 각 격벽의 두께는 사각홈(28)의 내변의 길이보다 충분히 작게 하는 것이 바람직하다.

본 발명의 반도체칩 트레이는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다. 예를 들어 전술한 실시예에서는 사각홈부를 정사각형으로 구현하였으나 이와는 달리 직사각형으로 구현할 수도 있을 것이다.

도 1a 내지 도 1d는 각각 종래의 4인치 반도체칩 트레이를 도시한 사시도, 평면도, 저면도 및 그 A-A선 종단면도,

도 2는 종래 반도체칩 트레이를 적층했을 경우의 문제점을 설명하기 위한 사시 사진,

도 3a 내지 도 3d는 각각 본 발명의 4인치 반도체칩 트레이의 사시도, 평면도, 측면도 및 그 A-A선 단면도이다.

*** 도면의 주요 부분에 대한 부호의 설명 ***

10: 테두리부, 12: 단턱,

20, 20': 융기부, 22: 포켓,

24: 중간 통살부, 26: 사각홈부,

26a, 28: 사각홈

Claims (3)

1. 테두리부 및

   상기 테두리부에서 소정 높이만큼 돌출되어 형성되고, 상면에는 반도체칩이 수납되는 다수의 포켓이 형성되어 있는 융기부를 포함하여 이루어지되,

   상기 테두리부에는 하측으로 소정 높이만큼 돌출된 단턱이 형성되어 있고,

   상기 융기부의 하면 전체에 걸쳐서 다수의 사각홈이 격자 형상을 이루면서 형성되어 있는 반도체칩 트레이.
2. 제 1 항에 있어서,

   각각의 상기 사각홈은 정사각홈인 것을 특징으로 하는 반도체칩 트레이.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 반도체칩 트레이는 각 변의 길이가 동일하게 이루어지되, 각 변의 길이는 4인치 이상인 것을 특징으로 하는 반도체칩 트레이.

Images