KR100867986B1 - 반도체 트레이 - Google Patents

Abstract

본 발명은 반도체 트레이에 관한 것으로 보다 상세하게는 다수의 반도체 칩이 수납되는 반도체 트레이에 이물질을 배출할 수 있는 더스트 홈을 구비하여 반도체 칩이 수납되는 공간의 이물질의 배출을 용이하게 할 수 있는 반도체 트레이에 관한 것이다.

본 발명에 따른 반도체 트레이는 각각이 소정 간격으로 이격되게 형성되며 반도체 칩이 수납되는 다수의 포켓이 구비되고, 상기 포켓들을 횡단하도록 형성되어 이물질이 배출되는 더스트 홈을 포함하는 것을 특징으로 한다.

따라서, 본 발명에 따른 반도체 트레이는 반도체가 수납되는 다수의 포켓을 횡단하는 더스트 홈을 구비하여 웨이퍼 절단 반도체 칩에 묻을 수 있는 이물질을 진공 포상시 더스트 홈을 통해 효과적으로 외부로 배출할 수 있는 장점을 갖는다.

반도체, 반도체 칩, 반도체 트레이

Description

반도체 트레이{Semiconductor Tray}

본 발명은 반도체 트레이에 관한 것으로 보다 상세하게는 다수의 반도체 칩이 수납되는 반도체 트레이에 이물질을 배출할 수 있는 더스트 홈을 구비하여 반도체 칩이 수납되는 공간의 이물질의 배출을 용이하게 할 수 있는 반도체 트레이에 관한 것이다.

일반적으로 반도체는 제조된 원판형의 웨이퍼를 일정 크기의 반도체 칩으로 로 절단 가공하여 반도체 트레이에 저장한다. 반도체 칩이 적재된 반도체 트레이는 다 단으로 적층되어 보관 또는 운송을 용이하게 하도록 한다.

이러한 반도체 트레이는 내열, 절전 및 정전기 방지를 위한 PVC 또는 PS 시트를 진공 성형 또는 프레스 성형하거나 인젝션 몰드 성형에 의해 제조된다. 도 1은 종래의 반도체 트레이를 개략적으로 도시한 평면도이다. 도시된 바와 같이, 종래의 반도체 트레이는 상면에 다수의 반도체 칩이 적재되는 반도체 포켓이 구비되며, 하단에는 반도체 트레이가 적층 될 수 있도록 적층 홈(미도시)이 형성된다. 각각의 포켓은 격벽으로 구분되어 있으며 일정한 간격으로 이격되게 형성되어 절단 가공된 반도체 칩이 수납된다.

또한, 반도체 트레이의 상면에는 걸림 턱이 형성되어 다른 반도체 트레이 하단의 적층 홈과 결합하여 다 단으로 적층될 수 있게 함으로써, 보관 및 운송의 편의성을 제공할 수 있게 한다.

이렇게 반도체 칩이 수납 된 각각의 반도체 트레이는 그 종류에 따라 적층하고, 각각의 용도에 따라 그대로 진공 포장하여 출하하거나 반도체가 수납된 상태에서 제품 출하 전에 챔버에 넣어 열처리함으로써, 반도체 칩에 잔존하는 습기를 제거한 후 포장하여 출하하기도 한다.

한편, 반도체 칩을 제조하기 위해 웨이퍼를 절단 가공하는 경우 반도체 칩에는 절단 가공으로 인한 이물질이 묻게 되며, 이물질은 반도체 칩이 포켓에 수납되면서 떨어져 나와 반도체 트레이의 포켓에 쌓이게 된다. 포켓에 쌓인 이물질은 반도체 칩에 직접적으로 닫게 되기 때문에 반도체 칩에 좋지 않은 영향을 끼칠 수 있다. 따라서, 반도체 트레이는 항상 청결을 유지하여야 하며, 반도체 칩을 수납하여 진공 포장시 해당 이물질을 제거해야 한다.

그러나 종래의 반도체 트레이는 단순히 반도체 칩이 수납되는 포켓만이 형성되어 있어, 포켓 내부에 쌓여 있는 이물질의 청소가 용이하지 못하다. 이에 따라 반도체 칩 자체에 묻어 있는 이물질 이외에도 포켓 내부에 존재하는 이물질이 반도체 칩에 직접적으로 닿게 되어 반도체 칩에 영향을 줄 수 있는 단점이 있다.

본 발명은 이러한 문제점을 해결하기 위해 창안된 것으로 그 목적은 반도체 칩이 수납되는 포켓에 존재하는 이물질을 용이하게 제거할 수 있는 반도체 트레이를 제공하는 데 있다.

나아가 반도체 트레이의 진공 포장시 반도체 칩 또는 포켓에 존재하는 이물질이 손쉽게 빨려 나가 제거될 수 있는 반도체 트레이를 제공하는 데 있다.

더 나아가 반도체 칩이 수납되는 포켓의 바닥과 반도체 칩이 직접적으로 닿지 않도록 하여 이물질도 인한 반도체 칩의 악영향을 방지함은 물론 진공 포장시 이물질이 손쉽게 제거될 수 있는 반도체 트레이를 제공하는 데 있다.

상술한 본 발명의 일 양상에 따라 본 발명에 따른 반도체 트레이는 각각이 소정 간격으로 이격되게 형성되며 반도체 칩이 수납되는 다수의 포켓이 구비되고, 포켓들을 횡단하도록 형성되어 이물질이 배출되는 더스트 홈을 포함하여 구성한다. 부가적으로 더스트 홈은 포켓의 중앙에 또는 중앙으로부터 편중되게 수직으로 형성되어 포켓의 이물질이 손쉽게 배출되도록 한다. 또한, 더스트 홈은 여러 개를 형성할 수 있다. 또한, 더스트 홈은 포켓보다 소정 깊이 단차를 두도록 형성되는 것이 바람직하다.

본 발명의 또 다른 양상에 따라 본 발명에 따른 반도체 트레이는 포켓 바닥에 일정 간격으로 구비되는 포켓 홈을 포함한다. 이에 따라 포켓에 있는 이물질이 포켓 홈에 수납됨으로써, 진공포장시 이물질이 손쉽게 배출되게 하고, 포켓에 있는 이물질이 반도체 칩에 직접적으로 닿는 것을 방지할 수 있다.

본 발명의 또 다른 양상에 따라 본 발명에 따른 반도체 트레이는 포켓 바닥에 일정 간격으로 구비되는 포켓 돌기를 포함한다. 따라서 반도체 칩에 묻어 있는 이물질을 손쉽게 떨어지도록 하며, 진공포장시 이물질이 손쉽게 배출되게 함은 물론 포켓에 있는 이물질이 반도체 칩에 직접적으로 닿는 것을 방지할 수 있다.

본 발명의 또 다른 양상에 따라 본 발명에 따른 반도체 트레이는 포켓 바닥에 일정 간격으로 구비되어 반도체 칩을 진공 흡착하여 수납을 용이하게 하는 포켓 홀을 포함한다. 이에 따라 진공 포장시 포켓에 위치한 포켓 홀이 반도체 칩을 빨아들임으로써 보다 안정되게 안착 될 수 있도록 한다.

본 발명에 따른 반도체 트레이는 반도체가 수납되는 다수의 포켓을 횡단하는 더스트 홈을 구비하여 웨이퍼 절단 반도체 칩에 묻을 수 있는 이물질을 진공 포상시 더스트 홈을 통해 효과적으로 외부로 배출할 수 있는 장점을 갖는다.

또한, 본 발명에 따른 반도체 트레이는 반도체 칩 수납 전에 포켓 청소시 포켓에 쌓여있는 이물질을 더스트 홈을 통해 더욱 손쉽게 청소할 수 있는 장점을 갖는다.

또한, 본 발명에 따른 반도체 트레이는 포켓의 바닥에 다수의 포켓 홈을 형성하여 반도체 칩에 웨이퍼 절단 반도체 칩에 묻을 수 있는 이물질을 수납함으로써, 진공포장시 이물질이 손쉽게 배출되게 함은 물론 포켓에 있는 이물질이 반도체 칩에 직접적으로 닿는 것을 방지할 수 있는 장점을 갖는다.

또한, 본 발명에 따른 반도체 트레이는 포켓의 바닥에 포켓 돌기를 형성하여 반도체 칩에 웨이퍼 절단 반도체 칩에 묻어 있는 이물질을 손쉽게 떨어지도록 하며, 진공포장시 이물질이 손쉽게 배출되게 함은 물론 포켓에 있는 이물질이 반도체 칩에 직접적으로 닿는 것을 방지할 수 있는 장점을 갖는다.

또한, 본 발명에 따른 반도체 트레이는 포켓의 바닥에 포켓 홀을 형성하여 진공 포장시 포켓에 위치한 포켓 홀이 반도체 칩을 빨아들임으로써 보다 안정되게 안착 될 수 있도록 하는 장점을 갖는다.

전술한, 그리고 추가적인 본 발명의 양상들은 첨부된 도면을 참조하여 설명 되는 바람직한 실시 예들을 통하여 더욱 명백해질 것이다. 이하에서는 본 발명을 이러한 실시 예를 통해 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다.

도 2는 본 발명의 바람직한 일 실시 예에 따른 반도체 트레이를 개략적으로 도시한 사시도이며, 도 3은 도 2에 따른 반도체 트레이를 개략적으로 도시한 평면도이다. 도시된 바와 같이, 본 발명에 따른 반도체 트레이(200)는 상면에 반도체 칩이 수납되는 다수의 포켓(210)이 구비되어 있으며, 각각의 포켓(210)을 횡단하도록 형성되는 더스트 홈(220)이 구비되는 것을 특징으로 한다.

반도체 트레이(200)는 내열, 절전 및 정전기 방지를 위한 PVC 또는 PS 시트를 진공 성형 또는 프레스 성형하거나 인젝션 몰드 성형에 의해 제조되며, 상단에는 다른 반도체 트레이(200)가 적층 될 수 있도록 트레이 안착부(230)가 형성되어 있으며, 그 하단에는 트레이 안착부(230)와 대응되는 위치에 형성되어 반도체 트레이(200)의 적층을 가이드 하는 적층부(미도시)가 형성된다. 따라서, 적층부에 트레이 안착부(230)가 삽입됨으로써, 반도체 트레이(200)의 적층을 용이하게 한다.

또한, 반도체 트레이(200) 배면에는 포켓(210)과 대응되는 위치에 형성되어 반도체 트레이(200) 적층시 포켓(210)에 수납된 반도체와 적층된 반도체 트레이(200)의 배면 간 소정 간격을 유지시키는 간격 홈(250)을 더 포함할 수 있다. 간격 홈(250)은 소정 깊이로 식각되어 형성됨으로써, 반도체 트레이(200)가 다 단으로 적층되었을 경우 반도체 트레이(200)의 배면과 포켓(210)에 수납된 반도체 칩이 직접적으로 닿는 것을 방지하여, 반도체 칩의 손상을 방지할 수 있다.

반도체 트레이(200)의 상단에는 일정한 크기의 반도체 칩이 수납될 수 있도록 가로로 등간격을 유지하는 다수의 포켓(210)이 형성된다. 각각의 포켓(210)은 격벽을 통해 구분되어 있으며, 반도체 트레이(200)의 중앙에 형성되는 것이 바람직하다.

반도체 트레이(200)에 반도체 칩을 수납하여 보관 및 운송시에 반도체 칩의 보호를 위해 진공으로 포장하게 되는데, 더스트 홈(220)은 반도체 트레이(200)의 진공 포장시 반도체 칩에 묻어 있거나 포켓(210)에 존재하는 이물질이 배출되는 통로로써 사용된다. 또한, 반도체 칩의 수납 전 반도체 트레이(200) 청소시 포켓(210)에 존재하는 이물질이 보다 손쉽게 배출될 수 있도록 한다.

도 2와 도 3에 도시된 바와 같이, 더스트 홈(220)은 포켓(210)과 동일한 깊이로 형성되며, 반도체 트레이(200) 상단 중앙을 수직으로 횡단하도록 형성된다. 이렇게 형성되는 더스트 홈(220)은 직각 형상 또는 원호 형상으로 형성될 수 있으며 부가적으로 더스트 홈(220)의 측벽은 소정 각도를 유지하도록 형성될 수도 있다.

본 발명의 추가적인 양상에 따라 본 발명에 따른 더스트 홈(220)은 하나 이상 복수개로 형성될 있으며, 포켓(210)의 중앙으로부터 편중되게 수직으로 형성될 수 있다. 더스트 홈(220)은 포켓(210)을 중앙에서부터 좌우 한쪽으로 편중되게 형성될 수 있으며, 도 4에 도시된 바와 같이, 하나 이상 복수 개 형성될 수 있다.

본 발명의 추가적인 양상에 따라 본 발명에 따른 더스트 홈(220)은 포켓(210)과 소정 깊이로 단차를 가지게 형성될 수 있다.

도 5는 본 발명의 제 3 실시 예에 따른 반도체 트레이를 개략적으로 도시한 단면도이다. 도시된 바와 같이, 본 발명에 따른 반도체 트레이(200)의 더스트 홈(220)은 반도체 칩이 수납되는 포켓(210)보다 소정 깊이의 단차를 가지게 형성되어 포켓(210)에 존재하는 이물질 또는 반도체 칩에 묻어 있는 이물질의 배출을 손쉽게 할 수 있도록 한다.

본 발명의 추가적인 양상에 따라 본 발명에 따른 반도체 트레이(200)는 포켓(210) 바닥에 소정 간격으로 형성되는 포켓 홈(211)을 포함할 수 있다.

도 6은 본 발명의 제 4 실시 예에 따른 반도체 트레이를 개략적으로 도시한 평면도이다. 도시된 바와 같이, 본 발명에 따른 반도체 트레이(200)는 포켓(210)의 바닥에 등간격으로 구비되는 포켓 홈(211)을 더 포함한다. 포켓 홈(211)은 포켓(210)의 바닥에 소정 간격과 소정 깊이로 식각되어 형성되며, 그 형상은 사각 또는 원형으로, 포켓 홈(211)의 측벽은 직각 또는 원호 형상으로 형성될 수 있다. 이러한 포켓 홈(211)은 웨이퍼의 절단 가공에 의해 제조되는 반도체 칩에 묻어 있다가 떨어지는 이물질이 포켓 홈(211)에 수납되도록 하여 포켓(210)의 바닥에 존재하는 이물질과 반도체 칩이 직접적으로 닿지 않게 할 수 있어 반도체 칩을 보호한다.

본 발명의 추가적인 양상에 따라 본 발명에 따른 반도체 트레이(200)는 포켓(210)의 바닥에 소정 간격으로 형성되는 포켓 돌기(212)를 포함할 수 있다.

도 7은 본 발명의 제 5 실시 예에 따른 반도체 트레이를 개략적으로 도시한 단면도이다. 도시된 바와 같이, 본 발명에 따른 반도체 트레이(200)는 포켓(210) 의 바닥에 등간격으로 구비되는 포켓 돌기(212)를 더 포함한다. 포켓 돌기(212)는 포켓(210)의 바닥에서 소정 높이로 형성되며, 그 형상은 사각 또는 원형의 돌기로 형성될 수 있다. 이러한 포켓 돌기(212)는 웨이퍼의 절단 가공에 의해 제조되는 반도체 칩에 묻어 있다가 떨어지는 이물질이 반도체 칩이 직접적으로 닿지 않게 할 수 있어 반도체 칩을 보호한다. 또한, 반도체 칩과 포켓(210)의 바닥에 소정 간격을 이격시킴으로써 진공 포장시 포켓(210)의 바닥에 존재하는 이물질이 더스트 홈(220)을 통해 더욱 쉽게 배출되도록 한다.

본 발명의 추가적인 양상에 따라 본 발명에 따른 반도체 트레이(200)는 포켓(210)의 바닥에 소정 간격으로 형성되는 포켓 홀(213)을 포함할 수 있다.

도 8은 본 발명의 제 6 실시 예에 따른 반도체 트레이를 개략적으로 도시한 평면도와 단면도이다. 도시된 바와 같이, 본 발명에 따른 반도체 트레이(200)는 포켓(210)의 바닥에 등 간격으로 구비되는 포켓 홀(213)을 더 포함한다. 포켓 홀(213)은 포켓(210)의 바닥에 천공되어 형성되며, 그 형상은 사각 또는 원형 홀로 형성될 수 있다. 이러한 포켓 돌기(212)는 진공 포장시 포켓(210)에 위치한 포켓 홀(213)에 진공이 형성되어 반도체 칩을 빨아들임으로써 더욱 쉽고 안정되게 안착 될 수 있도록 한다. 또한, 웨이퍼의 절단 가공에 의해 제조되는 반도체 칩에 묻어 있다가 떨어지는 이물질이 진공 포장시 포켓(210)의 바닥에 존재하는 이물질이 포켓 홀(213)을 통해 빠져나와 더스트 홈(220)을 통해 더욱 쉽게 배출되도록 한다.

도 1은 종래의 반도체 트레이를 개략적으로 도시한 평면도이다.

도 2는 본 발명의 바람직한 일 실시 예에 따른 반도체 트레이를 개략적으로 도시한 사시도이다.

도 3은 도 2에 따른 반도체 트레이를 개략적으로 도시한 평면도이다.

도 4는 본 발명의 제 2 실시 예에 따른 반도체 트레이를 개략적으로 도시한 평면도이다.

도 5는 본 발명의 제 3 실시 예에 따른 반도체 트레이를 개략적으로 도시한 단면도이다.

도 6은 본 발명의 제 4 실시 예에 따른 반도체 트레이를 개략적으로 도시한 평면도이다.

도 7은 본 발명의 제 5 실시 예에 따른 반도체 트레이를 개략적으로 도시한 단면도이다.

도 8은 본 발명의 제 6 실시 예에 따른 반도체 트레이를 개략적으로 도시한 평면도와 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100. 반도체 트레이 110.포켓

120. 걸림 턱

200. 반도체 트레이 210. 포켓

211. 포켓 홈 212. 포켓 돌기

213. 포켓 홀 220. 더스트 홈

230. 트레이 안착부 240. 적층부

250. 간격 홈

Claims (10)

1. 각각이 이격되게 형성되며 반도체 칩이 수납되는 다수의 포켓이 구비되고, 상기 포켓들을 횡단하도록 형성되어 이물질이 배출되는 더스트 홈을 포함하는 반도체 트레이.
2. 청구항 1에 있어서, 상기 더스트 홈이:

   복수개 형성되는 것을 특징으로 하는 반도체 트레이.
3. 청구항 1에 있어서, 상기 더스트 홈이:

   상기 포켓의 중앙 또는 중앙으로부터 좌우 한쪽으로 편중되며, 상기 포켓의 횡방향에 수직으로 형성되는 것을 특징으로 하는 반도체 트레이.
4. 청구항 1 내지 청구항 3중 어느 한 항에 있어서, 상기 더스트 홈이:

   상기 포켓과 단차를 가지도록 형성되는 것을 특징으로 하는 반도체 트레이.
5. 청구항 4에 있어서, 상기 더스트 홈의 단면이 사각 또는 원호 형상으로 형성되는 것을 특징으로 하는 반도체 트레이.
6. 청구항 4에 있어서, 상기 반도체 트레이가:

   상기 포켓의 바닥에 일정 간격으로 구비되는 포켓 홈을 더 포함하는 것을 특징으로 하는 반도체 트레이.
7. 청구항 4에 있어서, 상기 반도체 트레이가:

   상기 포켓의 바닥에 일정 간격으로 구비되는 포켓 돌기를 더 포함하는 것을 특징으로 하는 반도체 트레이.
8. 청구항 4에 있어서, 상기 반도체 트레이가:

   상기 포켓의 바닥에 일정 간격으로 구비되어 반도체 칩을 진공 흡착하여 수납을 용이하게 하는 포켓 홀을 더 포함하는 것을 특징으로 하는 반도체 트레이.
9. 청구항 1에 있어서, 상기 반도체 트레이가:

   상단에 다른 반도체 트레이 적층을 위한 트레이 안착부가 형성되고, 하단에는 상기 트레이 안착부에 삽입되어 반도체 트레이의 적층을 가이드 하는 적층부가 형성되는 것을 특징으로 하는 반도체 트레이.
10. 청구항 9에 있어서, 상기 반도체 트레이가:

    그 배면에 상기 포켓과 대응되는 위치에 형성되어 상기 반도체 트레이 적층시 포켓에 수납된 반도체와 적층된 반도체 트레이의 배면의 간격을 유지시키는 간격 홈을 더 포함하는 것을 특징으로 하는 반도체 트레이.

Images