JP4675955B2 - 積層型半導体装置用キャリア及び積層型半導体装置の製造方法 - Google Patents

積層型半導体装置用キャリア及び積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP4675955B2
JP4675955B2 JP2007500394A JP2007500394A JP4675955B2 JP 4675955 B2 JP4675955 B2 JP 4675955B2 JP 2007500394 A JP2007500394 A JP 2007500394A JP 2007500394 A JP2007500394 A JP 2007500394A JP 4675955 B2 JP4675955 B2 JP 4675955B2
Authority
JP
Japan
Prior art keywords
semiconductor device
carrier
stacked
groove
stacked semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007500394A
Other languages
English (en)
Other versions
JPWO2006080082A1 (ja
Inventor
耕治 田谷
弘一 目黒
純一 河西
康弘 新間
正徳 小野寺
淳二 田中
アチャリ、ムルガサン エーエル マニカム
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JPWO2006080082A1 publication Critical patent/JPWO2006080082A1/ja
Application granted granted Critical
Publication of JP4675955B2 publication Critical patent/JP4675955B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、積層型半導体装置用キャリア及び積層型半導体装置の製造方法に関する。
近年、移動体電話機のような携帯型電子機器や、ＩＣメモリカードのような不揮発性半導体記憶媒体等はより小型化されており、これらの機器や媒体の部品点数の削減及び部品の小型化が要求されている。したがって、これらの機器を構成する部品のうちの主要部品である半導体素子を効率的にパッケージする技術の開発が望まれている。
そのような要求を満たすパッケージとして、半導体素子と同程度の大きさのパッケージであるチップスケールパッケージ（ＣＳＰ）、や複数の半導体素子を１つのパッケージ内に収容したマルチチップパッケージ（ＭＣＰ）、さらには複数のパッケージを積層して１つにした積層型パッケージ（Package on Package: PoP）などがある。
図１は、従来の積層型半導体装置用キャリア（以下、キャリアと呼ぶ）を示す図であり、（ａ）はキャリアの側面図、（ｂ）はキャリアの上面図を示す。このキャリア１は積層型半導体装置の製造で用いるものである。キャリア１は積層される複数の半導体装置４を収納する収納部２、半導体装置４をガイドするガイド部３を含む。温風を積層された半導体装置に当てて加熱して半導体装置同士を接続するリフロー工程や液体を使い洗浄を行う洗浄工程を経て積層型半導体装置が製造される。
しかしながら、積層型半導体装置の製造工程では、半導体装置の積層に半田を用いて、温風リフローを通して半田を溶かして接合する必要がある。また、積層型半導体装置の場合、積層した半導体装置が横方向にずれる事がないように側面をガイドすることが必要となる。このため、側面を全てガイドしてしまうと温風リフロー内で、半導体装置及び接合部のはんだ温度が上がらすに接合不良を起こしてしまう恐れがある。また、洗浄工程では、積層半導体装置の接合部の洗浄を主に目的として液体の中に積層型半導体装置を入れる場合にも、側面をすべてガイドしてしまうと洗浄する際に液体の通りが悪くなり、洗浄の効果が低下するという問題がある。
そこで、本発明は上記問題点に鑑みてなされたもので、製造歩留まり又は洗浄効果を向上させることができる積層型半導体装置用キャリア及び積層型半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、積層される複数の半導体装置を収納する収納部と、前記半導体装置をガイドするガイド部と、前記半導体装置の側面側から前記収納部に気体又は液体を導く溝とを含む積層型半導体装置用キャリアである。本発明のように、前記半導体装置の側面側から収納部に気体又は液体を導く第１の溝を設けることにより、リフロー工程においては温風を、洗浄工程においては洗浄液を通り易くすることにより製造歩留まりと洗浄効果の向上が期待できる。
本発明は、前記収納部の角部に設けられた穴部をさらに含む積層型半導体装置用キャリアである。本発明によれば、収納部の下側から気体を導くことにより、半導体装置に熱が伝わるようになり、半導体装置の積層接続部の接合不良を低減する効果がある。本発明は、前記穴部のうち隣接する収納部に設けられている穴部間を接続する第２の溝をさらに含む積層型半導体装置用キャリアである。本発明は、前記穴部を前記積層型半導体装置用キャリアの周辺側の外部に接続する第３の溝をさらに含む積層型半導体装置用キャリアである。本発明は、前記溝に設けられ、前記溝を前記積層型半導体装置用キャリアの下面側の外部に接続する穴部をさらに含む積層型半導体装置用キャリアである。
前記溝は、前記半導体装置の各辺に対応して形成されている。本発明によれば、半導体装置の各辺に気体又は液体を導くことができる。前記第１及び第３の溝は、積層される最も下にある半導体装置の上面よりも深く形成されている。この構成により、温風リフローを通したときの半導体装置の接合部に広範囲にわたり熱が伝わるようにすることができ、洗浄工程においては洗浄液がより通り易くなる事により、歩留まりと洗浄効果の向上が期待できる。ここで、積層する最も下にある半導体装置の上面とは、その半導体装置に積層された半導体装置と接続される面のことである。
第１の溝は、前記半導体装置の端に位置する接続端子の少なくとも一部が前記積層型半導体装置用キャリアの外部に露出するように形成されている。この構成により、温風リフローを通したとき、半導体装置の接合部の広範囲に温風を伝えることができるとともに、洗浄工程においては洗浄液がより通り易くなり、歩留まりと洗浄効果の向上が期待できる。
前記第１の溝は、前記収納部から外側に向かうほど広く形成されている。これにより、リフロー工程時に温風や洗浄工程時の洗浄液の通りを良くすることができるとともに、キャリア自体の堆積を少なくすることによってリフロー工程において、キャリアの熱容量を抑え、リフロー炉内の温度を低い温度で半導体装置の接合部のはんだを溶かすことができる。
前記ガイド部は、積層される最も上にある半導体装置以上の高さに形成されている。この構成により、工程間の搬送時に積層型半導体装置の積層ズレを防ぐことができる。前記ガイド部は、前記半導体装置に複数ある角部のうちの少なくとも２つ上に対応する位置に形成されている。前記積層型半導体装置用キャリアを、前記収納部、ガイド部及び第１の溝は、単一の部材で形成することが好ましい。
本発明は、積層される複数の半導体装置を収納する収納部と該半導体装置をガイドするガイド部とを含む積層型半導体装置用キャリアの該収納部に第１の半導体装置及び第２の半導体装置をセットする工程と、前記積層型半導体装置用キャリアに設けられ、前記半導体装置の側面側から該収納部に流体を導く溝を介して、リフローすることによって前記第１の半導体装置及び前記第２の半導体装置を接合する工程とを含む積層型半導体装置の製造方法である。本発明によれば、製造歩留まりの向上が期待できる。
本発明は、前記溝を介して、前記第１の半導体装置及び前記第２の半導体装置の接合部を洗浄する工程をさらに含む積層型半導体装置の製造方法である。本発明によれば、洗浄効果の向上が期待できる。
本発明によれば、製造歩留まり又は洗浄効果を向上させることができる積層型半導体装置用キャリア及び積層型半導体装置の製造方法を提供できる。
従来の積層型半導体装置用キャリアを示す図である。 本発明の積層型半導体装置用キャリアを示す図である。 本発明の積層型半導体装置用キャリアの断面図である。 （ａ）は、本発明の積層型半導体装置用キャリアの上面図、（ｂ）は正面図、（ｃ）は要部拡大図である。 本発明の積層型半導体装置用キャリアの他の構成を示す図である。 本発明の積層型半導体装置用キャリアの他の構成を示す上面図である。 本発明の積層型半導体装置用キャリアの他の構成を示す図である。 本発明の積層型半導体装置用キャリアの他の構成を示す図である。 本発明の積層型半導体用キャリアの他の構成を示す図である。
以下、添付の図面を参照して本発明の最良の実施形態を説明する。図２は、本発明の積層型半導体装置用キャリアを示す図であり、（ａ）はキャリアの側面図、（ｂ）はキャリアの上面図を示す。図２に示すように、キャリア１０は、積層される複数の半導体装置４を収納する収納部１１と、半導体装置４の周辺をガイドするガイド部１２1〜１２4と、半導体装置４の側面側から収納部１１に流体である気体又は液体を導く溝（第１の溝）１３1〜１３4とを含む。矢印の方向からリフロー工程では温風が、洗浄工程では洗浄液が流れる。溝１３は半導体装置４の各辺に対応して形成されるのが好ましい。図２では、４つ収納部が示されているが実際のキャリアにはさらに多数の収納部が形成されている。
このように、収納部１１の側面に気体又は液体が通り易いよう溝１３1〜１３4を設けることにより、リフロー工程では温風を、洗浄工程では洗浄液を通り易くすることができ、製造歩留まりと洗浄効果の向上が期待できる。また、リフロー工程から洗浄工程まで一貫して同じキャリアを使用できるので、作業工数低減とコストを削減できる。
また、キャリア１０は、金属板からの削り出し、鋳造又は鍛造などの製法で、一体構造として形成されるのが好ましい。本出願と同一出願人による出願番号ＰＣＴ／ＪＰ２００４／０１２４７６、ＰＣＴ／ＪＰ２００４／００６２６５の国際出願では、幾つかの部品で構成されていたが、金属板の削り出し、鋳造又は鍛造などの製法で、一体構造として形成することにより、キャリアを製造する際に組み立て精度のバラツキを押さえることができる。また、分割構造と比較すると剛性が高くなり、積層半導体装置の組み立て工程でキャリアの破損の可能性を低減することができる。
図３（ａ）は図２のＡ―Ａ’断面図、（ｂ）は要部拡大図である。図３（ａ）の示すように、キャリア１０の収納部１１に、最下段の半導体装置４２を載置した後、最下段の半導体装置４２の上に最上段の半導体装置４１を積層する。半導体装置４１及び４２の下面側には接続端子（半田ボール）４３が設けられている。半導体装置４２の基板上面部には半導体装置４１の接続端子４３が接続される電極パッド（不図示）が設けられている。リフロー加熱により溝１３及び最下段の半導体装置４２の下の開口部から熱風を送り接続端子４３を溶かし、積層型半導体装置が製造される。例えば、半導体装置４１がロジックデバイスで、半導体装置４２がフラッシュメモリ等のメモリデバイスの場合、ロジックデバイスとメモリデバイスを積層した積層型半導体装置が製造される。
また、図３（ｂ）に示すように、溝１３は、積層される最も下にある半導体装置４２の上面Ｂよりも深く形成されている（参照符号Ｃ）。このため、温風リフローを通したときの半導体装置４１及び４２の接合部の広範囲に熱を伝えることができ、洗浄工程においては洗浄液がより通り易くなるので、製造歩留まりと洗浄効果の向上が期待できる。
図４（ａ）は、本発明の積層型半導体装置用キャリア１０の上面図、（ｂ）は正面図、（ｃ）は要部拡大図である。同図（ａ）に示すように、半導体装置４は、キャリア１０の収納部１１に収納されている。同図４（ｂ）及び（ｃ）に示すように、キャリア１０の側面側Ｐから見たときに、溝１３は、半導体装置４の端の接続端子（半田ボール）４３の少なくとも一部が露出するよう形成されている。このように、溝１３を半導体装置４の角部の接続端子４３の一部が見えるように形成することによって、リフロー工程では温風を、洗浄工程では洗浄液を半導体装置４１及び４２の接合部の端部にまで伝えることができるため、製造歩留まりと洗浄効果の向上が期待できる。
図５は、本発明の積層型半導体装置用キャリアの他の構成の一部を示す図である。同図（ａ）は、図２のＢ−Ｂ’断面図に対応する図、（ｂ）は要部拡大図である。同図（ａ）に示すように、半導体装置４１及び４２から構成される積層型半導体装置は、キャリア２０の収納部１１に収納されている。積層型半導体装置用キャリアを用いた積層型半導体装置の製造工程では、キャリアの中で半導体装置の組み立てを行う必要がある。リフロー工程を行う前の積層型半導体装置は、半導体装置４１及び４２が積層されているだけで接合されていない。したがって、積層工程後からリフロー工程終了までの間に、半導体装置４１及び４２がズレたり外れたりしてしまう。このため、図５に示すように、ガイド部１２を、積層される最も上にある半導体装置４１以上の高さに形成することによって（参照符号Ｄ、Ｅ）、工程間の搬送時における積層型半導体装置の積層ズレを防ぐことができる。
図６は、本発明の積層型半導体装置用キャリアの他の構成を示す上面図である。図６に示すように、キャリア３０は、積層される複数の半導体装置４を収納する収納部１１と、半導体装置の周辺をガイドするガイド部１２1〜１２4と、半導体装置４の側面から収納部１１に気体又は液体を導く溝１３1〜１３4と、収納部１１の角部に設けられた穴部１４1〜１４4と、穴部１４のうち隣接する収納部に設けられている穴部間を接続する溝１５1〜１５4、とを含む。穴部１４はキャリア２０の裏側まで貫通している。穴部１４は、円形に形成されているが、四角形などのように他の形状であってもよい。
溝（第２の溝）１５3によって、穴部のうち隣接する収納部間に形成されている穴部１４3、１４5、１４6、１４7間に気体を導き、溝（第３の溝）１５1、１５2、１５4によって、穴部を積層型半導体装置用キャリア３０の周辺側の外部に接続することで、半導体装置の角部に温度が伝わるため、半導体装置を温風リフローに通した場合に生じていた、半導体装置の角部の接続不良を低減することができる。
図７は、本発明の積層型半導体装置用キャリアの他の構成を示す図である。図７に示すように、キャリア４０は、積層される複数の半導体装置４を収納する収納部１１と、半導体装置４の４つの角部のうちの２つをガイドするガイド部３２1〜３２4と、半導体装置４の側面側から収納部１１に気体又は液体を導く溝３３1、３３２と、収納部１１の角部に設けられた穴部３４1、３４2と、穴部３４を外部に接続する溝３５1、３５2とを含む。なお、ガイド部が半導体装置４の角部に対して、少なくとも２角以上に対応する位置に形成されている必要がある。
図８は本発明の積層型半導体装置用キャリアの他の構成を示す図である。同図（ａ）は溝１３が半導体装置の側面に対して９０°の角度で形成されている例を示す図である。同図（ｂ）は、溝が半導体装置の側面に対して、４５°の角度で形成されている例である。参照符号５０はキャリア、５０２はガイド部、５０３は溝をそれぞれ示す。同図（ｂ）に示すように、溝５０３を、収納部１１から見て外側に向かうほど広く形成することで、リフロー工程時に温風や洗浄工程時の洗浄液の通りを良くすることができるとともに、キャリア自体の堆積を少なくすることによってリフロー工程において、キャリアの熱容量を抑え、リフロー炉内の温度を低い温度で半導体装置の接合部のはんだを溶かすことができる。
図９は、本発明の積層型半導体用キャリアの他の構成を示す図である。図９に示すように、キャリア６０は、積層される複数の半導体装置４を収納する収納部１１と、半導体装置４の周辺をガイドするガイド部１２1〜１２4と、収納部１１の側面に設けられた溝１３1〜１３4と、溝１３1〜１３4に設けられ溝１３1〜１３4をキャリア６０の下面側の外部に接続する穴部６１1〜６１4とを含む。穴部６１1〜６１4は溝１３1〜１３4からキャリア６０の下面まで貫通している。キャリア６０は実際には、図２で説明したのと同様に、複数の収納部が形成されている。収納部１１の側面の溝１３1〜１３4に、気体又は液体が通り易いよう穴部６１1〜６１4を設けることにより、リフロー工程においては温風を、洗浄工程においては洗浄液をさらに通り易くすることができ、製造歩留まりと洗浄効果の向上が期待できる。
最後に、図２及び図３を参照しながら、本発明の積層型半導体装置の製造方法について説明する。積層される複数の半導体装置を収納する収納部１１と半導体装置をガイドするガイド部１２とを含む積層型半導体装置用キャリア１０の収納部１１に第１の半導体装置４１及び第２の半導体装置４２をセットする工程と、収納部１１の側面側から気体を導く溝１３を介して、リフローすることによって第１の半導体装置４１及び前記第２の半導体装置４２を接合する工程と、溝１３を介して、第１の半導体装置４１及び第２の半導体装置４２の接合部を洗浄する工程とを含む。これにより、製造歩留まりと洗浄効果の向上が期待できる。
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。

Claims (14)

  1. 積層される複数の半導体装置を積層して収納する収納部と、
    前記半導体装置をガイドするガイド部と、
    前記半導体装置の側面側から前記収納部に流体を導く第１の溝とを含み、前記第１の溝は積層される最も下にある半導体装置の上面よりも深く形成されている、積層型半導体装置用キャリア。
  2. 前記収納部の角部に設けられ、前記第１の溝を流れる流体の方向に対して垂直かつ半導体装置の積層方向に対して平行に設けられた穴部をさらに含む請求項１に記載の積層型半導体装置用キャリア。
  3. 前記穴部のうち隣接する収納部に設けられている穴部間を接続する第２の溝をさらに含む請求項２に記載の積層型半導体装置用キャリア。
  4. 前記穴部を前記積層型半導体装置用キャリアの周辺側の外部に接続する第３の溝をさらに含む請求項２に記載の積層型半導体装置用キャリア。
  5. 前記第１の溝に設けられ、前記第１の溝を前記積層型半導体装置用キャリアの下面側の外部に接続する穴部をさらに含む請求項１に記載の積層型半導体装置用キャリア。
  6. 前記第１の溝は、前記半導体装置の各辺に対応して形成されている請求項１に記載の積層型半導体装置用キャリア。
  7. 前記第３の溝は、積層される最も下にある半導体装置の上面よりも深く形成されている請求項４に記載の積層型半導体装置用キャリア。
  8. 前記第１の溝は、前記半導体装置の端に位置する接続端子の少なくとも一部が前記積層型半導体装置用キャリアの外部に露出するように形成されている請求項１に記載の積層型半導体装置用キャリア。
  9. 前記第１の溝は、前記収納部から外側に向かうほど広く形成されている請求項１に記載の積層型半導体装置用キャリア。
  10. 前記ガイド部は、積層される最も上にある半導体装置以上の高さに形成されている請求項１に記載の積層型半導体装置用キャリア。
  11. 前記ガイド部は、前記半導体装置の複数の角部のうちの少なくとも２つ以上に対応する位置に形成されている請求項１に記載の積層型半導体装置用キャリア。
  12. 前記収納部、ガイド部及び第１の溝は、単一の部材で形成されている請求項１乃至請求項１１のいずれか一項に記載の積層型半導体装置用キャリア。
  13. 積層される複数の半導体装置を積層して収納する収納部と該半導体装置をガイドするガイド部とを含む積層型半導体装置用キャリアの該収納部に第１の半導体装置及び第２の半導体装置をセットする工程と、
    前記積層型半導体装置用キャリアに設けられ、前記半導体装置の側面側から該収納部に流体を導く、最も下にある半導体装置の上面よりも深く形成されている溝を介して、リフローすることによって前記第１の半導体装置及び前記第２の半導体装置を接合する工程とを含む積層型半導体装置の製造方法。
  14. 前記溝を介して、前記第１の半導体装置及び前記第２の半導体装置の接合部を洗浄する工程をさらに含む請求項１３に記載の積層型半導体装置の製造方法。
JP2007500394A 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法 Expired - Fee Related JP4675955B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/001247 WO2006080082A1 (ja) 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006080082A1 JPWO2006080082A1 (ja) 2008-06-19
JP4675955B2 true JP4675955B2 (ja) 2011-04-27

Family

ID=36740117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500394A Expired - Fee Related JP4675955B2 (ja) 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7414305B2 (ja)
JP (1) JP4675955B2 (ja)
TW (1) TWI392079B (ja)
WO (1) WO2006080082A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093563B2 (en) * 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09159369A (ja) * 1995-12-05 1997-06-20 Kokusai Denki Erutetsuku:Kk 熱処理炉
JP2000216333A (ja) * 1999-01-20 2000-08-04 Hyundai Electronics Ind Co Ltd 積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2001274319A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
WO2006025084A1 (ja) * 2004-08-30 2006-03-09 Spansion Llc 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
WO2006080351A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2987101B2 (ja) * 1996-04-15 1999-12-06 株式会社ニッシン 半導体装置の接続方法並びに半導体装置の接続器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09159369A (ja) * 1995-12-05 1997-06-20 Kokusai Denki Erutetsuku:Kk 熱処理炉
JP2000216333A (ja) * 1999-01-20 2000-08-04 Hyundai Electronics Ind Co Ltd 積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2001274319A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
WO2006025084A1 (ja) * 2004-08-30 2006-03-09 Spansion Llc 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
WO2006080351A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2006080082A1 (ja) 2008-06-19
US20060245908A1 (en) 2006-11-02
US7846771B2 (en) 2010-12-07
TW200644215A (en) 2006-12-16
WO2006080082A1 (ja) 2006-08-03
US20080274591A1 (en) 2008-11-06
US7414305B2 (en) 2008-08-19
TWI392079B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
US8975120B2 (en) Method of manufacturing semiconductor device
JP5205867B2 (ja) 半導体装置及びその製造方法
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP4498403B2 (ja) 半導体装置と半導体記憶装置
JP6728363B2 (ja) 改良された補剛材を有する積層シリコンパッケージアセンブリ
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
TWI419240B (zh) Semiconductor device
US8637984B2 (en) Multi-chip package with pillar connection
US8729688B2 (en) Stacked seminconductor package
US8729689B2 (en) Stacked semiconductor package
JP2010278334A (ja) 半導体装置
TW201248808A (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
JP2007305848A (ja) 半導体装置
JP2012230981A (ja) 半導体装置及びその製造方法
JP4675955B2 (ja) 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US20160141272A1 (en) Semiconductor device and method of manufacturing same
JP2013201218A (ja) 半導体装置とそれを用いた半導体モジュール
JP2013069988A (ja) 半導体装置とその製造方法
WO2014103855A1 (ja) 半導体装置およびその製造方法
KR101236483B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP5096730B2 (ja) 半導体装置
JP2012151361A (ja) 電子部品及びその製造方法、電子装置及びその製造方法
TW202339159A (zh) 半導體裝置及半導體裝置之製造方法
KR20100076810A (ko) 이중 연결구조를 갖는 솔더볼을 포함하는 반도체 패키지
JP2007165758A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4675955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees