JP2978511B2 - 集積回路素子実装構造体 - Google Patents

集積回路素子実装構造体

Info

Publication number
JP2978511B2
JP2978511B2 JP1242036A JP24203689A JP2978511B2 JP 2978511 B2 JP2978511 B2 JP 2978511B2 JP 1242036 A JP1242036 A JP 1242036A JP 24203689 A JP24203689 A JP 24203689A JP 2978511 B2 JP2978511 B2 JP 2978511B2
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
small
circuit element
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1242036A
Other languages
English (en)
Other versions
JPH03105953A (ja
Inventor
弘則 児玉
覚 荻原
英夫 荒川
広一 井上
義幸 安富
忠彦 三吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1242036A priority Critical patent/JP2978511B2/ja
Priority to US07/583,144 priority patent/US5045922A/en
Publication of JPH03105953A publication Critical patent/JPH03105953A/ja
Application granted granted Critical
Publication of JP2978511B2 publication Critical patent/JP2978511B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路素子の実装構造に係り、特に素材の
異なる２種類以上の集積回路素子を同一基板上に搭載
し、且つ各素子の高信頼性と安価な冷却方式を実現でき
る実装構造に関する。
〔従来の技術〕
大型計算機の計算速度を向上させるには、集積回路素
子の大規模集積化，高速化だけでなく、高信頼性高密度
実装による配線長の短縮など、あらゆる方向からの総合
的なアプローチが重要となつてきている。これらを実現
してゆくためには、集積回路素子の大型化，接続点数の
増大，発熱量の増大等に伴う様々な問題を解決すること
が必要で、各種の集積回路素子接続方式，パツケージ／
モジユール構造，冷却方式等が検討されている。一方、
集積回路素子の高速化の要求に対しては、従来のSi半導
体素子の改良に加えてGaAs素子，超伝導素子などの研
究，開発も活発であり、動作速度，消費電力の面でSi半
導体素子より優れた特性を持つことが知られている。然
し乍ら、現時点ではこれらの素子は生産技術，コスト等
の面で未だSi素子に及ばないため、広く実用化されるに
は至つておらず、現在のところSi半導体素子を用いた機
器がほとんどである。
特開昭62−93961号公報にはムライト基板にSi素子とG
aAs素子とを搭載すること、特開昭61−292383号公報に
はSi素子上にGaAs素子を搭載することにより実装密度の
向上を図ることが記載されている。
〔発明が解決しようとする課題〕
今後益々高速化が要求される大型コンピユータ，電子
機器等の性能を更に向上させて行くためには、Si半導体
素子の改良だけでなく、上記のような各種の高速動作可
能な集積回路素子を積極的に導入し、各種素子の長所を
組み合わせて、最大限に活用してゆくことが重要な技術
となる。然し乍ら、素子材料が異なると素材の熱伝導
率，熱容量等が大きく異なるために、現在一般的な、LS
Iチツプの素子形成部で発生した熱をチツプを通して同
一の冷却方式で冷却しようとする場合には、熱伝導率の
小さい素材から成るLSIチツプの方が、熱伝導率の大き
い素材から成るLSIチツプより冷却効率が悪くなつてし
まう。また一般に集積回路素子内では常に全部の回路が
作動している訳ではないので、動作している部分として
いない部分で発熱量が異なる。従つて、素子の熱伝導度
が悪い場合には素子内での温度バラツキが大きくなり、
チツプに大きな熱歪がかかることになる。この様に単に
従来のSi素子の一部をそのまま他の素子に置き換えると
いうだけでは、動作時に各素子の温度が大きく異なつて
しまつたり、各素子内での温度バラツキが大きくなつて
しまい、素子の信頼性の点で問題となる。一方、高密度
実装による配線長の短縮を実現するためには、これら各
種の集積回路素子を同一基板上に近接して搭載すること
が必須技術となるが、この場合には実装基板全体から見
た熱バランスが悪くなるため、実装構造体全体としての
信頼性にも問題が生じる。これらに対処する方法とし
て、簡単には各素子の種類ごとに最適に冷却方式を選ん
だり、温度上昇の最も大きな素子に対応できる高性能の
冷却構造を用いることなどが考えられるが、これでは冷
却構造が複雑かつ高価な物となつてしまう。
前述のムライト基板へのSi素子及びGaAs素子の搭載に
は単に搭載する基板の熱膨脹係数をこれら素子の熱膨張
係数の中間にするだけであり、これだけでは熱応力は解
決できない。またSi素子へGaAs素子を搭載する例でも両
者の熱膨脹及び発熱量の違いによる応力の問題が生じ
る。
本発明の目的は、素材の異なる複数の半導体素子を同
一基板上に搭載する際に、各素子に対して最も熱応力が
小さくできる集積回路素子実装構造体を提供することに
ある。
本発明の他の目的は、素材の異なる複数の半導体素子
における各素子間での温度のバラツキを少なくできる集
積回路素子実装構造を提供するにある。
〔課題を解決するための手段〕
本発明は、配線が形成された基板上に、素材の異なる
複数の集積回路素子を並列に搭載してなる集積回路素子
実装構造体において、前記集積回路素子の異なる素材は
互いに異なった熱伝導率と異なった熱膨張係数を有し、
以下の（ａ）〜（ｄ）の少なくとも２つの要件を備えた
ことを特徴とする集積回路素子実装構造体。
（ａ） 該熱伝導率の大きい前記素材からなる集積回路
素子の配線密度が小さい熱伝導率を有する前記素材から
なる集積回路素子の配線密度より高いこと； （ｂ） 熱伝導率の大きい素材からなる集積回路素子の
単位面積当りの発熱量が小さい熱伝導率を有する素材か
らなる集積回路素子の単位面積当りの発熱量より大きく
したこと； （ｃ） 前記集積回路素子は異なったサイズを有し、前
記基板の熱膨張係数は互いに異なる素材からなる前記集
積回路素子のうち、サイズの最も小さい集積回路素子の
熱膨張係数にくらべサイズの最も大きい集積回路素子の
熱膨張係数に近似していること；及び （ｄ） 前記集積回路素子は異なったサイズを有し、前
記基板と集積回路素子との接合は前記サイズの最も大き
い集積回路素子が前記サイズの最も小さい集積回路素子
にくらべ接合部の応力を緩和する能力の大きい手段によ
り行われていること。
また、本発明は、素材の異なる複数の集積回路素子を
小型基板に搭載し、該小型基板をより大型の多層回路基
板上に複数個並列に搭載してなる集積回路素子実装構造
体において、前記集積回路素子の異なる素材は互いに異
なった熱伝導率と異なった熱膨張係数を有し、以下の
（ａ）〜（ｈ）の少なくとも１つの要件を備えたことを
特徴とする集積回路素子実装構造体。
（ａ） 該熱伝導率の大きい前記素材からなる集積回路
素子の配線密度が小さい熱伝導率を有する前記素材から
なる集積回路素子の配線密度より高いこと； （ｂ） 熱伝導率の大きい素材からなる集積回路素子の
単位面積当りの発熱量が小さい熱伝導率を有する素材か
らなる集積回路素子の単位面積当りの発熱量より大きく
したこと； （ｃ） 前記集積回路素子は異なったサイズを有し、前
記大型多層回路基板の熱膨張係数は互いに異なる素材か
らなる前記集積回路素子のうち、サイズの最も小さい集
積回路素子の熱膨張係数にくらべサイズの最も大きい集
積回路素子の熱膨張係数に近似していること； （ｄ） 前記集積回路素子は異なったサイズを有し、前
記小型基板と、互いに異なる素材からなる前記集積回路
素子のうちサイズの最も大きい集積回路素子との熱膨張
係数差が、前記小型基板とサイズの最も小さい集積回路
素子の熱膨張係数差より小さいこと； （ｅ） 前記小型基板は異なったサイズを有し、前記大
型多層回路基板の熱膨張係数は、前記サイズの最も小さ
い小型基板の熱膨張係数にくらべ、前記サイズの最も大
きい小型基板の熱膨張係数に近似していること； （ｆ） 前記集積回路素子は異なったサイズを有し、前
記大型多層回路基板と小型基板との接合は前記サイズの
最も大きい半導体素子が搭載されている小型基板では前
記サイズの最も小さい集積回路素子が搭載されている小
型基板にくらべ接合部の応力を緩和する能力の大きい手
段により行われていること； （ｇ） 前記集積回路素子は異なったサイズを有し、前
記小型基板と集積回路素子との接合は前記サイズの最も
大きい素子の接合が、前記サイズの小さい素子の接合に
くらべて、接合部の応力を緩和する能力の大きい手段に
より行われていること；及び （ｈ） 前記小型基板は異なったサイズを有し、前記大
型多層回路基板と小型基板との接合は前記サイズの最も
大きい小型基板では前記サイズの最も小さい小型基板に
くらべ接合部の応力を緩和する能力の大きい手段により
行われていること。である。
本発明によれば、より高集積度で高速演算処理が可能
になる。
〔作用〕
LSIチツプの単位面積当りの発熱量は、単位面積当り
に形成されている回路数又は配線密度に比例する。逆に
言えば、LSIチツプの単位面積当りに形成されている回
路数をコントロールすることによつて、簡単にLSIチツ
プの単位面積当りの発熱量をコントロールすることがで
きる。従つて、熱伝導率の大きい素材から成るLSIチツ
プの単位面積当りに形成されている回路数を、熱伝導率
の小さい素材から成るLSIチツプのそれより多くすれ
ば、素材が異なる各素子間の温度バラツキを簡単に低減
できる。また熱伝導率の小さい素材から成るLSIチツプ
で特に問題となる素子内での温度バラツキも、単位面積
当りに形成されている回路数を少なくすれば、各部分で
の発熱量自体が少なくなるので低減できる。この方法
で、さらに組み合わせて使用する素子の種類，各素子の
動作頻度，配置，冷却構造等に対応した、各素子の最適
の単位面積当りの回路数を選べば、前述のような複雑、
高価な冷却構造を用いること無く、従来の冷却構造をそ
のまま用いても、比較的簡単に各集積回路素子の動作の
高信頼性を確保できる。
本発明の集積回路素子実装構造体は、集積回路素子と
して5mm角以上の大きさを有し、熱伝導率の高い素子の
配線密度を、該素子と該素子より熱伝導率の小さい素子
との熱伝導率差が1W/m・゜K当り0.5〜2.0回路/mm2前記
熱伝導率の低い素子の配線密度より高くすることが好ま
しい。特に0.7〜1.5回路/mm2高くするのがよい。
更に、本発明の実装構造体は、集積回路素子として、
5mm角以上の大きさを有し、熱伝導率の大きい素子の発
熱量を、該素子と該素子の熱伝導率より小さい熱伝導率
を有する素子との熱伝導率差1W/m・゜K当り0.001〜0.02
W/mm2前記熱伝導率の小さい素子の発熱量より高くする
ことが好ましい。特に0.002〜0.01W/mm2とすることが好
ましい。
さらに素材の異なるLSIチツプの寸法を素材ごとに変
えることによつて、本発明の実装構造を用いた各種シス
テムの他の異なる性能要求にも簡単に対応することがで
きる。例えば、チツプ当たりの集積度、つまり１チツプ
に形成される総回路数を素材の異なる各素子間で同じに
したい場合には、熱伝導率の小さい素材から成るLSIチ
ツプ、すなわち単位面積当りに形成されている回路数の
少ない方のLSIチツプの大きさを大きくすればよい。ま
た形成するLSI回路の特性やLSIチツプを構成する素材の
強度上の問題などで、LSIチツプ内の温度分布を小さく
し、チツプ内に発生する熱歪を小さくすることが特に重
要となる場合には、熱伝導率の小さい素材から成るLSI
チツプの単位面積当りに形成されている回路数を小さく
することに加えて、さらにそのチツプの大きさを小さく
すれば良い。
更に素材の異なる２種類以上のLSIチツプを同一の基
板上に搭載する場合には、各種のLSIチツプが各々異な
る熱膨脹係数を持つため、各素子と基板との熱膨脹係数
差により発生する応力をバランス良く制御して素子と基
板間の接続の信頼性を確保することも重要な課題とな
る。この接続信頼性を確保するためにも、素材ごとに素
子の寸法（最大長さ）を変える方法は最も簡単で、しか
も前述の問題の解決と両立できる非常に有効な方法であ
る。即ち素材の異なる複数のLSIチツプを搭載する基板
の熱膨脹係数を、サイズの大きい方のチツプにより近く
選ぶことにより、素子内部及び／又は素子と基板との接
合部に発生する応力を各種素子について小さく抑えるこ
とができる。また素材の異なる２種類以上のLSIチツプ
を、これを搭載する小型基板若しくはパツケージ構造体
を介して、大型の同一基板上に搭載して成る集積回路素
子実装構造体においては、大型基板を最大寸法（長さ）
の大きい方のLSIチツプの熱膨脹係数により近い熱膨脹
係数を持つものに選ぶ、小型基板若しくはパツケージ構
造体を最大寸法（長さ）の大きい方のLSIチツプの熱膨
脹係数により近い熱膨脹係数を持つものに選ぶ、又は大
型基板を最大寸法（長さ）の大きい方の小型基板若しく
はパツケージ構造体の熱膨脹係数により近い熱膨脹係数
を持つものに選ぶことにより素子内部、素子と基板及び
／又は大型基板と小型基板若しくはパツケージ構造体と
の接合部に発生する応力を小さく抑えることができる。
本発明の実装構造体は、集積回路素子として5mm角以
上の大きさを有し、そのサイズが最も大きいものと最も
小さいものとの大きさの差が1mm角のとき、搭載される
基板の熱膨脹係数を前述のサイズの最も大きい素子の熱
膨脹係数との差が10×10-7/゜K以下となるようにし、前
述のサイズの差が1mm角増す毎に前述の熱膨脹係数の差
を1/2以下ずつ小さくすることが好ましい。例えば、サ
イズの差が2mm角に対しては５×10-7/゜K以下、3mm角に
対しては2.5×10-7/゜K以下、4mm角に対しては1.25×10
-7/゜K以下の熱膨脹係数を有する基板を用いることが好
ましい。より好ましくは1mm角の差に対し８×10-7/゜K
以下となるようにする。
上記の方法は、素子とこれらを搭載する基板、又は該
素子とこれを搭載する小型基板若しくはパツケージ構造
体の間、及び小型基板若しくはパツケージ構造体とこれ
らを搭載する大型基板の間の接続方式として、C4（Cont
rolled Collapse Chip Connection）、TAB（Tape Autom
ated Bonding）、ワイヤボンド，はんだボール，微小リ
ード及び／又はピン方式等のいずれを用いた場合にも有
効である。さらに素材の異なる２種類以上のLSIチツプ
をC4方式により同一の基板上に接続、又は素材の異なる
LSIチツプをC4方式によりこれを搭載する小型基板若し
くはパツケージ構造体に接続し、これらを大型の同一基
板上に接続した集積回路素子実装構造体においては、LS
Iチツプの大きさの変わりに各素子上の接続部に形成さ
れる半田バンプ間の最大（最長）距離を用いて前記と同
様の寸法効果を考慮することにより各LSIチツプ自身及
び／又はLSIチツプと基板とのはんだバンプ接合部に生
じる応力を接続信頼性を確保できるある一定範囲内に収
めることが比較的容易に可能となる。同様に、LSIチツ
プを搭載する小型基板若しくはパツケージ構造体とこれ
らを搭載する大型基板の間及び／又はLSIチツプとこれ
を直接搭載する基板間が、はんだボール，微小リード及
び／又はピン方式により接続した集積回路素子実装構造
体においても、各小型基板，パツケージ構造体もしくは
LSIチツプ上に形成される半田ボール間、微小リード間
及び／又は接続ピン間の最大（最長）距離を用いて同様
の考え方が適用でき、各接合部に生じる応力をコントロ
ールでき、高い接続信頼性が比較的容易に確保できる。
さらに非常に過酷な使用条件，実装上の制約等によ
り、一層高い動作及び接続の信頼性を確保することが必
要な場合には、異なる素材からなるLSIチツプごとにこ
れらを直接搭載する基板への搭載法（接続法）を変更し
たり、異なる素材からなるLSIチツプを搭載する小型基
板若しくはパツケージ構造体ごとに、これら小型基板若
しくはパツケージ構造体の大型基板への搭載法（接続
法）を変更することも非常に有効な手段となる。一般に
LSIチツプの冷却は素子を形成した面とは反対側から主
として行なわれるが、ワイヤボンデイング方式における
ワイヤ,TAB方式での配線が形成されたテープやC4方式に
おけるはんだバンプ等の電気的な接続を形成した部分か
らも当然ながら熱が除去できる。従つてLSIチツプの搭
載方法として、C4,TAB,ワイヤボンド，はんだボール，
微小リード，ピン方式等各種の異なる方法を選ぶことに
よつて、LSIチツプの素子形成面から直接除去する熱を
コントロールすることができる。すなわち、本発明の実
装構造体を用いて非常に高性能の機器を実現しようとす
る場合、より安定なLSI温度のコントロールを要求され
たり、LSIの実装設定上の要求を満たしながら、前述のL
SIチツプの単位面積当りに形成されている回路数をコン
トロールして、単位面積当りの発熱量自体をコントロー
ルすることには限界がでてくることが考えられるが、こ
の様な場合に熱伝導率が小さい素材から成るLSIチツプ
の接続を、他の熱伝導率の大きな素材から成るLSIチツ
プの接続より伝導能力の大きな方法で行えば、素子形成
面からも直接より多くの熱を除去でき、よつて素子間の
熱バランスを良好に保つことが出来る。更にこの方法
は、素材の異なる２種類以上のLSIチツプを同一の基板
上に搭載しようとする場合の、LSIチツプと基板との熱
膨脹係数差により発生する応力を緩和するという目的に
も有効で、しかも前述の問題の解と両立できる方法であ
る。上記の搭載法（接続法）を変更する方法には、C4,
はんだボール等のはんだで主として接続する方式の場合
にはんだの種類を変更したり、TAB,ワイヤボンド，微小
リード，ピン方式等で接続する場合に金属の種類を変更
するという方法なども含まれる。具体的には、LSIチツ
プとこれを直接搭載する基板の間やLSIチツプを搭載し
た小型基板若しくはパツケージ構造体とこれらを搭載す
る大型の基板の間の接続に用いる材料を、集積回路素子
実装構造体の用途に応じて応力緩和の大きい接続が望ま
れる場合は、剛性の小さい材料で接続するのがよい。
本発明の集積回路実装構造体は、集積回路素子として
5mm角以上のサイズを有し、そのサイズが5mm角のとき、
素子が搭載される基板の熱膨脹係数と前述の集積回路素
子の熱膨脹係数との差が20×10-7/゜K以上のとき可撓性
部材によつて前記素子を基板に搭載する構造とし、かつ
素子サイズが5mm角に対し、これにそのサイズが1mm角増
す毎に前述の熱膨脹差より2.5×10-7/゜K減算した値以
上で可撓性部材によつて前記素子を基板に搭載接合する
構造とし、これらより低い熱膨脹差を有するものの接合
を直接はんだによつて行うことが好ましい。例えば、10
mm角のチツプサイズに対し、熱膨脹差が10×10-7/゜K以
上の場合にはピン等の可撓性部材によつて接合し、９×
10-7/゜K以下の場合にはC4によつて接合するのが好まし
い。可撓性部材として金属製ピン，金属製コイルばね等
が好ましい。
本発明において、集積回路素子としてSi,GaAs,InP,HE
MT等の化合物半導体，ジヨセフソン，光素子など、各種
の素子を用いることができる。又これら集積回路素子
は、集積回路素子を構成する基本素材と同じ素材の基板
上に形成されたものでも、異なつた素材の基板上に形成
されたものでも良い。すなわち、本発明におけるLSIチ
ツプの構成としてはSi基板上に形成されたSi半導体素
子,GaAs基板上に形成されたGaAs半導体素子,HEMT素子,I
nP基板上に形成されたInP半導体素子などのほか、Si基
板上に形成されたGaAs半導体素子,HEMT素子，ジヨセフ
ソン接合素子，光素子,GaAs基板上に形成されたInP半導
体素子，ジヨセフソン素子，光素子，サフアイア基板上
に形成されたGaAs半導体素子,HEMT素子，ジヨセフソン
接合素子，光素子などいずれでも良い。本発明における
集積回路素子とは、論理LSI,メモリLSIのいずれでも良
く、素材の異なるLSIチツプごとに論理用とメモリ用に
分けても、又これらの区別無く用いても良い。さらに一
つのLSIチツプ内に論理部とメモリ部を備えたものでも
良い。例えば、SiとGaAsを複数個同一基板上に搭載して
使用する場合には、各々Siが論理又はメモリLSIで、GaA
sがメモリ又は論理LSIとしても良いし、またSi,GaAsと
もそれぞれ論理LSI,メモリLSIを構成しても良い。
LSIチツプを直接搭載する基板及び／又はLSIチツプを
搭載した小型基板若しくはパツケージ構造体を搭載する
大型の基板としては、Si,アルミナ，サフアイア，ムラ
イト，ガラス，結晶化ガラス，セラミツクス−ガラス複
合材，シリカ,SiC,AlN,BN,BeO,ZrO2,MgO等の無機材料基
板、エポキシ／ケブラー複合材，エポキシ／ガラス複合
材などの樹脂基板，ほうろう製基板など種々の基板又は
多層回路基板を用いることができる。更に、各種ノイズ
の低減等の必要に応じて前記基板にコンデンサを内蔵さ
せたもの、若しくはコンデンサを表面に形成した基板を
用いることも有効である。さらに本発明の素子実装構造
体を使用する場合には、素材の異なる各集積回路素子ご
とに特有の駆動電源電圧を、これらLSIチツプを直接搭
載する基板及び／又はLSIチツプを搭載した小型基板若
しくはパツケージ構造体を搭載する大型の基板の内部及
び／又は表面に形成した配線を通して供給することが有
効である。
本発明の素子実装構造体は、自然空冷，強制空冷，間
接液冷，直性液冷等の各種の冷却法を用いて使用するこ
とができる。特に高速処理能力を要求され、為に発熱量
が非常に大きい場合には、フロン，液体窒素等の液体冷
媒中に本発明の素子実装構造体を浸漬して使用する方法
が有効である。また本発明の素子実装構造体を液体窒素
等の非常に低温の液体冷媒中に浸漬して使用する場合に
は、特に集積回路素子として、室温に較べて低温で動作
速度が高速化する素子、例えば、SiのCMOS,Bi−CMOS,Ga
As,HEMT等の素子を用いることが本発明の素子実装構造
体を用いた大型計算機や各種電子制御装置性能を向上さ
せる上で好ましい。さらに接合に用いる材料も、低温で
も材料特性の優れたもの、例えばはんだ材としては、低
温でも軟らかく、脆化しにくいインジウム系のはんだ等
を選ぶことが好ましい。
〔実施例〕
（実施例１） 表面及び内部にCuの導体配線を形成したガラスセラミ
ツク多層配線基板（熱膨脹係数:40×10-7/K）の上に、
単位面積当りに形成された回路数が約200回路/mm2、5mm
□（チツプ当たりの集積度:5000ゲート）のSi半導体集
積回路素子を形成したSiからなるLSIチツプ（熱伝導率:
150W/m・Ｋ、熱膨張係数:26×10-7/K）および単位面積
当りに形成された回路数が約100回路/mm2、5mm□（集積
度:2500ゲート）のGaAs半導体集積回路素子を形成したG
aAsからなるLSIチツプ（熱伝導率:58W/m・Ｋ、熱膨脹係
数:57×10-7/K）を高さ約150μｍのPb−５％Sn製のはん
だバンプを用いてC4方式により接続した。一方比較例と
して、ともに集積度5000ゲート、5mm□のSi−LSIチツプ
およびGaAs−LSIチツプを同様の方法によりガラスセラ
ミツク多層配線基板上に接続した。なお、最大バンプ間
距離は、Si−LSIチツプ,GaAs−LSIチツプとも6.3mmであ
つた。
本実施例におけるSiとGaAs素子の熱伝導率の差は92W/
m・゜Kであり、回路数の差は100回路数/mm2であり、熱
伝導率の差1W/mK当り約1.1回路数/m2高い回路がSi素子
に形成されている。
これらの実装構造体を用いて、各LSIを同一の間接液
冷条件下で実使用条件を模擬したLSIの動作試験を行な
い、チツプ内のジヤンクシヨン温度分布（温度バラツ
キ）及び定常状態での各素子の平均温度を測定した。比
較例の単位面積当りに形成された回路数が共に同じ場合
には、熱伝導率が小さいGaAs素子の方が素子内に、より
大きな温度分布（温度バラツキ）を生じていることが明
らかとなつた。これに対して本実施例の、Si素子に較べ
てGaAs素子の集積度を小さくした実装構造体では、GaAs
素子内の温度分布がかなり低減されていることが確認で
きた。さらに定常状態での両素子の平均温度も、比較例
ではSi素子に較べてGaAs素子の方が高かつたのに対し
て、本実施例ではほぼ同じ温度となつていた。
本実施例ではセラミツクス多層板は更に有機多層回路
板に搭載され、コネクタを介してプラツタに接続され、
三次元的に配置され、大型計算機等に用いられる。
冷却としては強制的に衝風冷却又は直接液体冷却にす
ることができる。本実施例において、論理素子をSi,メ
モリをGaAsとし、前者の集積度が後者より大きくなつて
いる。
（実施例２） 表面及び内部に導体配線を形成したアルミナ多層配線
基板１（熱膨脹係数:55×10-7/K）の上に、単位面積当
りに形成された回路数が約200回路/mm2、7mm□（集積
度:10000ゲート）のSi−LSIチツプ２および単位面積当
りに形成された回路数が約100回路/mm2、10mm□（集積
度:10000ゲート）のGaAs−LSIチツプ３を高さ約150μｍ
のPb−５％Sn製のはんだバンプ４を用いてC4方式により
接続した。このアルミナ多層配線基板１のLSIチツプを
接続していない面には、I/Oピン５が接続されている。
基板に垂直な断面の一部を第１図に示す。一方比較例と
して、チツプサイズおよび単位面積当りに形成されてい
る回路数がそれぞれ7mm□、200回路/mm2のSi−LSIチツ
プおよびGaAs−LSIチツプを同様の方法によりアルミナ
多層配線基板上に接続した。なお、最大バンプ間距離
は、7mm□のLSIチツプで9mm、10mm□のLSIチツプで13.5
mmであつた。
本実施例においては、SiとGaAs素子とのチツプサイズ
の差は3mm角でありサイズの大きい、GaAs素子とアルミ
ナ基板との熱膨脹差は２×10-7/゜Kであり、Si及びGaAs
両者の熱応力を顕著に緩和できる。
上記実装構造体の各LSIの裏面を、同一の間接液冷ヒ
ートシンクに接触させて冷却しながらLSIの動作試験を
行なつた。チツプ当たりの総回路数を同じとするため
に、熱伝導率が小さいGaAs素子の単位面積当りの回路数
をSiに比べて小さくし、且つチツプサイズをSiに比べて
大きくした本実施例では、比較例の単位面積当りの回路
数とチツプサイズを共に等しくした場合に比べて、GaAs
素子内の温度分布（温度バラツキ）及び定常状態での両
素子の平均温度差を共に低減できた。一方実施例１と較
べて、単位面積当りの回路数を同じとした場合には、Ga
As素子内での温度バラツキは素子サイズが大きい方が大
きくなることも確認できた。
本実施例でも実施例１と同様に三次元実装を行うこと
ができる。
また、本実施例ではSiを論理とし、GaAsをメモリとし
たもの、又はこの逆の構成も実施される。冷却も前述と
同様に行うことができる。
（実施例３） 表面及び内部に導体配線を形成したムライト多層配線
基板（熱膨脹係数:30×10-7/K）の上に、単位面積当り
に形成された回路数が約200回路/mm2、7mm□（集積度:1
0000ゲート）のSi−LSIチツプおよび単位面積当りに形
成された回路数が約100回路/mm2、5mm□（集積度:2500
ゲート）のGaAs−LSIチツプを高さ約150μｍのPb−５％
Sn製のはんだバンプを用いてC4方式により接続した。一
方比較例として、チツプサイズがともに7mm□で、単位
面積当りに形成された回路数がそれぞれ、200回路/mm2
のSi−LSIチツプおよび100回路/mm2のGaAs−LSIチツプ
を同様の方法によりムライト多層配線基板上に接続し
た。なお、最大バンプ間距離は、5mm□のLSIチツプで6.
3mm、7mm□のLSIチツプで9mmであつた。
本実施例におけるSiとGaAs素子サイズの差は2mm角で
あり、サイズの大きいSiとムライト基板の熱膨脹係数の
差は４×10-7/゜Kであり、これらの素子の熱応力を顕著
に緩和できる。
上記実装構造体の各LSIの裏面を、同一の間接冷却ヒ
ートシンクに接触させて冷却しながらLSIの動作試験を
行つた。熱伝導率が小さいGaAs素子の単位面積当りの回
路数およびチツプサイズを共にSiに比べて小さくした本
実施例では、GaAs素子の単位面積当りの回路数を小さく
しただけの比較例に比べて、GaAs素子内の温度分布（温
度バラツキ）がさらに小さくなり、Si素子と同程度にま
で低減できることが確認できた。
次に、これらの実装構造体を−55℃〜150℃、１サイ
クル/hの条件で温度サイクル試験を行つた結果、比較例
で示したサンプルでは約300サイクル後、10mm□のGaAs
素子を接続したはんだ部に疲労破壊によるクラツクが観
察された。また通電試験を行いながら同時に同様の温度
サイクル試験を行つたところ、比較例のサンプルで約25
0サイクル後、10mm□のGaAs素子の端部にクラツクが生
じていることが判明した。一方、本実施例の実装構造体
では、1000サイクル経過後でも全くはんだ接合部や素子
にクラツク等の欠陥は発生しておらず、端子接続の信頼
性の点でも良好な実装構造が実現できる事が明らかとな
つた。
他、実施例１と同様に三次元実装を行うことができ
る。
（実施例４） 表面及び内部に導体配線を形成したガラスセラミツク
多層配線基板６（熱膨脹係数:35×10-7/K）の上に、単
位面積当りの発熱量が0.7W/mm2、10mm□のSi−論理LSI
チツプ７および単位面積当りの発熱量が0.3W/mm2、7mm
□のGaAs−メモリLSIチツプ８を高さ約150μｍのPb−５
％Sn製のはんだバンプ９を用いてC4方式により接続し
た。なお、最大バンプ間距離は、7mm□のLSIチツプで9m
m、10mm□のLSIチツプで13.5mmであつた。またこのガラ
スセラミツク多層配線基板６のLSIチツプを接続してい
ない面には、I/Oピン10が接続されている。また各LSIチ
ツプの平面での配置は、Si−論理LSIチツプの周囲にGaA
s−メモリLSIチツプが多数存在する配置とした。基板に
垂直な断面の一部を第２図に、基板上部から見た平面図
を第３図に示す。
SiとGaAsの熱伝導率の差は98W/m・Ｋで、これら両者
の発熱量の差は0.4W/mm2であり、本実施例においては熱
伝導率の差1W/mK当り、0.004W/mm2だけSiの発熱量をGaA
sのそれより高い。このようにすることにより両者の素
子の平均温度を同等にし、かつ局部的な温度上昇をなく
すことができ、従って、同一の冷却手段を用いることが
できる。
上記実装構造体の各LSIの裏面を、同一の間接液冷ヒ
ートシンクに接触させて冷却しながらLSIの動作試験を
行つた。熱伝導率の小さいGaAs素子内の温度分布（温度
バラツキ）及び定常状態でのSi,GaAs両素子の平均温度
差は共に小さく、実用上問題のないレベルであつた。
本実施例では論理素子の周囲に規則的にメモリ素子を
配置したものである。論理素子の周囲に配置されるメモ
リとしては高速大容量バツフア記憶，制御記憶及び大容
量ワーク記憶があり、これらは高速化が要求され、これ
らの少なくとも１つにGaAsが使用される。
（実施例５） 単位面積当りに形成されている回路数が約200回路/mm
2、10mm□（集積度20000ゲート）のSi−LSIチツプ11を
外形寸法が12mm□でその表面及び／又は内部に導体配線
を形成した小型のムライト基板12（熱膨脹係数:30×10
-7/K）の上に、また単位面積当りに形成されている回路
数が約100回路/mm2、7mm□（集積度5000ゲート）のGaAs
−LSIチツプ13を外形寸法が9mm□でその表面及び／又は
内部に導体配線を形成した小型のアルミナ基板14（熱膨
脹係数:55×10-7/K）の上に、それぞれ高さ約150μmPb
−５％Sn製のはんだバンプ15を用いてC4方式で接続し
た。更に半導体素子の保護とはんだ接続信頼性の向上の
ために、これらの小型基板とLSIチツプの間隙に、球状
のシリカフイラとゴム状粒子とを複合してその熱膨脹係
数をPb−５％Sn製のはんだ材の熱膨脹係数に近似された
エポキシ樹脂87を充填し、これを熱硬化させて、一種の
パツケージ構造とした。これらの小型基板のうち、Si−
LSIチツプ11を搭載した12mm□の基板12は金属からなる
微小の数ターンのコイルばねからなるリード方式16によ
り大型のガラスセラミツク多層配線基板17（熱膨脹係
数:40×10-7/K）の上に接続した。またこの多層配線基
板17のLSIチツプを接続していない面には、I/Oピン18が
接続されている。一方、GaAs−LSIチツプ13を搭載した9
mm□の基板14はPb−10％Sn製のはんだボール19を用いて
前記と同じ大型ガラスセラミツク多層配線基板17に接続
し、第４図に示した様な集積回路素子実装構造体を構成
した。一方比較例として、Si−LSIチツプ及びGaAs−LSI
チツプを搭載した小型基板をどちらもマイクロリード方
式により大型のガラスセラミツク多層配線基板上に接続
した以外は、すべて本実施例と同じ構成で集積回路素子
実装構造体を構成した。なお、最大バンプ間距離は、7m
m□のLSIチツプで9mm、10mm□のLSIチツプで13.5mm、9m
m□の小型基板で12mm、9mm□,12mm□の小型基板での最
長リード間距離はそれぞれ12mm,15.5mmであつた。
上記実装構造体の各LSIの裏面に冷却用のフインを接
続し、上記実装構造体全体を強制空冷しながらLSIの動
作試験を行つた。比較例の小型基板−大型基板間をどち
らも微小リード方式により接続した場合には、リードが
細いためLSIで発生した熱を基板側から除去する分の寄
与は小さく、熱は主としてチツプの裏面から除去され
る。このため熱伝導率が小さいGaAs素子では、Si素子に
較べて素子内の温度分布（温度バラツキ）が大きく、Ga
As素子の動作が安定しなかつた。これに対して、本実施
例ではGaAs−LSIチツプを搭載した小型基板の大型基板
への接続を、微小リードより伝熱特性の良いPb−10％Sn
製のはんだバンプで行つたため、GaAs素子部で発生した
熱はこのはんだバンプを通しても除去できる様になり、
よつて素子内での温度分布（温度バラツキ）を比較例に
較べて大きく改善でき、GaAs−LSIの安定動作を確保で
きた。
本実施例においては、大きい方のSiのチツプ10mm角の
ものをムライト基板に搭載し、これを40×10-7/゜Kのガ
ラス基板に搭載したものであり、ムライト基板とガラス
基板との熱膨脹差が10×10-7/゜Kであり、可撓を有する
微小リード16によつて接合するようにしたものである。
これにより両者のα差を緩和することができる。
（実施例６） 単位面積当りに形成されている回路数が約200回路/mm
2、10mm□（集積度20000ゲート）のSi−LSIチツプ20を
外形寸法が12mm□の小型ガラスセラミツク基板21（熱膨
脹係数:35×10-7/K）の上に、高さ約150μｍのPb−５％
Sn製のはんだバンプ22を用いてC4方式で接続し、これに
高熱伝導SiC製のキヤツプ23（熱膨脹係数:37×10-7/K）
をかぶせてはんだ封止24し、小型パツケージとした。さ
らにこのパツケージをPb−10％Sn製のはんだ25を用いた
はんだボール方式により大型のガラスセラミツク多層配
線基板26（熱膨脹係数:35×10-7/K）上に接続した。一
方、単位面積当りに形成されている回路数が約100回路/
mm2、10mm□（集積度10000ゲート）のGaAs−LSIチツプ2
7は、外形寸法が12mm□の小型ガラスセラミツク基板28
（熱膨脹係数:45×10-7/K）上にやはり高さ約150μｍの
Pb−５％Sn製のはんだバンプ22を用いてC4方式で接続さ
れ、さらにこれにAlN（窒化アルミニウム）製のキヤツ
プ29（熱膨脹係数:37×10-7/K）をかぶせてはんだ封止3
0し、小型パツケージとした。このパツケージ構造体を
ピン方式31により前記大型ガラスセラミツク多層配線基
板26上に接続した。但し、これらパツケージ構造体のキ
ヤツプの内面とSi−LSIチツプ20及びGaAs−LSIチツプ27
の裏面ははんだ32,33で固着されている。またこれらの
小型ガラスセラミツク基板には、その表面及び／又は内
部に導体配線とコンデンサ34,35が形成されている。ま
た大型のガラスセラミツク多層配線基板26のLSIチツプ
を接続していない面には、I/Oピン36が接続されてい
る。第５図に本実施例の集積回路素子実装構造体の断面
図を示す。一方、比較例として単位面積当りに形成され
ている回路数がともに200回路/mm2のSi−LSIチツプおよ
びGaAs−LSIチツプを用いて同様の方法により実装構造
体を構成した。なお、最大バンプ間距離は、10mm□のLS
Iチツプで13.5mm、最大はんだボール又はピン間距離は1
2mm□の小型ガラスセラミツク基板で15.5mmであつた。
本実施例において、直接GaAs素子を搭載する基板28と
その基板を搭載した多層板との熱膨脹係数の差は10×10
-7/゜Kでピンによる接合とし、その差が９×10-7/゜K以
下となる部分ではC4による接合が行われている。
上記実装構造体の各小型パツケージの裏面を、同一の
間接液冷ヒートシンクに接触させて冷却しながら、実装
用条件を模擬したLSIの動作試験を行い、チップ内のジ
ヤンクシヨン温度分布（温度バラツキ）及び定常状態で
の各素子の平均温度を測定した。比較例の単位面積当り
に形成されている回路数が共に同じ場合には、熱伝導率
が小さいGaAs素子の方が素子内に、より大きな温度分布
（温度バラツキ）を生じているのに対して、本実施例の
実装構造体では、GaAs素子内の温度分布がかなり低減さ
れていることが確認できた。さらに定常状態での両素子
の平均温度も、本実施例ではほぼ同じで、大型基板内に
おける温度バラツキも低減することができた。
（実施例７） 単位面積当りに形成されている回路数が約200回路/mm
2、15mm□（集積゜45000ゲート）のSi−CMOS LSIチツ
プ37を外形寸法が17mm□で表面及び内部に導体配線を形
成した小型のムライト基板38（熱膨脹係数:30×10-7/
K）上に、高さ約150μｍのIn製のはんだバンプ39を用い
てC4方式で接続し、これに高熱伝導SiC製のキヤツプ40
をかぶせてはんだ封止41し、小型パツケージとした。さ
らにこのパツケージをIn−48％Sn製のはんだ42を用いた
はんだボール方式により大型のムライト多層配線基板43
（熱膨脹係数:30×10-7/K）上に接続した。一方、単位
面積当りに形成されている回路数が約100回路/mm2、6mm
□（集積度4000ゲート）のGaAs−LSIチツプ４個44a−ｄ
を、外形寸法が17mm□で表面及び内部に導体配線を形成
した小型のアルミナ基板45（熱膨脹係数:50×10-7/K）
上にやはり高さ約150μｍのIn製のはんだバンプ39を用
いてC4方式で接続され、さらにこれにAlN製のキヤツプ4
6をかぶせてはんだ封止47し、一つの小型パツケージと
した。このパツケージ構造体をピン方式48により前記大
型ムライト多層配線基板43上に接続した。ここで、これ
らパツケージ構造体のキヤツプの内面とSi−LSIチップ3
7及びGaAs−LSIチツプ44の裏面は接触しており、さらに
パツケージ構造体の内部にはHeガス49が封入されてい
る。またこれらの小型基板には、その表面及び／又は内
部に導体配線とコンデンサ50が形成されており、さらに
その基板の表面には数層の薄膜配線層51及び抵抗体52が
形成されている。また大型のムライト多層配線基板43の
LSIチツプを接続していない面には、I/Oピン53が接続さ
れている。なお、最大バンプ間距離は、6mm□のLSIチツ
プで7.5mm、15mm□のLSIチツプで20.5mm、最大はんだボ
ール又はピン間距離は17mm□の小型基板で23mmであつ
た。
上記実装構造体を、循環対流している液体窒素88中に
浸漬して、実装構造体全体から冷却しながら、実使用条
件を模擬したLSIの動作試験を行い、チツプ内のジヤン
クシヨン温度分布（温度バラツキ）及び定常状態での各
素子の平均温度を測定した。その結果、熱伝導率の小さ
いGaAs素子内の温度分布（温度バラツキ）及び定常状態
でのSi,GaAs両素子の平均温度差は共に小さく、実用上
問題のないレベルであつた。第６図に本実施例の集積回
路素子実装構造体の一部断面図および冷却状態を示す。
（実施例８） 単位面積当りに形成されている回路数が約200回路/mm
2、15mm□（集積度45000ゲート）のSi−LSIチツプ54を
外形寸法が17mm□で表面及び内部に導体配線を形成した
小型のAlN基板55（熱膨脹係数:45×10-7/K）上に、TAB
方式56で接続し、これにAlN製のキヤツプ57をかぶせて
はんだ封止58し、小型パツケージとした。一方、単位面
積当りに形成されている回路数が約100回路/mm2、10mm
□（集積度10000ゲート）のHEMT−LSIチツプ59を、外形
寸法が12mm□で表面及び内部に導体配線を形成した小型
のAlN基板60上にやはりTAB方式61で接続され、さらにこ
れにAlN製のキヤツプ62をかぶせてはんだ封止63し、小
型パツケージとした。これらのパツケージをピン方式64
により大型のガラスセラミツク多層配線基板65（熱膨脹
係数:40×10-7/K）上に接続した。ここで、これらパツ
ケージ構造体のキヤツプの内面とSi−LSIチツプ54及びH
EMT−LSIチツプ59の裏面はそれぞれはんだ66,67で固着
されている。またこれら小型基板には、その表面及び／
又は内部に導体配線が形成されており、さらにその表面
には数層の薄膜配線層68及び抵抗体69が形成されてい
る。また大型のガラスセラミツク多層配線基板65には、
その上面に数層の有機薄膜多層配線部70が形成されてい
る。またLSIチツプを接続していない下面には、I/Oピン
71が接続されている。なお、最大ピン間距離は12mm□の
小型基板で15.5mm、17mm□の小型基板で23mmであつた。
上記実装構造体を、循環対流している液体窒素88中に
浸漬して、実装構造体全体から冷却しながら、実使用条
件を模擬したLSIの動作試験を行い、チツプ内のジヤン
クシヨン温度分布（温度バラツキ）及び定常状態での各
素子の平均温度を測定した。その結果、HEMT−LSIチッ
プ内の温度分布（温度バラツキ）及び定常状態でのSi,H
EMT−LSI両素子の平均温度差は共に小さく、実用上問題
のないレベルであつた。第７図に本実施例の集積回路素
子実装構造体の一部断面図および冷却状態を示す。
（実施例９） 単位面積当りに形成されている回路数が約100回路/mm
2、5mm□（集積度2500ゲート）のSi−LSIチツプ72を外
形寸法が8mm□で表面及び内部に導体配線を形成した小
型のAlN（窒化アルミニウム）基板73（熱膨脹係数:45×
10-7/K）上に、高さ約150μｍのPb−５％Sn製のはんだ
バンプ74を用いてC4方式で接続し、これにAlN製のキヤ
ツプ75をかぶせてはんだ封止76し、小型パツケージとし
た。一方、単位面積当りに形成されている回路数が約50
回路/mm2、7mm□（集積度2500ゲート）のGaAs−LSIチツ
プ77は、外形寸法が10mm□で表面及び内部に導体配線を
形成した小型のAlN基板78上にやはり高さ約150μｍのPb
−５％Sn製のはんだバンプ74を用いてC4方式で接続さ
れ、さらにこれにAlN製のキヤツプ79をかぶせてはんだ
封止80し、小型パツケージとした。これらのパツケージ
構造体をピン方式81により大型のガラス繊維−エポキシ
複合多層配線基板82（熱膨脹係数:65×10-7/K）上に接
続した。ここでこれらパツケージ構造体のキヤツプの内
面とSi−LSIチツプ72及びGaAs−LSIチツプ77の裏面はん
だ83,84で固着されている。また最大バンプ間距離は、5
mm□のLSIチツプで6.3mm、7mm□のLSIチツプで9mm、8mm
□,10mm□の小型基板での最長リード間距離はそれぞれ1
0mm,13mmであつた。
上記実装構造体の各小型パツケージの裏面に冷却用の
Al製フイン85,86を接続し、上記実装構造体絶体を強制
空冷しながらLSIの動作試験を行つた。その結果、熱伝
導率の小さいGaAs素子内の温度分布（温度バラツキ）及
び定常状態でのSi,GaAs両素子の平均温度差は共に小さ
く、実用上問題のないレベルであつた。第８図に本実施
例の集積回路素子実装構造体及び冷却構造の断面図を示
す。
（実施例10） 第９図及び第10図は、本発明の他の実施例を示す集積
回路素子実装構造体の断面図である。
前述の実施例と同様に、第９図においては10mm角のSi
素子92と7mm角のGaAs素子93とをCuW合金又はAlN焼結体
からなるヒートシンク90に金属接合され、TAB96にてア
ルミナ板95に搭載したものである。封止はメタルキヤツ
プ98によつてなされ、C4接続91にてアルミナ多層基板94
に搭載される。このアルミナ多層基板94にはポリイミド
多層薄膜（Cu,Au薄膜）が５層以上形成されている。本
実施例は他実施例４と同じである。
第10図においては、AlN焼結体からなるヒートシンク1
00に10mm角のSi素子102とGaAs素子103が各々半田にて金
属接合され、TABにてAlN基板105に搭載されるととも
に、メタルキヤツプ108にて封止される。AlN基板105に
はスルーホール導体が設けられ、ピン107にてCu導体か
らなるアルミナ分散ガラス多層基板に接続されている。
AlN基板105には多層の金属薄膜を有するポリイミド層及
びガラス多層基板には同様にポリイミド層が形成されて
いる、本実施例は他実施例６と同じである。
〔発明の効果〕
本発明によれば、各種の素材の異なるLSIチツプを、
同一基板上に搭載して使用、または小型基板若しくはパ
ツケージ構造体を介して大型の同一基板上に搭載して使
用する際、複雑または高価な冷却構造を必要とせず、一
般的な冷却方法で信頼性の高い集積回路素子実装構造体
を構成するに必須の、チツプ内温度分布，モジユール基
板全体の熱バランス等に対する条件を簡単に満足でき
る。
【図面の簡単な説明】
第１図，第２図は２種類のLSIチツプを同一の基板上に
搭載した本発明の集積回路素子実装構造体の構造の一例
を示す断面図、第３図は２種類のLSIチツプを同一の基
板上に搭載した本発明の集積回路素子実装構造体の構造
の一例を示す平面図、第４図は２種類のLSIチツプを小
型基板を介して大型の同一基板上に搭載した本発明の集
積回路素子実装構造体の構造の一例を示す断面図、第５
図〜第10図は２種類のLSIチツプを小型パツケージ構造
体を介して大型の同一基板上に搭載した本発明の集積回
路素子実装構造体の構造の一例を示す断面図である。 1,6,17,26,43,65,82……大型多層配線基板、2,7,11,16,
20,37,54,72,92,102……Si−LSIチツプ、3,8,13,23,27,
44,59,77,93,103……GaAs−LSIチツプ、4,9,15,18,39,7
4……はんだバンプ、5,18,36,53,71……I/Oピン、12,1
4,17,24,38,45,55,60,73,78……小型基板、16……微小
リード、19,35,42,91……はんだボール、19,25,40,46,5
7,62,75,79,98,108……キヤツプ、20,26,28,29,41,47,5
8,63,66,67,76,80,83,84……接合用はんだ、27,48,64,8
1,97,107……ピン、30,31,50……コンデンサ、49……He
ガス、51,70……薄膜多層配線部、52……抵抗体、85,86
……冷却フイン、87……エポキシ樹脂、88……液体窒
素。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 広一 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 安富 義幸 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 三吉 忠彦 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭61−112362（ＪＰ，Ａ) 特開 昭62−84594（ＪＰ，Ａ) 特開 昭59−227132（ＪＰ，Ａ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】配線が形成された基板上に、素材の異なる
    複数の集積回路素子を並列に搭載してなる集積回路素子
    実装構造体において、前記集積回路素子は異なったサイ
    ズと異なった熱膨張係数を有し、前記基板の熱膨張係数
    は、互いに異なる素材からなる前記集積回路素子のう
    ち、サイズの最も小さい集積回路素子の熱膨張係数にく
    らべサイズの最も大きい集積回路素子の熱膨張係数に近
    似していることを特徴とする集積回路素子実装構造体。
  2. 【請求項２】配線が形成された基板上に、素材の異なる
    複数の集積回路素子を並列に搭載してなる集積回路素子
    実装構造体において、前記集積回路素子は異なったサイ
    ズと異なった熱膨張係数を有し、前記基板と集積回路素
    子との接合は前記サイズの最も大きい集積回路素子が前
    記サイズの最も小さい集積回路素子にくらべ接合部の応
    力を緩和する能力の大きい手段により行われていること
    を特徴とする集積回路素子実装構造体。
  3. 【請求項３】素材の異なる複数の集積回路素子をそれぞ
    れ別の小型基板に搭載し、該小型基板をより大型の多層
    回路基板上に複数個並列に搭載してなる集積回路素子実
    装構造体において、前記集積回路素子の異なる素材は互
    いに異なった熱伝導率と異なった熱膨張係数を有し、以
    下の（ａ）〜（ｇ）の少なくとも１つの要件を備えたこ
    とを特徴とする集積回路素子実装構造体。 （ａ） 該熱伝導率の大きい前記素材からなる集積回路
    素子の配線密度が小さい熱伝導率を有する前記素材から
    なる集積回路素子の配線密度より高いこと； （ｂ） 熱伝導率の大きい素材からなる集積回路素子の
    単位面積当りの発熱量が小さい熱伝導率を有する素材か
    らなる集積回路素子の単位面積当りの発熱量より大きく
    したこと； （ｃ） 前記集積回路素子は異なったサイズを有し、前
    記小型基板と、互いに異なる素材からなる前記集積回路
    素子のうちサイズの最も大きい集積回路素子との熱膨張
    係数差が、前記小型基板とサイズの最も小さい集積回路
    素子の熱膨張係数差より小さいこと； （ｄ） 前記小型基板は異なったサイズを有し、前記大
    型多層回路基板の熱膨張係数は、前記サイズの最も小さ
    い小型基板の熱膨張係数にくらべ、前記サイズの最も大
    きい小型基板の熱膨張係数に近似していること； （ｅ） 前記集積回路素子は異なったサイズを有し、前
    記大型多層回路基板と小型基板との接合は前記サイズの
    最も大きい半導体素子が搭載されている小型基板では前
    記サイズの最も小さい集積回路素子が搭載されている小
    型基板にくらべ接合部の応力を緩和する能力の大きい手
    段により行われていること； （ｆ） 前記集積回路素子は異なったサイズを有し、前
    記小型基板と集積回路素子との接合は前記サイズの最も
    大きい素子の接合が、前記サイズの小さい素子の接合に
    くらべて、接合部の応力を緩和する能力の大きい手段に
    より行われていること；及び （ｇ） 前記小型基板は異なったサイズを有し、前記大
    型多層回路基板と小型基板との接合は前記サイズの最も
    大きい小型基板では前記サイズの最も小さい小型基板に
    くらべ接合部の応力を緩和する能力の大きい手段により
    行われていること。
  4. 【請求項４】配線が形成された基板上に、Siからなる論
    理素子とGaAsからなるメモリ素子とが並列に搭載され、
    前記論理素子のサイズがメモリ素子のサイズより大き
    く、前記基板の熱膨張係数が前記GaAsの熱膨張係数にく
    らべ前記Siの熱膨張係数に近似していることを特徴とす
    る集積回路素子実装構造体。
  5. 【請求項５】素材の異なる複数の集積回路素子をそれぞ
    れ別の小型基板に搭載し、キャップにより前記素子が気
    密封止されたパッケージをより大型の多層回路基板上に
    複数個並列に搭載してなる集積回路実装構造体におい
    て、前記集積回路素子の異なる素材は互いに異なった熱
    伝導率と異なった熱膨張係数を有し、以下の（ａ）〜
    （ｇ）の少なくとも１つの要件及び前記パッケージと多
    層回路板とを気体又は液体冷媒にて直接冷却する冷却手
    段を備えたことを特徴とする集積回路素子実装構造体。 （ａ） 該熱伝導率の大きい前記素材からなる集積回路
    素子の配線密度が小さい熱伝導率を有する前記素材から
    なる集積回路素子の配線密度より高いこと； （ｂ） 熱伝導率の大きい素材からなる集積回路素子の
    単位面積当りの発熱量が小さい熱伝導率を有する素材か
    らなる集積回路素子の単位面積当りの発熱量より大きく
    したこと； （ｃ） 前記集積回路素子は異なったサイズを有し、前
    記小型基板と、互いに異なる素材からなる前記集積回路
    素子のうちサイズの最も大きい集積回路素子との熱膨張
    係数差が、前記小型基板とサイズの最も小さい集積回路
    素子の熱膨張係数差より小さいこと； （ｄ） 前記小型基板は異なったサイズを有し、前記大
    型多層回路基板の熱膨張係数は、前記サイズの最も小さ
    い小型基板の熱膨張係数にくらべ、前記サイズの最も大
    きい小型基板の熱膨張係数に近似していること； （ｅ） 前記集積回路素子は異なったサイズを有し、前
    記大型多層回路基板と小型基板との接合は前記サイズの
    最も大きい半導体素子が搭載されている小型基板では前
    記サイズの最も小さい集積回路素子が搭載されている小
    型基板にくらべ接合部の応力を緩和する能力の大きい手
    段により行われていること； （ｆ） 前記集積回路素子は異なったサイズを有し、前
    記小型基板と集積回路素子との接合は前記サイズの最も
    大きい素子の接合が、前記サイズの小さい素子の接合に
    くらべて、接合部の応力を緩和する能力の大きい手段に
    より行われていること；及び （ｇ） 前記小型基板は異なったサイズを有し、前記大
    型多層回路基板と小型基板との接合は前記サイズの最も
    大きい小型基板では前記サイズの最も小さい小型基板に
    くらべ接合部の応力を緩和する能力の大きい手段により
    行われていること。
  6. 【請求項６】配線が形成された基板上に、GaAsからなる
    論理素子とSiからなるメモリ素子とが並列に搭載され、
    前記論理素子のサイズがメモリ素子のサイズより小さ
    く、前記基板の熱膨張係数が前記GaAsの熱膨張係数にく
    らべ前記Siの熱膨張係数に近似していることを特徴とす
    る集積回路素子実装構造体。
  7. 【請求項７】請求項１乃至６いずれかに記載の集積回路
    素子実装構造体を用いたことを特徴とする大型計算機又
    は電子制御装置。
JP1242036A 1989-09-20 1989-09-20 集積回路素子実装構造体 Expired - Lifetime JP2978511B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1242036A JP2978511B2 (ja) 1989-09-20 1989-09-20 集積回路素子実装構造体
US07/583,144 US5045922A (en) 1989-09-20 1990-09-17 Installation structure of integrated circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1242036A JP2978511B2 (ja) 1989-09-20 1989-09-20 集積回路素子実装構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11041041A Division JP3095383B2 (ja) 1999-02-19 1999-02-19 集積回路素子実装構造体

Publications (2)

Publication Number Publication Date
JPH03105953A JPH03105953A (ja) 1991-05-02
JP2978511B2 true JP2978511B2 (ja) 1999-11-15

Family

ID=17083319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1242036A Expired - Lifetime JP2978511B2 (ja) 1989-09-20 1989-09-20 集積回路素子実装構造体

Country Status (2)

Country Link
US (1) US5045922A (ja)
JP (1) JP2978511B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159433A (en) * 1989-04-20 1992-10-27 Sanyo Electric Co., Ltd. Hybrid integrated circuit device having a particular casing structure
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
EP0482812B1 (en) * 1990-10-26 1998-01-07 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
US5272113A (en) * 1992-11-12 1993-12-21 Xerox Corporation Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate
JPH06228308A (ja) * 1992-12-29 1994-08-16 Internatl Business Mach Corp <Ibm> トリアジン重合体およびその使用
JPH06268020A (ja) * 1993-03-10 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置
US5362985A (en) * 1993-05-27 1994-11-08 Ma Laboratories, Inc. Packaged integrated circuit add-on card and method of manufacture
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
JP3252635B2 (ja) * 1995-01-13 2002-02-04 株式会社村田製作所 積層電子部品
US6326685B1 (en) * 1998-05-04 2001-12-04 Agere Systems Guardian Corp. Low thermal expansion composite comprising bodies of negative CTE material disposed within a positive CTE matrix
US6437436B2 (en) * 2000-01-20 2002-08-20 Ang Technologies Inc. Integrated circuit chip package with test points
TWM257001U (en) * 2003-11-27 2005-02-11 Optimum Care Int Tech Inc Improved memory module
DE102004037087A1 (de) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
DE102008007029B4 (de) * 2008-01-31 2014-07-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor
US10392959B2 (en) * 2012-06-05 2019-08-27 General Electric Company High temperature flame sensor
WO2017099707A1 (en) * 2015-12-07 2017-06-15 Intel Corporation Self-aligned transistor structures enabling ultra-short channel lengths
KR102490963B1 (ko) * 2017-12-25 2023-01-19 가부시키가이샤 무라타 세이사쿠쇼 고주파 장치
WO2021154957A1 (en) * 2020-01-28 2021-08-05 Littelfuse, Inc. Semiconductor chip package and method of assembly
US12063742B1 (en) * 2021-04-08 2024-08-13 Apple Inc. Printed circuit board with embedded coil and position sensor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843553A (ja) * 1981-09-08 1983-03-14 Nec Corp マルチチツプｌｓｉパツケ−ジ
JPS6293961A (ja) * 1985-10-21 1987-04-30 Hitachi Ltd 多層配線回路板
JPS6376279A (ja) * 1986-09-19 1988-04-06 株式会社日立製作所 コネクタ及びそれを用いた半導体素子実装構造
JPS63198365A (ja) * 1987-02-13 1988-08-17 Sharp Corp 半導体装置
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体

Also Published As

Publication number Publication date
US5045922A (en) 1991-09-03
JPH03105953A (ja) 1991-05-02

Similar Documents

Publication Publication Date Title
JP2978511B2 (ja) 集積回路素子実装構造体
US5155661A (en) Aluminum nitride multi-chip module
KR100953051B1 (ko) 적층가능한 전자 어셈블리
US4771366A (en) Ceramic card assembly having enhanced power distribution and cooling
US5701032A (en) Integrated circuit package
US5525834A (en) Integrated circuit package
US6562653B1 (en) Silicon interposer and multi-chip-module (MCM) with through substrate vias
US4908695A (en) Cooling apparatus and semiconductor device employing the same
US20010026955A1 (en) Flip chip thermally enhanced ball grid array
EP0509825A2 (en) Package structure for semiconductor device
JP2910670B2 (ja) 半導体実装構造
JPH0758276A (ja) マルチチップ・モジュール
JPH07106477A (ja) 熱伝導板付きヒートシンクアセンブリ
JPH01253942A (ja) 半導体パッケージ及びそれを用いたコンピュータ
JPH0566025B2 (ja)
JPH07170098A (ja) 電子部品の実装構造および実装方法
JPS6329562A (ja) 集積回路パッケ−ジ
JP3095383B2 (ja) 集積回路素子実装構造体
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JP3592515B2 (ja) 半導体素子用パッケージ
JPH02306654A (ja) 半導体装置およびこれを用いた電子装置
JPH10256428A (ja) 半導体パッケージ
JP3227589B2 (ja) 半導体装置
JPS63313846A (ja) モジュ−ル実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11