JP3227589B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3227589B2 JP3227589B2 JP30276793A JP30276793A JP3227589B2 JP 3227589 B2 JP3227589 B2 JP 3227589B2 JP 30276793 A JP30276793 A JP 30276793A JP 30276793 A JP30276793 A JP 30276793A JP 3227589 B2 JP3227589 B2 JP 3227589B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat
- chip
- generating semiconductor
- deformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
半導体チップの実装構造で、高発熱する半導体チップの
実装に好適な半導体装置に関する。
半導体チップの実装構造で、高発熱する半導体チップの
実装に好適な半導体装置に関する。
【０００２】
【従来の技術】計算機の高速化を達成するには、ＬＳＩ
を高密度に基板上に実装する必要が有る。この一例が、
アイ ビー エム ジャーナル オヴ リサーチ アン
ド デヴェロプメント 第２６巻第１号、３０頁（ＩＢ
Ｍ Ｊ. Ｒｅｓ. Ｄｅｖｅｌｏｐ. Ｖｏｌ.２６，
Ｎｏ.１， Ｊａｎｕａｒｙ １９８２， Ｐ.３０）に
開示されている。その構造を図２に示す。この図におい
て、基板２は厚膜配線層を持つセラミック多層基板であ
る。この上面に微細な構造を持つ薄膜配線層３を設ける
と高密度実装に一層有効であり、そのような構造はアイ
イー イー イー 第４２回 プロシーディングス
エレクトロニック コンポーネント アンド テクノロ
ジー カンファレンス 第１頁（ＩＥＥＥ Ｐｒｏｃｅ
ｅｄｉｎｇｓ ｏｆ ４２ｎｄ Ｅｌｅｃｔｒｏｎｉｃ
Ｃｏｍｐｏｎｅｎｔｓ ＆ Ｔｅｃｈｎｏｌｏｇｙ
Ｃｏｎｆｅｒｅｎｃｅ， １９９２， Ｐ.１）に開示
されている。この例においては、ＬＳＩチップ１はその
表面に半田ボ−ル接続用のパッドを有し、半田ボ−ル４
を介してチップ全面と多くのＩ／Ｏピン９９が電気的に
接続された構造となっている。また、ＬＳＩをＬＳＩチ
ップと熱膨張係数が異なる基板上に接続した例は日本機
械学会第７０期全国大会講演論文集Ｂ卷（Ｖｏｌ.Ｂ）
第５２５頁に開示されている。
を高密度に基板上に実装する必要が有る。この一例が、
アイ ビー エム ジャーナル オヴ リサーチ アン
ド デヴェロプメント 第２６巻第１号、３０頁（ＩＢ
Ｍ Ｊ. Ｒｅｓ. Ｄｅｖｅｌｏｐ. Ｖｏｌ.２６，
Ｎｏ.１， Ｊａｎｕａｒｙ １９８２， Ｐ.３０）に
開示されている。その構造を図２に示す。この図におい
て、基板２は厚膜配線層を持つセラミック多層基板であ
る。この上面に微細な構造を持つ薄膜配線層３を設ける
と高密度実装に一層有効であり、そのような構造はアイ
イー イー イー 第４２回 プロシーディングス
エレクトロニック コンポーネント アンド テクノロ
ジー カンファレンス 第１頁（ＩＥＥＥ Ｐｒｏｃｅ
ｅｄｉｎｇｓ ｏｆ ４２ｎｄ Ｅｌｅｃｔｒｏｎｉｃ
Ｃｏｍｐｏｎｅｎｔｓ ＆ Ｔｅｃｈｎｏｌｏｇｙ
Ｃｏｎｆｅｒｅｎｃｅ， １９９２， Ｐ.１）に開示
されている。この例においては、ＬＳＩチップ１はその
表面に半田ボ−ル接続用のパッドを有し、半田ボ−ル４
を介してチップ全面と多くのＩ／Ｏピン９９が電気的に
接続された構造となっている。また、ＬＳＩをＬＳＩチ
ップと熱膨張係数が異なる基板上に接続した例は日本機
械学会第７０期全国大会講演論文集Ｂ卷（Ｖｏｌ.Ｂ）
第５２５頁に開示されている。
【０００３】
【発明が解決しようとする課題】上記従来の実装構造に
おいて、今後、一層の高密度化を図るには、薄膜配線層
をさらに多層化する必要がある。薄膜配線層では配線に
アルミ、銅などの金属材料、絶縁層にポリイミド樹脂等
基板と熱膨張係数の異なる材料を用いるため、薄膜配線
層を多層化すると、ＬＳＩの半田接続時または稼動時等
の温度変化による基板の反り変形が増大する。また、Ｌ
ＳＩは、チップ背面から冷却されるが、ＬＳＩの高発熱
化はＬＳＩ稼動時のチップ厚さ方向の温度勾配の増大を
生じ、このためチップに反り変形を生じる。さらに、半
導体チップが熱膨張係数の異なる基板に接続された場合
もチップ接続面に作用する接続部材からの力により反り
変形を生じる。これらの反り変形はチップ接続用のピン
または半田ボ−ルに接続面に垂直な大きな歪を生じ、信
頼性の低下という近年の半導体装置の高速化に伴う新し
い課題が生じている。
おいて、今後、一層の高密度化を図るには、薄膜配線層
をさらに多層化する必要がある。薄膜配線層では配線に
アルミ、銅などの金属材料、絶縁層にポリイミド樹脂等
基板と熱膨張係数の異なる材料を用いるため、薄膜配線
層を多層化すると、ＬＳＩの半田接続時または稼動時等
の温度変化による基板の反り変形が増大する。また、Ｌ
ＳＩは、チップ背面から冷却されるが、ＬＳＩの高発熱
化はＬＳＩ稼動時のチップ厚さ方向の温度勾配の増大を
生じ、このためチップに反り変形を生じる。さらに、半
導体チップが熱膨張係数の異なる基板に接続された場合
もチップ接続面に作用する接続部材からの力により反り
変形を生じる。これらの反り変形はチップ接続用のピン
または半田ボ−ルに接続面に垂直な大きな歪を生じ、信
頼性の低下という近年の半導体装置の高速化に伴う新し
い課題が生じている。
【０００４】本発明の目的は、前述のチップおよび基板
の反り変形による半田ボ−ルとピンの損傷を防止し、高
密度実装を可能にする半導体装置を提供することにあ
る。
の反り変形による半田ボ−ルとピンの損傷を防止し、高
密度実装を可能にする半導体装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的は、例えば、発
熱半導体素子と、この発熱半導体素子を搭載した基板
と、この基板の表面に形成され基板と異なる材料を絶縁
体とする配線層と、前記発熱半導体素子と前記基板とを
電気的に接続する接続素子とを備え、前記発熱半導体素
子の前記基板に対向する面の反対面に、前記発熱半導体
素子と異なる熱膨張係数を有する材料の層を設けた半導
体装置であって、前記発熱半導体素子と異なる熱膨張係
数を有する材料の層は、メッキ、スパッタ、溶射等によ
り形成された薄膜からなることを特徴とする半導体装置
により達成される。
熱半導体素子と、この発熱半導体素子を搭載した基板
と、この基板の表面に形成され基板と異なる材料を絶縁
体とする配線層と、前記発熱半導体素子と前記基板とを
電気的に接続する接続素子とを備え、前記発熱半導体素
子の前記基板に対向する面の反対面に、前記発熱半導体
素子と異なる熱膨張係数を有する材料の層を設けた半導
体装置であって、前記発熱半導体素子と異なる熱膨張係
数を有する材料の層は、メッキ、スパッタ、溶射等によ
り形成された薄膜からなることを特徴とする半導体装置
により達成される。
【０００６】
【作用】上記構成によれば、裏面に熱膨張係数の異なる
材料からなる変形整合層を接合された半導体素子は、温
度変化を受けると反り変形を生じる。この変形量は変形
整合層の材料特性、厚さにより変えられる。そこで、変
形整合層、基板あるいは薄膜配線層の厚さを適切に選べ
ば、半田接合時や稼動時における温度変化による素子と
基板の熱変形差を半田ボ−ル、ピン等に損傷を生じるこ
とのない許容値以下に押さえることが可能となる。
材料からなる変形整合層を接合された半導体素子は、温
度変化を受けると反り変形を生じる。この変形量は変形
整合層の材料特性、厚さにより変えられる。そこで、変
形整合層、基板あるいは薄膜配線層の厚さを適切に選べ
ば、半田接合時や稼動時における温度変化による素子と
基板の熱変形差を半田ボ−ル、ピン等に損傷を生じるこ
とのない許容値以下に押さえることが可能となる。
【０００７】
【実施例】以下、本発明のいくつかの実施例を、図面を
参照して説明する。図１は、第１の実施例を示す図で、
基板２上に半田ボ−ルなどの接続部材４を介して半導体
チップ１が実装されている。この半導体チップは冷却用
部材５と基板２とで封止されている。フロリナ−トなど
の冷却用液体１０が冷却用部材５の流入口２０から流入
し、ノズル７から噴射され半導体チップ１を冷却した
後、流出口２１より流出する。基板２の上部にはポリイ
ミド樹脂などの有機材料を絶縁体とした薄膜配線層３が
形成されている。この基板２では基板材と薄膜配線層３
との熱膨張率が異なるため、ＬＳＩチップの接続プロセ
ス及び半導体稼働時の温度変化により反り変形が生じ
る。そこで、この変形によるピンまたは半田ボ−ル４な
どの接続部の損傷を防ぐために、半導体チップ１の裏面
全面にチップとは熱膨張率の異なる金属薄膜で形成され
た変形整合層６が設けられている。この変形整合層６は
必ずしも金属膜である必要は無く、セラミック等の溶射
膜でもよい。
参照して説明する。図１は、第１の実施例を示す図で、
基板２上に半田ボ−ルなどの接続部材４を介して半導体
チップ１が実装されている。この半導体チップは冷却用
部材５と基板２とで封止されている。フロリナ−トなど
の冷却用液体１０が冷却用部材５の流入口２０から流入
し、ノズル７から噴射され半導体チップ１を冷却した
後、流出口２１より流出する。基板２の上部にはポリイ
ミド樹脂などの有機材料を絶縁体とした薄膜配線層３が
形成されている。この基板２では基板材と薄膜配線層３
との熱膨張率が異なるため、ＬＳＩチップの接続プロセ
ス及び半導体稼働時の温度変化により反り変形が生じ
る。そこで、この変形によるピンまたは半田ボ−ル４な
どの接続部の損傷を防ぐために、半導体チップ１の裏面
全面にチップとは熱膨張率の異なる金属薄膜で形成され
た変形整合層６が設けられている。この変形整合層６は
必ずしも金属膜である必要は無く、セラミック等の溶射
膜でもよい。
【０００８】図３、図４を用いて、この変形整合層６の
作用について説明する。図３は、半導体チップ、変形整
合層付き半導体チップおよび薄膜層付き基板が単体でそ
れぞれ接続プロセス温度、常温及び半導体稼働時の温度
になった場合の反り変形を示したものである。半導体チ
ップ１はピンまたは半田ボ−ル４等を介して基板２に２
００〜３００℃の温度で接合された後、−ΔＴ1 の温度
変化を受け常温（約２０℃）に戻る。その後、チップに
通電され稼働状態に入ると、半導体チップ１は平均して
ΔＴ2だけ温度上昇する。通常この状態では、５０〜８
５℃に昇温する。さらに半導体チップ１はその動作面の
発熱を背面から冷却している。この２つの温度変化によ
り、半導体チップ内には温度勾配が生じる。
作用について説明する。図３は、半導体チップ、変形整
合層付き半導体チップおよび薄膜層付き基板が単体でそ
れぞれ接続プロセス温度、常温及び半導体稼働時の温度
になった場合の反り変形を示したものである。半導体チ
ップ１はピンまたは半田ボ−ル４等を介して基板２に２
００〜３００℃の温度で接合された後、−ΔＴ1 の温度
変化を受け常温（約２０℃）に戻る。その後、チップに
通電され稼働状態に入ると、半導体チップ１は平均して
ΔＴ2だけ温度上昇する。通常この状態では、５０〜８
５℃に昇温する。さらに半導体チップ１はその動作面の
発熱を背面から冷却している。この２つの温度変化によ
り、半導体チップ内には温度勾配が生じる。
【０００９】整合層を持たない半導体チップ１の場合に
は、基板接合温度になった後、常温に戻る温度変化−Δ
Ｔ1 においては反り変形を生じない。また、稼働時温度
まで温度上昇ΔＴ2 しても反り変形を生じないが、半導
体チップ内の温度勾配によって反り変形ｂを生じる。一
方、基板２はその上面に薄膜配線層３があり、この薄膜
配線層３は熱膨張係数の異なる材料で形成されているの
で、チップ寸法範囲内で温度上昇１℃あたり−ａ2 の反
り変形を生じる。この反り変形により、チップ接合後に
常温まで温度変化すると、ａ2ΔＴ1の変形を生じる。ま
た、基板２は半導体チップの稼働時には、チップとは温
度上昇が同じでなく、ΔＴ1 より温度差の低いΔＴ3 相
当の温度上昇をする。この場合、基板２の稼働時温度で
の変形はチップ寸法範囲内でａ2（ΔＴ1−ΔＴ3）とな
る。さらに、半導体チップ１上に、温度上昇１℃あたり
−ａ1 の変形を生じるように変形整合層６を設けると、
チップ１には常温、稼働時温度でそれぞれａ1ΔＴ1、ａ
1（ΔＴ1−ΔＴ2）＋ｂの反り変形が生じる。
は、基板接合温度になった後、常温に戻る温度変化−Δ
Ｔ1 においては反り変形を生じない。また、稼働時温度
まで温度上昇ΔＴ2 しても反り変形を生じないが、半導
体チップ内の温度勾配によって反り変形ｂを生じる。一
方、基板２はその上面に薄膜配線層３があり、この薄膜
配線層３は熱膨張係数の異なる材料で形成されているの
で、チップ寸法範囲内で温度上昇１℃あたり−ａ2 の反
り変形を生じる。この反り変形により、チップ接合後に
常温まで温度変化すると、ａ2ΔＴ1の変形を生じる。ま
た、基板２は半導体チップの稼働時には、チップとは温
度上昇が同じでなく、ΔＴ1 より温度差の低いΔＴ3 相
当の温度上昇をする。この場合、基板２の稼働時温度で
の変形はチップ寸法範囲内でａ2（ΔＴ1−ΔＴ3）とな
る。さらに、半導体チップ１上に、温度上昇１℃あたり
−ａ1 の変形を生じるように変形整合層６を設けると、
チップ１には常温、稼働時温度でそれぞれａ1ΔＴ1、ａ
1（ΔＴ1−ΔＴ2）＋ｂの反り変形が生じる。
【００１０】図４に、半導体装置に対して上記の構造を
用いた場合の半導体装置の挙動を示す。基板に配線層が
あり、チップに変形整合層があるの場合においては、
接合時から常温への温度変化により、チップではａ1Δ
Ｔ1 、基板ではａ2ΔＴ1 の変形を生じるので、結果と
して (ａ1−ａ2)ΔＴ1 ……(１) の変形差を生じる。そして、このは、稼動時にはチッ
プでａ1（ΔＴ1−ΔＴ2）＋ｂ、基板でａ2（ΔＴ1 −Δ
Ｔ3）の変形を生じ、その差は次のようになる。 ａ1（ΔＴ1−ΔＴ2）＋ｂ−ａ2（ΔＴ1−ΔＴ3） ……(２) 接続部材はこれらの変形差を生じるチップと基板を結合
するために歪や応力を生じる。従ってこれらの変形差を
十分小さくすることにより、接続部の強度信頼性を高め
ることができる。
用いた場合の半導体装置の挙動を示す。基板に配線層が
あり、チップに変形整合層があるの場合においては、
接合時から常温への温度変化により、チップではａ1Δ
Ｔ1 、基板ではａ2ΔＴ1 の変形を生じるので、結果と
して (ａ1−ａ2)ΔＴ1 ……(１) の変形差を生じる。そして、このは、稼動時にはチッ
プでａ1（ΔＴ1−ΔＴ2）＋ｂ、基板でａ2（ΔＴ1 −Δ
Ｔ3）の変形を生じ、その差は次のようになる。 ａ1（ΔＴ1−ΔＴ2）＋ｂ−ａ2（ΔＴ1−ΔＴ3） ……(２) 接続部材はこれらの変形差を生じるチップと基板を結合
するために歪や応力を生じる。従ってこれらの変形差を
十分小さくすることにより、接続部の強度信頼性を高め
ることができる。
【００１１】図５に示したように、チップの対角線長さ
をｄとする。また、厚さ、ヤング率、熱膨張係数をそれ
ぞれｈ、Ｅ、αで表し、変形整合層、半導体チップ、薄
膜配線層、基板についてのこれらの量をそれぞれ下付き
添字１、２、３、４を付して表す。またチップの単位面
積当りの発熱量をｑ、熱伝導率をλで表す。このとき、
前記のａ1、ａ2、ｂはそれぞれ大略次のように表され
る。
をｄとする。また、厚さ、ヤング率、熱膨張係数をそれ
ぞれｈ、Ｅ、αで表し、変形整合層、半導体チップ、薄
膜配線層、基板についてのこれらの量をそれぞれ下付き
添字１、２、３、４を付して表す。またチップの単位面
積当りの発熱量をｑ、熱伝導率をλで表す。このとき、
前記のａ1、ａ2、ｂはそれぞれ大略次のように表され
る。
【００１２】 ａ1＝（３／４）ｄ2×（α1−α2）×Ｅ1ｈ1／(Ｅ2ｈ2 2)……(３) ａ2＝（３／４）ｄ2×（α3−α4）×Ｅ3ｈ3／(Ｅ4ｈ4 2)……(４) ｂ＝ｄ2×α2×ｑ／（８λ） ……(５)
【００１３】
【表１】
【００１４】半導体装置が実際に受ける温度変化の一例
として、上に示す表１の条件で熱膨張係数、ヤング率、
厚さを定め、上記（１）〜（３）式を算出する。ここ
で、チップ接続構造は図５に示した構造であり、チップ
の対角線長さｄ＝２０mm、チップの単位面積当たりの発
熱量ｑ＝１w/mm2、熱伝導率λ=０.１４w/mm・℃、温度差
ΔＴ1＝１８０℃、ΔＴ2＝６０℃、ΔＴ3＝３０℃とし
た。この結果、ｂ≒１.１μｍが得られた。
として、上に示す表１の条件で熱膨張係数、ヤング率、
厚さを定め、上記（１）〜（３）式を算出する。ここ
で、チップ接続構造は図５に示した構造であり、チップ
の対角線長さｄ＝２０mm、チップの単位面積当たりの発
熱量ｑ＝１w/mm2、熱伝導率λ=０.１４w/mm・℃、温度差
ΔＴ1＝１８０℃、ΔＴ2＝６０℃、ΔＴ3＝３０℃とし
た。この結果、ｂ≒１.１μｍが得られた。
【００１５】この場合に上記(１)、(２)の変形差を共に
０にするには、ａ1＝ａ2＝ｂ／（ΔＴ2−ΔＴ3）となる
ようにｈ1 、ｈ3 、ｈ4 を選べば良い。例えば変形整合
層をＮｉで形成した場合、上記より、ｈ1 は約２.２μ
ｍ 、Ｃｒで形成した場合は、約４.５μｍとなる。ま
た、ｈ4 を３ｍｍのままにすれば、ｈ3 を０.６４ｍｍ
となるように膜を形成すれば良い。
０にするには、ａ1＝ａ2＝ｂ／（ΔＴ2−ΔＴ3）となる
ようにｈ1 、ｈ3 、ｈ4 を選べば良い。例えば変形整合
層をＮｉで形成した場合、上記より、ｈ1 は約２.２μ
ｍ 、Ｃｒで形成した場合は、約４.５μｍとなる。ま
た、ｈ4 を３ｍｍのままにすれば、ｈ3 を０.６４ｍｍ
となるように膜を形成すれば良い。
【００１６】しかし、実用的には変形差を０にする必要
は無く、接合強度から決まる許容値以下であれば良い。
半田のクリ−プ破断を防ぐには、半田に応力が作用しつ
づけることを防げば良い。このためには稼動時の高温に
おけるクリ−プで応力緩和が生じた後常温に戻った場合
に半田が降伏しなければ良く、稼動時温度と常温との温
度差で生じる接続面に垂直な歪が０.２％以下であれば
良い。０.５ｍｍの厚さのチップが２０％程度の断面積
密度を持つ半田ボ−ルで接続された場合、変形差δによ
る歪はおよそ（２０／ｄ）2 δとなる。ここで、δは変
形差（ｍｍ）、ｄはチップ対角線長さである。この場合
の変形差に対する許容値δalは大略次のようになる。 δal＝５.０ｄ2／１０6（ｍｍ） この値はチップ厚さの二乗に逆比例し、半田接合部の断
面積密度に比例するからδalは次のようになる。このと
きに強度から変形差に対する許容値δalは大略次のよう
になる。 δal＝５.０ｄ2（κ／０.２）（０.５／ｔ）2／１０6（ｍｍ） ＝６.２５（ｄ／ｔ）2κ／１０6（ｍｍ） ここで、ｄはチップ対角線長さ、ｔはチップ厚さ、κは
接続半田断面積密度である。
は無く、接合強度から決まる許容値以下であれば良い。
半田のクリ−プ破断を防ぐには、半田に応力が作用しつ
づけることを防げば良い。このためには稼動時の高温に
おけるクリ−プで応力緩和が生じた後常温に戻った場合
に半田が降伏しなければ良く、稼動時温度と常温との温
度差で生じる接続面に垂直な歪が０.２％以下であれば
良い。０.５ｍｍの厚さのチップが２０％程度の断面積
密度を持つ半田ボ−ルで接続された場合、変形差δによ
る歪はおよそ（２０／ｄ）2 δとなる。ここで、δは変
形差（ｍｍ）、ｄはチップ対角線長さである。この場合
の変形差に対する許容値δalは大略次のようになる。 δal＝５.０ｄ2／１０6（ｍｍ） この値はチップ厚さの二乗に逆比例し、半田接合部の断
面積密度に比例するからδalは次のようになる。このと
きに強度から変形差に対する許容値δalは大略次のよう
になる。 δal＝５.０ｄ2（κ／０.２）（０.５／ｔ）2／１０6（ｍｍ） ＝６.２５（ｄ／ｔ）2κ／１０6（ｍｍ） ここで、ｄはチップ対角線長さ、ｔはチップ厚さ、κは
接続半田断面積密度である。
【００１７】図５の場合、接続半田断面積密度が０.１
であるとすると、δalは１μｍとなる。表１に示した必
要最小厚さで基板を構成するとΔＴ1により５μｍも変
形するためｈ4を５ｍｍとした。この場合ΔＴ1による変
形は１.８μｍとなる。Ｎｉ、Ｃｒの場合それぞれ０.８
μｍ、１.６μｍの変形整合層を作ると常温で変形差は
ほぼ０となり、稼動時には０.７μｍとなり許容範囲に
入る。
であるとすると、δalは１μｍとなる。表１に示した必
要最小厚さで基板を構成するとΔＴ1により５μｍも変
形するためｈ4を５ｍｍとした。この場合ΔＴ1による変
形は１.８μｍとなる。Ｎｉ、Ｃｒの場合それぞれ０.８
μｍ、１.６μｍの変形整合層を作ると常温で変形差は
ほぼ０となり、稼動時には０.７μｍとなり許容範囲に
入る。
【００１８】次に、図４において基板に配線層が有り、
チップに整合層がないの場合では常温でチップは変形
しないにもかかわらず基板がａΔＴ1 変形するため接続
部材に損傷を生じる。稼動時にはチップはｂの変形を生
じ、基板変形はａ（ΔＴ1 −ΔＴ3 ）となるため接続部
の負荷は下がるが、停止時に常温に戻り、常温時と稼動
時の負荷が繰り返される。チップに整合層が無く、基板
にも配線層が無いの場合では、常温時には負荷は生じ
ないが、稼動時にはチップのみにｂの変形を生じ負荷が
生じる。チップ発熱量が小さい場合はｂは小さく重大な
損傷は生じないが、発熱量が大きくなると損傷を生じ
る。基板に配線層が無くチップに整合層が有るの場合
では常温時、稼動時ともに損傷を生じる。このように
の構造は、基板薄膜配線層が厚い場合やチップ発熱量が
大きい場合に、他の構造に比べて信頼性の高い構造を提
供できる。
チップに整合層がないの場合では常温でチップは変形
しないにもかかわらず基板がａΔＴ1 変形するため接続
部材に損傷を生じる。稼動時にはチップはｂの変形を生
じ、基板変形はａ（ΔＴ1 −ΔＴ3 ）となるため接続部
の負荷は下がるが、停止時に常温に戻り、常温時と稼動
時の負荷が繰り返される。チップに整合層が無く、基板
にも配線層が無いの場合では、常温時には負荷は生じ
ないが、稼動時にはチップのみにｂの変形を生じ負荷が
生じる。チップ発熱量が小さい場合はｂは小さく重大な
損傷は生じないが、発熱量が大きくなると損傷を生じ
る。基板に配線層が無くチップに整合層が有るの場合
では常温時、稼動時ともに損傷を生じる。このように
の構造は、基板薄膜配線層が厚い場合やチップ発熱量が
大きい場合に、他の構造に比べて信頼性の高い構造を提
供できる。
【００１９】上記のような構造は、半田ボールの場合だ
けでなく、図６に示すように、変形整合層６を形成した
ＬＳＩチップ１と基板２の薄膜配線層３との間を、金属
のボール１１またはピンを半田１２で接続する場合にも
適用できる。
けでなく、図６に示すように、変形整合層６を形成した
ＬＳＩチップ１と基板２の薄膜配線層３との間を、金属
のボール１１またはピンを半田１２で接続する場合にも
適用できる。
【００２０】図７は、本発明の第２の実施例を示す図で
ある。この図７においては、変形整合層をチップ全面に
では無く、部分的に設けている。この部分的な変形整合
層も第１の実施例と同様の役割を果たしうる。そして、
チップ切りだし時に金属粉が飛散するのを防止するた
め、切断箇所に金属膜を付けないときなどに有効であ
る。なお、図７では基板の変形量を適切にするため、基
板厚さを変える代わりに基板裏面に変形整合層を形成し
ている。また、図７では変形整合層６は部分的に連続し
ているが、複数に分割して設けても同様の効果がある。
ある。この図７においては、変形整合層をチップ全面に
では無く、部分的に設けている。この部分的な変形整合
層も第１の実施例と同様の役割を果たしうる。そして、
チップ切りだし時に金属粉が飛散するのを防止するた
め、切断箇所に金属膜を付けないときなどに有効であ
る。なお、図７では基板の変形量を適切にするため、基
板厚さを変える代わりに基板裏面に変形整合層を形成し
ている。また、図７では変形整合層６は部分的に連続し
ているが、複数に分割して設けても同様の効果がある。
【００２１】図８は、本発明の第３の実施例を示す図で
ある。この実施例では、チップは冷媒に直接接触はして
いない。そして、熱伝導性コンパウンド１３を介して、
冷却部材５に設けられた流路２２内を流れる冷媒により
冷却される。熱伝導性コンパウンド１３は変形抵抗が小
さいため、チップ上に変形整合層を設けることにより、
接続半田の負荷を低減できる。この熱伝導性コンパウン
ドとしては、酸化亜鉛を含有するグリース等が知られて
いる。
ある。この実施例では、チップは冷媒に直接接触はして
いない。そして、熱伝導性コンパウンド１３を介して、
冷却部材５に設けられた流路２２内を流れる冷媒により
冷却される。熱伝導性コンパウンド１３は変形抵抗が小
さいため、チップ上に変形整合層を設けることにより、
接続半田の負荷を低減できる。この熱伝導性コンパウン
ドとしては、酸化亜鉛を含有するグリース等が知られて
いる。
【００２２】図９は、本発明の第４の実施例を示す図で
ある。前述までの実施例は変形整合層がチップ厚さに比
べて十分に薄い場合であったが、変形整合層がチップ厚
さ相当であっても上述と同等の効果が得られる。図９に
おいて、変形整合層６はチップの熱膨張係数より０.２
×１０~6／℃だけ大きい窒化アルミでできており、１．
０ｍｍの厚さを有している。この窒化アルミ板は半田な
どの熱伝導性接着剤１４でチップに接合されている。こ
のように、変形整合層が厚い場合の１℃当りの変形量ａ
１ は前記の式(３)より厳密な次式(６)で表される。す
なわち、熱伝導性接着剤１４の影響を無視し、かつ図５
に示した記号を用いると、変形量は次のようになる。
ある。前述までの実施例は変形整合層がチップ厚さに比
べて十分に薄い場合であったが、変形整合層がチップ厚
さ相当であっても上述と同等の効果が得られる。図９に
おいて、変形整合層６はチップの熱膨張係数より０.２
×１０~6／℃だけ大きい窒化アルミでできており、１．
０ｍｍの厚さを有している。この窒化アルミ板は半田な
どの熱伝導性接着剤１４でチップに接合されている。こ
のように、変形整合層が厚い場合の１℃当りの変形量ａ
１ は前記の式(３)より厳密な次式(６)で表される。す
なわち、熱伝導性接着剤１４の影響を無視し、かつ図５
に示した記号を用いると、変形量は次のようになる。
【００２３】 ａ1＝（３／４)×ｈ2×ｄ2×（α1−α2）× (１＋ｍ)／{３(１＋ｍ)2＋(１＋ｍｎ)×(ｍ2＋１/(ｍ
ｎ))} ……(６) ここで、ｍ＝ｈ1／ｈ2 、ｎ＝Ｅ1
／Ｅ2である。
ｎ))} ……(６) ここで、ｍ＝ｈ1／ｈ2 、ｎ＝Ｅ1
／Ｅ2である。
【００２４】窒化アルミのヤング率は約２.８×１０5 M
Paであるから、上記寸法の変形整合層を用いると、ΔＴ
1の温度変化により第１の実施例と同様、１.８μｍの熱
変形に抑えることができる。なお、この変形整合層は窒
化アルミ以外のチップとの熱膨張係数差が１×１０~6／
℃以下の材料であれば良いが、冷却性能を損なわないた
めにはできるだけ薄いことが望ましく熱膨張係数差が
０.５×１０~6／℃ 以下であることが好ましい。
Paであるから、上記寸法の変形整合層を用いると、ΔＴ
1の温度変化により第１の実施例と同様、１.８μｍの熱
変形に抑えることができる。なお、この変形整合層は窒
化アルミ以外のチップとの熱膨張係数差が１×１０~6／
℃以下の材料であれば良いが、冷却性能を損なわないた
めにはできるだけ薄いことが望ましく熱膨張係数差が
０.５×１０~6／℃ 以下であることが好ましい。
【００２５】図１０は、本発明の第５の実施例を示す図
である。図１０では薄膜配線層の無い基板上にチップが
接続されている。この接続半田の断面密度κ が０.０５
であればｄ＝２０ｍｍ、ｔ＝０.５ｍｍであればδalは
０.５μｍとなる。一方、チップの単位面積当たりの発
熱量ｑ＝１w/mm2、熱伝導率λ=０.１４w/mm・℃とすれば
稼動時の温度分布による反り変形はｂ≒１.１μｍとな
り δalを超える。そこで、チップ上にＮｉまたはＣｒ
の変形整合層をそれぞれ１.０、２.０μｍ作れば、稼動
時の温度上昇６０℃で０.７５μｍの変形を生じ変形差
は０.３５μｍとなり、δal以下とできる。この場合に
は、チップ接続時から常温までの温度変化によりδal以
上の変形差が生じるが、この温度変化は回数が少なく、
破断の恐れは少ない。変形整合層がこのような役目を果
たせるには、稼動時の温度上昇６０℃による変形がδal
の２５％以上あることが望ましい。
である。図１０では薄膜配線層の無い基板上にチップが
接続されている。この接続半田の断面密度κ が０.０５
であればｄ＝２０ｍｍ、ｔ＝０.５ｍｍであればδalは
０.５μｍとなる。一方、チップの単位面積当たりの発
熱量ｑ＝１w/mm2、熱伝導率λ=０.１４w/mm・℃とすれば
稼動時の温度分布による反り変形はｂ≒１.１μｍとな
り δalを超える。そこで、チップ上にＮｉまたはＣｒ
の変形整合層をそれぞれ１.０、２.０μｍ作れば、稼動
時の温度上昇６０℃で０.７５μｍの変形を生じ変形差
は０.３５μｍとなり、δal以下とできる。この場合に
は、チップ接続時から常温までの温度変化によりδal以
上の変形差が生じるが、この温度変化は回数が少なく、
破断の恐れは少ない。変形整合層がこのような役目を果
たせるには、稼動時の温度上昇６０℃による変形がδal
の２５％以上あることが望ましい。
【００２６】図１１は、本発明の第６の実施例を示す図
である。図１１ではチップと熱膨張係数のことなるアル
ミナ、エポキシ、ポリイミド等の基板８の上にチップ６
が接続されている。このような半導体装置が温度変化を
受けると、基板が膨張し、このため半田接続部を介して
チップ下面に剪断力が作用しチップに反り変形を生じ
る。この結果、図１２に示すように常温で破線で示した
形状のものが、稼動時等の温度上昇時には実線で示した
ように変形して半田接続界面に垂直な応力が生じる。こ
の場合にも変形整合層により反り変形を減少させること
ができる。有限要素法の計算結果によれば６０℃の温度
変化によるこの構造の半田接合部の垂直歪は次のように
なる。
である。図１１ではチップと熱膨張係数のことなるアル
ミナ、エポキシ、ポリイミド等の基板８の上にチップ６
が接続されている。このような半導体装置が温度変化を
受けると、基板が膨張し、このため半田接続部を介して
チップ下面に剪断力が作用しチップに反り変形を生じ
る。この結果、図１２に示すように常温で破線で示した
形状のものが、稼動時等の温度上昇時には実線で示した
ように変形して半田接続界面に垂直な応力が生じる。こ
の場合にも変形整合層により反り変形を減少させること
ができる。有限要素法の計算結果によれば６０℃の温度
変化によるこの構造の半田接合部の垂直歪は次のように
なる。
【００２７】εz≒４００ｄκΔαここで、Δαはチッ
プと基板の熱膨張係数差である。例えば、ｄ＝２０、κ
＝０.２、Δα＝２／１０6とすると、 εz＝０.００３２ 前述のように、εzは０.００２以下とする必要があるた
めチップの変形整合層は０.００１２以上のεz を生じ
る必要がある。このためには１.２μｍ以上の変形を生
じる必要があるためＮｉまたはＣｒの変形整合層は１.
６μｍ、３.２μｍ必要となる。
プと基板の熱膨張係数差である。例えば、ｄ＝２０、κ
＝０.２、Δα＝２／１０6とすると、 εz＝０.００３２ 前述のように、εzは０.００２以下とする必要があるた
めチップの変形整合層は０.００１２以上のεz を生じ
る必要がある。このためには１.２μｍ以上の変形を生
じる必要があるためＮｉまたはＣｒの変形整合層は１.
６μｍ、３.２μｍ必要となる。
【００２８】図１３は、本発明の第７の実施例を示す図
である。チップと熱膨張係数の異なる基板８の上にチッ
プ１が接続されており、このチップ上には半田１４によ
り接合された金属箔１５からなる変形整合層を備えてい
る。
である。チップと熱膨張係数の異なる基板８の上にチッ
プ１が接続されており、このチップ上には半田１４によ
り接合された金属箔１５からなる変形整合層を備えてい
る。
【００２９】図１４は、本発明の第８の実施例を示す図
である。チップと熱膨張係数の異なる基板８の上にチッ
プが接続されており、このチップ上には変形整合層とし
て樹脂１６が接合されている。
である。チップと熱膨張係数の異なる基板８の上にチッ
プが接続されており、このチップ上には変形整合層とし
て樹脂１６が接合されている。
【００３０】
【発明の効果】本発明によれば、半導体装置において、
基板またはチップと熱膨張係数の異なる基板にＬＳＩチ
ップを実装したときに、温度変化により発生する基板の
反り変形を変形整合層がその反りを打ち消すように作用
し、半田ボ−ル等の接続部材の変形応力を緩和するの
で、信頼性の高い実装構造を得ることができる。
基板またはチップと熱膨張係数の異なる基板にＬＳＩチ
ップを実装したときに、温度変化により発生する基板の
反り変形を変形整合層がその反りを打ち消すように作用
し、半田ボ−ル等の接続部材の変形応力を緩和するの
で、信頼性の高い実装構造を得ることができる。
【図１】本発明の第１の実施例の縦断面図である。
【図２】従来例の縦断面図である。
【図３】変形整合層の役割を示すための説明図である。
【図４】変形整合層の役割を示すための説明図である。
【図５】変形整合層の役割を示すための説明図である。
【図６】第１の実施例における接続構造の変形例の縦断
面図である。
面図である。
【図７】本発明の第２の実施例の縦断面図である。
【図８】本発明の第３の実施例の縦断面図である。
【図９】本発明の第４の実施例の縦断面図である。
【図１０】本発明の第５の実施例の縦断面図である。
【図１１】本発明の第６の実施例の縦断面図である。
【図１２】チップと基板の熱膨張係数が異なる場合の歪
発生機構の説明図である。
発生機構の説明図である。
【図１３】本発明の第７の実施例の縦断面図である。
【図１４】本発明の第８の実施例の縦断面図である。
１ ＬＳＩチップ ２ 基板 ３ 薄膜配線層 ４ 半田ボ−ル ５ 冷却部材 ６ 変形整合層 ７ ノズル ８ チップと熱膨張係数の異なる基板 １０ フロリナ−ト １１ 金属ボ−ル又はピン １２ 半田 １３ 熱伝導性コンパウンド １４ 半田 １５ 金属箔 １６ 樹脂からなる変形整合層 ２０ 冷媒流入口 ２１ 冷媒流出口 ２３ 冷媒流路 ９９ ピン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 博昭 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (56)参考文献 特開 昭63−4635（ＪＰ，Ａ) 特開 昭61−208838（ＪＰ，Ａ) 特開 平４−29337（ＪＰ，Ａ) 特開 平４−196392（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12
Claims (4)
- 【請求項１】 発熱半導体素子と、この発熱半導体素子
を搭載した基板と、この基板の表面に形成され基板と異
なる材料を絶縁体とする配線層と、前記発熱半導体素子
と前記基板とを電気的に接続する接続素子とを備え、前
記発熱半導体素子の前記基板に対向する面の反対面に、
前記発熱半導体素子と異なる熱膨張係数を有する材料の
層を設けた半導体装置であって、前記発熱半導体素子と
異なる熱膨張係数を有する材料の層は、メッキ、スパッ
タ、溶射等により形成された薄膜からなることを特徴と
する半導体装置。 - 【請求項２】 発熱半導体素子と、この発熱半導体素子
を搭載した基板と、この基板の表面に形成され基板と異
なる材料を絶縁体とする配線層と、前記発熱半導体素子
と前記基板とを電気的に接続する接続素子とを備え、前
記発熱半導体素子の前記基板に対向する面の反対面に、
前記発熱半導体素子と異なる熱膨張係数を有する材料の
層を設けた半導体装置であって、前記発熱半導体素子と
前記基板との間に前記接続素子を配設し、前記発熱半導
体素子の対角線長さをｄ（ｍｍ）、チップ厚さをｔ（ｍ
ｍ）、接続半田断面積密度をκとしたときに、前記発熱
半導体素子と前記基板の熱変形差δ（ｍｍ）を次式で示
される変形限界δal（ｍｍ）に対して、 δal＝＝６.２５（ｄ／ｔ）2κ／１０6 、 δ≦δal となるように、前記発熱半導体素子と異なる熱膨張係数
を有する材料の層の厚さを形成したことを特徴とする半
導体装置。 - 【請求項３】 前記発熱半導体素子と異なる熱膨張係数
を有する材料の層は、Ｃｒ、Ｎｉ、またはそれらの合金
により形成されていることを特徴とする請求項１または
２に記載の半導体装置。 - 【請求項４】 半田ボールまたはピンによる接続端部を
備え、前記接続端部を含む面の反対面に、前記ＬＳＩチ
ップと異なる熱膨張係数を有する材料の層を形成したＬ
ＳＩチップであって、前記ＬＳＩチップが、対角線長さ
をｄ（ｍｍ）、厚さをｔ（ｍｍ）、６０℃の温度変化に
おける変形δ（ｍｍ）としたときに、 δ＞０.４（ｄ／ｔ）2／１０6 となるように、前記ＬＳＩチップと異なる熱膨張係数を
有する材料の層の厚さを形成したことを特徴とするＬＳ
Ｉチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30276793A JP3227589B2 (ja) | 1992-12-24 | 1993-12-02 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34390992 | 1992-12-24 | ||
| JP4-343909 | 1992-12-24 | ||
| JP30276793A JP3227589B2 (ja) | 1992-12-24 | 1993-12-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244243A JPH06244243A (ja) | 1994-09-02 |
| JP3227589B2 true JP3227589B2 (ja) | 2001-11-12 |
Family
ID=26563262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30276793A Expired - Fee Related JP3227589B2 (ja) | 1992-12-24 | 1993-12-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227589B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401486C (zh) | 2002-08-09 | 2008-07-09 | 富士通株式会社 | 半导体装置及其制造方法 |
| JP2007318182A (ja) * | 2007-09-03 | 2007-12-06 | Rohm Co Ltd | 半導体装置 |
| US8368232B2 (en) | 2010-03-25 | 2013-02-05 | Qualcomm Incorporated | Sacrificial material to facilitate thin die attach |
-
1993
- 1993-12-02 JP JP30276793A patent/JP3227589B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244243A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4034469A (en) | Method of making conduction-cooled circuit package | |
| KR940001283B1 (ko) | 세라믹팩형 반도체 장치 및 그의 조립방법 | |
| US4556899A (en) | Insulated type semiconductor devices | |
| EP1363325A1 (en) | Member for electronic circuit, method for manufacturing the member, and electronic part | |
| JPH07106477A (ja) | 熱伝導板付きヒートシンクアセンブリ | |
| JP2978511B2 (ja) | 集積回路素子実装構造体 | |
| JPH07106475A (ja) | ヒートシンク・アセンブリ | |
| US6317331B1 (en) | Wiring substrate with thermal insert | |
| US6574106B2 (en) | Mounting structure of semiconductor device | |
| KR20080060185A (ko) | 전자 부품 | |
| JP2006278558A (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
| JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
| US6534792B1 (en) | Microelectronic device structure with metallic interlayer between substrate and die | |
| US5311399A (en) | High power ceramic microelectronic package | |
| JP3227589B2 (ja) | 半導体装置 | |
| US20050286234A1 (en) | Thermally conductive composite interface and methods of fabrication thereof for an electronic assembly | |
| EP0475223B1 (en) | Method of fabricating integrated circuit chip package | |
| JP2001085819A (ja) | 集積回路応力低減装置 | |
| JPH07321258A (ja) | 半導体装置 | |
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPH0815189B2 (ja) | 半導体装置の製造方法 | |
| JPH0537105A (ja) | 混成集積回路 | |
| JPH10125831A (ja) | ヒートシンク放熱フィン | |
| JPH04186869A (ja) | 金属板ベース回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |