JPH07118340B2 - コネクタ・アセンブリ - Google Patents
コネクタ・アセンブリInfo
- Publication number
- JPH07118340B2 JPH07118340B2 JP62169948A JP16994887A JPH07118340B2 JP H07118340 B2 JPH07118340 B2 JP H07118340B2 JP 62169948 A JP62169948 A JP 62169948A JP 16994887 A JP16994887 A JP 16994887A JP H07118340 B2 JPH07118340 B2 JP H07118340B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- stress
- substrate
- head
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000463 material Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 32
- 239000000919 ceramic Substances 0.000 claims description 20
- 238000005219 brazing Methods 0.000 claims description 7
- 230000013011 mating Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000000712 assembly Effects 0.000 claims 1
- 238000000429 assembly Methods 0.000 claims 1
- 230000035882 stress Effects 0.000 description 48
- 238000000034 method Methods 0.000 description 10
- 239000000956 alloy Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005452 bending Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229910001374 Invar Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012958 reprocessing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Multi-Conductor Connections (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 この発明は多層セラミック(MLC)基板上に形成された
金属パッドへの、コネクタ・ピンの結合に関するもので
ある。詳細にいえば、ピンとパッドの界面に生じる応力
を除去する、頭部にテーパを付けた頭部テーパ型ピンを
教示するものである。
金属パッドへの、コネクタ・ピンの結合に関するもので
ある。詳細にいえば、ピンとパッドの界面に生じる応力
を除去する、頭部にテーパを付けた頭部テーパ型ピンを
教示するものである。
B.従来技術 半導体パッケージの分野において、多層セラミック技術
を使用することが普及している。典型的なパッケージに
おいて、半導体チップは多層セラミック基板の一方の表
面に取り付けられ、基板の裏面にはパッケージの次のレ
ベルへの取付けまた相互接続のための入出力ピンまたは
コネクタが設けられている。基板全面にわたって、頂面
に取り付けられている集積回路デバイスへのピンからの
相互接続のための金属被膜の回路網が配置されている。
入出力ピンは通常、ろう付けまたははんだ付けによって
結合パッドに結合される。結合パッドは内部金属被膜系
の端子パッドである。端子パッドは金属ペーストをマス
クを介してスクリーン印刷する方法、または電子ビーム
蒸着、スパッタリングその他の方法による金属被膜形成
のいずれかによって形成される。入出力ピンは次いで、
通常はAu−Snろうによって端子パッドに結合される。結
合材料は操作に合致した環境条件に耐えるに十分な強さ
のものでなければならず、またろう合金はデバイス取付
け工程などの、パッケージを完成するために実施される
処理段階に付随した熱および引張り応力の影響を大幅に
受けないものでもなければならない。多層セラミック基
板は多数のデバイスを担持するように設計されているの
で、デバイスの欠陥および技術変更に対処するため、通
常幾つかの再処理段階が必要である。したがって、入出
力ピンと端子パッドとの間の結合は、処理段階および再
処理段階における多くの温度サイクルに耐えるものでな
ければならない。製造上の理由以外に、引張り応力は使
用中に入出力パッドの近傍に発生するものであり、端子
パッドの大きさ、厚さおよび形状、パッドの材料特性、
ピン結合部の形態、ならびにろう合金の分布および材料
特性によって左右されるものであることが判明してい
る。この知識に基づき、入出力ピンにおける応力を除去
するためのさまざまな手法が探求されている。熱応力に
関しては、関連する材料の熱膨脹係数を合致させるため
の、材料に関連した手法が試みられている。たとえば、
コバール(Kovar)[ウェスティングハウス・エレクト
リック・コーポレーショ(Westinghouse Electric Corp
oration)の商標]がピン材料として広く使用されてい
るが、これはこの材料がアルミナ基板の熱膨脹係数と両
立できる熱膨脹係数を有しているからである。エインス
リ他(Ainslie et al)に授与された米国特許第4418857
号およびミラー他(Miller ef al)に授与された米国特
許第4518112号で教示されているように、ろうおよびパ
ッドの材料を変更し、基板とピンの材料の間に中間熱膨
脹係数を与え、熱応力を削減することができる。ろう合
金材料の変更の他に、両方とも本発明の護受人に譲渡さ
れているエインスリおよびミラーの特許は、ろうまたは
フィレットの体積およびフィレットの形態がろう付け結
合部の強度に影響をおよぼすことがあると教示してい
る。ミラーの特許はフィレット材料の体積を削減し、
「上方へクリープし、結合部の強度を下げる傾向...」
(第1欄、第63行ないし第68行)を回避しようとするも
のである。エインスリの特許は「金属がピン軸に登るこ
とを防止する」(第5欄、第35行ないし第36行)方法を
教示している。同様に、フィレットの量およびフィレッ
トの形態がサハラ他(Sahara ef al)による「アルミナ
基板用金属被膜の改善(Improvement of Metallization
for Alumina Substrates)」、電子構成部品協議会論
文集(Electronic Components Conference Proceeding
s)、1982年5月、32〜35ページ、という名称のIEEEの
論文で検討されている。この論文では、結合材料の推奨
量が結合を行なうのに必要な最低量であることが教示さ
れている。さらに、この論文は第34ページの第8図にお
いて、フィレットの体積を削減したサンプルに対する応
力プロフィル([1])が、フィレットの体積が大きな
サンプルに対する応力プロファイル([2])よりもは
るかに好ましいものであることを示している。さらに、
「電子システムの基板に電流担持要素を結合する方法、
およびその構造(Process for Bonding Current Carryi
ng Elements to a Substrate in an Electronic Syste
m,and Structures Thereof)」なる名称の、米国特許願
第626185号は、結合パッドの直径よりも直径がはるかに
小さいピンの頭部を使用し、ろう合金の体積を減し、し
たがってろう合金の移動(マイグレーション)の可能性
を減らすことを教示している。これらの資料のすべてが
示しているのは、理想的なピン結合においては、ピンの
頭部と結合パッドの間に堆積するろうの体積が小さく、
かついかなる方向においてもピンの頭部自体の周縁を越
えて延びていないということである。しかしながら、再
処理工程中に、ろう材料が移動し、ろうの体積が再分布
され、ろう/フィレットの形態が変化し、これによって
応力が増加する。
を使用することが普及している。典型的なパッケージに
おいて、半導体チップは多層セラミック基板の一方の表
面に取り付けられ、基板の裏面にはパッケージの次のレ
ベルへの取付けまた相互接続のための入出力ピンまたは
コネクタが設けられている。基板全面にわたって、頂面
に取り付けられている集積回路デバイスへのピンからの
相互接続のための金属被膜の回路網が配置されている。
入出力ピンは通常、ろう付けまたははんだ付けによって
結合パッドに結合される。結合パッドは内部金属被膜系
の端子パッドである。端子パッドは金属ペーストをマス
クを介してスクリーン印刷する方法、または電子ビーム
蒸着、スパッタリングその他の方法による金属被膜形成
のいずれかによって形成される。入出力ピンは次いで、
通常はAu−Snろうによって端子パッドに結合される。結
合材料は操作に合致した環境条件に耐えるに十分な強さ
のものでなければならず、またろう合金はデバイス取付
け工程などの、パッケージを完成するために実施される
処理段階に付随した熱および引張り応力の影響を大幅に
受けないものでもなければならない。多層セラミック基
板は多数のデバイスを担持するように設計されているの
で、デバイスの欠陥および技術変更に対処するため、通
常幾つかの再処理段階が必要である。したがって、入出
力ピンと端子パッドとの間の結合は、処理段階および再
処理段階における多くの温度サイクルに耐えるものでな
ければならない。製造上の理由以外に、引張り応力は使
用中に入出力パッドの近傍に発生するものであり、端子
パッドの大きさ、厚さおよび形状、パッドの材料特性、
ピン結合部の形態、ならびにろう合金の分布および材料
特性によって左右されるものであることが判明してい
る。この知識に基づき、入出力ピンにおける応力を除去
するためのさまざまな手法が探求されている。熱応力に
関しては、関連する材料の熱膨脹係数を合致させるため
の、材料に関連した手法が試みられている。たとえば、
コバール(Kovar)[ウェスティングハウス・エレクト
リック・コーポレーショ(Westinghouse Electric Corp
oration)の商標]がピン材料として広く使用されてい
るが、これはこの材料がアルミナ基板の熱膨脹係数と両
立できる熱膨脹係数を有しているからである。エインス
リ他(Ainslie et al)に授与された米国特許第4418857
号およびミラー他(Miller ef al)に授与された米国特
許第4518112号で教示されているように、ろうおよびパ
ッドの材料を変更し、基板とピンの材料の間に中間熱膨
脹係数を与え、熱応力を削減することができる。ろう合
金材料の変更の他に、両方とも本発明の護受人に譲渡さ
れているエインスリおよびミラーの特許は、ろうまたは
フィレットの体積およびフィレットの形態がろう付け結
合部の強度に影響をおよぼすことがあると教示してい
る。ミラーの特許はフィレット材料の体積を削減し、
「上方へクリープし、結合部の強度を下げる傾向...」
(第1欄、第63行ないし第68行)を回避しようとするも
のである。エインスリの特許は「金属がピン軸に登るこ
とを防止する」(第5欄、第35行ないし第36行)方法を
教示している。同様に、フィレットの量およびフィレッ
トの形態がサハラ他(Sahara ef al)による「アルミナ
基板用金属被膜の改善(Improvement of Metallization
for Alumina Substrates)」、電子構成部品協議会論
文集(Electronic Components Conference Proceeding
s)、1982年5月、32〜35ページ、という名称のIEEEの
論文で検討されている。この論文では、結合材料の推奨
量が結合を行なうのに必要な最低量であることが教示さ
れている。さらに、この論文は第34ページの第8図にお
いて、フィレットの体積を削減したサンプルに対する応
力プロフィル([1])が、フィレットの体積が大きな
サンプルに対する応力プロファイル([2])よりもは
るかに好ましいものであることを示している。さらに、
「電子システムの基板に電流担持要素を結合する方法、
およびその構造(Process for Bonding Current Carryi
ng Elements to a Substrate in an Electronic Syste
m,and Structures Thereof)」なる名称の、米国特許願
第626185号は、結合パッドの直径よりも直径がはるかに
小さいピンの頭部を使用し、ろう合金の体積を減し、し
たがってろう合金の移動(マイグレーション)の可能性
を減らすことを教示している。これらの資料のすべてが
示しているのは、理想的なピン結合においては、ピンの
頭部と結合パッドの間に堆積するろうの体積が小さく、
かついかなる方向においてもピンの頭部自体の周縁を越
えて延びていないということである。しかしながら、再
処理工程中に、ろう材料が移動し、ろうの体積が再分布
され、ろう/フィレットの形態が変化し、これによって
応力が増加する。
C.発明が解決しようとする問題点 この発明の目的は、基板および結合部に生じる応力を最
低限のものとするコネクタ・ピン結合構造を提供するこ
とである。
低限のものとするコネクタ・ピン結合構造を提供するこ
とである。
この発明の他の目的は、結合材の厚さの勾配を最小限と
し、これによってセラミック基板の接触面に対する応力
の分布をより均一にすることである。
し、これによってセラミック基板の接触面に対する応力
の分布をより均一にすることである。
この発明のさらに他の目的は、以降の処理段階における
結合材料の再分布および移動を阻止するコネクタ・ピン
形状を提供することである。
結合材料の再分布および移動を阻止するコネクタ・ピン
形状を提供することである。
この発明の他の目的は、ピンの結合部の剥離抵抗および
曲げ抵抗を増加させる接続システムを提供することであ
る。
曲げ抵抗を増加させる接続システムを提供することであ
る。
D.問題点を解決するための手段 これらおよびその他の目的は、軸部、平坦な結合面、お
よび平坦な頭部から軸部へ延びるテーパ部とを有するコ
ネクタ・ピンを用いた本発明のピン結合によって構成さ
れる。
よび平坦な頭部から軸部へ延びるテーパ部とを有するコ
ネクタ・ピンを用いた本発明のピン結合によって構成さ
れる。
E.実施例 コネクタを接続するため高結合力の材料を使用すること
は、電子部品工業において周知である。ろう合金その他
の結合材、および結合パッドと関連する金属被膜は、基
板に応力を発生させるが、この応力はセラミックの破壊
強度を超え、セラミック自体の損傷につながるものであ
る。ろう付け処理および結果として生じる結合部を分析
することによって、応力を減少させるようになされた修
正形がもたらされた。セラミックその他の基板上の応力
は力の組合せの結果である。応力は熱膨脹の不一致によ
って、多層セラミックと結合パッドの界面に生じる。も
ろい基板はこの熱膨脹係数の不一致によって、パッド縁
部の近傍においてかなりの応力を受ける。パッドとろう
の間の熱膨脹の不一致によって、ろう付けされた結合部
自体にも、さらに応力が生じる。結合パッドは一致に、
基板に対する付着力、およびろう付けまたははんだ付け
材料に対するぬれ表面の両方を与えるように選択され
た、数層の異なる金属被膜で構成されている。したがっ
て、熱的が不一致のため、パッド自体の内部に応力が生
じる。隣接する材料の熱膨脹係数を一致させる試みがな
されているが、付加的な要因がろう−パッドの応力に影
響をおよぼしており、これらの要因は容易には対処でき
ないものである。これらの応力正起メカニズムはろうが
パッドと反応し、パッド内の応力を増加させる中間金属
化合物を形成するという傾向、ならびにろうをよりもろ
くし、この場合も応力を増加させることになる。他のML
C処理段階中に遭遇する他の材料とのろうの反応性を含
んでいる。ろう結合部がパッドにおよぼす引張り応力
は、パッドを介してその下のMLC基板に伝わる。したが
って、セラミック基板は応力の合力に耐えなければなら
ない。総引張り応力はさらに、ろうがピンの頭部および
パッドの縁部をぬらし、かつこれらの部分に集まる傾向
があるため、ピンの頭部の周縁のパッド下方にあるセラ
ミックの領域に集中する。この効果は厚さの勾配をもた
らし、これによってピン頭部の周縁にある厚いフィレッ
トがガラス・セラミックに応力集中を生じ、これが基板
にクラックをもたらし、結果としてセラミックに修復不
能な損傷を生じる。
は、電子部品工業において周知である。ろう合金その他
の結合材、および結合パッドと関連する金属被膜は、基
板に応力を発生させるが、この応力はセラミックの破壊
強度を超え、セラミック自体の損傷につながるものであ
る。ろう付け処理および結果として生じる結合部を分析
することによって、応力を減少させるようになされた修
正形がもたらされた。セラミックその他の基板上の応力
は力の組合せの結果である。応力は熱膨脹の不一致によ
って、多層セラミックと結合パッドの界面に生じる。も
ろい基板はこの熱膨脹係数の不一致によって、パッド縁
部の近傍においてかなりの応力を受ける。パッドとろう
の間の熱膨脹の不一致によって、ろう付けされた結合部
自体にも、さらに応力が生じる。結合パッドは一致に、
基板に対する付着力、およびろう付けまたははんだ付け
材料に対するぬれ表面の両方を与えるように選択され
た、数層の異なる金属被膜で構成されている。したがっ
て、熱的が不一致のため、パッド自体の内部に応力が生
じる。隣接する材料の熱膨脹係数を一致させる試みがな
されているが、付加的な要因がろう−パッドの応力に影
響をおよぼしており、これらの要因は容易には対処でき
ないものである。これらの応力正起メカニズムはろうが
パッドと反応し、パッド内の応力を増加させる中間金属
化合物を形成するという傾向、ならびにろうをよりもろ
くし、この場合も応力を増加させることになる。他のML
C処理段階中に遭遇する他の材料とのろうの反応性を含
んでいる。ろう結合部がパッドにおよぼす引張り応力
は、パッドを介してその下のMLC基板に伝わる。したが
って、セラミック基板は応力の合力に耐えなければなら
ない。総引張り応力はさらに、ろうがピンの頭部および
パッドの縁部をぬらし、かつこれらの部分に集まる傾向
があるため、ピンの頭部の周縁のパッド下方にあるセラ
ミックの領域に集中する。この効果は厚さの勾配をもた
らし、これによってピン頭部の周縁にある厚いフィレッ
トがガラス・セラミックに応力集中を生じ、これが基板
にクラックをもたらし、結果としてセラミックに修復不
能な損傷を生じる。
この発明は第1A図〜第1D図に示すようなコネクタ・ピン
に関するものであり、このピンは軸部から平坦な頭部表
面に向かってテーパが付いており、平坦な頭部表面にお
いて結合面と接続するものである。この独特な形状は、
通常ピン頭部周縁に集まる、ろうなどの結合材料の体積
を減少させることによって、セラミックに伝わる応力を
最小限とするものである。厚さの勾配が最小限となさ
れ、セラミックの接触表面全体にわたって応力を「分
布」させることが可能となる。テーパ付き頭部の他の利
点は、フィレットの形状が多数のリフロー後も変化しな
いことである。さらに、フィレットまたはろうの体積全
体を減少させることは、パッドの金属被膜に対するろう
の反応および移動の割合を大幅に減少させるテーパ付き
頭部によって達成できる。機械的には、頭部にテーパを
付ける利点は、ピン、パッドおよびセラミックにかかる
負荷が漸減することであり、かかる負荷は完成したパッ
ケージの取扱いおよび挿入に付随した曲げおよび剥離応
力によって印加されるものである。負荷の漸減はピン頭
部周縁およびパッド縁部における曲げモーメントを減
し、その結果ろう結合部の剥離および曲げ抵抗を増加さ
せることができる。
に関するものであり、このピンは軸部から平坦な頭部表
面に向かってテーパが付いており、平坦な頭部表面にお
いて結合面と接続するものである。この独特な形状は、
通常ピン頭部周縁に集まる、ろうなどの結合材料の体積
を減少させることによって、セラミックに伝わる応力を
最小限とするものである。厚さの勾配が最小限となさ
れ、セラミックの接触表面全体にわたって応力を「分
布」させることが可能となる。テーパ付き頭部の他の利
点は、フィレットの形状が多数のリフロー後も変化しな
いことである。さらに、フィレットまたはろうの体積全
体を減少させることは、パッドの金属被膜に対するろう
の反応および移動の割合を大幅に減少させるテーパ付き
頭部によって達成できる。機械的には、頭部にテーパを
付ける利点は、ピン、パッドおよびセラミックにかかる
負荷が漸減することであり、かかる負荷は完成したパッ
ケージの取扱いおよび挿入に付随した曲げおよび剥離応
力によって印加されるものである。負荷の漸減はピン頭
部周縁およびパッド縁部における曲げモーメントを減
し、その結果ろう結合部の剥離および曲げ抵抗を増加さ
せることができる。
第1A図ないし第1D図に示すように、テーパの角度はクリ
チカルではなく、また頭部の形状もクリチカルではな
い。直線状縁部、すなわちピンの軸部から結合表面に向
かって外方へテーパしている傾斜縁部を有するもの、な
らびに凸面状および凹面状のテーパを有するものが示さ
れている。必要なのは垂直に対してある程度テーパし、
応力を分散させることである。上述のように、パッド/
基板上の総応力は合力の結果である。引張り応力αtは
垂直分力αvおよび水平分力αhの結果である。理論的
にいえば、対称的なピンを製造して、軸部の直径を結合
表面の1/3とし、45゜のテーパ角度を使用すれば、応力
の成分が「分割」されて、αv=αhとなり、いずれの
成分にも高いピーク応力が生じなくなって、総応力αt
が最少となる。ピンの軸部の直径ピン頭部の直径の相対
寸法は、テーパ付き頭部の形状によって制限されるもの
ではないが、標準のピン頭部を冷間成形法を使用して製
造する場合は制限される。冷間成形法はピンや釘などの
コネクタを製造する方法として、当技術分野において公
知のものである。当技術分野において公知の標準的な平
坦縁部頭部付きピンの形状では、軸部の直径に対する成
形または冷間成形頭部の直径の比率がほぼ2.4:1にな
る。しかしながら、頭部にテーパを付けた型式では、使
用する材料の量が必然的に少なくなる。したがって、頭
部にテーパを付けたピンでは、より高いピン頭部直径:
軸部直径比を達成することができる。たとえば、3.7:1
の比が傾斜頭部ピンの冷間成形製造で達成される。冷間
製造法の観点から見て、テーパ付き頭部は使用する場合
に望ましいだけでなく、経済性およびスループットの観
点からも望ましいものである。
チカルではなく、また頭部の形状もクリチカルではな
い。直線状縁部、すなわちピンの軸部から結合表面に向
かって外方へテーパしている傾斜縁部を有するもの、な
らびに凸面状および凹面状のテーパを有するものが示さ
れている。必要なのは垂直に対してある程度テーパし、
応力を分散させることである。上述のように、パッド/
基板上の総応力は合力の結果である。引張り応力αtは
垂直分力αvおよび水平分力αhの結果である。理論的
にいえば、対称的なピンを製造して、軸部の直径を結合
表面の1/3とし、45゜のテーパ角度を使用すれば、応力
の成分が「分割」されて、αv=αhとなり、いずれの
成分にも高いピーク応力が生じなくなって、総応力αt
が最少となる。ピンの軸部の直径ピン頭部の直径の相対
寸法は、テーパ付き頭部の形状によって制限されるもの
ではないが、標準のピン頭部を冷間成形法を使用して製
造する場合は制限される。冷間成形法はピンや釘などの
コネクタを製造する方法として、当技術分野において公
知のものである。当技術分野において公知の標準的な平
坦縁部頭部付きピンの形状では、軸部の直径に対する成
形または冷間成形頭部の直径の比率がほぼ2.4:1にな
る。しかしながら、頭部にテーパを付けた型式では、使
用する材料の量が必然的に少なくなる。したがって、頭
部にテーパを付けたピンでは、より高いピン頭部直径:
軸部直径比を達成することができる。たとえば、3.7:1
の比が傾斜頭部ピンの冷間成形製造で達成される。冷間
製造法の観点から見て、テーパ付き頭部は使用する場合
に望ましいだけでなく、経済性およびスループットの観
点からも望ましいものである。
第2A図および第3A図は、それぞれ従来のピンを用いた接
続構造および本発明で提案する頭部にテーパを付けたピ
ンを使用した接続構造を示している。第2A図はフィレッ
ト14によって基板11上の結合パッド12に取り付けられた
従来の標準的な平坦な頭部のピン13を示している。図面
に示すようにフィレットはピン頭部周縁15に集中し、し
たがって大きな体積のフィレットの真下のセラミック上
の応力を増加させる。第4A図に示すように、フィレット
が集中することによって応力が増加する周縁領域15の下
側のセラミック内には、ひび割れ18が生じることが観察
された。フィレットの量によって引張り応力が増加する
だけでなく、パッドの材料と反応するろう材料の量も多
くなる。第2B図の45で示すように、ピン頭部周縁近傍、
したがってろうがもっとも集中する部分の近傍において
結合パッド材料が反応し、基板からの層剥離が発生する
程度まで消耗する。従来の場合は、より多量のろうが下
層パッド材料と反応を起こす傾向がある。この局部領域
における下層結合パッド材料と反応するろうが多ければ
多いほど、ろう合金がよりもろくなり、これによって基
板上により多くの応力を生じる。第5A図は数回にわたる
リフロー後の標準的な平坦な頭部のピン43および関連す
るフィレットの形状44を示している。フィレットないし
ろうは再分布し、パッドと反応して、付随する応力を生
じ、この応力は下層セラミックに重大なひび割れ48を生
じることが観察された。しかしながら、傾斜縁部を有す
る第3A図の23で示す頭部にテーパの付いたピンの形状
は、ピン頭部周縁におけるフィレットの体積を最少とす
る。ろう24の均一な分布が達成され、均一な応力分布が
得られる。第4B図、および数回のリフロー後の第5B図か
らわかるように、頭部にテーパの付いたピンを使用した
場合、下層セラミックにひび割れが生じないことが観察
された。リフロー処理を行なったのち、第5B図の54のフ
ィレットの形状はほとんど変化しない。さらに、第3B図
に示すように、頭部にテーパの付いたピンを使用した場
合に、必要なろうの量が少なくなるので、ろうと反転す
るパッド材料は少なくなる。頭部にテーパの付いたピン
の場合、ろう材料は少量の結合パッド材料と反応し、ろ
う合金における金(ピンおよびパッド両方の金めっきか
らの)などのぬれることのできる材料の濃度を高くす
る。それ故、結果として生じる金に富んだろう合金の融
点は高くなる。その後のリフロー段階において、金に富
んだろう合金は、ペーストの未反応ろうほど容易には接
触せず、したがってろうが再分散して、応力を高めるこ
とはなくなる。
続構造および本発明で提案する頭部にテーパを付けたピ
ンを使用した接続構造を示している。第2A図はフィレッ
ト14によって基板11上の結合パッド12に取り付けられた
従来の標準的な平坦な頭部のピン13を示している。図面
に示すようにフィレットはピン頭部周縁15に集中し、し
たがって大きな体積のフィレットの真下のセラミック上
の応力を増加させる。第4A図に示すように、フィレット
が集中することによって応力が増加する周縁領域15の下
側のセラミック内には、ひび割れ18が生じることが観察
された。フィレットの量によって引張り応力が増加する
だけでなく、パッドの材料と反応するろう材料の量も多
くなる。第2B図の45で示すように、ピン頭部周縁近傍、
したがってろうがもっとも集中する部分の近傍において
結合パッド材料が反応し、基板からの層剥離が発生する
程度まで消耗する。従来の場合は、より多量のろうが下
層パッド材料と反応を起こす傾向がある。この局部領域
における下層結合パッド材料と反応するろうが多ければ
多いほど、ろう合金がよりもろくなり、これによって基
板上により多くの応力を生じる。第5A図は数回にわたる
リフロー後の標準的な平坦な頭部のピン43および関連す
るフィレットの形状44を示している。フィレットないし
ろうは再分布し、パッドと反応して、付随する応力を生
じ、この応力は下層セラミックに重大なひび割れ48を生
じることが観察された。しかしながら、傾斜縁部を有す
る第3A図の23で示す頭部にテーパの付いたピンの形状
は、ピン頭部周縁におけるフィレットの体積を最少とす
る。ろう24の均一な分布が達成され、均一な応力分布が
得られる。第4B図、および数回のリフロー後の第5B図か
らわかるように、頭部にテーパの付いたピンを使用した
場合、下層セラミックにひび割れが生じないことが観察
された。リフロー処理を行なったのち、第5B図の54のフ
ィレットの形状はほとんど変化しない。さらに、第3B図
に示すように、頭部にテーパの付いたピンを使用した場
合に、必要なろうの量が少なくなるので、ろうと反転す
るパッド材料は少なくなる。頭部にテーパの付いたピン
の場合、ろう材料は少量の結合パッド材料と反応し、ろ
う合金における金(ピンおよびパッド両方の金めっきか
らの)などのぬれることのできる材料の濃度を高くす
る。それ故、結果として生じる金に富んだろう合金の融
点は高くなる。その後のリフロー段階において、金に富
んだろう合金は、ペーストの未反応ろうほど容易には接
触せず、したがってろうが再分散して、応力を高めるこ
とはなくなる。
頭部にテーパを付けた頭部テーパ型ピンの有利な特徴を
組み合わせることにより、第6図に示すように、結合表
面における応力が大幅に減少する。横軸はピン中心から
の距離(ミル)、縦軸は応力(Kpsi)を示し、番号17は
従来の場合、番号27は本発明の場合を示している。この
グラフは新しいピンの形状を使用することにより、応力
が少なくとも50%減少することを示している。使用した
ピンのサンプルはあらゆる変動を排除するため、同じ材
料(図示のテストにおいては、両方のサンプルのピン材
料としてインバール(Invar)が使用された)で製造さ
れた。しかしながら、平坦縁部ピンおよび傾斜頭部ピン
の両方を異なる熱膨脹係数を有する数種類の材料で製造
したテストにおいて、傾斜頭部ピンの形状は、使用材料
にかかわりなく、応力を同じ程度まで下げることが判明
した。特に、インバールの傾斜頭部ピンとコバールの傾
斜頭部ピンを、基板上でテストした。それぞれのサンプ
ルの熱膨脹係数が大幅に異なるが、コバールおよびイン
バールの傾斜頭部ピンが基板上に生じる応力に、ほとん
ど相違がないことが判明した。このような結果は傾斜形
状によって除去される引張り応力が熱膨脹係数の不一致
によって生じる熱応力よりもはるかに大きいことを示し
ている。
組み合わせることにより、第6図に示すように、結合表
面における応力が大幅に減少する。横軸はピン中心から
の距離(ミル)、縦軸は応力(Kpsi)を示し、番号17は
従来の場合、番号27は本発明の場合を示している。この
グラフは新しいピンの形状を使用することにより、応力
が少なくとも50%減少することを示している。使用した
ピンのサンプルはあらゆる変動を排除するため、同じ材
料(図示のテストにおいては、両方のサンプルのピン材
料としてインバール(Invar)が使用された)で製造さ
れた。しかしながら、平坦縁部ピンおよび傾斜頭部ピン
の両方を異なる熱膨脹係数を有する数種類の材料で製造
したテストにおいて、傾斜頭部ピンの形状は、使用材料
にかかわりなく、応力を同じ程度まで下げることが判明
した。特に、インバールの傾斜頭部ピンとコバールの傾
斜頭部ピンを、基板上でテストした。それぞれのサンプ
ルの熱膨脹係数が大幅に異なるが、コバールおよびイン
バールの傾斜頭部ピンが基板上に生じる応力に、ほとん
ど相違がないことが判明した。このような結果は傾斜形
状によって除去される引張り応力が熱膨脹係数の不一致
によって生じる熱応力よりもはるかに大きいことを示し
ている。
F.発明の効果 本発明のコネクタ・ピンによれば、少ないろう材で均一
に結合でき、しかもフローしても結合部の形状が変わら
ないため、基板および結合部の応力を減じ、信頼性の高
いピン結合を実現することができる。
に結合でき、しかもフローしても結合部の形状が変わら
ないため、基板および結合部の応力を減じ、信頼性の高
いピン結合を実現することができる。
第1A図〜第1D図は本発明のコネクタ・ピンを例示した図
である。 第2A図および第2B図はそれぞれ従来のピンを用いた結合
およびろう材と反応するパッド部を示した図である。 第3A図および第3B図はそれぞれ本発明のピンを用いた結
合およびろう材と反応するパッド部を示した図である。 第4A図および第4B図はそれぞれ従来のピンおよび本発明
のピンを用いた結合部の断面図である。 第5A図および第5B図はそれぞれ従来のピンおよび本発明
のピンを用いた結合部の、数回のリフロー後の断面図で
あ。 第6図は従来のピンおよび本発明のピンを用いた結合部
の応力を示すグラフである。
である。 第2A図および第2B図はそれぞれ従来のピンを用いた結合
およびろう材と反応するパッド部を示した図である。 第3A図および第3B図はそれぞれ本発明のピンを用いた結
合およびろう材と反応するパッド部を示した図である。 第4A図および第4B図はそれぞれ従来のピンおよび本発明
のピンを用いた結合部の断面図である。 第5A図および第5B図はそれぞれ従来のピンおよび本発明
のピンを用いた結合部の、数回のリフロー後の断面図で
あ。 第6図は従来のピンおよび本発明のピンを用いた結合部
の応力を示すグラフである。
フロントページの続き (72)発明者 ポール・ハリー・パーマティア アメリカ合衆国ニューヨーク州ワッピンジ ャーズ・ホールズ、モントフォート・ロー ド40番地 (72)発明者 ダ−ユアン・シー アメリカ合衆国ニューヨーク州ポーキプシ ー、ヴァーヴァレン・ドライブ16番地 (56)参考文献 実開 昭55−11009(JP,U) 実開 昭59−45869(JP,U) 特公 昭55−43640(JP,B2)
Claims (2)
- 【請求項1】半導体チップ・パッケージ用の基板を他の
電気的部材に電気的に接続するために、該基板に設けら
れるコネクタ・アセンブリにおいて、 前記基板の表面上に配設された少なくとも1つの導電性
の結合パッドと、 第1の直径を有し前記結合パッドと対向する平坦な結合
面と、該第1の直径よりも小さな第2の直径を有する軸
部と、前記結合面の周縁から前記軸部へ延びるテーパ付
けされた縁部を有するつなぎ部分とを含む、少なくとも
1つのコネクタ・ピンと、 前記結合パッドと前記接合面との間、および前記テーパ
付けされた縁部に沿って延びるように設けられた導電性
のろう付け結合材料と を含むことを特徴とするコネクタ・アセンブリ。 - 【請求項2】前記基板が、多層セラミック基板である特
許請求の範囲第1項記載のコネクタ・アセンブリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US92408186A | 1986-10-28 | 1986-10-28 | |
US924081 | 1986-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63116379A JPS63116379A (ja) | 1988-05-20 |
JPH07118340B2 true JPH07118340B2 (ja) | 1995-12-18 |
Family
ID=25449683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62169948A Expired - Lifetime JPH07118340B2 (ja) | 1986-10-28 | 1987-07-09 | コネクタ・アセンブリ |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0265631B1 (ja) |
JP (1) | JPH07118340B2 (ja) |
DE (1) | DE3781367T2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2587014B2 (ja) * | 1987-12-04 | 1997-03-05 | 新光電気工業株式会社 | セラミック基体のリード取り付け構造 |
JP2665557B2 (ja) * | 1988-09-14 | 1997-10-22 | 日本特殊陶業株式会社 | セラミック本体と外部端子の接合構造体 |
JP3068224B2 (ja) * | 1991-02-22 | 2000-07-24 | 株式会社東芝 | 半導体装置 |
EP0657932B1 (en) * | 1993-12-13 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Chip package assembly and method of production |
JP2019060819A (ja) * | 2017-09-28 | 2019-04-18 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板 |
JP2019060817A (ja) * | 2017-09-28 | 2019-04-18 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5511009U (ja) * | 1978-06-30 | 1980-01-24 | ||
US4418857A (en) * | 1980-12-31 | 1983-12-06 | International Business Machines Corp. | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers |
-
1987
- 1987-07-09 JP JP62169948A patent/JPH07118340B2/ja not_active Expired - Lifetime
- 1987-09-01 EP EP87112731A patent/EP0265631B1/en not_active Expired - Lifetime
- 1987-09-01 DE DE8787112731T patent/DE3781367T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63116379A (ja) | 1988-05-20 |
EP0265631B1 (en) | 1992-08-26 |
EP0265631A1 (en) | 1988-05-04 |
DE3781367D1 (de) | 1992-10-01 |
DE3781367T2 (de) | 1993-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4970570A (en) | Use of tapered head pin design to improve the stress distribution in the braze joint | |
US5134460A (en) | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding | |
EP0097833B1 (en) | Substrate for integrated circuit packages | |
US4772935A (en) | Die bonding process | |
KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
JPS62263661A (ja) | 多層金属構造体 | |
CN85108637B (zh) | 电子电路器件及其制造方法 | |
JPS61196564A (ja) | フイルムキヤリヤ集積回路とその製造方法 | |
US20080029888A1 (en) | Solder Interconnect Joints For A Semiconductor Package | |
US6184581B1 (en) | Solder bump input/output pad for a surface mount circuit device | |
JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
JPH07118340B2 (ja) | コネクタ・アセンブリ | |
EP0256357B1 (en) | Semiconductor chip including a bump structure for tape automated bonding | |
EP0374475A1 (en) | Soldering and bonding of semiconductor device contacts | |
WO2001056081A1 (en) | Flip-chip bonding arrangement | |
US5825093A (en) | Attachment system and method therefor | |
US5504375A (en) | Asymmetric studs and connecting lines to minimize stress | |
JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
JP3470789B2 (ja) | 配線基板及びその製造方法 | |
JP2768448B2 (ja) | 半田バンプの形成方法 | |
JPH03218644A (ja) | 回路基板の接続構造 | |
JPS587833A (ja) | 回路装置組立体 | |
JPS63168028A (ja) | 微細接続構造 | |
JPS6197932A (ja) | 圧着型半導体パツケ−ジ | |
JPH04127547A (ja) | Lsi実装構造体 |