SE517916C2 - Chipsbärare, system och förfarande vid tillverkning av chipsbärare - Google Patents

Chipsbärare, system och förfarande vid tillverkning av chipsbärare

Info

Publication number
SE517916C2
SE517916C2 SE9904653A SE9904653A SE517916C2 SE 517916 C2 SE517916 C2 SE 517916C2 SE 9904653 A SE9904653 A SE 9904653A SE 9904653 A SE9904653 A SE 9904653A SE 517916 C2 SE517916 C2 SE 517916C2
Authority
SE
Sweden
Prior art keywords
chip
thermally conductive
electrically
conductive layer
dielectric layer
Prior art date
Application number
SE9904653A
Other languages
English (en)
Other versions
SE9904653D0 (sv
SE9904653L (sv
Inventor
Leif Bergstedt
Torbjoern Nilsson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9904653A priority Critical patent/SE517916C2/sv
Publication of SE9904653D0 publication Critical patent/SE9904653D0/sv
Priority to PCT/SE2000/002394 priority patent/WO2001045480A1/en
Priority to AU22404/01A priority patent/AU2240401A/en
Priority to US09/736,321 priority patent/US6433423B2/en
Publication of SE9904653L publication Critical patent/SE9904653L/sv
Publication of SE517916C2 publication Critical patent/SE517916C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

25 30 517 916 2 ..... .. bärelement i form av en skiva av ett material med i sammanhanget lämpliga egenskaper. Mikrovágschipset anordnas medelst elektriskt ledande fästämne, sásom lod eller lim, vid en yta av bärelementet.
Det finns ett antal orsaker till att mikrovàgschipsen anordnas pá chipsbärare. Chipsbäraren ger mekaniskt stöd ät mikrovågs- chipset. Chipsbäraren möjliggör även en mera effektiv avledning av värme fràn mikrovàgschipset till, exempelvis, en kylsänka.
Chipsbäraren. utgör ofta även en jordpotential för' mikrovågs- chipsets jordplan. Chipsbäraren är vanligen betydligt större än mikrovàgschipset, för att ge plats àt organ som behövs för att ansluta mikrovágschipset till kringliggande utrustning.
Q Bärelementet bör således vara av ett material som leder värme och ström väl. Ofta är ferritcylindrar med magneter anordnade pá chipsbäraren. Bärelementet bör dà vara av ett icke-magnetiskt material. Bärelementet bör även ha en temperaturutvidgning som är anpassad till en temperaturutvidgning hos mikrovàgschipset som är anordnat pa chipsbäraren. Vanliga. material för bärelementet är exempelvis: koppar-volfram (Cuw), koppar- molybden (CuMo) och aluminium-kiselkarbid (AlSiC), vilka är lämpliga för mikrovàgschips i gallium-arsenid; eller aluminiumnitrid (AlN), vilket är lämpligt för mikrovàgschips i kisel.
Vissa nackdelar finns dock med den kända tekniken för att montera. mikrovágschipsen. pà chipsbärarna. Dà. mikrovàgschipset anordnas vid bärelementen sä utgör fästämnet en impedans som ger upphov till en icke önskvärd potentialskillnad (jordfel) mellan jordplanet hos mikrovágschipset och jordpotentialen hos bärelementet. Vidare är de material som används i chipsbäraren mycket dyra - det är inte ovanligt att chipsbäraren kostar uppemot 50% av vad själva mikrovágschipset kostar. Tidigare har den höga kostnaden för chipsbäraren inte setts som någon avgörande nackdel eftersom mikrovàgschipsen för med sig sá stora fördelar vid en jämförelse med traditionell teknik. Den snabba 10 15 20 25 30 517 916 . ; ø - . nu teknikutvecklingen och den ökande konkurrensen inom detta teknikområde medför dock att den höga kostnaden för chipsbärarna i allt högre grad måste betraktas som en betungande nackdel.
Rflnocönnns: rön UPPFINNINGEN Föreliggande uppfinning angriper huvudsakligen problemet att erhålla sätt och medel som möjliggör montering av mikrovågschips vid chipsbärare så att ett jordfel mellan mikrovågschipset och en chipsbäraren reduceras till ett minimum.
Detta korthet Vid monteringen så anordnas mikrovågschipset vid en chipsbärare som problem löses i enligt det följande. innefattar ett elektriskt och termiskt ledande element som innefattar en yta i förhållande till vilken en försänkning är anordnad. Mikrovågschipset anordnas härvidlag vid ytan hos det elektriskt och termiskt ledande elementet medelst fästämne som åtminstone delvis är anordnat i försänkningen. Vid monteringen positioneras mikrovågschipset så att ett jordplan hos mikrovågschipset är i nivå med. ytan hos det elektriskt och termiskt ledande elementet. Ett avstånd mellan jordplanet och ytan är därför mycket litet, varför ett jordfel mellan jordplanet och ytan ej uppstår. således chipsbärare utan att En avsikt med uppfinningen är att kunna montera mikrovågschips vid jordfel uppkommer, varvid uppfinningen innefattar förfaranden såväl som anordningar där denna avsikt uppnås.
En huvudsaklig fördel med ovan nämnda montering är således att jordfel undviks. Ännu en fördel är att värmeavgivningen från míkrovågschipset i viss mån effektiviseras eftersom en termisk kontaktyta mellan fästämnet och det elektriskt och termiskt ledande elementet ökas på grund av försänkningen. 10 15 20 25 30 n. n. . . u .. . .. . n.. 1 . .. .. . . .. - .. . . ,. . - -. .. . . .. - . - . . .n u. . - .u .u . . - v . . » . . . . . . . . . . . . u .. n. . 4 ..... ..
Ovan formulerade problem löses mera konkret enligt specifika utföringsformer. det elektriskt Exempelvis är och termiskt ledande elementet ett skikt av förslagsvis koppar eller guld.
Fästämnet är exempelvis lod eller lim.
Den föreliggande uppfinningen angriper ett ytterligare problem att erhålla en chipsbärare som är lämplig för ovan nämnda montering och som är enkel och billig att tillverka.
Detta ytterligare problem löses i kbrthet med en chipsbärare enligt det följande. innefattar åtminstone en Chipsbäraren första yta på vilken ett dielektriskt skikt är anordnat så att det dielektriska skiktet bidrar till bildandet av en grop ovanpå den första ytan. På det dielektriska skiktet och i gropen är ett elektriskt och elektriskt termiskt ledande skikt anordnat så att det och termiskt ledande skiktet erhåller en yta i förhållande till vilken en försänkning är anordnad i anslutning till gropen.
Ytterligare en avsikt med uppfinningen är således att erhålla en chipsbärare som är lämplig för ovan nämnda montering och som är billig att innefattar ett även sådan enkel och tillverka, varvid uppfinningen förfarande för att tillverka en chipsbärare.
Det ytterligare problemet löses mera konkret enligt specifika utföringsformer. Exempelvis kan bärelementet utgöras av en plåt av exempelvis mässing, aluminium eller material med liknade egenskaper och pris. Det dielektriska skiktet utgörs exempelvis av' ett fotosensitivt material som lamineras på bärelementet, varvid gropen lämpligen erhålls genom att en urtagning anordnas i det dielektriska skiktet. Urtagningen erhålls exempelvis genom fotokemisk behandling av det dielektriska skiktet. Det elektriskt och termiskt ledande skiktet utgörs exempelvis av koppar eller guld som förslagsvis panelpläteras dielektriska skiktet. ovanpå det 10 15 20 25 30 517 916 -j:=. ';1= 5 Huvudsakliga. fördelar' med. chipsbäraren är således att den är lämplig för ovan nämnda montering samt att den är förhållandevis enkel och billig att tillverka.
Uppfinningen kommer nu att beskrivas ytterligare med hjälp av exemplifierande utföringsformer och med hänvisning till medföljande ritningar.
FIGURBESKRIVNING Figur 1 visar i en tvärsnittsvy, som ett exempel enligt uppfinningen, en chipsbärare som är anordnad att bära ett mikrovågschips.
Figur 2(a-e) visar i antal perspektivvyer 'olika stadier vid tillverkning av chipsbärare samt montering av mikrovågschips vid den tillverkade chipsbäraren. rönnnmerm u-rröamcsrommn I figur 1 visas i en tvärsnittsvy, som ett exempel enligt uppfinningen, en chipsbärare 1 vilken är anordnad att bära ett mikrovågschips 3. Chipsbäraren 1 innefattar ett bärelement 5 med förhållandevis däröver). god värmeledningsförmåga (runt 80 W/mK och Bärelementet 5 utgörs i det visade exemplet av en metallskiva, exempelvis en plåt av mässing, aluminium eller någon annan förhållandevis billig metallegering eller metall.
Bärelementet 5 innefattar en huvudsakligen plan yta 7 (ovansidan på vilken ett skikt 9 av I det dielektriska skiktet 9 av bärelementet 5 i figur 1) dielektriskt material är anordnat. är en genomgående rektangulär urtagning 8 anordnad, vilken tillsammans med ytan 7 hos bärelementet bildar en grop ll. Ett skikt 13 av elektrisk ledningsförmåga är anordnat ovanpå det dielektriska skiktet 9. ett material med god och termisk Det elektrisk och termiskt ledande materialet är exempelvis någon lämplig metall, såsom koppar eller guld. Skiktet 13 har i det visade exemplet en huvudsakligen konstant tjocklek och är även anordnat i gropen ll. I anslutning till gropen ll är därför 10 15 20 25 30 51 7 91 6 6 ..... .. bildad en försänkning 15 i en yta 17 skiktet 13. (översidan av skiktet 13 i figur 1) hos Storlek, form och djup hos försänkningen 15 bestäms av: gropens 11 storlek, form och djup; samt tjockleken pà skiktet 13.
Mikrovagschipset 3 innefattar ett dielektriskt substrat 3a med en första sida (ovansidan i vilket ett komponentskikt 3b med halvledarkomponenter och signalledare (ej figur 1) pá visade) är anordnade. Ett metallskikt 3c är anordnat pä en andra sida (undersidan i figur 1) av substratet 3a. Den sida (översidan i figur 1) av metallskiktet 3c som är vänd. mot komponentskiktet 3b och definierar ett jordplan 3d för signal- ledarna i komponentskiktet 3b.
Mikrovágschipset 3 är fäst vid skiktet 13 medelst fästämne 19, exempelvis lod eller lim. Fästämnet 19 är härvidlag anordnat i försänkningen 15, och mikrovàgschipset 3 är anordnat i försänkningen pà sådant sätt att jordplanet 3d är i nivá med ytan 17 (översidan) hos skiktet 13, det vill säga jordplanet 3d ligger i samma plan som ytan 17. Dá jordplanet 3d är i nivà med ytan 17 pá skiktet 13 sà uppstàr i stort sett inget jordfel mellan mikrovägschipset 3 och skiktet 13, eftersom en ledningsväg genom fästämnet 19 mellan ytan 17 och jordplanet 3d är mycket kort. Detta är speciellt fördelaktig för mikrovàgschips för högre frekvenser (runt 38 GHz och däröver).
Skiktet 13 utgör vidare, en länk tillsammans med bärelementet 5, i en värmeavledande kylkedja som effektivt leder bort värme fràn mikrovàgschipset 3. Alternativt är även såsom kylsänkor, kylflänsar, kylstavar, till kanaler med kylvätska eller liknande, anslutna skiktet 13 eller att bärelementet 5, för ytterligare effektivisera värmeavgivningen fràn mikrovágschipset 3. Dä fästämnet 19 är anordnat i försänkningen 15 erhålls en nágot större kontaktyta mellan fästämnet 19 och skiktet 13 (jämfört med om fästämnet 19 istället var anordnat direkt pá ytan 17 av skiktet 13, sásom vid konventionell montering), varför värmeavledningen fràn mikrovàgschipset 3 ökas i viss man. 10 15 20 25 30 @ Q . - | .o 517 916 En dielektrisk skiva 23 är anordnad ovanpà skiktet 13.
Kretsmönster, paddar tràdbondning), (det vill säga anslutningsytor för lödning eller avkopplingskondensatorer och eventuellt andra ytmonterade som behövs för till komponenter (ej visade) elektrisk anslutning av mikrovàgschipset 3 omgivande utrustning är anordnade pà den dielektriska skivan 23. Den dielektriska skivan 23 är avpassad sa att dess ovansida är i nivà med mikrovàgschipsets 3 ovansida, för att därigenom göra den elektriska anslutningen av mikrovàgschipset 3 enkel och billig (minimerar materialàtgángen). infälld i bärelementet 5 under gropen ll och fastgjord vid bärelementet 5 lod eller dylikt undersida och kanter.
Chipsbäraren l innefattar en kuts 25 vilken är medelst lim, som är anordnat pá kunstens 25 Lämpliga lim för att göra fast kutsen 25 är exempelvis Det bör dock epoxilim eller termoplast lim. tillses att limmets egenskaper är sådana att limmet inte har en skadlig inverkan pà det dielektriska skiktet 9. Kutsen 25 är i det visade exemplet infälld pà sàdant sätt att en yta (ovansidan av kutsen 25 i figur 1) hos kutsen 25 bildar en del av ytan 7 pà vilken. det dielektriska skiktet 9 är anordnat. Kutsen 25 är gjord av ett material med en temperaturutvidgningskoefficient som huvudsakligen motsvarar en temperaturutvidgningskoefficent med kutsen 25 är att skall för att därigenom hos mikrovägschipset 3. Avsikten chipsbärarens 1 temperaturutvidgning följa en temperaturutvidgning hos mikrovágschipset 3, minska risken för att skadliga temperaturspänningar uppstár hos mikrovágschipset 3. I en föredragen utföringsform är kutsen 25 betydligt större än gropen ll och mikrovágschipset 3 och det dielektriska skiktet 9 och det elektriskt och termiskt ledande skiktet 13 är förhållandevis tunna, sá att chipsbärarens 1 temperaturutvidgning i en omgivning runt mikrovàgschipset 3 huvudsakligen bestäms av temperaturutvidgningen hos kutsen 25.
Det dielektriska skiktet 9 och det elektriskt och termiskt ledande skiktet 13 har lämpligen tjocklekar omkring 20 pm. 10 15 20 25 30 517 916 8 Temperaturutvidgningskoefficenten G för mikrovàgschips ligger vanligen i ett intervall frän omkring l ppm/C° upp till omkring 10 ppm/C° (a = 3 ppm/C° för kiselchips cxflï a = 6,5 ppm/C° för chips av gallium-arsenid). Ett lämpligt materialval för kutsen 25 är i detta sammanhang exempelvis en koppar-molybden-legering, där andelarna koppar och molybden väljs sà att kutsen 25 erhåller en lämplig temperaturutvidgningskoefficient med hänsynstagande till den chipstyp som chipsbäraren 1 är avsedd för. Alternativt har kutsen 25 dock nàgon annan material- sammansättning, exempelvis aluminium-kisel AlSi, aluminiumnitrid AlN eller koppar-volfram CuW.
I ett alternativ till utföringsformen i figur.l utelämnas kutsen 25, och hela bärelementet 5 är istället av ett material med en temperaturutvidgningskoefficient som huvudsakligen motsvarar temperaturutvidgningskoefficienten hos mikrovàgschipset 3. Dá dylika material vanligen är ganska dyra sá är utföringsformen med kutsen 25 enligt figur 1 vanligen att föredraga ur kostnads- synpunkt.
Härmed skall nu beskrivas, som ett exempel enligt uppfinningen, ett förfarande vilket är lämpligt för tillverkning av chipsbäraren 1. i figur ln Förfarandet förklaras med hjälp av figur 2(a-e), som med ett antal perspektivvyer visar stadier i tillverkningsprocessen.
Förfarandet inleds med att bärelementet 5 (se figur 2a) med den infällda kutsen 25 väljs ut. Förfarandet fortsätter med att det dielektriska 7 hos bärelementet 5 (se figur 2b). Det dielektriska skiktet 7 är i en skiktet 9 lamineras pá den plana ytan föredragen utföringsform av ett fotosensitivt material, exempelvis det fotosensitiva epoxilack vilket säljs av företaget Cibas under varunamnet Probilek. Det fotosensitiva dielektriska skiktet 7 exponeras pá en yta där urtagningen 8 skall erhållas.
Därefter görs en framkallning sà att urtagningen 8, bildas och därmed även gropen ll, erhàlls (se figur 2c). Alternativt 10 15 20 25 9 . .. . ... ..... u .". urtagningen 8 pá annat sätt, exempelvis genom laserbearbetning (bortbränning) av det dielektriska skiktet 9. Det elektriskt och termiskt ledande skiktet 13 bildas metall, lämpligen genom att en exempelvis koppar, pläteras ovanpà det dielektriska Därmed erhálls också hos det elektriskt och skiktet 9 och i gropen ll (se figur 2d). försänkningen 15 i ytan 17 (översidan) termiskt ledande skiktet 13 i anslutning till gropen ll. I en hela det termiskt ledande skiktet 13 pà en gäng genom sä kallad panel- föredragen utföringsform pläteras elektriskt och plätering.
Vid montering av mikrovagschipset 3 (se figur 2e) sä fästs mikrovägschípset 3 vid det elektriskt och termiskt ledande skiktet 13 medelst fästämne 19 som anordnas i försänkningen 15.
Härvidlag tillses att jordplandet 3d hos mikrovágschipset 3 är i nivà med ytan 17 hos skiktet 13.
Chipsbäraren 1 är enkel och billig att tillverka. Välkända processer (laminering, fotokemisk behandling, panelplätering med mera) som lämpar sig för masstillverkning kan användas vid tillverkningen. Genomx den infällda. kutsen. 25 kan. àtgàngen. av dyrt material minskas utan att chipsbärarens l egenskaper påverkas negativt. Standardiserade kutsar finns dessutom att tillgà, vilket ytterligare begränsar kostnaden eftersom special- tillverkning av kutsar kan undvikas.
Chipsbäraren l kan användas vid montering av alla former av mikrovágschips. Ju högre frekvens, jordfel, avståndet till korrekt desto viktigare är det att lokal jord därför av avgörande betydelse. undvika eftersom jordpotentialen dä är och Chipsbäraren 1 är därför speciellt fördelaktig vid montering av mikrovägschips för frekvenser fràn omkring 40 GHz och däröver.

Claims (26)

10 15 20 25 30 517 916 10 PATENTKRÄV
1. l. Förfarande vid tillverkning av chipsbärare (l), förfarandet k ä n n e t e c k n a d av: utväljande av ett bärelement(5) med àtminstone en första yta (7): anordnande av ett dielektriskt skikt (9) pà den första ytan sà att det dielektriska skiktet (9) (11) (7) hos bärelementet (5) bidrar till bildandet av' àtminstone en grop ovanpà den första ytan (7) hos bärelementet (5); och anordnade av ett elektriskt och termiskt ledande skikt (13) pà det dielektriska skiktet (9) och i gropen sà att en yta (17) hos det elektriskt och termiskt ledande skiktet (13) erhàller en försänkning (15) i anslutning till gropen (ll).
2. Förfarande enligt krav 1, där utväljandet av bärelementet (5) inbegriper att bärelementet (5) utväljs med en material- samansättning som innefattar en förhållandevis billig nætall eller metallegering sàsom aluminium eller mässing.
3. Förfarande enligt nàgot av kraven 1 eller 2, där anordnandet av det dielektriska skiktet inbegriper: anordnade av (mi urtagning (8) i det dielektriska skiktet (9), där urtagningen (8) bidrar till bildandet av gropen (ll).
4. Förfarande enligt krav 3, där det dielektriska skiktet (9) är av ett material med fotosensitiva egenskaper, och där anordnandet av urtagningen (8) inbegriper att urtagningen (8) anordnas genom utnyttjande av en fotokemisk process.
5. Förfarande enligt nagot av kraven. 1 till och. med 4, där (13) skiktet anordnandet av det elektriskt och termiskt ledande skiktet inbegriper att det elektriskt och termiskt ledande anordnas genom panelplätering. 10 15 20 25 30 517 916 ll
6. Förfarande enligt nàgot av' kraven 1 till och. med 5, där anordnandet av det elektriskt och termiskt ledande skiktet (13) (13) anordnas med en materialsammansättning som innefattar koppar. inbegriper att det elektriskt och termiskt ledande skiktet
7. Förfarande enligt nàgot av kraven l till och .med 6, där utväljandet av bärelementet (5) inbegriper att bärelementet (5) utväljs sä att det innefattar, (7), utvidgning i anslutning till den första ytan (25) temperaturutvidgning hos en åtminstone en första sektion med en temperatur- som nmtsvarar en förutbestämd typ av mikrovàgschips, och där anordnandet av det dielektriska skiktet (9) inbegriper att det dielektriska skiktet anordnas så att gropen (ll) bildas i anslutning till den första sektionen (25). där anordnandet av det dielektriska skiktet (9) och det elektriskt och termiskt ledande skiktet (13)
8. Förfarande enligt krav 7, inbegriper att de bada skikten anordnas med sádana tjocklekar att en temperaturutvidgning' hos det elektriskt och termiskt ledande skiktet (13) (15) huvudsakligen bestäms av temperaturutvidgningen hos den första i en omgivning till försänkningen sektionen (25).
9. Förfarande enligt nàgot av kraven 7 eller 8, där den första sektionen (25) har en materialsammansättning som innehàller en legering som innefattar koppar och. molybden i förutbestämda proportioner.
10. Förfarande enligt nàgot av kraven 7 eller 8, där den första sektionen (25) har en neterialsammansättning som innehåller en legering som innefattar koppar och volfram i förutbestämda proportioner. 10 15 20 25 30 35 517 916 12
11. ll. Förfarande enligt nàgot av kraven 7 eller 8, där den första (25) aluminium och kiselkarbid i förutbestämda proportioner. sektionen har en materialsammansättning som innefattar
12. Förfarande enligt nagot av kraven 7 eller 8, där den första sektionen har en. material samansättning sonl innefattar aluminiumnitrid.
13. Förfarande enligt nàgot av kraven 1 till och med 12, där förfarandet vidare innefattar: vid. ytan (17) av' det (13) soul anordnas àtminstone delvis i försänkningen (17) fästande av ett mikrovàgschips (3) medelst fästämne (15) hos (13), inbegriper elektriskt och termiskt ledande skiktet (19) ytan av det elektriskt och termiskt ledande skiktet varvid fästandet av mikrovàgschipset (3) positionering av ndkrovàgschipset (3) i förhållande till ytan (17) av det elektriskt och termiskt ledande skiktet (13) sà ett (17) jordplan hos ndkrovagschipset är :i niva med ytan av det elektriskt och termiskt ledande skiktet (13).
14. Chipsbärare, k ä n n e t e c k n a d av: ett bärelement (5) med en átminstone en första yta (7); ett dielektriskt skikt (9) vilket är anordnat pà den första ytan (7) hos bärelementet (5) så att det dielektriska skiktet (9) bidrar till bildandet av àtminstone en grop (ll) ovanpà den första ytan (7) hos bärelementet (5); och vilket är (ll) sà att en yta (17) hos det elektriskt och termiskt ledande skiktet ett elektriskt och termiskt ledande skikt anordnat pà det dielektriska skiktet (9) (13) och i gropen (13) erhàller en försänkning (15) i anslutning till gropen (11).
15. Chipsbärare enligt krav 14, där bärelementet (5) har en nmterialsammansättning som innefattar en förhållandevis billig metallegering eller metall sàsom mässing eller aluminium. 'I 10 15 20 25 30 35 517 916 13
16. Chipsbärare enligt krav 14, där det dielektriska skiktet (9) innefattar en urtagning (8) vilken, bidrar till bildandet av gropen (11).
17. Chipsbärare enligt krav 16, där det dielektriska skiktet (9) är av ett material med fotosensitiva egenskaper, och där urtagningen (8) är anordnad med utnyttjande en fotokemisk process.
18. Chipsbärare enligt nàgot av kraven 14 till och med 17, där det elektriskt och termiskt ledande skiktet (13) är anordnat genom panelplätering.
19. Chipsbärare enligt nàgot av kraven 14 till och med 18, där det ledande (13) materialsammansättning som innefattar koppar. elektriskt och termiskt skiktet har en
20. Chipsbärare enligt nàgot av kraven 14 till och med 19, där bärelementet (5) innefattar, i anslutning till den första ytan (7), àtminstone en första sektion (25) med en temperatur- utvidgning som nmtsvarar en temperaturutvidgning hos en förutbestämd typ av mikrovàgschips, och där. gropen (11) är bildad i anslutning till den första sektionen (25).
21. Chipsbärare enligt krav 20, där det dielektriska skiktet (9) (13) har sàdana tjocklekar att en temperaturutvidgning hos det elektriskt och och det elektriskt och termiskt ledande skiktet termiskt ledande skiktet (15) första sektionen (25) av bärelementet (5). (13) i en omgivning till försänkningen huvudsakligen bestäms av temperaturutvidgningen hos den
22. Chipsbärare enligt, nàgot av' kraven 20 eller 21, där den första sektionen (25) har en nmterialsamansättning som innehåller en legering innefattande koppar och molybden i förutbestämda proportioner. 10 15 20 25 517 916 14
23. . Chipsbärare enligt nàgot av kraven 2 0 eller 21 , där den första sektionen (25) har en nmterialsammansättning som innehåller en legering innefattande koppar och volfram i förutbestämda proportioner.
24. Chipsbärare enligt nàgot av kraven 20 eller 21, (25) innefattar aluminiunn och kiselkarbid i där den första sektionen har en materialsammansättning som förutbestämda propor- tioner.
25. Chipsbärare enligt. nàgot av* kraven 20 eller 21, där (25) innefattar aluminiumnitrid. den första sektionen har en naterialsamansättning som
26. System, k ä n n e t e c k n a t av: en chipsbärare (1) enligt nàgot av kraven 14 till och med 25; och ett mikrovàgschips (3), där mikrovàgchipset (3) är fäst vid ytan (17) hos det elektriskt och termiskt ledande skiktet (13) medelst fästämne (19) försänkningen (15), och där mikrvàgschipset (13) är positionerat i förhållande till ytan (17) (3d) mikrovàgschipset (3) är in nivà med ytan (17) hos det elektriskt och termiskt ledande skiktet (13). som är anordnat àtminstone delvis i så att ett jordplan hos
SE9904653A 1999-12-17 1999-12-17 Chipsbärare, system och förfarande vid tillverkning av chipsbärare SE517916C2 (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
SE9904653A SE517916C2 (sv) 1999-12-17 1999-12-17 Chipsbärare, system och förfarande vid tillverkning av chipsbärare
PCT/SE2000/002394 WO2001045480A1 (en) 1999-12-17 2000-11-30 A method and an arrangement relating to chip carriers
AU22404/01A AU2240401A (en) 1999-12-17 2000-11-30 A method and an arrangement relating to chip carriers
US09/736,321 US6433423B2 (en) 1999-12-17 2000-12-15 Method and an arrangement relating to chip carriers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9904653A SE517916C2 (sv) 1999-12-17 1999-12-17 Chipsbärare, system och förfarande vid tillverkning av chipsbärare

Publications (3)

Publication Number Publication Date
SE9904653D0 SE9904653D0 (sv) 1999-12-17
SE9904653L SE9904653L (sv) 2001-06-18
SE517916C2 true SE517916C2 (sv) 2002-08-06

Family

ID=20418189

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9904653A SE517916C2 (sv) 1999-12-17 1999-12-17 Chipsbärare, system och förfarande vid tillverkning av chipsbärare

Country Status (4)

Country Link
US (1) US6433423B2 (sv)
AU (1) AU2240401A (sv)
SE (1) SE517916C2 (sv)
WO (1) WO2001045480A1 (sv)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563198B1 (en) * 2001-08-01 2003-05-13 Lsi Logic Corporation Adhesive pad having EMC shielding characteristics
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
WO2004015772A1 (en) * 2002-08-08 2004-02-19 Nanoink, Inc. Protosubstrates
US6841736B2 (en) * 2002-09-26 2005-01-11 Motorola, Inc. Current-carrying electronic component and method of manufacturing same
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229987A (ja) * 1986-03-31 1987-10-08 Koito Mfg Co Ltd 照明装置
US5014114A (en) * 1988-09-30 1991-05-07 Harris Corporation High speed, high density semiconductor memory package with chip level repairability
US4990719A (en) * 1989-07-13 1991-02-05 Gte Products Corporation Hermetically sealed chip carrier with metal cover having pre-poured glass window
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
GB9000264D0 (en) * 1990-01-05 1990-03-07 Int Computers Ltd Circuit packaging
US5258575A (en) * 1990-05-07 1993-11-02 Kyocera America, Inc. Ceramic glass integrated circuit package with integral ground and power planes
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5783857A (en) * 1996-07-25 1998-07-21 The Whitaker Corporation Integrated circuit package
US6245442B1 (en) * 1997-05-28 2001-06-12 Kabushiki Kaisha Toyota Chuo Metal matrix composite casting and manufacturing method thereof
SE518572C2 (sv) * 1997-08-25 2002-10-22 Ericsson Telefon Ab L M Bärarelement för ett chips samt chipsmodul
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface

Also Published As

Publication number Publication date
WO2001045480A1 (en) 2001-06-21
US6433423B2 (en) 2002-08-13
SE9904653D0 (sv) 1999-12-17
SE9904653L (sv) 2001-06-18
US20010004132A1 (en) 2001-06-21
AU2240401A (en) 2001-06-25

Similar Documents

Publication Publication Date Title
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
EP1909321B1 (en) Metal-ceramic composite substrate and method for manufacturing same
US6212076B1 (en) Enhanced heat-dissipating printed circuit board package
WO2006089033A2 (en) Led light module assembly
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
US20020060356A1 (en) Power semiconductor device
US6778398B2 (en) Thermal-conductive substrate package
JP2006269966A (ja) 配線基板およびその製造方法
JP2018117149A (ja) 表面実装可能な半導体デバイス
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
US6483706B2 (en) Heat dissipation for electronic components
SE517916C2 (sv) Chipsbärare, system och förfarande vid tillverkning av chipsbärare
KR100957079B1 (ko) 플라스틱 주조 패키지 및 직접 결합 기판을 갖는 전력 장치
JP2004336046A (ja) 特定用途向けヒートシンク素子
US11532534B2 (en) Semiconductor module
JP2001168255A (ja) 冷却器付半導体集積回路装置及びその製造方法
JPH03195053A (ja) インバータ装置
US20200245456A1 (en) Ceramic Substrate Component/Assembly with Raised Thermal Metal Pad, and Method for Fabricating the Component
JP3207248B2 (ja) 半導体装置
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JPH0613487A (ja) マルチチップモジュール
JP3022738B2 (ja) マルチチップモジュール
JPH0677678A (ja) ヒートシンク構造
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
KR102312085B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
NUG Patent has lapsed