CN205752132U - 硅通孔芯片、指纹识别传感器和终端设备 - Google Patents

硅通孔芯片、指纹识别传感器和终端设备 Download PDF

Info

Publication number
CN205752132U
CN205752132U CN201620460572.2U CN201620460572U CN205752132U CN 205752132 U CN205752132 U CN 205752132U CN 201620460572 U CN201620460572 U CN 201620460572U CN 205752132 U CN205752132 U CN 205752132U
Authority
CN
China
Prior art keywords
hole
silicon
chip
hole chip
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620460572.2U
Other languages
English (en)
Inventor
吴宝全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Priority to CN201620460572.2U priority Critical patent/CN205752132U/zh
Priority to EP16885456.0A priority patent/EP3273469B1/en
Priority to PCT/CN2016/103055 priority patent/WO2017197831A1/zh
Priority to KR1020177021895A priority patent/KR20180008378A/ko
Application granted granted Critical
Publication of CN205752132U publication Critical patent/CN205752132U/zh
Priority to US15/656,546 priority patent/US20170338191A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本实用新型实施例提供了一种硅通孔芯片，该硅通孔芯片包括硅基板(210)，该硅基板(210)设置有通孔(220)，该通孔(220)为斜孔，该通孔(220)内设置有回填结构层(230)。本实用新型实施例的硅通孔芯片、指纹识别传感器和终端设备，通过在通孔内增加回填结构层，使得在硅通孔芯片表面受力时能够起到支撑作用，避免了硅通孔芯片的断裂，从而提高了硅通孔芯片的结构强度。

Description

硅通孔芯片、指纹识别传感器和终端设备
技术领域
本实用新型涉及封装技术领域，并且更具体地，涉及一种硅通孔芯片、指纹识别传感器和终端设备。
背景技术
晶圆级硅通孔封装技术在消费型电子芯片上有广泛应用。目前，大量应用在图像识别传感器等消费型电子产品的主要有斜孔硅通孔，斜孔硅通孔具有制造难度和成本都比较低的优势。
斜孔硅通孔芯片具有台阶式结构，在单体的硅通孔芯片的情况下，若进行测试及表面贴合焊接等工序时，容易发生台阶处折断的问题。
实用新型内容
本实用新型实施例提供了一种硅通孔芯片、指纹识别传感器和终端设备，能够提高硅通孔芯片的结构强度。
第一方面，提供了一种硅通孔芯片，该硅通孔芯片包括硅基板210，该硅基板210设置有通孔220，该通孔220为斜孔，该通孔220内设置有回填结构层230。
硅基板上设置有一个通孔，该通孔可以通过蚀刻的方式实现，以使得硅基板的上表面与处于硅通孔芯片下表面的其他元件进行电气互连。由于通孔下面的中空，使得在硅通孔芯片容易断裂。因此，本实用新型实施例中，在通孔下面设置回填结构层，用于支撑该硅通孔芯片，且该回填结构层的下表面与该硅通孔芯片的下表面平齐，这样可以便于后续的表面贴装焊接，以及提高硅通孔芯片的结构强度。
结合第一方面，在第一方面的第一种可能的实现方式中，该回填结构层230的下表面与该硅通孔芯片的下表面齐平。
这样在后续的表面贴装焊接时，硅通孔芯片底部的接触面积较大，有利于分摊压力，从而提高了硅通孔芯片的结构强度。
结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，该回填结构层230与该硅基板210之间依次设置有第一绝缘层240、重布线金属层250和第二绝缘层260。
该回填结构层与硅基板之间设置有重布线金属层，并将该重布线金属层通过该通孔，以实现与处于硅通孔芯片下表面其他元件的导通。该硅基板为硅材料，因此，在重布线金属层与硅基板之间应该设置绝缘层，以及在重布线金属层与回填结构层之间也设置绝缘层，起到保护作用。该第一绝缘层与该第二绝缘层可以相同，也可以不同，本实用新型对此不进行限定。
结合第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，该通孔220上面设置有表面焊盘270，该表面焊盘270的下表面与该重布线金属层250相连。
该表面焊盘与重布线金属层相连，即在表面焊盘与重布线金属层之间不设置绝缘层。该通孔可以设置为由中心轴线逐层向外依次设置为第一绝缘层、重布线金属层和第二绝缘层，只有重布线金属层与表面焊盘相连。这样，该硅通孔芯片的表面焊盘与重布线金属层导通，实现了通过表面焊盘与处于硅通孔芯片下表面的电气元件的电气互连。
结合第一方面，在第一方面的第四种可能的实现方式中，该通孔220的孔壁与该硅通孔芯片的上表面成60°角。
通孔还可以是多个孔径不同的通孔结构的连接等，本实用新型对此不进行限定，例如，该通孔可以设置为孔壁与硅通孔芯片的上表面成60°角，从而降低制造难度。
结合第一方面，在第一方面的第五种可能的实现方式中，该硅基板210设置有多个该通孔220。
本实用新型通过多个通孔可以实现硅基板上表面的不同表面焊盘之间的互连，或者是硅基板上表面与处于硅通孔芯片下表面的电气元件的电气互连。
第二方面，提供了一种指纹识别传感器，该指纹识别传感器包括如第一方面所述的硅通孔芯片。
第三方面，提供了一种终端设备，该终端设备包括如第一方面所述的硅通孔芯片。
基于上述技术方案，本实用新型实施例的硅通孔芯片，通过在斜孔内增加回填结构层，使得在硅通孔芯片表面受力时能够起到支撑作用，避免了硅通孔芯片的断裂，从而提高了硅通孔芯片的结构强度。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的硅通孔芯片的截面图；
图2是本实用新型的硅通孔芯片截面图；
图3是本实用新型的倒置的晶圆级硅通孔芯片的示意图；
图4是本实用新型的设置结构回填层的晶圆级硅通孔芯片的示意图；
图5是本实用新型的单体的硅通孔芯片的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型实施例的硅通孔芯片可以应用于终端设备，该终端设备可以包括但不限于手机、平板电脑、电子书、移动台等。
现有技术中，斜孔硅通孔芯片一般采用两级蚀刻的方式，在硅基板110上做出通孔，该通孔包括如图1所示的上面的小孔120和下面中空的大孔。通孔内的重布线金属层140使硅通孔芯片上表面的表面焊盘130与处于硅通孔芯片下表面的其他元件进行电气互连。通孔的孔壁与重布线金属层140之间通过绝缘层160进行隔离，且对重布线金属层140设置绝缘层150进行保护。如图1为单体的硅通孔芯片，这种情况下，可以将小孔120部分看作突出的台阶，而大孔为中空，在测试及表面贴合焊接等工序时，台阶处容易折断。
图2示出了根据本实用新型实施例的一种硅通孔芯片的局部截面图。如图2所示，该硅通孔芯片包括：硅基板210，该硅基板210设置有通孔220，该通孔220为斜孔，该通孔220内设置有回填结构层230。
具体而言，如图2所示，硅基板210中的通孔220为台阶式结构，包括上面的小孔和下面的大孔，该通孔220可以通过两级蚀刻的方式实现。由于通孔220下面的大孔为中空，使得在硅通孔芯片突出的台阶式结构，容易造成硅通孔芯片的断裂。因此，本实用新型实施例中，在通孔220内设置回填结构层230，用于支撑硅通孔芯片突出的台阶式结构。
应理解，该通孔是由孔壁围设形成，且孔壁为硅基板。
因此，本实用新型实施例的硅通孔芯片，通过在斜孔内增加回填结构层230，使得在硅通孔芯片表面受力时能够起到支撑作用，避免了硅通孔芯片的断裂，从而提高了硅通孔芯片的结构强度。
可选地，该回填结构层230的下表面与该硅通孔芯片的下表面平齐，这样在后续的表面贴装焊接时，硅通孔芯片底部的接触面积较大，有利于分摊压力，从而提高了硅通孔芯片的结构强度。
可选地，该斜孔的孔壁可以与硅通孔芯片的上表面成60°角。
应理解，该斜孔的孔壁还可以与硅通孔芯片的上表面成任意的角度，本发明对此不进行限定。
可选地，该回填结构层230与该硅基板210之间依次设置有第一绝缘层240、重布线金属层250和第二绝缘层260。
该回填结构层230与硅基板210之间设置有重布线金属层250，并将该重布线金属层250通过该通孔220，以实现处于硅通孔芯片上表面与处于硅通孔芯片下表面的电气元件的导通。在重布线金属层250与硅基板210之间应该设置第二绝缘层260，以及在重布线金属层250与回填结构层230之间也设置第一绝缘层240。该第一绝缘层与该第二绝缘层可以相同，也可以不同，本实用新型对此不进行限定。
应理解，绝缘层的材质可以是塑料绝缘，例如，聚氯乙烯、聚乙烯及交联聚乙烯；绝缘层的材质还可以是橡胶，例如，天然橡胶、丁基橡胶和乙丙橡胶等，本实用新型对此不限定。
还应理解，若硅通孔芯片的上述第一绝缘层240、重布线金属层250和第二绝缘层260延伸到硅通孔芯片的下表面时，该回填结构层230的下表面的高度应该与硅通孔芯片和上述三层之和的高度保持一致。
可选地，该回填结构层230的材质与该硅基板210的材质、该重布线金属层250的材质、该第一绝缘层240的材质、该第二绝缘层260的材质在冷热收缩性能上相互匹配。
具体而言，在选择回填结构的材料时，应考虑回填结构与硅基板210之间各层(即重布线金属层250、第一绝缘层240和第二绝缘层260)的材质的冷热收缩性能匹配。也就是说，回填结构的材料应该为与硅材料、第一绝缘层材料、第二绝缘层材料以及重布线金属层材料在冷热收缩性能上相互匹配的材质。例如，橡胶、塑料等，本实用新型并不限于此。
可选地，该通孔220上面设置有表面焊盘270，该表面焊盘270的下表面与该重布线金属层250相连。
具体而言，该通孔220的上面可以设置表面焊盘270，该硅通孔芯片表面焊盘270内嵌于硅基板210的上表面(即硅通孔芯片的上表面)，也就是说，该表面焊盘270覆盖住该通孔220，并与重布线金属层250相连，即在表面焊盘270与重布线金属层250之间不设置绝缘层。该通孔220可以设置为由中心轴线逐层向外依次设置为第一绝缘层240、重布线金属层250和第二绝缘层260，重布线金属层250与表面焊盘270相连。这样，该硅通孔芯片的表面焊盘270与重布线金属层250导通，实现了处于硅通孔芯片上表面与处于硅通孔芯片下表面的电气元件的电气互连。
可选地，在硅基板210上可以设置多个通孔220，以实现硅基板210上表面的不同表面焊盘之间的互连，或者是与处于硅通孔芯片下表面其他元件进行电气互连。
具体地，在实际生产中，回填结构层230的制造工艺主要有以下步骤：
a、完成晶圆级斜孔硅通孔的制造，如图3所示为晶圆切割之前，多个倒置的晶圆级斜孔硅通孔芯片的形貌；
b、如图4所示，通过喷涂或甩胶等操作，将胶体完全覆盖住晶圆的背面(即大孔的中空部分)，并采用光刻，显影等工艺，将台阶处填充的胶体保留，其余的去除。或者，可以是在大孔的中空部分放置一定形状的模具，采用注塑的形式将塑料注入到台阶处；
c、完成填充后，进行晶圆切割，然后得到单个结构增强的斜孔硅通孔芯片，如图5所示。
需要说明的是，以上应用仅仅是举例说明，实际中，还可以根据其他方式生成该类硅通孔芯片，本实用新型实施例对此不作具体限定。
本实用新型实施例还提供了一种指纹识别传感器，该指纹识别传感器包括上述硅通孔芯片。该硅通孔芯片包括硅基板，该硅基板设置有通孔，该通孔为斜孔，该通孔内设置有回填结构层，该回填结构层的下表面与该硅通孔芯片的下表面齐平。如图2中，280可以是指纹识别传感器的像素区。
本实用新型实施例还提供了一种终端设备，该终端设备包括上述硅通孔芯片。该硅通孔芯片包括硅基板，该硅基板设置有通孔，该通孔为斜孔，该通孔内设置有回填结构层，该回填结构层的下表面与该硅通孔芯片的下表面齐平。
本实用新型实施例的硅通孔芯片，通过在斜孔内增加回填结构，使得在硅通孔芯片表面焊盘上进行测试或表面贴合焊接等工序时，起到支撑作用，能够避免硅通孔芯片的断裂，从而在低成本的基础上，提高硅通孔芯片的结构强度。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、硅通孔芯片和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种硅通孔芯片，其特征在于，所述硅通孔芯片包括硅基板(210)，所述硅基板(210)设置有通孔(220)，所述通孔(220)为斜孔，所述通孔(220)内设置有回填结构层(230)。
2.根据权利要求1所述的硅通孔芯片，其特征在于，所述回填结构层(230)的下表面与所述硅通孔芯片的下表面齐平。
3.根据权利要求1或2所述的硅通孔芯片，其特征在于，所述回填结构层(230)与所述硅基板(210)之间依次设置有第一绝缘层(240)、重布线金属层(250)和第二绝缘层(260)。
4.根据权利要求3所述的硅通孔芯片，其特征在于，所述通孔(220)上面设置有表面焊盘(270)，所述表面焊盘(270)的下表面与所述重布线金属层(250)相连。
5.根据权利要求1所述的硅通孔芯片，其特征在于，所述通孔(220)的孔壁与所述硅通孔芯片的上表面成60°角。
6.根据权利要求1所述的硅通孔芯片，其特征在于，所述硅基板(210)设置有多个所述通孔(220)。
7.一种指纹识别传感器，其特征在于，所述指纹识别传感器包括根据权利要求1至6中任一项所述的硅通孔芯片。
8.一种终端设备，其特征在于，所述终端设备包括根据权利要求1至6中任一项所述的硅通孔芯片。
CN201620460572.2U 2016-05-19 2016-05-19 硅通孔芯片、指纹识别传感器和终端设备 Active CN205752132U (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201620460572.2U CN205752132U (zh) 2016-05-19 2016-05-19 硅通孔芯片、指纹识别传感器和终端设备
EP16885456.0A EP3273469B1 (en) 2016-05-19 2016-10-24 Silicon through hole chip and manufacturing method therefor, and terminal device
PCT/CN2016/103055 WO2017197831A1 (zh) 2016-05-19 2016-10-24 硅通孔芯片及其制作方法、指纹识别传感器和终端设备
KR1020177021895A KR20180008378A (ko) 2016-05-19 2016-10-24 Tsv 칩 및 이의 제조방법, 지문인식 센서 및 단말장치
US15/656,546 US20170338191A1 (en) 2016-05-19 2017-07-21 Through silicon via chip and manufacturing method thereof, fingerprint identification sensor and terminal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620460572.2U CN205752132U (zh) 2016-05-19 2016-05-19 硅通孔芯片、指纹识别传感器和终端设备

Publications (1)

Publication Number Publication Date
CN205752132U true CN205752132U (zh) 2016-11-30

Family

ID=57365306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620460572.2U Active CN205752132U (zh) 2016-05-19 2016-05-19 硅通孔芯片、指纹识别传感器和终端设备

Country Status (5)

Country Link
US (1) US20170338191A1 (zh)
EP (1) EP3273469B1 (zh)
KR (1) KR20180008378A (zh)
CN (1) CN205752132U (zh)
WO (1) WO2017197831A1 (zh)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
TWI272728B (en) * 2005-09-02 2007-02-01 Touch Micro System Tech Three-dimensional interconnect interposer adapted for use in system in package and method of making the same
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
CN101675516B (zh) * 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
US7936052B2 (en) * 2008-09-30 2011-05-03 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8889548B2 (en) * 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
CN101587933B (zh) * 2009-07-07 2010-12-08 苏州晶方半导体科技股份有限公司 发光二极管的晶圆级封装结构及其制造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
JP2012099548A (ja) * 2010-10-29 2012-05-24 Fujikura Ltd 貫通配線基板の製造方法及び貫通配線基板
US9711403B2 (en) * 2011-01-17 2017-07-18 Xintec Inc. Method for forming chip package
US8541884B2 (en) * 2011-07-06 2013-09-24 Research Triangle Institute Through-substrate via having a strip-shaped through-hole signal conductor
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
US8791578B2 (en) * 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
CN103000648B (zh) * 2012-11-22 2016-03-09 北京工业大学 大芯片尺寸封装及其制造方法
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
CN204067418U (zh) * 2014-07-01 2014-12-31 江阴长电先进封装有限公司 一种带有热电分离结构的圆片级led的封装结构
JP6570844B2 (ja) * 2015-02-26 2019-09-04 株式会社東芝 光検出器、その製造方法、放射線検出器、および放射線検出装置
CN204614772U (zh) * 2015-02-28 2015-09-02 苏州科阳光电科技有限公司 新型的指纹锁封装结构

Also Published As

Publication number Publication date
EP3273469A4 (en) 2019-01-02
EP3273469B1 (en) 2020-05-13
KR20180008378A (ko) 2018-01-24
WO2017197831A1 (zh) 2017-11-23
EP3273469A1 (en) 2018-01-24
US20170338191A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
CN205944094U (zh) 一种oled显示面板及显示装置
CN104332452B (zh) 芯片封装模组
US20160049345A1 (en) Low-stress dual underfill packaging
CN106158680B (zh) 一种芯片封装结构检测系统
CN105138958A (zh) 一种电子设备、显示屏以及面板
CN103137582B (zh) 封装件中的凸块导线直连结构
CN107248505A (zh) 一种生物识别芯片的封装结构及封装方法
CN105845637A (zh) 双面覆晶薄膜封装结构及其制造方法
CN107168581A (zh) Oled触控组件及具有该组件的oled显示装置
CN110085575A (zh) 半导体封装结构及其制备方法
CN110211935A (zh) 一种防止分层窜锡的封装及制造方法
CN104538373B (zh) 三维集成传感芯片封装结构及封装方法
CN202394881U (zh) 堆叠用半导体封装结构
CN107910274A (zh) 一种指纹芯片的封装方法以及封装结构
CN205752132U (zh) 硅通孔芯片、指纹识别传感器和终端设备
CN107078068A (zh) 晶圆级芯片的封装方法及封装体
CN110120385A (zh) 半导体封装结构及其制备方法
CN105609472B (zh) 压力传感器的封装结构及其制造方法
CN203377200U (zh) 一种芯片封装测试结构
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN206976348U (zh) 柔性基板及显示装置
US9786573B2 (en) Electronic component package
CN206022355U (zh) 多项目晶片快速封装板
CN207637792U (zh) 堆叠封装结构
CN104254194A (zh) 布线基板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant