WO2003085703A2 - Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung - Google Patents

Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2003085703A2
WO2003085703A2 PCT/DE2003/001150 DE0301150W WO03085703A2 WO 2003085703 A2 WO2003085703 A2 WO 2003085703A2 DE 0301150 W DE0301150 W DE 0301150W WO 03085703 A2 WO03085703 A2 WO 03085703A2
Authority
WO
WIPO (PCT)
Prior art keywords
contacts
rewiring
electronic component
wiring
wiring carrier
Prior art date
Application number
PCT/DE2003/001150
Other languages
English (en)
French (fr)
Other versions
WO2003085703A3 (de
Inventor
Georg Meyer-Berg
Barbara Vasquez
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP03745749A priority Critical patent/EP1493188A2/de
Publication of WO2003085703A2 publication Critical patent/WO2003085703A2/de
Publication of WO2003085703A3 publication Critical patent/WO2003085703A3/de
Priority to US10/960,994 priority patent/US7176131B2/en
Priority to US11/619,086 priority patent/US20070102826A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Definitions

  • Electronic component with at least one semiconductor chip and flip-chip contacts and method for its production.
  • the invention relates to an electronic component with at least one semiconductor chip and flip-chip contacts and a method for producing the same in accordance with the preamble of the independent claims.
  • the size of the external contacts differs from that of the flip-chip contacts.
  • Flip-chip contacts which are arranged directly on contact areas of a semiconductor chip, have microscopic dimensions, i.e. these flip-chip contacts can only be measured under a light microscope.
  • flip-chip contacts are understood to mean both microscopic solder balls or bumps with an outside diameter of approximately 150 to 250 ⁇ m and microscopic surface contacts, so-called “solid” contacts, which are approximately one order of magnitude smaller with approximately 15 to 25 ⁇ m external dimensions are designed as solder balls or bumps in flip-chip technology and are known from the publications EP 0 610 709 and EP 0 745 274.
  • External contacts on the other hand, have macroscopically large dimensions that are visible and measurable to the naked eye and have dimensions in the range from 0.5 to 2 mm.
  • the thermal expansion coefficient of the semiconductor chip in particular of silicon
  • a circuit board material with glass fiber reinforcement which carries the macroscopically large external contacts
  • the microscopic flip chip Contacts of a silicon semiconductor chip which are arranged on the outer edges of the semiconductor chip, loaded. This load can lead to demolition, making the entire component inoperable.
  • the object of the invention is to overcome the problems that have occurred with large-area semiconductor chips with a high flip-chip contact density and large-area rewiring plates for electronic components with a high external contact density. winch and specify an electronic component that can be connected to a higher-level circuit arrangement with greater reliability, the shear stress on the external contact surfaces and the external contacts and the shear stress on the microscopic flip-chip contacts to be reduced.
  • an electronic component with at least one semiconductor chip that has microscopic flip-chip contacts is created and connected to a rewiring plate on which macroscopically large elastic external contacts are arranged.
  • the rewiring plate has a wiring carrier with a rewiring pattern that connects the microscopic contact connection areas to the macroscopically large external contact areas via conductor tracks.
  • the wiring carrier itself has a polycrystalline silicon, an amorphous glass or a metal. The thermal expansion behavior of these materials is adapted to the material of the semiconductor chip.
  • the adapted thermal expansion behavior can be achieved in that the thermal expansion coefficient of the wiring carrier is equal to or greater than the thermal expansion coefficient of the semiconductor chip, the thermal expansion coefficient of the wiring carrier not exceeding the thermal expansion coefficient of the semiconductor chip by 1.5 times. With this adaptation it is achieved that after soldering the flip-chip contacts with the Contact pads on the wiring carrier of the semiconductor chip is only subjected to pressure.
  • the electronic component according to the invention has the advantage that the microscopic flip-chip contacts of the semiconductor chip are subjected to minimal thermomechanical loads, since polycrystalline silicon, amorphous glass or metal is used as the wiring carrier, which has approximately the same or a maximum of 50% larger expansion coefficients as or as a monocrystalline semiconductor chip material. Since macroscopically large elastic external contacts protrude from the electronic component, these elastic external contacts can be connected to a higher-level circuit arrangement without the electronic component being thermomechanically stressed by these connections. Rather, a significant proportion of the shear stress is absorbed by the elastic external contacts when the electronic component with the macroscopically large elastic external contacts is arranged on a higher-level circuit arrangement made of a printed circuit board material.
  • An additional advantage of the invention is the use of materials for the wiring board that can be polished as precisely as semiconductor wafers. This enables the use of thin-film techniques for the production of the redistribution board as they are used for the production of semiconductor chips. Such precision cannot be achieved with rewiring boards on printed circuit board materials.
  • Another advantage of the invention is that the redistribution board of this invention can be tested for its function as an intermediate product and an independent component before the electronic component is completed by the application of the semiconductor chip with its flip-chip contacts.
  • microscopic surface contacts or solid contacts which have intermetallic phases are provided as flip-chip contacts.
  • Such surface contacts can be realized by at least an order of magnitude smaller than microscopic solder ball contacts and enable a correspondingly higher flip chip contact density on the semiconductor chip.
  • the semiconductor chip with its flip-chip contacts can either be arranged on the top of the redistribution plate made of silicon, amorphous glass or metal with an adapted coefficient of thermal expansion, which carries the macroscopically large elastic external contacts, or on the opposite side of the redistribution plate, which is only one multilayer rewiring pattern, and can only have macroscopically large external contact areas in the event of a stack of electronic components.
  • the first case in which the semiconductor chip with its flip-chip contacts and the macroscopically large external contacts are arranged on the same side of the rewiring plate, has the advantage that only a rewiring pattern has to be provided in order to connect the microscopic flip-chip contacts with the macroscopically large elastic external contacts.
  • the rewiring pattern can be arranged directly on the polished upper side of the non-metallic wiring carrier plate.
  • an insulation layer is provided between the rewiring pattern and the polished upper side of the metallic wiring carrier plate.
  • the microscopic flip-chip contacts are arranged on a surface of the rewiring plate opposite the macroscopically large elastic external contacts
  • the wiring carrier made of polycrystalline silicon, amorphous glass or metal has through contacts which are the conductive components of the connect both sides with each other, ie the rewiring pattern on the side of the semiconductor chip is electrically connected via the through contacts to correspondingly arranged external contacts in a matrix with a fixed pitch on the opposite side of the wiring board.
  • the wiring carrier can have an insulation layer between the via and the polycrystalline silicon. If the wiring carrier has a metal, the wiring carrier must have an insulation layer between the via and the metal.
  • the material of the through contacts is adapted to the thermal expansion behavior of the wiring carrier.
  • the metal wiring carrier can have an iron-nickel alloy with 40 to 42% by weight of nickel or be made from a copper / molybdenum alloy with 10 to 30% by weight of copper. The latter alloy can be realized as a powder metallurgical infiltration material. Both metal alloys have the advantage that their thermal expansion behavior can be adjusted by the mixing ratio of the alloy components and can thus be adapted to the thermal expansion behavior of the semiconductor chip material.
  • the rewiring plate makes it possible to accommodate several hundred macroscopically large elastic external contacts on the rewiring plate. This is particularly advantageous if the semiconductor chip also has a correspondingly high number of flip-chip contacts. In such cases, a multilayer rewiring pattern is preferably used.
  • the vias in the wiring carrier can have laser-bored metallized through holes.
  • the wiring support has water-jet-drilled, metallized through holes as through contacts. Since the external contacts arranged in the area of the through contacts are macroscopically large, such methods as laser drilling or water jet drilling can be used to provide the wiring carrier made of silicon, amorphous glass or metal with such macroscopically large through holes.
  • dry etching processes such as reactive plasma etching and wet etching processes can be used to implement suitable through holes.
  • this can have metallic wires in glass or polycrystalline silicon as through contacts, which are arranged in a grid dimension that corresponds to the grid dimension of the external contacts.
  • Such an insulation plate has the advantage that the through contacts can have a significantly smaller diameter than is the case for through contacts which are to be produced via through holes.
  • the grid dimension for the arrangement of the external contacts can be minimized.
  • the metallic wires, which are embedded in the non-metallic insulation plate made of amorphous glass or of polycrystalline silicon can be made from metallic glass melting materials such as chrome-vanadium or chrome-molybdenum or chrome-nickel steel as through contacts.
  • the at least one semiconductor chip is arranged in the center of the electronic component and is surrounded by the elastic external contacts.
  • the semiconductor chip can have a solder layer on its rear side, which enables the electronic component to be fixed centrally on a superordinate printed circuit board and limits the pressure on the elastic external contacts.
  • Such a construction presupposes that the semiconductor chip is arranged on the same side as the macroscopically large elastic external contacts on the wiring carrier, the multilayer rewiring pattern ensuring that the microscopic flip-chip contacts of the semiconductor chip with the macroscopically large external contact areas , which are provided for the elastic external contacts, are connected.
  • the semiconductor chip and the external contacts are arranged on opposite sides, it is optionally provided to arrange a limited number of rigid external contacts in the center of the electronic component, which allow the electronic component to be fixed centrally on a superordinate circuit board circuit, and which allow the pressure limit to the elastic external contacts.
  • These rigid and non-elastic external contacts located in the center can have solder balls or solder bumps and, due to their predetermined height, define a stabilization of the positioning of the electronic component on a higher-level circuit arrangement of a printed circuit board.
  • a process for producing an insulation plate with embedded wires as through contacts has the following process steps for several electronic components:
  • This method has the advantage that relatively fine and very precise through contacts can be provided in the insulation plate, so that a higher via density is possible and microscopic contact areas can be realized for rewiring on the ends of the through contacts.
  • short wires are embedded in a flat glass melt.
  • short wires are introduced line by line into a molten flat glass bed while carrying cross members fitted with short wires, from which the short wires protrude, the short wires projecting through the flat glass melt.
  • the cross members are removed from the embedded short wires in the course of the flat glass production line and returned to the short wires for re-fitting. Then the ends of the short wires protruding from the flat glass on both sides can be etched off in order to close through contacts create. Finally, the flat glass provided with vias can be separated into wiring carriers.
  • the wires can have a roughening on their outer surface, so that a positive connection between the a-orphan glass mass or the polycrystalline silicon mass and the wires occurs.
  • metallic wires carbon fibers and / or graphite fibers can also be embedded as vias in the polycrystalline silicon mass or the amorphous glass mass. These fibers have a natural roughness on their upper side, so that a roughening step of the surface of the fibers can be omitted.
  • Another method for producing a wiring carrier with through contacts is that first through holes are made in the wiring carrier and then these through holes are metallized.
  • a wiring carrier plate made of amorphous glass or polycrystalline silicon in the final thickness between 50 and 500 micrometers is provided.
  • a matrix of through holes is introduced in a predetermined grid dimension.
  • a first metal layer can be applied as a seed layer to the insulation plate with through holes by dusting or sputtering.
  • this seed layer can be made by electrodeposition of a second metal layer to fill the through holes to vias.
  • the through holes can be made in polycrystalline silicon plates, amorphous glass plates or metal plates by laser drilling or by water jet drilling. No thermal stresses during water jet drilling generated in the material, the material must be evaporated during laser drilling so that through holes are formed, which can lead to thermal stresses. When water jet drilling, however, the wiring board must withstand high mechanical pressures. Both methods have already proven to be promising methods for testing polycrystalline silicon plates as well as for drilling amorphous glass plates and for drilling metal plates.
  • a method for producing a rewiring plate from metals with through contacts for several electronic components can have the following method steps:
  • This method has the advantage that very precise structures can be formed on both sides of a surface-polished metal plate. Furthermore, the metal plate provides a stable support for the electronic component due to its high strength. The resulting wiring carrier and the rewiring plate can moreover be adapted more precisely than glass plates to the semiconductor chip in terms of thermal expansion behavior due to the choice of the metal plate alloy.
  • a rewiring pattern made of a metal alloy is first applied to a wiring carrier provided with through contacts, the rewiring pattern having microscopic contact connection areas and macroscopically large external contact areas as well as interconnects therebetween.
  • This rewiring pattern can be implemented in multiple layers in order to connect the multiplicity of flip-chip contacts of the semiconductor chip to corresponding external contact areas.
  • elastic external contacts can be used the external contact areas are connected via the vias.
  • a semiconductor chip with its flip-chip contacts is applied to the rewiring pattern by connecting the microscopic flip-chip contacts to the microscopic contact pads.
  • the sequence of the steps can be interchanged.
  • the semiconductor chips can also be applied before the external contacts are applied.
  • both the semiconductor chip and the elastic external contacts are applied to the same top side of the rewiring plate made of polycrystalline silicon, amorphous glass or metal.
  • a multilayer rewiring pattern is first applied to the wiring carrier, electrically isolated from the wiring carrier, which has conductor tracks, contact connection areas for the flip-chip contacts of the semiconductor chip and external contact areas for the elastic, macroscopically large external contacts.
  • the macroscopically large external contacts are arranged around the semiconductor chip in several rows of external contacts.
  • This method has the advantage that the height or the distance to its higher-level circuit arrangement can be fixed vertically by the height of the semiconductor chip by means of the semiconductor chip.
  • the centrally arranged semiconductor chip can ensure that the center of the electronic component is also laterally fixed relative to a higher-level circuit arrangement.
  • the back of the semiconductor chip is provided with a corresponding solder layer or with an adhesive layer, with which the semiconductor chip and thus the center of the electronic component the higher-level circuit board is soldered or glued on.
  • the present invention combines the elastic electrical contacts of a housing technology based on system carrier with the redistribution board concept of the BGA technology.
  • this rewiring plate With the help of this rewiring plate, the unbundling of the connection contact surfaces located on a "motherboard" or a printed circuit board is realized by an interposed rewiring plate or an "interposer” which is made in wafer form from a semiconductor material, e.g. an undoped silicon, or by a non-conductor, e.g. amorphous glass or through a conductor, e.g. Metal, is produced, wherein the thermal expansion coefficient of the wiring substrate of the redistribution board is adapted to the thermal expansion coefficient of the material of the semiconductor chip.
  • a semiconductor material e.g. an undoped silicon
  • a non-conductor e.g. amorphous glass
  • a conductor e.g. Metal
  • the mechanically compensating elastic external contacts applied individually or by means of surface processes reduce the forces in the case of thermomechanical stress and increase the reliability of the electronic component.
  • the mechanical compensation of the elastic contacts can be done in different ways. In principle, any elastically conductive structure can be used for the invention.
  • the wiring process can already be delivered during the production of the contacts by appropriately wiring the elastic external contacts, so that the costs for the additional thin film process for producing conductor tracks can be saved. At least this thin-film process for producing conductor tracks is simplified by a metal layer. Such a process of elastic external contacts also replaces the otherwise usual metallization between solder ball and chip or solder ball and wiring carrier.
  • the construction according to the invention has a considerably improved heat dissipation due to low heat transfer resistances from the integrated semiconductor chip via the soldering balls or flip-chip contacts directly into the carrier silicon material of the insulation plate, which in turn has very good thermal conductivities of approx. 100 W / mK even at 125 ° K, whereby the rewiring plate made of silicon can be cooled directly by air, especially since it is elastic External contacts a distance not filled by "under-fill" to a higher-level circuit arrangement based on a circuit board. Glass with approx.
  • 1W / .K also has sufficient thermal conductivity values, but these can be improved by a correspondingly large number of vias, for example with a contact diameter of 400 micrometers and a pitch of 1 mm made of copper, which has 200 W / mK as a thermal conductivity value can.
  • a wiring carrier made of glass with a corresponding number of through contacts made of copper can, for example, achieve a thermal conductivity of approximately 50 W / mK in the Z direction.
  • rewiring plate as a thin film carrier in standard wafer format e.g. with a diameter of 200 mm or 300 mm with polished 0 surfaces. This means that process steps for microscopic structures, which are already successful in wafer technology, can be used to manufacture the rewiring boards.
  • the conductive external contacts provide the thermomechanical compensation, so that an "underfill” can be dispensed with, so that the electronic component of this invention can be unsoldered in the event of malfunctions and repairs are therefore permitted.
  • the wiring density of the multi-layer rewiring structure causes low costs due to the applicable thin-film technology, and the continuous wafer processing of the rewiring plate results in significantly lower costs per external connection than with a BGA technology, in particular with a high number of external contacts (or a "high pin” count ").
  • the mechanical stress during temperature changes and in particular at low temperatures is significantly lower than with housing technologies based on rewiring plates or Plastic foils based.
  • the underfill between the silicon redistribution board and the semiconductor chip can be dispensed with.
  • the vias with alternating elastic see contacts and made with rigid solder contacts especially in a narrow area in the center, a stopper can be delivered through these rigid solder contacts and thus mechanical stabilization in tensile and shear forces can be achieved.
  • FIG. 1 shows a schematic top view of the external contact side of an electronic component of a first embodiment of the invention
  • FIG. 2 shows a schematic cross section through an electronic component of a further embodiment of the invention
  • FIG. 3 shows a schematic cross section through a section of an electronic component of the first embodiment of the invention
  • Figure 4 shows a schematic cross section through a
  • FIG. 5 shows a schematic diagram of a section of a cast column with through wires embedded in the longitudinal direction for a rewiring plate
  • FIG. 6 shows a schematic diagram of a wiring carrier with embedded wires as through contacts
  • FIG. 7 shows a schematic cross section of a wiring carrier with embedded wires as through contacts
  • FIG. 8 shows a schematic cross section of a wiring carrier with embedded wires and multilayer rewiring pattern applied on one side
  • FIG. 9 shows a schematic bottom view of a wiring carrier with embedded wires
  • Figure 10 shows a perspective schematic diagram for a
  • FIG. 11 shows a schematic cross section through an electronic component with a metal wiring carrier
  • FIGS. 12 to 17 show schematic results of method steps for producing a rewiring plate with through contacts through a metal wiring carrier
  • FIG. 12 shows a schematic cross section of the rewiring plate with rewiring pattern on a metal plate
  • FIG. 13 shows a schematic cross section of the rewiring plate with an etching mask and etched through hole for a via connection
  • FIG. 14 shows a schematic cross section of the rewiring plate of FIG. 12 after the etching mask has been removed
  • FIG. 15 shows a schematic cross section of the rewiring board after application of a structured insulation layer
  • FIG. 16 shows a schematic cross section of the rewiring plate after the application of an elastic body for external contact
  • FIG. 17 shows a schematic cross section of the rewiring plate after application of a structured metal layer to form elastic external contacts
  • FIG. 18 shows a schematic cross section through an electronic component of the second embodiment of the invention
  • FIG. 19 shows a schematic cross section through an electronic vertically stacked component.
  • FIG. 1 shows a schematic top view of the external contact side of an electronic component 1 of a first embodiment of the invention.
  • the reference symbol 2 denotes a semiconductor chip which is arranged in flip-chip technology with its microscopic flip-chip contacts on the wiring carrier 6, only the passive rear side of the electronic semiconductor chip being visible from the semiconductor chip 2 in this plan view of the external contact side ,
  • the semiconductor chip 2 is surrounded by a number 1 to 384 external contacts, the small numbers showing the number and arrangement of the macroscopic external contacts on the schematic plan view of the electronic component shown here.
  • the external contacts 5 with the position designations 1 to 384 are arranged in rows and columns in a predetermined grid dimension.
  • the macroscopically large elastic external contacts te 5 are electrically connected to the microscopic flip-chip contacts of the semiconductor chip 2 via a possibly multi-layer rewiring pattern.
  • the back of the semiconductor chip 16 is square in this embodiment of the invention.
  • the substantially larger rewiring plate 4 is also square and has a wiring carrier 6 with a multilayer rewiring pattern applied.
  • the rewiring plate can also be designed as a rectangle or polygonal. This means that hexagonal, octagonal and many other forms of the rewiring plate can be produced.
  • the rewiring plate 4 shown here has wiring supports 6, which essentially consists of a polycrystalline silicon, but can also be made of metal or amorphous glass.
  • Polycrystalline silicon has the advantage that it can be processed into thin wafers with polished surfaces and can be adapted to the usual wafer dimensions, for example of 200 mm or 300 mm diameter, so that the multilayer rewiring pattern can be applied several times in succession using known photoresist technology ,
  • FIG. 2 shows a schematic cross section through an electronic component 1 of a further embodiment of the Invention.
  • Components with the same functions as in FIG. 1 are identified by the same reference numerals and are not specifically explained.
  • the embodiment of the invention according to FIG. 2 differs from the embodiment according to FIG. 1 in that two semiconductor chips 2 are arranged on the rewiring plate 4.
  • the rewiring board 4 essentially consists of a wiring support 6 made of silicon, glass or metal, the thermal expansion coefficient of the wiring support material being matched to the thermal expansion coefficient of the semiconductor chips 2, and the wiring support 6 being coated on one side with a multilayer rewiring pattern 7.
  • This rewiring pattern 7 connects the microscopic flip-chip contacts 3 of the semiconductor chips 2 to the macroscopically large elastic external contacts 5 on the rewiring plate 4.
  • the elastic external contacts 5 have an elastic body 23 made of rubber-elastic material, which is connected to a Line path 24 is coated, this line path 24 being applied simultaneously with the uppermost structured metal layer of the multi-layer rewiring pattern 7.
  • the multi-layer rewiring pattern 7 insulation layers are arranged between the individual metallic layers and additional through contacts are provided through the insulation layers.
  • line bridges can be created in order to electrically connect the elastic macroscopic external contacts 5 with their outer contact surfaces 9 via the rewiring layers of the rewiring pattern 7 to the microscopic flip-chip contacts 3 of the semiconductor chips 2.
  • the size of the Rewiring plate 4 can be expanded to production dimensions of semiconductor wafers with diameters of 200 to 300 mm, so that this cross section of FIG. 2 is only to be considered as a section of an electronic component 1. Due to the choice of material for the wiring carrier 6, there is an excellent, almost complete agreement between the thermal expansion behavior of the material of the wiring carrier 6 and the material of the semiconductor chip 2, which has a monocrystalline silicon.
  • a circuit board 17 is shown schematically in cross section in FIG.
  • This circuit board 17 belongs to a higher-level circuit arrangement with several arbitrarily other electronic components.
  • the circuit board 17 is made of glass fiber reinforced plastic, which has a thermal expansion coefficient which is 3-5 times higher than the thermal expansion coefficient of the wiring carrier 6 made of polycrystalline silicon, amorphous glass or metal. Nevertheless, there is no breakage of the solder connection 26 between the contact connection areas 27 on the upper side of the printed circuit board 17 and the external contacts 5, since these external contacts 5 have a rubber-elastic body 23. This means that thermomechanical voltages can be absorbed without breaking contacts.
  • a stopper region 28 is also realized by the semiconductor chip 25, since the external contacts 5 can only be pressed together up to the height of the stopper region 28.
  • An additional mechanical fixation can be achieved by soldering or by gluing the passive rear side 16 of the semiconductor chip 25 to the printed circuit board 17 with an adhesive that has a Glass transition temperature of about 200 ° C.
  • This stopper region 28 fixes the electronic component 1 on the printed circuit board 17 and limits the pressure on the elastic external contacts 5.
  • FIG. 2 also shows that an "underfill” can be dispensed with in the present embodiment of the invention, which otherwise absorbs the shear stress due to thermo-mechanical stress.
  • Dispensing with an "underfill” in this embodiment of the invention has the advantage that the electronic component 1 can be detached from the higher-level circuit arrangement at any time in the event of malfunctions and can be replaced by a functional electronic component 1. Repairs are thus possible on the basis of the present invention.
  • FIG. 3 shows a schematic cross section through a section of an electronic component 1 of the first embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • the wiring carrier 6 is only provided on one side with a multi-layer rewiring pattern 7.
  • This multilayer rewiring pattern 7 has conductor tracks in the different conductor track layers 29, 30, 31 and 32. Insulation layers 33, 34 and 35 are arranged between the conductor track layers 29, 30, 31, 32. Between the conductor layers 29, 30, 31, 32 through contacts 46, 47, 48 and 49 are arranged through the insulation layers 33, 34, 35, via which the external contacts 5 are connected to the different conductor layers 29, 30, 31, 32.
  • the outermost conductor layer 29 is designed such that it has conduction paths 24 on rubber-elastic bodies 23 up to the tips 36 of the elastic external contacts 5.
  • a solder material 37 can be applied to the elastic external contacts 5, which serves to connect to the next higher-order circuit arrangement.
  • FIG. 4 shows a schematic cross section through a section of an electronic component 1 of a second embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • FIG. 5 shows a schematic diagram of a section of a cast column 21 with through wires 22 embedded in the longitudinal direction for a rewiring plate 4.
  • Such a column 21 made of polycrystalline silicon or amorphous glass can be produced in a cylindrical shape, through which metallic wires 15 extend in the longitudinal direction. These metallic wires 15 can be arranged in a matrix with a predetermined pitch.
  • the section of a cast column 21, shown in principle in FIG. 5, with through wires 22 embedded in the longitudinal direction is formed. Since the wires can be positioned very closely and themselves only a few micrometers in diameter can have the grid dimension for through contacts in a wiring carrier 6 with the help of this technology much smaller than a grid dimension that is produced by introducing through holes through a wiring carrier 6.
  • the wire material is a chrome-vanadium-steel wire or a chrome-nickel steel wire if the insulation plate has an amorphous glass that has melting temperatures between 900 to 1200 ° C. or a chrome Molybdenum steel wire that can also withstand melting temperatures of polysilicon that start at 1410 ° C.
  • the wires 15 are roughly roughened on their surface and thus offer a secure hold both in glass and in silicon. Since silicon is a semiconductor, the insulation values are lower than for glass, so a typical value for wire-to-wire insulation is 10 M ⁇ . If the insulation values of the silicon are not sufficient for special applications, insulated wires are used. These wires are then coated with an insulation layer made of silicon carbite, silicon nitrite, boron nitride or silicon oxide.
  • carbon fibers or graphite fibers can also be used as through contacts.
  • the advantage of these materials is that they can withstand much higher melting temperatures and have a naturally rough surface.
  • FIG. 6 shows a schematic diagram of an insulation plate 50 with embedded wires 15 as through contacts 13.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • the insulation plate 50 has a thickness d between 50 and 500 ⁇ m and forms the wiring carrier 6.
  • the metallic wires 15 are arranged in a matrix and penetrate the entire thickness d of the insulation plate 50. It is thus possible to cover the top 11 with the bottom of the Isolation plate 50 electrically and selectively connect.
  • FIG. 7 shows a schematic cross section of an insulation plate 50 with embedded wires 15 as through contacts 13. Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • This cross section through the insulation plate 50 shows on the one hand the rough surface of the metallic wires 15, which have been provided with an external roughness for this purpose by etching measures in order to achieve a positive fit with the material of the insulation plate 50.
  • the wires 15 extend as through contacts 13 from the top 11 to the bottom 12 of the insulation plate 50 and, due to their rough surface, are positively interlocked with the material of the insulation plate 50 made of polycrystalline silicon or of an amorphous glass.
  • FIG. 8 shows a schematic cross section of an insulation plate 50 with embedded wires 15 and a multilayer rewiring pattern 7 applied on one side.
  • Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained separately.
  • FIG. 9 shows a bottom view of an insulation plate with embedded through contacts 13.
  • These through contacts 13 are arranged at regular intervals according to a predetermined grid size in rows and columns.
  • An alternative method of producing such through contacts 13 in an insulation plate made of silicon or amorphous glass is to first introduce a matrix of through holes into the insulation plate in a predetermined grid dimension. These through holes can then be filled with metal to make vias.
  • Such through holes can be made both in a silicon wafer and in a glass plate or in a metal plate with a water jet which contains abrasive additives. As soon as the abrasive sand supply in the water jet fails for a short time, both the brittle silicon and the brittle glass plate shatters. With such a water jet drilling through abrasive additives, hole diameters between 0.3 mm and 0.5 mm can be produced, which also corresponds approximately to the dimensions of the external contacts. Much larger diameters are not a problem, but much smaller minimum diameters are due to the shape of the geometry of a focusing tube that is used for water jet drilling. The wear on the focusing tube also has a direct effect on the hole diameter.
  • silicon wafers with 28,000 holes can be processed successfully in 14,000 seconds.
  • FIG. 10 shows a perspective schematic diagram for embedding short wires 53 in a flat glass melt 56.
  • Components with the same functions as in the previous ones Figures are identified by the same reference numerals and are not specifically explained.
  • a flat glass melt 56 is drawn in a flat glass production line 57 on a molten metal mass in the direction of arrow A. Even before the flat glass melt 56 solidifies into a rigid flat glass 52, short wires 53 are introduced into the flat glass melt 56 in rows and columns.
  • a guide frame 70 is arranged above the flat glass bed 54, which has guide rails 71 on both sides of the flat glass bed 54, in which cross members 55 are guided. These cross members 55 carry short wires 53 and are inserted above the flat glass melt 56 in the guide frame 70.
  • Corresponding wire lengths for short wires 53 are unwound from wire spools 72 and held by the cross member 55, after which the metallic wires 15 of the wire spools 72 are cut off to short wires 53.
  • the cross member 55 which keeps the short wires 53 equidistant, is guided in the guide frame 70 to the guide rails 71, the short wires 53 protruding from the cross member 55 immersing and penetrating the glass melt 56, after which they are first electrically heated.
  • the insertion of the short wires 53 into the flat glass melt 56 takes place in such a way that a dense packing 73 of cross members is formed before the flat glass melt 56 solidifies, so that the equidistantly arranged short wires 53 in the flat glass 52 form a matrix of through wires through the flat glass, which are arranged in rows and columns are arranged.
  • the cross members 55 can be removed one after the other from the short wires 53 and the like Guide frame 70 can be supplied for refitting with short wires.
  • the short wires 53 remain in the flat glass 52.
  • the ends of the short wires 53 protruding from the flat glass 52 are then etched away, so that a matrix of through contacts 13 remains in the solidified flat glass.
  • Such flat glass plates can have a width of several meters, so that the flat glass 52 with the matrix of through contacts 13 can subsequently be separated into wiring carriers for several components. With the flat glass production line shown in FIG. 10, a large number of large-area wiring carriers can thus be produced inexpensively.
  • the wire material used consists of glass melting materials that do not trigger any internal stresses during the solidification process of the glass. They can be made of chrome-nickel steel, chrome-vanadium steel, chrome-molybdenum steel or an alloy of copper and molybdenum. These metal alloys can be adapted to the flat glass material with their expansion behavior.
  • the surface quality of the flat glass 52 can be increased by polishing the individual wiring carriers to such an extent that thin-film techniques can be used to apply a rewiring pattern.
  • the cross member 55 of 3000 wire coils 72 are supplied with metallic wires 15 when equipping the cross member 55.
  • the wires 15 can be pinched, cut off or cut off to short wires 53.
  • the mobile guide in the form of cross members 45 is guided with the flat glass melt on the guide rails 71. In doing so, the drawing speed becomes uniform movement of the mobile guides in the direction A adapted before the solidification of the flat glass 52 and after the immersion of the short wires 53 in the flat glass melt 56.
  • they When loading the cross members or the mobile guides, they must be stopped for a short time before they join the sealed packing 73 of the mobile feeders in the form of cross members 55.
  • FIG. 11 shows a schematic cross section through an electronic component 1 with a wiring support 6 made of metal.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • the embodiment according to FIG. 11 differs from the embodiments as shown in the previous figures essentially in that the wiring carrier is a metal and not a non-metal.
  • the reference number 59 thus designates a metal plate.
  • This metal plate 59 is isolated from the rewiring pattern 7 by an additional insulation layer 51.
  • both the elastic external contacts 5 and the semiconductor chips 2 are arranged on the same upper side of the rewiring plate 4 that bears the rewiring pattern 7.
  • the dash-dotted line 65 denotes the upper limit of a printed circuit board 17 which has a higher-level circuit and on which the electronic component 1 is to be arranged.
  • the semiconductor chip 25 forms a stopper, so that the height of the elastic external contact 5 and the contact pressure on the elastic external contact 5 is limited when it is applied to the contact connection surface 27 of the printed circuit board 17.
  • the advantage of a metallic wiring carrier lies on the one hand in the high strength of such a metal plate 59 and on the other hand in the possibility of precisely adapting the thermal expansion behavior of the metal plate 59 to the expansion behavior of the semiconductor chip 2.
  • Metal plates made of INVAR alloys which have nickel / iron alloys have proven successful for this purpose, the Ni / Fe mixing ratio determining the coefficient of expansion.
  • the expansion coefficient of this alloy can be set between 1 and 10 ppm / ° K.
  • An expansion coefficient for the metal plate 60 is selected which is equal to or greater than the expansion coefficient of the semiconductor chip material, the expansion coefficient of the INVAR alloy should not exceed 1.5 times the expansion coefficient of the semiconductor chip.
  • PERNIFER is composed of nickel with 41% by weight, magnesium with 0.6% by weight, silicon with 0.15% by weight and carbon with 0.005% by weight, the rest of which are composed of Iron exists.
  • metal plates as wiring carriers have the advantage that their surfaces can be polished precisely, so that the roughness is in the submicron range and the deflection can be less than 100 ⁇ m, a thickness tolerance of approximately 10 ⁇ m being achievable.
  • This surface quality and deflection and thickness tolerances can also be achieved with wiring carriers made of amorphous glass or polycrystalline silicon, but not with glass fiber-reinforced circuit boards.
  • the metal plate 59 in this embodiment of the invention can also consist of an alloy of molybdenum and copper, 70% by weight of molybdenum and 30% by weight of copper being contained in the alloy.
  • the metal plate can also contain an alloy of tungsten and copper, the copper content being able to be varied between 10 to 40% by weight and the expansion coefficients which can be achieved being in the range of 6 ppm / ° C.
  • FIGS. 12 to 17 show schematic results of method steps for producing a rewiring plate 4 with through contacts 13 through a metal wiring carrier 6.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • FIG. 12 shows a schematic cross section of the rewiring plate 4 with rewiring pattern 7 on a metal plate 59.
  • This metal plate 59 has the same metal alloys which are matched to the semiconductor chip in terms of thermal expansion behavior, as have already been discussed for FIG.
  • the redistribution plate 4 based on a metal plate 59 with a redistribution pattern 7 does not show a closed insulation layer 51, but rather a structured insulation layer 51 which has metallic through contacts 58 to the metal plate 59.
  • the multilayer conductor track pattern of the rewiring pattern 7 is otherwise constructed exactly as in FIG. 11.
  • FIG. 13 shows a schematic cross section of the rewiring plate 4 with an etching mask 47 and an etched through hole 14 for a via connection.
  • the etching mask 67 made of photoresist has a through opening 74 which is on the side 60 of the metal plate 59 opposite the via 58 in the structured insulation layer 51.
  • a through hole 14 is etched into the metal plate 59 and the via 58 is thus exposed.
  • the via 58 can have a coating that triggers an etching stop on the surface of the via 58 for the etching solution that penetrates through the through opening 74.
  • FIG. 14 shows a schematic cross section of the rewiring plate 4 of FIG. 13 after the etching mask has been removed.
  • the etching mask can be removed by appropriate ashing in a plasma oven or by detaching in a solution bath. After the mask 67 has been removed, the via 58 can be accessed.
  • FIG. 15 shows a schematic cross section of the rewiring plate 4 after a structured insulation layer 61 has been applied.
  • This insulation layer 61 is structured in such a way that the surface of the via 58 in the through hole 14 remains free of the insulation layer 61.
  • FIG. 16 shows a schematic cross section of the rewiring plate 4 after application of an elastic body 23 for an external contact 5.
  • This elastic body 53 made of rubber-elastic material can be in the immediate vicinity of the through hole 14 on the insulation layer 61 on the Rewiring pattern 7 opposite side 16 of the metal plate 59 may be arranged.
  • FIG. 17 shows a cross section of the rewiring plate 4 after applying a structured metal layer 62 to form elastic external contacts 5.
  • the structuring of the initially applied, closed metal layer to form a structured metal layer 62 can be carried out by projection photolithography.
  • a via line 63 is formed, which is completely insulated from the metal plate 59 by the insulation layer 61.
  • the via line 63 is followed by a line path 24, which is formed on the elastic body 23 and merges into the external contact 5 on the tip 36 of the elastic body 23.
  • the semiconductor chip 2 using flip-chip technology with its flip-chip contacts 3 can be attached to the microscopic contact pads 8 on the rewiring pattern 7.
  • the electronic component created in this way has all the advantages that the wiring carrier 6 according to the invention offers.
  • this electronic component 1 can be applied to a printed circuit board 17, the surface of which is indicated by the dashed line 65, the elastic external contacts 5 being connected to contact connection surfaces 27 of the printed circuit board 17.
  • the through holes 14 are reached through a metal plate using wet etching technology, much smaller through holes can be produced if dry etching is carried out using a reactive plasma instead of wet etching.
  • the diameter of the through hole 14 can be limited to the diameter of the via 58. This means that much higher external contact densities can be achieved.
  • FIG. 18 shows a schematic cross section through an electronic component 1 of the second embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • the semiconductor chip 2 is arranged on one side of the rewiring plate 4 and the elastic external contacts 5 are arranged on the other side or opposite side of the rewiring plate 4.
  • a multilayer rewiring layer 7 distributes the microscopic contact connection areas 8 under each of the semiconductor chips 2 over the entire area of a wiring substrate 6, which has a multiplicity of through contacts 13, which were introduced using one of the techniques specified above.
  • the elastic external contacts 5 are arranged, which are electrically connected to at least one of the through contacts 13 via contact surfaces 9 and / or additional conductor tracks.
  • This embodiment of the invention makes it possible to accommodate significantly more external contacts 5 on the same area than in the first embodiment.
  • a number of rigid solder balls 18 can serve as a stopper, which simultaneously fulfill an electrical connection function. These stoppers 18 limit the height to which the elastic external contacts 5 are pressed together during assembly on a printed circuit board 17. Furthermore fix the in Rigid external contacts 18 arranged in the center of the electronic component as a stopper center the electronic component 1 relative to the circuit arrangement on the printed circuit board 17.
  • FIG. 19 shows a schematic cross section through an electronic vertically stacked component 68.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • the stacked component 68 has a plurality of electronic components arranged one above the other, which have 6 through contacts 13 in their wiring carriers.
  • the individual electronic components 1, from which the stacked electronic component 68 is made have additional external contact surfaces 9 on the side of the rewiring plate, on which corresponding elastic external contacts 5 of the next higher electronic component 1 can be arranged and electrically connected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (1) mit einem Halbleiterchip (2) und mikroskopisch kleinen Flip-Chip-Kontakten einer Umverdrahtungsplatte (4), auf welcher makroskopisch große elastische Außenkontakte (5) angeordnet sind. Dabei weist die Umverdrahtungsplatte (4) einen Verdrahtungsträger (6) aus polykristallinem Silizium, amorphem Glas oder Metall auf. Darüber hinaus betrifft die vorliegenden Erfindung ein Verfahren zur Herstellung eines geeigneten Verdrahtungsträgers (6) und des elektronischen Bauteils (1).

Description

Beschreibung
Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung.
Die Erfindung betrifft ein elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zur Herstellung desselben gemäß der Gattung der unabhängigen Ansprüche.
Mit zunehmender Anzahl von Außenkontakten wird es schwieriger, eine ausreichend große und stabile Fläche vorzuhalten, auf der die Außenkontakte eines Halbleiterchips angeordnet werden können. Dabei unterscheiden sich die Außenkontakte von den Flip-Chip-Kontakten in ihrer Größenordnung. Flip-Chip- Kontakte, die unmittelbar auf Kontaktflächen eines Halbleiterchips angeordnet sind, weisen mikroskopisch kleine Abmessungen auf, d.h. diese Flip-Chip-Kontakte sind nur unter einem Lichtmikroskop messbar. Unter Flip-Chip-Kontakten werden in diesem Zusammenhang sowohl mikroskopisch kleine Lotbälle oder Kontakthöcker von etwa 150 bis 250 μm Außendurchmesser, als auch mikroskopisch kleine Flächenkontakte, sogenannte "solid"-Kontakte verstanden, die mit etwa 15 bis 25 μm Außenabmessungen um eine Größenordnung kleiner als Lotbälle oder Kontakthöcker in Flip-Chip-Technik ausgeführt werden und aus den Druckschriften EP 0 610 709 und EP 0 745 274 bekannt sind. Außenkontakte weisen dagegen makroskopisch große Abmessungen auf, die mit bloßem Auge sichtbar und messbar sind und Abmessungen im Bereich von 0,5 bis 2 mm aufweisen.
Nimmt folglich die Anzahl an Außenkontakten zu, so werden die Außenabmessungen des elektronischen Bauteils größer und kön- nen die Größe des Halbleiterchips, der die Flip-Chip-Kontakte trägt, weit übertreffen. Gleichzeitig vergrößern sich mit größer werdendem Chip auch die Probleme des thermischen Ausgleichs zwischen den mikroskopisch kleinen Kontakten des Halbleiterchips und einer Umverdrahtungsplatte auf Leiterplattenmaterial, wie aus glasfaserverstärktem Kunststoff, welche einerseits die hohe Anzahl an Außenkontakten aufnehmen kann und andererseits über die Flip-Chip-Kontakte fest mit dem Halbleiterchip verbunden ist.
Da der thermische Ausdehnungskoeffizient des Halbleiterchips insbesondere von Silizium etwa 4 ppm/°K ist und ein Leiterplattenmaterial mit Glasfaserverstärkung, das die makroskopisch großen Außenkontakte trägt, einen Ausdehnungskoeffizienten zwischen 13 bis 16 ppm/°K aufweist, werden besonders die mikroskopisch kleinen Flip-Chip-Kontakte eines Silizium- Halbleiterchips, die an den Außenrändern des Halbleiterchips angeordnet sind, belastet. Diese Belastung kann zu Abrissen führen, wodurch das gesamte Bauteil funktionsuntüchtig wird.
Ein weiteres Problem ergibt sich dadurch, daß die makroskopisch großen Außenkontakte des Bauteils, die aus Lotbällen oder Lothöckern bestehen können und auf einer Leiterplatte einer übergeordneten Schaltungsanordnung aufzulöten sind, eine relativ starre Verbindung mit der übergeordneten Schaltungsanordnung darstellen, wobei bei thermischer Belastung auch ein Abriss der Außenkontakte gegenüber der übergeordneten Schaltung auftreten kann.
Aufgabe der Erfindung ist es, die aufgetretenen Probleme bei großflächigen Halbleiterchips mit hoher Flip-Chip- Kontaktdichte und großflächigen Umverdrahtungsplatten für e- lektronische Bauteile mit hoher Außenkontaktdichte zu über- winden und ein elektronisches Bauteil anzugeben, das mit höherer Zuverlässigkeit mit einer übergeordneten Schaltungsanordnung verbindbar ist, wobei die Scherbelastung der Außen- kontaktflächen und der Außenkontakte sowie die Scherbelastung der mikroskopisch kleinen Flip-Chip-Kontakte zu vermindern ist.
Gelöst wird diese Aufgabe mit den Merkmalen der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Merkmalen der abhängigen Ansprüche.
Erfindungsgemäß wird ein elektronisches Bauteil mit mindestens einem Halbleiterchip, der mikroskopisch kleine Flip- Chip-Kontakte aufweist, geschaffen und mit einer Umverdrahtungsplatte, auf welcher makroskopisch große elastische Außenkontakte angeordnet sind, verbunden. Dazu weist die Umverdrahtungsplatte einen Verdrahtungsträger mit einem Um- verdrahtungsmuster auf, welches die mikroskopisch kleinen Kontaktanschlussflächen mit den makroskopisch großen Außen- kontaktflachen über Leiterbahnen verbindet. Der Verdrahtungsträger selbst weist ein polykristallines Silizium, ein amorphes Glas oder ein Metall auf. Diese Materialien sind in ihrem thermischen Ausdehnungsverhalten dem Material des Halbleiterchips angepaßt.
Das angepaßte thermische Ausdehnungsverhalten kann dadurch erreicht werden, daß der thermische Ausdehnungskoeffizient des Verdrahtungsträgers gleich oder größer als der thermische Ausdehnungskoeffizient des Halbleiterchips ist, wobei der thermische Ausdehnungskoeffizient des Verdrahtungsträgers den thermischen Ausdehnungskoeffizient des Halbleiterchips nicht um das 1,5-fache übersteigt. Mit dieser Anpassung wird erreicht, daß nach dem Verlöten der Flip-Chip-Kontakte mit den Kontaktanschlussflächen auf dem Verdrahtungsträger der Halbleiterchip ausschließlich auf Druck beansprucht wird.
Das erfindungsgemäße elektronische Bauteil hat den Vorteil, daß die mikroskopisch kleinen Flip-Chip-Kontakte des Halbleiterchips thermomechanisch minimal belastet werden, da als Verdrahtungsträger polykristallines Silizium, amorphes Glas oder Metall eingesetzt wird, das annähernd die gleichen oder maximal um 50% größere Ausdehnungskoeffizienten wie bzw. als ein monokristallines Halbleiterchipmaterial aufweist. Da aus dem elektronischen Bauteil makroskopisch große elastische Außenkontakte herausragen, können diese elastischen Außenkontakte mit einer übergeordneten Schaltungsanordnung verbunden werden, ohne daß das elektronische Bauteil thermomechanisch durch diese Verbindungen belastet wird. Vielmehr wird ein wesentlicher Anteil der Scherbelastung bei Anordnung des elektronischen Bauteils mit den makroskopisch großen elastischen Außenkontakten auf einer übergeordneten Schaltungsanordnung aus einem Leiterplattenmaterial durch die elastischen Außenkontakte aufgefangen. Der Rest der Scherbelastung wird von dem Verdrahtungsträger aufgenommen und belastet nicht den Halbleiterchip. Mit diesen beiden Maßnahmen, nämlich Einsetzen eines Verdrahtungsträgers aus Silizium, Glas oder Metall als Träger des Umverdrahtungsmusters und elastischen Außenkontakten auf der Umverdrahtungsplatte wird die Gefahr von Kontaktabrissen sowohl innerhalb des elektronischen Bauteils an den Flip-Chip-Kontakten als auch außerhalb des elektronischen Bauteils an den makroskopisch großen elastischen Außenkontakten vermindert.
Ein zusätzlicher Vorteil der Erfindung liegt in der Verwendung von Materialien für die Verdrahtungsplatte, die genauso präzise wie Halbleiterwafer poliert werden können. Dies er- möglicht den Einsatz von Dünnfilmtechniken zur Herstellung der Umverdrahtungsplatte, wie sie für die Herstellung von Halbleiterchips eingesetzt werden. Eine derartige Präzision kann nicht mit Umverdrahtungsplatten auf Leiterplattenmaterialien erreicht werden.
Ein weiterer Vorteil der Erfindung ist es, daß die Umverdrahtungsplatte dieser Erfindung als Zwischenprodukt und eigenständige Komponente auf ihre Funktion getestet werden kann, bevor durch Aufbringen des Halbleiterchips mit seinen Flip- Chip-Kontakten das elektronische Bauteil komplettiert ist.
Als Flip-Chip-Kontakte sind in einer weiteren Ausführungsform der Erfindung mikroskopisch kleine Flächenkontakte bzw. Solidkontakte vorgesehen, die intermetallische Phasen aufweisen. Derartige Flächenkontakte sind um mindestens eine Größenordnung kleiner als mikroskopisch kleine Lotballkontakte realisierbar und ermöglichen eine entsprechend höhere Flip- Chip-Kontaktdichte auf dem Halbleiterchip.
Der Halbleiterchip mit seinen Flip-Chip-Kontakten kann entweder auf der Oberseite der Umverdrahtungsplatte aus Silizium, amorphem Glas oder Metall mit angepaßtem thermischen Ausdehnungskoeffizienten angeordnet werden, welche die makroskopisch großen elastischen Außenkontakte trägt, oder auf der gegenüberliegenden Seite der Umverdrahtungsplatte sein, die lediglich ein mehrlagiges Umverdrahtungsmuster trägt, und nur im Falle eines Stapeins von elektronischen Bauteilen auch makroskopisch große Außenkontaktflachen aufweisen kann.
Der erste Fall, bei dem der Halbleiterchip mit seinen Flip- Chip-Kontakten und die makroskopisch großen Außenkontakte auf der gleichen Seite der Umverdrahtungsplatte angeordnet sind, hat den Vorteil, daß lediglich ein Umverdrahtungsmuster vorgesehen werden muß, um die mikroskopisch kleinen Flip-Chip- Kontakte mit den makroskopisch großen elastischen Außenkontakten zu verbinden.
Wird als Verdrahtungsträger eine nichtmetallische Verdrahtungsträgerplatte eingesetzt, so kann das Umverdrahtungsmuster unmittelbar auf der polierten Oberseite der nichtmetallischen Verdrahtungsträgerplatte angeordnet werden. Bei einer metallischen Verdrahtungsträgerplatte ist zwischen dem Umverdrahtungsmuster und der polierten Oberseite der metallischen Verdrahtungsträgerplatte eine Isolationslage vorgesehen.
Werden in einer weiteren Ausführungsform der Erfindung die mikroskopisch kleinen Flip-Chip-Kontakte auf einer Fläche der Umverdrahtungsplatte gegenüberliegend zu den makroskopisch großen elastischen Außenkontakten angeordnet, so weist der Verdrahtungsträger aus polykristallinem Silizium, amorphem Glas oder aus Metall Durchkontakte auf, welche die leitenden Komponenten der beiden Seiten miteinander verbinden, d.h. das Umverdrahtungsmuster auf der Seite des Halbleiterchips ist über die Durchkontakte mit entsprechend in einer Matrix unter festem Rastermaß angeordneten Außenkontakten auf der gegenüberliegenden Seite des Verdrahtungsträgers elektrisch verbunden.
Weist der Verdrahtungsträger ein polykristallines Silizium auf, so kann der Verdrahtungsträger zwischen Durchkontakt und polykristallinem Silizium eine Isolationslage aufweisen. Weist der Verdrahtungsträger ein Metall auf, so muß der Verdrahtungsträger zwischen Durchkontakt und Metall eine Isolationslage aufweisen. Das Material der Durchkontakte ist dem thermischen Ausdehnungsverhalten des Verdrahtungsträgers angepaßt. Der Verdrahtungsträger aus Metall kann eine Eisen-Nickel-Legierung mit 40 bis 42 Gew% Nickelanteil aufweisen oder aus einer Kup- fer/Molybden-Legierung mit 10 bis 30 Gew % Kupfer hergestellt sein. Die letztere Legierung kann als pulvermetallurgischer Infiltrationswerkstoff verwirklicht werden. Beide Metall- Legierungen haben den Vorteil, daß ihre thermischen Ausdehnungsverhalten durch das Mischungsverhältnis der Legierungskomponenten einstellbar und somit an das thermische Ausdehnungsverhalten des Halbleiterchipmaterials anpassbar ist.
Durch die Umverdrahtungsplatte wird es möglich, mehrere hundert makroskopisch große elastische Außenkontakte auf der Umverdrahtungsplatte unterzubringen. Dieses ist dann von besonderem Vorteil, wenn der Halbleiterchip ebenfalls eine entsprechend hohe Anzahl an Flip-Chip-Kontakten aufweist. In derartigen Fällen wird vorzugsweise ein mehrlagiges Umverdrahtungsmuster eingesetzt.
Die Durchkontakte in dem Verdrahtungsträger können lasergeborte metallisierte Durchgangslöcher aufweisen. Darüber hinaus besteht die Möglichkeit, daß der Verdrahtungsträger wasserstrahlgebohrte metallisierte Durchgangslöcher als Durchkontakte aufweist. Da die im Bereich der Durchkontakte angeordneten Außenkontakte makroskopisch groß sind, können derartige Verfahren wie Laserbohren oder Wasserstrahlbohren angewandt werden, um den Verdrahtungsträger aus Silizium, amorphem Glas oder Metall mit derartig makroskopisch großen Durchgangslöchern zu versehen. Darüber hinaus sind Trockenätzverfahren wie reaktives Plasmaätzen und Nassätzverfahren einsetzbar, um geeignete Durchgangslöcher zu realisieren. In einer weiteren Ausbildung der Isolationsplatte kann diese metallische Drähte in Glas oder polykristallinem Silizium als Durchkontakte aufweisen, die in einem Rastermaß, das dem Rastermaß der Außenkontakte entspricht, angeordnet sind. Eine derartige Isolationsplatte hat den Vorteil, daß die Durchkontakte einen wesentlich geringeren Durchmesser aufweisen können, als es für Durchkontakte, die über Durchgangslöcher herzustellen sind, der Fall ist. Somit kann bei einer derartigen Isolationsplatte, die metallische Drähte als Durchkontakte aufweist, das Rastermaß für die Anordnung der Außenkontakte minimiert werden. Dazu können die metallischen Drähte, die in der nichtmetallischen Isolationsplatte aus amorphen Glas oder aus polykristallinem Silizium eingebettet sind, aus metallischen Glaseinschmelzwerkstoffen wie Chrom-Vanadium- oder Chrom-Molybden- oder Chrom-Nickel-Stahl als Durchkontakte hergestellt sein.
Damit ist der Vorteil verbunden, daß Eigenspannungen des Glas-Metall-Verbundes minimiert werden. Ferner wird eine wesentlich effizientere Verdrahtung erreicht, da durch den geringen Durchmesser eingebetteter Durchgangsdrähte als Durchkontakte kleinere Kontaktflecken in den Verdrahtungsebenen der Umverdrahtungsplatte möglich werden.
Eine weitere Möglichkeit besteht darin, in Glas oder in polykristallines Silizium Kohlefasern oder Graphitfasern als Durchkontakte einzubetten, die ebenso in einem Rastermaß, das dem Rastermaß der Außenkontakte entspricht, angeordnet sind. Kohlefasern oder Graphitfasern haben gegenüber Metalldrähten den Vorteil, daß sie ohne Oberflächenbearbeitung beim Einbetten in Glas oder polykristallinem Silizium mit diesem Isolationsmaterial stärker verzahnt sind. Ferner ist es vorgesehen, daß der mindestens eine Halbleiterchip im Zentrum des elektronischen Bauteils angeordnet und von den elastischen Außenkontakten umgeben ist. In diesem Fall kann der Halbleiterchip auf seiner Rückseite eine Lotschicht aufweisen, die eine zentrale Fixierung des elektronischen Bauteils auf einer übergeordneten Leiterplatte ermöglicht und den Druck auf die elastischen Außenkontakte begrenzt. Eine derartige Konstruktion setzt voraus, daß der Halbleiterchip auf der gleichen Seite wie die makroskopisch großen elastischen Außenkontakte auf dem Verdrahtungsträger angeordnet ist, wobei das mehrlagige Umverdrahtungsmuster dafür sorgt, daß die mikroskopisch kleinen Flip-Chip-Kontakte des Halbleiterchips mit den makroskopisch großen Außenkon- taktflächen, welche für die elastischen Außenkontakte vorgesehen sind, verbunden sind.
Für den Fall, daß der Halbleiterchip und die Außenkontakte auf gegenüberliegenden Seiten angeordnet sind, ist es gegebenenfalls vorgesehen, im Zentrum des elektronischen Bauteils eine begrenzte Anzahl starrer Außenkontakte anzuordnen, die eine zentrale Fixierung des elektronischen Bauteils auf einer übergeordneten Leiterplatteschaltung ermöglichen, und die den Druck auf die elastischen Außenkontakte begrenzen. Diese im Zentrum befindlichen starren und nicht elastischen Außenkontakte können Lötbälle oder Löthöcker aufweisen und durch ihre vorgegebene Höhe eine Stabilisierung der Positionierung des elektronischen Bauteils auf einer übergeordneten Schaltungsanordnung einer Leiterplatte definieren.
In diesem Fall ist es, wie oben erwähnt, erforderlich, daß das Umverdrahtungsmuster auf der Seite des Halbleiterchips mit den Außenkontakten auf der gegenüberliegenden Seite der Umverdrahtungsplatte über Durchkontakte verbindbar ist. Ein Verfahren zur Herstellung einer Isolationsplatte mit eingebetteten Drähten als Durchkontakte weist für mehrere elektronische Bauteile folgende, Verfahrensschritte auf:
- Einbringen einer Matrix von Drähten in einem vorgesehenen Rastermaß in eine langgestreckte säulenförmige Gußform,
- Vergießen der Drähte in der Gußform mit einer Schmelze aus Glas oder hochreinem Silizium,
- Trennen der erstarrten Gussmasse in Scheiben guer zur Längserstreckung der Drähte zu Verdrahtungsträgern mit Durchkontakten.
Dieses Verfahren hat den Vorteil, daß relativ feine und sehr präzise Durchkontakte in der Isolationsplatte zur Verfügung gestellt werden können, so daß eine höhere Durchkontaktdichte möglich ist und mikroskopisch kleine Kontaktflächen für eine Umverdrahtung auf den Enden der Durchkontakte realisiert werden können.
Bei einem weiteren Verfahren zur Herstellung eines Verdrahtungsträgers aus amorphem Glas werden Kurzdrähte in einer Flachglasschmelze eingebettet. Dabei erfolgt ein kontinuierliches zeilenweises Einbringen von Kurzdrähten in ein schmelzflüssiges Flachglasbett unter Mitführen von mit Kurzdrähten bestückten Querträgern, aus denen die Kurzdrähte herausragen, wobei die Kurzdrähte durch die Flachglasschmelze hindurchragen. Nach Erstarren der Flachglasschmelze in dem Flachglasbett werden im Verlauf der Flachglasfertigungsstraße die Querträger von den eingebetteten Kurzdrähten abgenommen und zum erneuten Bestücken mit Kurzdrähten zurückgeführt. Danach können die beidseitig aus dem Flachglas herausragenden Enden der Kurzdrähte abgeätzt werden, um Durchkontakte zu schaffen. Abschließend kann das mit Durchkontakten versehene Flachglas zu Verdrahtungsträgern vereinzelt werden.
Um die Fixierung der Drähte innerhalb des Verdrahtungsträgers zu sichern, können die Drähte auf ihrer Mantelfläche eine Aufrauhung aufweisen, so daß ein Formschluß zwischen der a- orphen Glasmasse bzw. der polykristallinen Siliziummasse und den Drähten auftritt. Anstelle metallischer Drähte können auch Kohlenstoff-Fasern und/oder Graphitf sern als Durchkontakte in die polykristalline Siliziummasse oder die amorphe Glasmasse eingebettet werden. Diese Fasern besitzen an ihrer Oberseite eine natürliche Rauhigkeit, so daß ein Aufrau- hungsschritt der Oberfläche der Fasern unterbleiben kann.
Ein anderes Verfahren zur Herstellung eines Verdrahtungsträgers mit Durchkontakten besteht darin, daß zunächst Durchgangslöcher in den Verdrahtungsträger hergestellt werden und anschließend diese Durchgangslöcher metallisiert werden. Dazu wird zunächst eine Verdrahtungsträgerplatte aus amorphem Glas oder aus polykristallinem Silizium in der endgültigen Dicke zwischen 50 und 500 Mikrometern bereitgestellt. Anschließend wird eine Matrix von Durchgangslöchern in einem vorgegebenem Rastermaß eingebracht. Danach kann durch Aufstäuben bzw. Sputtern eine erste Metallschicht als Keimschicht auf die I- solationsplatte mit Durchgangslöchern aufgebracht werden. Schließlich kann diese Keimschicht durch galvanische Abscheidung einer zweiten Metallschicht zum Auffüllen der Durchgangslöcher zu Durchkontakten erfolgen.
Das Einbringen der Durchgangslöcher in polykristalline Siliziumplatten, amorphe Glasplatten oder Metallplatten kann durch ein Laserbohren oder durch ein Wasserstrahlbohren erfolgen. Während das Wasserstrahlbohren keine Thermospannungen in dem Material erzeugt, muß beim Laserbohren das Material verdampft werden, damit Durchgangslöcher entstehen, was zu Thermospannungen führen kann. Beim Wasserstrahlbohren muß jedoch die Verdrahtungsträgerplatte hohe mechanische Drücke aushalten. Beide Verfahren haben sich bereits sowohl bei dem testweisen Durchbohren von polykristallinen Siliziumplatten als auch beim Durchbohren von amorphen Glasplatten sowie beim Durchbohren von Metallplatten als vielversprechende Verfahren erwiesen.
Weitere Verfahren zum Einbringen von Durchgangslöchern sind eine Naßätztechnik oder ein reaktives Plasmaätzverfahren. Mit diesen Verfahren lassen sich äußerst präzise Durchgangslöcher bohren, da nicht zu ätzende Bereiche durch photolithographische Verfahren abgedeckt und äußerst schmale Submikrometer- strukturen realisiert werden können.
Ein Verfahren zur Herstellung einer Umverdrahtungsplatte aus Metallen mit Durchkontakten für mehrere elektronische Bauteile kann folgende Verfahrensschritte aufweisen:
Aufbringen eines Umverdrahtungsmusters auf eine Metallplatte als Verdrahtungsträger mit strukturierter Isolationslage zwischen Verdrahtungsträger und Umverdrahtungsmuster, wobei die strukturierte Isolationslage Durchkontakte zu der Metallplatte aufweist an Stellen, an denen Durchkontakte durch den Verdrahtungsträger vorgesehen sind,
Einbringen von Durchgangslöchern bis zu den Durchkontakten in der Isolationslage von der dem Umverdrahtungsmuster gegenüberliegenden Seite aus,
Aufbringen einer weiteren strukturierten Isolationsschicht auf die dem Umverdrahtungsmuster gegenüberliegende Seite der Metallplatte unter Freilassen der Durch- kontakte in der strukturierten Isolationslage des Um- verdrahtungsmusters,
- Aufbringen von elastischen Körpern für elastische Außen- kontakte,
- Aufbringen einer strukturierten Metallschicht unter Bildung von Durchkontaktleitungen in den Durchkontaktlö- chern sowie Leitungspfade und Außenkontakte auf den e- lastischen Körpern.
Dieses Verfahren hat den Vorteil, daß sehr präzise Strukturen beiderseits einer oberflächenpolierten Metallplatte gebildet werden können. Ferner liefert die Metallplatte aufgrund der hohen Festigkeit einen stabilen Träger für das elektronische Bauteil. Der dabei entstehende Verdrahtungsträger und die Umverdrahtungsplatte können darüber hinaus aufgrund der Wahl der Metallplattenlegierung präziser als Glasplatten an den Halbleiterchip im thermischen Ausdehnungsverhalten angepasst werden.
Steht ein derartiger Verdrahtungsträger oder bereits eine Umverdrahtungsplatte mit Durchkontakten zur Verfügung, so sind zur Herstellung eines elektronischen Bauteils weitere Schritte erforderlich. Zunächst wird falls noch nicht erfolgt auf einen mit Durchkontakten versehenen Verdrahtungsträger ein Umverdrahtungsmuster aus einer Metall-Legierung aufgebracht, wobei das Umverdrahtungsmuster mikroskopisch kleine Kontaktanschlussflächen und makroskopisch große Außenkontaktflächen sowie Leiterbahnen dazwischen aufweist. Dieses Umverdrahtungsmuster kann mehrlagig ausgeführt sein, um die Vielzahl der Flip-Chip-Kontakte des Halbleiterchips mit entsprechenden Außenkontaktflächen zu verbinden. Anschließend können auf der gegenüberliegenden Seite, falls nicht bereits auf der Umverdrahtungsplatte vorhanden, elastische Außenkontakte mit den Außenkontaktflächen über die Durchkontakte verbunden werden. Schließlich wird ein Halbleiterchip mit seinen Flip- Chip-Kontakten auf dem Umverdrahtungsmuster unter Verbinden der mikroskopisch kleinen Flip-Chip-Kontakte mit den mikroskopisch kleinen Kontaktanschlussflächen aufgebracht. Die Reihenfolge der Schritte kann vertauscht werden insbesondere können die Halbleiterchips auch vor dem Aufbringen der Außenkontakte aufgebracht werden.
In dem Fall, in dem ein Verdrahtungsträger zur Verfügung steht, der keine Durchkontakte aufweist, werden sowohl der Halbleiterchip als auch die elastischen Außenkontakte auf der gleichen Oberseite der Umverdrahtungsplatte aus polykristallinem Silizium, amorphem Glas oder Metall aufgebracht. Für die Herstellung eines derartigen Bauteiles wird zunächst auf den Verdrahtungsträger ein mehrlagiges Umverdrahtungsmuster elektrisch isoliert vom Verdrahtungsträger aufgebracht, das Leiterbahnen, Kontaktanschlussflächen für die Flip-Chip- Kontakte des Halbleiterchips und Außenkontaktflächen für die elastischen makroskopisch großen Außenkontakte aufweist. Dabei werden die makroskopisch großen Außenkontakte rund um den Halbleiterchip in mehreren Außenkontaktreihen angeordnet.
Dieses Verfahren hat den Vorteil, daß durch den Halbleiterchip die Höhe bzw. der Abstand zu seiner übergeordneten Schaltungsanordnung durch die Höhe des Halbleiterchips vertikal fixiert werden kann. Außerdem kann der zentral angeordnete Halbleiterchip dafür sorgen, daß das Zentrum des elektronischen Bauteils gegenüber einer übergeordneten Schaltungsanordnung auch lateral fixiert ist. Dazu wird die Rückseite des Halbleiterchips mit einer entsprechende Lotschicht oder mit einer Klebstoffschicht versehen, mit der dann der Halbleiterchip und damit das Zentrum des elektronischen Bauteils auf der übergeordneten Leiterplatte aufgelötet oder aufgeklebt wird.
Zusammenfassend ist festzustellen, daß eine Realisierung von elektronischen Bauteilen als reine Si/Glas-BGA-Anordnungen (BGA = Ball Grid Arrays) nicht möglich ist, weil die unterschiedlichen Ausdehnungskoeffizienten von Si/Glas-BGA- Anordnungen und einer Leiterplatte, auf der das Bauteil mit seinen Außenkontakten zu montieren ist zu groß ist. Bei größeren BGAs von über 10 mm Kantenbreite werden die äußeren Lotbälle vor allem bei niedrigeren Temperaturen abgerissen. Damit ist es im allgemeinen nicht möglich, eine solche Konstruktion eines elektronischen Bauteils direkt auf eine derartige Leiterplatte aufzubringen.
Mit der vorliegenden Erfindung werden die elastischen elektrischen Kontakte einer auf Systemträgerbasis basierenden Gehäusetechnologie mit dem Umverdrahtungsplattenkonzept der BGA-Technologie kombiniert. Mit Hilfe dieser Umverdrahtungsplatte wird die Entflechtung der auf einem "motherboard" bzw. einer Leiterplatte befindlichen Anschlußkontaktflächen durch eine zwischengeschaltete Umverdrahtungsplatte bzw. einem "interposer" verwirklicht, der in Waferform aus einem Halbleitermaterial, z.B. einem undotierten Silizium, oder durch einen Nichtleiter, z.B. amorphes Glas oder durch einen Leiter, z.B. Metall, hergestellt ist, wobei der thermische Ausdehnungskoeffizient des Verdrahtungsträgermaterials der Umverdrahtungsplatte an den thermischen Ausdehnungskoeffizienten des Materials des Halbleiterchips angepasst ist.
Durch das Einbauen einer Umverdrahtungsplatte aus einer polykristallinen Siliziumplatte, einer amorphen Glasplatte oder mit einer Metallplatte als Verdrahtungsträger mit mehrlagigem Umverdrahtungsmuster in einem elektronischen Bauteil ergeben sich folgende Vorteile:
1. Durch einzeln oder mittels Flächenprozessen aufgebrachte mechanisch ausgleichende elastische Außenkontakte werden die Kräfte bei thermomechanischem Stress verringert und die Zuverlässigkeit des elektronischen Bauteils erhöht. Der mechanische Ausgleich der elastischen Kontakte kann dabei auf unterschiedliche Weise erfolgen. Im Prinzip ist jede elastisch leitende Struktur für die Erfindung einsetzbar.
2. Durch eine Flipchip-Montage des Halbleiterchips auf einem strukturierten Dünnfilm als Umverdrahtungsmuster auf der polierten Oberfläche eines Verdrahtungsträgers lassen sich hohe Eingangs- Ausgangsdichten, d.h. eine hohe Flip-Chip-Kontaktdichte erzeugen.
3. Bei einfachen Verdrahtungsstrukturen der Umverdrahtungsplatte kann der Verdrahtungsprozess schon bei der Herstellung der Kontakte geliefert werden, indem die e- lastischen Außenkontakte entsprechend verdrahtet werden, so daß sich die Kosten für den zusätzlichen Dünnfilmpro- zess zur Erzeugung von Leiterbahnen einsparen lassen. Zumindest wird dieser Dünnfil prozess zur Erzeugung von Leiterbahnen um eine Metall-Lage vereinfacht. Ebenso ersetzt ein solcher Prozess von elastischen Außenkontakten auch die sonst übliche Metallisierung zwischen Lotball und Chip oder Lotball und Verdrahtungsträger.
4. Die erfindungsgemäße Konstruktion hat eine erheblich verbesserte Wärmeabfuhr durch niedrige Wärmeübergangswiderstände vom integrierten Halbleiterchip über die Löt- kugeln bzw. Flip-Chip-Kontakte direkt in das Trägersiliziummaterial der Isolationsplatte, das seinerseits sehr gute Wärmeleitfähigkeiten von ca. 100 W/m.K noch bei 125°K aufweist, wobei die Umverdrahtungsplatte aus Silizium direkt durch Luft gekühlt werden kann, zumal durch die elastischen Außenkontakte ein nicht durch "under- fill" aufgefüllter Abstand zu einer übergeordneten Schaltungsanordnung auf der Basis einer Leiterplatte besteht. Auch Glas mit ca. lW/ .K hat noch ausreichende Wärmeleitungswerte, die jedoch durch eine entsprechend hohe Vielzahl von Durchkontaktierungen beispielsweise mit einem Kontaktierungsdurchmesser von 400 Mikrometern und einem Rastermaß von 1 mm aus Kupfer, das 200 W/m.K als Wärmeleitungswert aufweist, verbessert werden kann. Ein Verdrahtungsträger aus Glas mit einer entsprechenden Anzahl an Durchkontakten aus Kupfer kann beispielsweise in Z-Richtung eine Wärmeleitfähigkeit von ca. 50 W/m.K erreichen.
5. Bei Glassubstraten mit Durchkontaktierung ist wegen der damit verbundenen anisotopen Wärmeleitfähigkeit nämlich in der X- und Y-Richtung nur 1 W/m.K bei ca. 50 W/m.K in Z-Richtung die Möglichkeit gegeben, daß Halbleiterchips mit hoher Wärmeabgabe neben temperatursensitiven Halbleiterchips auf der gleichen Umverdrahtungsplatte angeordnet werden können, ohne daß sich die Halbleiterchips in ihren Eigenschaften beeinflussen.
6. Außerdem ergibt sich eine höhere elektrische Performance durch das direkte Führen der elektrischen, frei skalierbar kurzen Leitungen an Luft mit nah angeordneter Schirmebene. Damit ist die erfindungsgemäße Konstruktion speziell auch für Hochfrequenzanwendungen einsetzbar, insbesondere aber auch in einem Mix von Digitalanwendungen mit hoher Verdrahtungsdichte.
7. Ein weiterer Vorteil besteht darin, daß die Umverdrahtungsplatte als Dünnfilmträger im Standard-Waferformat z.B. mit 200 mm oder 300 mm Durchmesser mit polierten 0- berflachen ausgeführt werden kann. Somit lassen sich Prozessschritte für mikroskopisch kleine Strukturen, die in der Wafertechnologie bereits erfolgreich sind, für die Herstellung der Umverdrahtungsplatten einsetzen.
8. Die leitenden externen Kontakte liefern bei dieser Erfindung den thermomechanischen Ausgleich, so daß auf einen "underfill" verzichtet werden kann, so daß bei Fehlfunktionen das elektronische Bauteil dieser Erfindung wieder ausgelötet werden kann und somit Reparaturen zuglässig sind.
9. Die Verdrahtungsdichte der mehrlagigen Umverdrah- tungsstruktur verursacht aufgrund der anwendbaren Dünnfilmtechnologie niedrige Kosten und die durchgängige Wa- ferprozessierung der Umverdrahtungsplatte ergibt erheblich niedrigere Kosten pro Außenanschluß als bei einer BGA-Technologie insbesondere bei einer hohen Außenkontaktzahl (bzw. einem "high-pin-count") .
10. Aufgrund des nahezu gleichen Ausdehnungskoeffizienten des Halbleiterchips und der erfindungsgemäßen Umverdrahtungsplatte zumindest bei Verwendung von polykristallinem Silizium für die Umverdrahtungsplatte, ist die mechanische Belastung bei Temperaturwechseln und insbesondere bei tiefen Temperaturen wesentlich geringer als bei Gehäusetechnologien, die auf Umverdrahtungsplatten oder Folien aus Kunststoff basieren. Wie oben erwähnt, kann auf den underfill zwischen Silizium-Umverdrahtungsplatte und Halbleiterchip verzichtet werden. Dabei ist jedoch speziell in dieser Erfindung darauf zu achten, daß die Löttemperatur für die inneren Kontakte ausreichend höher ist als die Temperatur der äußeren Lötkontakte, damit sich die Verbindung zwischen Halbleiterchip und Umverdrahtungsplatte beim Einlöten des erfindungsgemäßen Bauteils nicht lösen.
11. Durch den weitestgehenden Verzicht auf organische Materialien, die durch Wasseraufnahme bei nachfolgender plötzlicher Erhitzung einen sogenannten "popcorn-Effekt" zeigen, der zu einer Zerstörung des Gehäuses führen kann, wird hier auch durch das Fehlen von "underfill" eine höhere Feuchteklassifikation des elektronischen Bauteils der vorliegenden Erfindung erreicht.
12. Durch einen entweder separat aufgebrachten Stopper oder auf die Rückseite des Halbleiterchips aufgebrachten Stopper wird für die elastischen Außenkontakte eine Überbelastung durch Druck verhindert.
13. Durch Einlöten des Stoppers oder durch Ankleben des Stoppers entsteht nicht nur eine Erdung der Chiprückseite, sondern es werden dadurch auch alle anderen Kräfte, die auf die elastischen Außenkontakte wirken, abgefangen, so daß es zu keiner mechanischen Überlastung der e- lastischen Außenkontakte durch Ziehen oder Scheren kommt.
14. Werden wie in einer Ausführungsform der Erfindung vorgesehen, die Durchkontaktierungen mit abwechselnd elasti- sehen Kontakten und mit starren Lötkontakten ausgeführt insbesondere in einem engen Bereich im Zentrum, so kann durch diese starren Lötkontakte ein Stopper geliefert werden und damit eine mechanische Stabilisierung bei Zug- und Scherkräften erreicht werden.
15. Werden die elastischen Kontakte mit starren Lötkontak- tierungen wie beispielsweise galvanischen Lötkugeln kombiniert, so ist dadurch auch eine elektrische Verbindung für Hochfrequenzen in höher gelegene Gigahertz-Bereiche möglich.
16. Da die eingesetzten Materialien der vorliegenden Erfindung bis weit über 200 °C temperaturstabil sind, ergibt sich ein elektronisches Bauteil mit einem Gehäuse, das für Hochtemperaturumgebungen geeignet ist.
Die Erfindung wird nun anhand von Ausführungsbeispielen mit Bezug auf die beigefügten Figuren näher erörtert.
Figur 1 zeigt eine schematische Draufsicht auf die Außen- kontaktseite eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung,
Figur 2 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil einer weiteren Ausführungs- form der Erfindung,
Figur 3 zeigt einen schematischen Querschnitt durch einen Abschnitt eines elektronischen Bauteils der ersten Ausführungsform der Erfindung,
Figur 4 zeigt einen schematischen Querschnitt durch einen
Abschnitt eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung, Figur 5 zeigt eine Prinzipskizze eines Ausschnitts einer gegossenen Säule mit in Längsrichtung eingebetteten Durchgangsdrähten für eine Umverdrahtungsplatte,
Figur 6 zeigt eine Prinzipskizze eines Verdrahtungsträgers mit eingebetteten Drähten als Durchkontakte,
Figur 7 zeigt einen schematischen Querschnitt eines Verdrahtungsträgers mit eingebetteten Drähten als Durchkontakte,
Figur 8 zeigt einen schematischen Querschnitt eines Verdrahtungsträgers mit eingebetteten Drähten und einseitig aufgebrachtem mehrlagigen Umverdrahtungsmuster,
Figur 9 zeigt eine schematische Untersicht eines Verdrahtungsträgers mit eingebetteten Drähten,
Figur 10 zeigt eine perspektivische Prinzipskizze für ein
Einbetten von Kurzdrähten in eine Flachglasschmelze,
Figur 11 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil mit einem Verdrahtungsträger aus Metall,
Figuren 12 bis 17 zeigen schematische Ergebnisse von Verfahrensschritten zur Herstellung einer Umverdrahtungsplatte mit Durchkontakten durch einen Verdrahtungsträger aus Metall,
Figur 12 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte mit Umverdrahtungsmuster auf einer Metallplatte,
Figur 13 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte mit Ätzmaske und geätztem Durchgangsloch für eine Durchkontaktierung,
Figur 14 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte der Figur 12 nach Entfernen der Ätzmaske, Figur 15 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte nach Aufbringen einer strukturierten Isolationsschicht,
Figur 16 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte nach Aufbringen eines elastischen Körpers für einen Außenkontakt,
Figur 17 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte nach Aufbringen einer strukturierten Metallschicht zur Bildung von elastischen Außenkontakten,
Figur 18 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil der zweiten Ausführungsform der Erfindung,
Figur 19 zeigt einen schematischen Querschnitt durch ein e- lektronisches vertikal gestapeltes Bauteil.
Figur 1 zeigt eine schematische Draufsicht auf die Außenkon- taktseite eines elektronischen Bauteils 1 einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet einen Halbleiterchip, der in Flip-Chip-Technik mit seinen mikroskopisch kleinen Flip-Chip-Kontakten auf dem Verdrahtungsträger 6 angeordnet ist, wobei von dem Halbleiterchip 2 in dieser Draufsicht auf die Außenkontaktseite lediglich die passive Rückseite des elektronischen Halbleiterchips sichtbar ist. Der Halbleiterchip 2 ist umgeben von einer Anzahl 1 bis 384 Außenkontakten, wobei die kleinen Ziffern die Anzahl und Anordnung der makroskopischen Außenkontakte auf der hier gezeigten schematischen Draufsicht des elektronischen Bauteils zeigen.
Die Außenkontakte 5 mit den Positionsbezeichnungen 1 bis 384 sind in Zeilen und Spalten in einem vorgegebenen Rastermaß angeordnet. Die makroskopisch großen elastischen Außenkontak- te 5 sind mit den mikroskopisch kleinen Flip-Chip-Kontakten des Halbleiterchips 2 über ein gegebenenfalls mehrlagiges Umverdrahtungsmuster elektrisch verbunden. Die Rückseite des Halbleiterchips 16 ist in dieser Ausführungsform der Erfindung quadratisch. Auch die wesentlich größere Umverdrahtungsplatte 4 ist in dieser Ausführungsform der Erfindung quadratisch und weist einen Verdrahtungsträger 6 mit aufgebrachtem mehrlagigen Umverdrahtungsmuster auf. Die Umverdrahtungsplatte kann neben quadratischen Formen auch als Rechteck oder Polygonal ausgeführt sein. Somit sind hexagonale, okto- gonale und viele andere Formen der Umverdrahtungsplatte herstellbar. Aufgrund der makroskopischen Größe der elastischen Außenkontakte 5, d.h. einer Größe, die mit bloßem Auge erkennbar ist, können diese Außenkontakte 5 nicht mehr unmittelbar auf dem Halbleiterchip 2 angeordnet werden. Auf dem Halbleiterchip 2 sind auf der nicht gezeigten aktiven Seite lediglich mikroskopisch kleine Flip-Chip-Kontakte angeordnet, deren Abmessungen derart gering sind, dass sie nur mit Hilfe eines Lichtmikroskops messbar sind.
Die hier abgebildete Umverdrahtungsplatte 4 weist Verdrahtungsträger 6 auf, der im wesentlichen aus einem polykristallinen Silizium besteht, aber auch aus Metall oder amorphem Glas hergestellt sein kann. Polykristallines Silizium hat den Vorteil, dass es zu dünnen Wafern mit polierten Oberflächen verarbeitet werden kann und an die üblichen Wafermaße beispielsweise von 200 mm oder 300 mm Durchmesser angepaßt werden kann, so dass das Aufbringen des mehrlagigen Umverdrah- tungsmusters mit bekannter Photolacktechnik mehrfach hintereinander erfolgen kann.
Figur 2 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil 1 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Die Ausführungsform der Erfindung nach Figur 2 unterscheidet sich von der Ausführungsform nach Figur 1 dadurch, dass zwei Halbleiterchips 2 auf der Umverdrahtungsplatte 4 angeordnet sind. Die Umverdrahtungsplatte 4 besteht im wesentlichen aus einem Verdrahtungsträger 6 aus Silizium, Glas oder Metall, wobei der thermische Ausdehnungskoeffizient des Verdrahtungsträgermaterials dem thermischen Ausdehnungskoeffizienten der Halbleiterchips 2 angepasst ist und wobei der Verdrahtungsträger 6 einseitig mit einem mehrlagigen Umverdrahtungsmuster 7 beschichtet ist. Dieses Umverdrahtungsmuster 7 verbindet die mikroskopisch kleinen Flip-Chip-Kontakte 3 der Halbleiterchips 2 mit den makroskopisch großen elastischen Außenkontakten 5 auf der Umverdrahtungsplatte 4. Die elastischen Außenkontakte 5 weisen in dieser Ausführungsform der Erfindung einen elastischen Körper 23 aus gummielastischem Material auf, der mit einem Leitungspfad 24 beschichtet ist, wobei dieser Leitungspfad 24 gleichzeitig mit der obersten strukturierten Metall-Lage des mehrlagigen Umverdrahtungsmusters 7 aufgebracht wird.
In dem mehrlagigen Umverdrahtungsmuster 7 sind zwischen den einzelnen metallischen Lagen Isolationslagen angeordnet und zusätzlich Durchkontakte durch die Isolationslagen vorgesehen. Somit können innerhalb des mehrlagigen Umverdrahtungsmusters 7 Leitungsbrücken geschaffen werden, um die elastischen makroskopischen Außenkontakte 5 mit ihren Außenkontaktflächen 9 über die Umverdrahtungslagen des Umverdrahtungsmusters 7 mit den mikroskopisch kleinen Flip-Chip-Kontakten 3 der Halbleiterchips 2 elektrisch zu verbinden. Die Größe der Umverdrahtungsplatte 4 kann beliebig auf Produktionsmaße von Halbleiterwafern mit Durchmessern von 200 bis 300 mm erweitert werden, so dass dieser Querschnitt der Figur 2 lediglich als Ausschnitt aus einem elektronischen Bauteil 1 zu betrachten ist. Aufgrund der Materialwahl des Verdrahtungsträgers 6 besteht eine hervorragende nahezu vollständige Übereinstimmung des thermischen Ausdehnungsverhaltens des Materials des Verdrahtungsträgers 6 und des Materials des Halbleiterchips 2, der ein monokristallines Silizium aufweist.
In Figur 2 ist zusätzlich zu dem elektronischen Bauteil 1 eine Leiterplatte 17 schematisch im Querschnitt dargestellt. Diese Leiterplatte 17 gehört zu einer übergeordneten Schaltungsanordnung mit mehreren beliebig anderen elektronischen Bauteilen. Die Leiterplatte 17 ist aus glasfaserverstärktem Kunststoff, der einen thermischen Ausdehnungskoeffizienten aufweist, der um den Faktore 3-5 höher liegt als der thermische Ausdehnungskoeffizient des Verdrahtungsträgers 6 aus polykristallinem Silizium, amorphen Glas oder aus Metall. Dennoch kommt es nicht zu Abrissen der Lotverbindung 26 zwischen Kontaktanschlussflächen 27 auf der Oberseite der Leiterplatte 17 und den Außenkontakten 5, da diese Außenkontakte 5 einen gummielastischen Körper 23 aufweisen. Somit können thermome- chanische Spannungen ohne Abriss von Kontakten aufgefangen werden.
In dieser Ausführungsform der Erfindung wird darüber hinaus ein Stopperbereich 28 durch den Halbleiterchip 25 verwirklicht, da die Außenkontakte 5 nur bis zur Höhe des Stopperbereichs 28 zusammengedrückt werden können. Eine zusätzliche mechanische Fixierung läßt sich durch Auflöten oder durch Kleben der passiven Rückseite 16 des Halbleiterchips 25 auf der Leiterplatte 17 mit einem Klebstoff erreichen, der eine Glasübergangstemperatur von etwa 200 °C aufweist. Durch diesen Stopperbereich 28 wird einerseits das elektronische Bauteil 1 auf der Leiterplatte 17 fixiert und andererseits der Druck auf die elastischen Außenkontakte 5 begrenzt.
Die Figur 2 zeigt darüber hinaus, dass bei der vorliegenden Ausführungsform der Erfindung auf einen "underfill" verzichtet werden kann, der sonst die Scherspannung aufgrund ther o- mechanischer Belastung aufnimmt. Der Verzicht auf einen "underfill" in dieser Ausführungsform der Erfindung hat den Vorteil, dass das elektronische Bauteil 1 jederzeit bei Fehlfunktionen von der übergeordneten Schaltungsanordnung gelöst werden kann und durch ein funktionsfähiges elektronisches Bauteil 1 ersetzt werden kann. Somit sind Reparaturen aufgrund der vorliegenden Erfindung möglich.
Figur 3 zeigt einen schematischen Querschnitt durch einen Abschnitt eines elektronischen Bauteils 1 der ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Bei dieser Ausführungsform der Erfindung ist der Verdrahtungsträger 6 lediglich einseitig mit einem mehrlagigen Umverdrahtungsmuster 7 ausgestattet. Dieses mehrlagige Umverdrahtungsmuster 7 weist Leiterbahnen in den verschiedenen Leiterbahnlagen 29, 30, 31 und 32 auf. Zwischen den Leiterbahnlagen 29, 30, 31, 32 sind Isolationslagen 33, 34 und 35 angeordnet. Zwischen den Leiterbahnlagen 29, 30, 31, 32 sind durch die Isolationslagen 33, 34, 35 Durchkontakte 46, 47, 48 und 49 angeordnet, über welche die Außenkontakte 5 mit den unterschiedlichen Leiterbahnlagen 29, 30, 31, 32 verbunden sind. Die äußerste Leiterbahnlage 29 ist so ausgebildet, dass sie Leitungspfade 24 auf gummielastischen Körpern 23 bis zu den Spitzen 36 der elastischen Außenkontakte 5 aufweist. Auf den elastischen Außenkontakten 5 kann ein Lotmaterial 37 aufgebracht sein, das der Verbindung zur nächst höher geordneten Schaltungsanordnung dient.
Figur 4 zeigt einen schematischen Querschnitt durch einen Abschnitt eines elektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Der wesentliche Unterschied zwischen der ersten Ausführungsform der Erfindung und der hier dargestellten zweiten Ausführungsform der Erfindung besteht darin, dass auf der Außenkon- taktseite 12 der Isolationsplatte 6 lediglich eine strukturierte Metallschicht vorgesehen ist, während das mehrlagige Umverdrahtungsmuster 7 gegenüberliegend angeordnet ist. Auf diesem mehrlagigen Umverdrahtungsmuster 7 kann ein Halbleiterchip mit seinen Flip-Chip-Kontakten auf den mikroskopisch kleinen Kontaktanschlussflächen 8 angeordnet werden. Zwischen den mikroskopisch kleinen Kontaktanschlussflächen 8 und den Außenkontaktflächen 9 besteht eine elektrische Verbindung einmal über Durchkontakte 46, 47, 48 in dem mehrlagigen Umverdrahtungsmuster und über Durchkontakte 13, die sich durch die Isolationsplatte 50 erstrecken und mit den Außenkontaktflächen 9 in Verbindung stehen. Derartige Durchkontakte 13 durch eine Isolationsplatte 50 aus Silizium oder aus amorphem Glas können auf unterschiedliche Weise hergestellt werden. Eine dieser Herstellungsmöglichkeiten werden in den Figuren 5 bis 9 dargestellt. Figur 5 zeigt eine Prinzipskizze eines Ausschnitts einer gegossenen Säule 21 mit in Längsrichtung eingebetteten Durchgangsdrähten 22 für eine Umverdrahtungsplatte 4. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Eine derartige Säule 21 aus polykristallinem Silizium oder amorphen Glas kann in einer zylindrischen Form hergestellt werden, durch die sich metallische Drähte 15 in Längsrichtung erstrecken. Diese metallischen Drähte 15 können in einer Matrix mit vorbestimmten Rastermaß angeordnet sein. Durch Eingießen von Siliziumschmelze oder Glasschmelze in die zylindrische Form bildet sich nach dem Erstarren der Schmelze der in Figur 5 im Prinzip gezeigte Ausschnitt einer gegossenen Säule 21 mit in Längsrichtung eingebetteten Durchgangsdrähten 22. Da die Drähte sehr eng positioniert werden können und selber nur wenige Mikrometer Durchmesser aufweisen können, ist das Rastermaß für Durchkontakte in einem Verdrahtungsträger 6 mit Hilfe dieser Technologie wesentlich kleiner herstellbar als ein Rastermaß, das durch Einbringen von Durchgangslöchern durch einen Verdrahtungsträger 6 erzeugt wird.
Die strichpunktierten Linien 38 zeigen Schnittspuren zur Herstellung von Isolationsplatten 6 mit Durchkontakten 13 aus Metalldrähten 15. Somit können aus dem Abschnitt von Säulen aus Isolationsplattenmaterial, wie es in Figur 5 gezeigt wird, eine Vielzahl von Scheiben 19 für eine Umverdrahtungsplatte geschnitten werden. Das Drahtmaterial ist dabei in dieser Ausführungsform der Erfindung ein Chrom-Vanadium- Stahl-Draht oder ein Chrom-Nickel-Stahldraht, wenn die Isolationsplatte ein amorphes Glas aufweist, das Schmelztemperaturen zwischen 900 bis ax 1200 °C aufweist, oder ein Chrom- Molybden-Stahl-Draht, der auch Schmelztemperaturen von Poly- silizium übersteht, die bei 1410°C beginnen.
Um eine formschlüssige Verankerung der Drähte 15 in der Schmelze zu erreichen, sind die Drähte 15 an ihrer Oberfläche grob aufgeraut und bieten damit einen sicheren Halt sowohl in Glas als auch in Silizium. Da Silizium ein Halbleiter ist, liegen die Isolationswerte niedriger als bei einem Glas, so dass ein typischer Wert für die Isolation von Draht zu Draht bei 10 MΩ liegt. Wenn für spezielle Applikationen die Isolationswerte des Siliciums nicht ausreichen, werden isolierte Drähte verwendet. Diese Drähte sind dann mit einer Isolationsschicht aus Siliziumcarbit, Siliziumnitrit, Bornitrit oder Siliziumoxid beschichtet.
Alternativ können auch Kohlefasern oder Graphitfasern als Durchkontakte eingesetzt werden. Diese Materialien haben den Vorteil, dass sie wesentlich höheren Schmelztemperaturen standhalten und von Natur aus eine raue Oberfläche aufweisen.
Figur 6 zeigt eine Prinzipskizze einer Isolationsplatte 50 mit eingelagerten Drähten 15 als Durchkontakte 13. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Die Isolationsplatte 50 weist eine Dicke d zwischen 50 und 500 μm auf und bildet den Verdrahtungsträger 6. Die metallischen Drähte 15 sind in einer Matrix angeordnet und durchdringen die gesamte Dicke d der Isolationsplatte 50. Somit ist es möglich, die Oberseite 11 mit der Unterseite der Isolationsplatte 50 elektrisch und selektiv zu verbinden. Figur 7 zeigt einen schematischen Querschnitt einer Isolationsplatte 50 mit eingebetteten Drähten 15 als Durchkontakte 13. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Dieser Querschnitt durch die Isolationsplatte 50 zeigt einerseits die rauhe Oberfläche der metallischen Drähte 15, die extra für diesen Zweck durch ätztechnische Maßnahmen mit einer äußeren Rauhigkeit versehen wurden, um einen Formschluß mit dem Material der Isolationsplatte 50 zu erreichen. Von der Oberseite 11 bis zur Unterseite 12 der Isolationsplatte 50 reichen die Drähte 15 als Durchkontakte 13 und sind aufgrund ihrer rauhen Oberfläche formschlüssig mit dem Material der Isolationsplatte 50 aus polykristallinem Silizium oder aus einem amorphen Glas verzahnt.
Figur 8 zeigt einen schematischen Querschnitt einer Isolationsplatte 50 mit eingebetteten Drähten 15 und einseitig aufgebrachtem mehrlagigem Umverdrahtungsmuster 7. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert .
Von dem mehrlagigen Umverdrahtungsmuster 7 sind hier lediglich bisher zwei Leiterbahnlagen aufgebracht, wobei die Leiterbahn 10 mit dem Durchkontakt 13 verbunden ist und gleichzeitig einen Kontakt zur mikroskopisch kleinen Kontaktanschlussfläche 8 aufweist. Auf diese Kontaktanschlussfläche 8 kann später ein Flip-Chip-Kontakt des Halbleiterchips aufgebracht werden. Figur 9 zeigt eine Untersicht auf eine Isolationsplatte mit eingebetteten Durchkontakten 13. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Diese Durchkontakte 13 sind in regelmäßigen Abständen nach einem vorgegebenen Rastermaß in Zeilen und Spalten angeordnet. Ein alternatives Verfahren, derartige Durchkontakte 13 in einer Isolationsplatte aus Silizium oder aus amorphen Glas herzustellen, besteht darin, zunächst eine Matrix von Durchgangslöchern in einem vorgegebenen Rastermaß in die Isolationsplatte einzubringen. Anschließend können diese Durchgangslöcher mit Metall zu Durchkontakten aufgefüllt werden.
Derartige Durchgangslöcher können sowohl in einen Siliziumwa- fer als auch in eine Glasplatte oder in eine Metallplatte mit einem Wasserstrahl, der abrasive Zusätze enthält, eingebracht werden. Sobald auch nur kurzzeitig die abrasive Sandzufuhr beim Wasserstrahl ausfällt, zerspringt sowohl die spröde Silizium- als auch die spröde Glasplatte. Mit einem, derartigen Wasserstrahlbohren durch abrasive Zusätze können Lochdurchmesser zwischen 0,3 mm und 0,5 mm hergestellt werden, was in etwa auch den Anmessungen der Außenkontakte entspricht. Wesentlich größere Durchmesser sind kein Problem, jedoch wesentlich geringere minimale Durchmesser sind bedingt durch die Ausformung der Geometrie eines Fokussierrohres, das bei der Wasserstrahlbohrung eingesetzt wird. Dabei wirkt sich der Verschleiß am Fokussierrohr unmittelbar auch auf den Lochdurchmesser aus. Somit ergeben sich für ein derartiges Werkstück oder Fokussierrohr typische Standzeiten, die im Bereich von 80 - 300 Stunden liegen. Dieser Wert hängt nicht allein von den abrasiven Zusätzen, sondern auch vom Druck, der ein- gestellten Sandmenge und der möglichen zulässigen Aufweitung von Loch zu Loch ab.
Mit Durchschußzeiten von etwa 0,5 Sekunden können Siliziumwa- fer mit 28.000 Löchern in 14.000 Sekunden erfolgreich bearbeitet werden. Durch paralleles Anordnen von Fokussierrohren können gleichzeitig auch mehrere Löcher eingebracht werden, so dass die Gesamtzeit zur Bearbeitung eines Siliziumwafers entsprechend verkürzt werden kann.
Eine andere Möglichkeit, Durchgangslöcher in polykristalline Siliziumscheiben, amorphe Glasscheiben oder in Metallplatten einzubringen, um diese anschließend mit Metall bzw. mit einer Isolationsschicht und Metall zu isolierten Durchkontakten aufzufüllen, besteht darin, einen Laser einzusetzen. Beim Herstellen von Löchern können Excimer- oder Yag-Laser eingesetzt werden, die eine hohe Pulsrate aufweisen, wobei mehrere 1000 Pulse pro Loch aufgebracht werden. Für einen gesamten Wafer kann mit 8 Miollionen Impulsen gerechnet werden. Das Aufbringen von Durchgangslöchern mit Hilfe von Lasern hat gegenüber dem Einbringen von Durchgangslöchern mit Hilfe von Wasserstrahlen mit abrasiven Zusätzen den Vorteil, dass der Lochdurchmesser wesentlich geringer gestaltet werden kann. Nachdem derartige Lochmuster auf einem Wafer hergestellt worden sind, kann durch Aufsputtern einer Isolationsschicht und einer Keimschicht aus Metall diese unter Auffüllung der entstandenen Löcher durch eine galvanische Abscheidung verdickt werden.
Figur 10 zeigt eine perspektivische Prinzipskizze für ein Einbetten von Kurzdrähten 53 in eine Flachglasschmelze 56. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Eine Flachglasschmelze 56 wird in einer Flachglasfertigungsstraße 57 auf einer schmelzflüssigen Metallmasse in Pfeilrichtung A gezogen. Noch vor dem Erstarren der Flachglasschmelze 56 zu einem starren Flachglas 52 werden Kurzdrähte 53 in die Flachglasschmelze 56 Zeilen- und spaltenweise eingebracht. Dazu ist oberhalb des Flachglasbettes 54 ein Führungsrahmen 70 angeordnet, der auf beiden Seiten des Flachglasbettes 54 Führungsschienen 71 aufweist, in denen Querträger 55 geführt werden. Diese Querträger 55 tragen Kurzdrähte 53 und werden oberhalb der Flachglasschmelze 56 in den Führungsrahmen 70 eingeführt. Dabei werden von Drahtspulen 72 entsprechende Drahtlängen für Kurzdrähte 53 abgewickelt und von dem Querträger 55 gehalten, wonach die metallischen Drähte 15 der Drahtspulen 72 zu Kurzdrähten 53 abgeschnitten werden.
Der Querträger 55, der die Kurzdrähte 53 äquidistant hält, wird in dem Führungsrahmen 70 zu den Führungsschienen 71 geführt, wobei die aus dem Querträger 55 herausragenden Kurzdrähte 53 in die Glasschmelze 56 eintauchen und diese durchdringen, wobei sie danach zunächst elektrisch beheizt werden. Das Einführen der Kurzdrähte 53 in die Flachglasschmelze 56 erfolgt so, daß noch vor dem Erstarren der Flachglasschmelze 56 eine dichte Packung 73 von Querträgern entsteht, so daß die äquidistant angeordneten Kurzdrähte 53 in dem Flachglas 52 eine Matrix von Durchgangsdrähten durch das Flachglas, die in Zeilen und Spalten angeordnet sind, einbringen. Nach dem Erstarren des Flachglases 52 können die Querträger 55 nacheinander von den Kurzdrähten 53 abgenommen werden und dem Führungsrahmen 70 zum erneuten Bestücken mit Kurzdrähten zugeführt werden.
Im Flachglas 52 verbleiben die Kurzdrähte 53. Die aus dem Flachglas 52 herausragenden Enden der Kurzdrähte 53 werden anschließend abgeätzt, so daß im erstarrten Flachglas eine Matrix von Durchkontakten 13 verbleibt. Derartige Flachglasplatten können mehrere Meter Breite aufweisen, so daß anschließend das Flachglas 52 mit der Matrix von Durchkontakten 13 in Verdrahtungsträger für mehrere Bauteile aufgetrennt werden kann. Mit der in Figur 10 abgebildeten Flachglasfertigungsstraße lassen sich somit eine hohe Anzahl großflächiger Verdrahtungsträger kostengünstig herstellen. Das verwendete Drahtmaterial besteht aus Glaseinschmelzwerkstoffen, die beim Erstarrungsvorgang des Glases keine internen Spannungen auslösen. Sie können aus Chrom-Nickel-Stahl, Chrom-Vanadium- Stahl, Chrom-Molybden-Stahl oder aus einer Legierung aus Kupfer und Molybden bestehen. Diese Metall-Legierungen können mit ihrem Ausdehnungsverhalten an das Flachglasmaterial angepaßt sein. Die Oberflächenqualität des Flachglases 52 kann durch Polieren der einzelnen Verdrahtungsträger so weit erhöht werden, daß Dünnfilmtechniken zum Aufbringen eines Um- verdrahtungsmusters anwendbar werden.
Bei einer Flachglasbreite von beispielsweise 3000 mm und einem Kontakt pro mm werden dem Querträger 55 von 3000 Drahtspulen 72 metallische Drähte 15 beim Bestücken des Querträgers 55 zugeleitet. Nach dem Einführen der Drähte 15 in die Querträger 55 als mobile Führungen können die Drähte 15 zu Kurzdrähten 53 abgekniffen, abgetrennt oder abgeschnitten werden. Die mobile Führung in Form von Querträgern 45 wird mit der Flachglasschmelze auf den Führungsschienen 71 mit geführt. Dabei wird eine gleichmäßige der Ziehgeschwindigkeit des Flachglases in Richtung A angepasste Bewegung der mobilen Führungen vor dem Erstarren des Flachglases 52 und nach dem Eintauchen der Kurzdrähte 53 in die Flachglasschmelze 56 erreicht. Bei dem Bestücken der Querträger bzw. der mobilen Führungen müssen diese für kurze Zeit angehalten werden, bevor sie sich der dichten Packung 73 der mobilen Zuführungen in Form von Querträgern 55 anschließen.
Figur 11 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil 1 mit einem Verdrahtungsträger 6 aus Metall. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Die Ausführungsform nach Figur 11 unterscheidet sich von den Ausführungsformen, wie sie in den vorhergehenden Figuren dargestellt werden, im wesentlichen dadurch, daß der Verdrahtungsträger ein Metall und kein Nicht-Metall ist. Das Bezugszeichen 59 kennzeichnet somit eine Metallplatte. Diese Metallplatte 59 ist von dem Umverdrahtungsmuster 7 durch eine zusätzliche Isolationslage 51 isoliert. In dieser Ausführungsform nach Figur 11 sind sowohl die elastischen Außenkontakte 5 als auch die Halbleiterchips 2 auf der gleichen Oberseite der Umverdrahtungsplatte 4 angeordnet, die das Umverdrahtungsmuster 7 trägt. Mit der strichpunktierten Linie 65 wird die Obergrenze einer Leiterplatte 17 gekennzeichnet, die eine übergeordnete Schaltung aufweist und auf der das e- lektronische Bauteil 1 anzuordnen ist. Dabei bildet der Halbleiterchip 25 einen Stopper, so daß die Höhe des elastischen Außenkontaktes 5 und der Anpressdruck auf den elastischen Außenkontakt 5 beim Aufbringen auf die Kontaktanschlussfläche 27 der Leiterplatte 17 begrenzt wird. Der Vorteil eines metallischen Verdrahtungsträgers liegt einerseits in der hohen Festigkeit einer solchen Metallplatte 59 und zum anderen in der Möglichkeit, das thermische Ausdehnungsverhalten der Metallplatte 59 genau an das Ausdehnungsverhalten des Halbleiterchips 2 anzupassen. Zu diesem Zweck haben sich Metallplatten aus INVAR-Legierungen bewährt, die Nickel/Eisen-Legierungen aufweisen, wobei das Mischungsverhältnis Ni/Fe den Ausdehnungskoeffizienten bestimmt. Der Ausdehnungskoeffizient dieser Legierung kann zwischen 1 und 10 ppm/°K eingestellt werden. Dabei wird ein Ausdehnungskoeffizient für die Metallplatte 60 gewählt, der gleich oder größer dem Ausdehnungskoeffizienten des Halbleiterchipmaterials ist, wobei der Ausdehnungskoeffizient der INVAR-Legierung das 1,5- fache des Ausdehnungskoeffizienten des Halbleiterchips nicht übersteigen sollte.
Eine andere Legierung, welche die Metallplatte 60 aufweisen kann, ist PERNIFER, die aus Nickel mit 41 Gew%, Magnesium mit 0,6 Gew%, Silizium mit 0,15 Gew% und Kohlenstoff mit 0,005 Gew% zusammengesetzt ist, wobei der Rest aus Eisen besteht.
Darüber hinaus haben Metallplatten als Verdrahtungsträger den Vorteil, daß ihre Oberflächen präzise poliert werden können, so daß die Rauhigkeit im Submikrometerbereich liegt und die Durchbiegung unter 100 μm betragen kann, wobei eine Dickentoleranz von ca. 10 μm erreichbar ist. Diese Oberflächenqualität und Durchbiegungs- und Dickentoleranzen können auch mit Verdrahtungsträgern aus amorphen Glas bzw. aus polykristallinem Silizium erreicht werden nicht jedoch mit glasfaserverstärkten Leiterplatten. Die Metallplatte 59 in dieser Ausführungsform der Erfindung kann auch aus einer Legierung von Molybden und Kupfer bestehen, wobei 70 Gew% Molybden und 30 Gew% Kupfer in der Legierung enthalten sind. Darüber hinaus kann die Metallplatte auch eine Legierung aus Wolfram und Kupfer enthalten, wobei der Kupfergehalt zwischen 10 bis 40 Gew% variiert werden kann und die erzielbaren Ausdehnungskoeffizienten im Bereich von 6 ppm/°C liegen.
Die Figuren 12 bis 17 zeigen schematische Ergebnisse von Verfahrensschritten zur Herstellung einer Umverdrahtungsplatte 4 mit Durchkontakten 13 durch einen Verdrahtungsträger 6 aus Metall. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Figur 12 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 mit Umverdrahtungsmuster 7 auf einer Metallplatte 59. Diese Metallplatte 59 weist die gleichen im thermischen Ausdehnungsverhalten an den Halbleiterchip angepass- ten Metall-Legierungen auf, wie sie bereits für die Figur 11 erörtert wurden. Im Gegensatz zu dem in Figur 11 gezeigten Querschnitt zeigt die Umverdrahtungsplatte 4 auf der Basis einer Metallplatte 59 mit einem Umverdrahtungsmuster 7 keine geschlossene Isolationslage 51, sondern vielmehr eine strukturierte Isolationslage 51, die metallische Durchkontakte 58 zu der Metaliplatte 59 aufweist. Das mehrlagige Leiterbahnmuster des Umverdrahtungsmusters 7 ist sonst genau so aufgebaut wie in der Figur 11. Von der dem Umverdrahtungsmuster 7 gegenüberliegenden Oberfläche 60 des metallischen Verdrahtungsträgers 6 soll in einem nächsten Schritt ein Durchgangsloch zu dem Durchkontakt 58 in der strukturierten Isolationslage 51 geschaffen werden. Figur 13 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 mit einer Ätzmaske 47 und einem geätzten Durchgangsloch 14 für eine Durchkontaktierung. Die Ätzmaske 67 aus Fotolack weist eine Durchgangsöffnung 74 auf, die auf der Seite 60 der Metallplatte 59 dem Durchkontakt 58 in der strukturierten Isolationslage 51 gegenüberliegt. Bei einem isotropen Nassätzverfahren wird ein Durchgangsloch 14 in die Metallplatte 59 geätzt und damit der Durchkontakt 58 freigelegt. Dazu kann der Durchkontakt 58 eine Beschichtung aufweisen, die einen Ätzstopp an der Oberfläche des Durchkontaktes 58 für die Ätzlösung, die durch die Durchgangsöffnung 74 eindringt, auslöst.
Figur 14 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 der Figur 13 nach Entfernen der Ätzmaske. Das Entfernen der Ätzmaske kann durch entsprechende Veraschung in einem Plasmaofen oder durch Ablösen in einem Lösungsbad entfernt werden. Nach dem Entfernen der Maske 67 kann auf den Durchkontakt 58 zugegriffen werden.
Figur 15 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 nach Aufbringen einer strukturierten Isolationsschicht 61. Diese Isolationsschicht 61 wird derart strukturiert, daß die Oberfläche des Durchkontaktes 58 in dem Durchgangsloch 14 von der Isolationsschicht 61 freibleibt.
Figur 16 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 nach Aufbringen eines elastischen Körpers 23 für einen Außenkontakt 5. Dieser elastische Körper 53 aus gummielastischem Material kann in unmittelbarer Nähe des Durchgangsloches 14 auf der Isolationsschicht 61 auf der dem Umverdrahtungsmuster 7 gegenüberliegenden Seite 16 der Metallplatte 59 angeordnet sein.
Figur 17 zeigt einen Querschnitt der Umverdrahtungsplatte 4 nach Aufbringen einer strukturierten Metallschicht 62 zur Bildung von elastischen Außenkontakten 5. Die Strukturierung der zunächst geschlossen aufgebrachten Metallschicht zu einer strukturierten Metallschicht 62 kann durch Projektionsphotolithographie erfolgen. Dabei wird eine Durchkontaktleitung 63 ausgebildet, die durch die Isolationsschicht 61 von der Metallplatte 59 vollständig isoliert ist. An die Durchkontaktleitung 63 schließt sich ein Leitungspfad 24 an, der auf dem elastischen Körper 23 gebildet wird und in den Außenkontakt 5 auf der Spitze 36 des elastischen Körpers 23 übergeht. Nach Fertigstellung der strukturierten Metallschicht 62 kann auf dem Umverdrahtungsmuster 7 der Halbleiterchip 2 in Flip-Chip- Technik mit seinen Flip-Chip-Kontakten 3 auf die mikroskopisch kleinen Kontaktanschlussflächen 8 angebracht werden.
Das auf diese Weise geschaffene elektronische Bauteil besitzt alle Vorteile, die der erfindungsgemäße Verdrahtungsträger 6 bietet. Darüber hinaus kann dieses elektronische Bauteil 1 auf eine Leiterplatte 17, deren Oberfläche mit der gestrichelten Linie 65 angedeutet wird, aufgebracht werden, wobei die elastischen Außenkontakte 5 mit Kontaktanschlussflächen 27 der Leiterplatte 17 verbunden werden. Während bei dieser Ausführungsform des elektronischen Bauteils nach Figur 17 die Durchgangslöcher 14 durch eine Metallplatte mittels Nassätz- technik erreicht werden, können wesentlich kleinere Durchgangslöcher hergestellt werden, wenn anstelle des Nassätzens ein Trockenätzen mit Hilfe eines reaktiven Plasmas erfolgt. In diesem Fall kann der Durchmesser des Durchgangsloches 14 auf den Durchmesser des Durchkontaktes 58 beschränkt werden. Somit lassen sich wesentlich höhere Außenkontaktdichten erreichen.
Figur 18 zeigt einen schematischen Querschnitt durch ein e- lektronisches Bauteil 1 der zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Bei der zweiten Ausführungsform der Erfindung wird wie oben erwähnt der Halbleiterchip 2 auf einer Seite der Umverdrahtungsplatte 4 angeordnet und auf der anderen Seite oder gegenüberliegenden Seite der Umverdrahtungsplatte 4 werden die elastischen Außenkontakte 5 angeordnet. Dabei verteilt eine mehrlagige Umverdrahtungsschicht 7 die mikroskopisch kleinen Kontaktanschlussflächen 8 unter jedem der Halbleiterchips 2 auf die Gesamtfläche eines Verdrahtungsträgers 6, der eine Vielzahl von Durchkontakten 13 aufweist, die mit einer der oben angegebenen Techniken eingebracht wurden. Auf der den Halbleiterchips 2 gegenüberliegenden Seite oder Fläche des Verdrahtungsträgers 6 sind die elastischen Außenkontakte 5 angeordnet, die über Kontaktflächen 9 und/oder zusätzliche Leiterbahnen mit mindestens einem der Durchkontakte 13 elektrisch verbunden sind.
Durch diese Ausführungsform der Erfindung ist es möglich, wesentlich mehr Außenkontakte 5 auf gleicher Fläche unterzubringen als in der ersten Ausführungsform. Darüber hinaus kann als Stopper eine Anzahl von starren Lotbällen 18 dienen, die gleichzeitig eine elektrische Verbindungsfunktion erfüllen. Diese Stopper 18 begrenzen die Höhe, auf welche die e- lastischen Außenkontakte 5 bei der Montage auf einer Leiterplatte 17 zusammengedrückt werden. Ferner fixieren die im Zentrum des elektronischen Bauteils angeordneten starren Außenkontakte 18 als Stopper das Zentrum des elektronischen Bauteils 1 gegenüber der Schaltungsanordnung auf der Leiterplatte 17.
Figur 19 zeigt einen schematischen Querschnitt durch ein e- lektronisches vertikal gestapeltes Bauteil 68. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Das gestapelte Bauteil 68 weist mehrere übereinander angeordnete elektronische Bauteile auf, die in ihren Verdrahtungsträgern 6 Durchkontakte 13 aufweisen. Zusätzlich weisen die einzelnen elektronischen Bauteile 1, aus denen das gestapelte elektronische Bauteil 68 besteht, auf der Seite der Umverdrahtungsplatte zusätzliche Außenkontaktflächen 9 auf, auf denen entsprechende elastische Außenkontakte 5 des nächsthöheren elektronischen Bauteils 1 angeordnet und elektrisch verbunden werden können.

Claims

Patentansprüche
1. Elektronisches Bauteil mit mindestens einem Halbleiterchip (2), der mikroskopisch kleine Flip-Chip-Kontakte (3) aufweist, und mit einer Umverdrahtungsplatte (4), auf welcher makroskopisch große Außenkontakte (5) und der Halbleiterchip (2) mit seinen Flip-Chip-Kontakten (3) angeordnet sind, wobei die Umverdrahtungsplatte (4) einen Verdrahtungsträger (6) mit einem Umverdrahtungsmuster (7) aufweist, welches mikroskopisch kleine Kontaktanschlussflächen (8), makroskopisch große Außenkontaktflächen (9) und Leiterbahnen (10) aufweist, wobei die Leiterbahnen die mikroskopisch kleinen Flip-Chip- Kontakte (3) auf den Kontaktanschlußflächen (8) mit makroskopisch großen Außenkontakten (5) auf den Außenkontaktflächen (9) elektrisch verbinden, und wobei das Material des Verdrahtungsträgers (6) einen thermischen Ausdehnungskoeffizienten größer oder gleich dem Ausdehnungskoeffizienten des Halbleiterchips (2) aufweist und das 1,5-fache des thermischen Ausdehnungskoeffizienten des Halbleiterchips (2) nicht übersteigt, und wobei die makroskopisch großen Außenkontakte elastische Außenkontakte sind.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) ein polykristallines Silici- um, ein amorphes Glas oder ein Metall aufweist.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t , d a s s die Flip-Chip-Kontakte mikroskopisch kleine Flächenkon- takte bzw. Solidkontakte sind, die intermetallische Phasen aufweisen.
4. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) Metall mit einer Isolationslage (51) aufweist, die zwischen dem Umverdrahtungsmuster (7) und der das Umverdrahtungsmuster (7) tragenden Seite des Verdrahtungsträgers (6) angeordnet ist.
5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) eine Eisen/Nickel-Legierung mit 40 bis 42 Gew% Nickel aufweist.
6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) eine Kupfer/Molybden-
Legierung mit 10 bis 30 Gew% Kupfer aufweist.
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (2) und die elastischen Außenkontakte (5) auf einer gemeinsamen Fläche der Umverdrahtungsplatte (4), die das Umverdrahtungsmuster (7) aufweist, angeordnet sind.
8. Elektronisches Bauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass mindestens ein Halbleiterchip (2) und die elastischen Außenkontakte (5) auf gegenüberliegenden Flächen (11, 12) der Umverdrahtungsplatte (4) angeordnet sind.
9. Elektronisches Bauteil nach Anspruch 8 dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (2) mit seinen Flip- Chip-Kontakten (3) auf dem Umverdrahtungsmuster (7) angeordnet ist und elastische Außenkontakte (5) auf der dem Umverdrahtungsmuster (7) gegenüberliegenden Fläche (12) der Umverdrahtungsplatte (4) über Durchkontakte (13) mit den Außenkontaktflächen (9) verbunden sind.
10. Elektronisches Bauteil nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) aus Metall oder aus polykristallinem Silizium Durchkontakte (13) aufweist, die gegenüber dem Verdrahtungsträger (6) aus Metall oder polykristallinem Silizium elektrisch isoliert sind.
11. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) in Glas oder polykristallinem Silicium eingebettete metallische Drähte (15) als Durchkontakte (13) aufweist, die in einem Rastermaß, das dem Rastermaß der Außenkontakte (5) entspricht, angeordnet sind.
12. Elektronisches Bauteil nach Anspruch 11, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) in Glas oder polykristallines Silicium eingebettete metallische Drähte (15) aus Chrom- Vanadium-, Chrom-Molybden-, Chrom-Nickel-Stahl, Nickel- Eisen-Legierungen oder Kupfer-Molybden-Legierungen als Durchkontakte (13) aufweist.
13. Elektronisches Bauteil nach einem der Ansprüche 1 bis
11, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) in Glas oder polykristallines Silicium eingebettete Kohlefasern und oder Graphitfasern als Durchkontakte (13) aufweist, die in einem Rastermaß, das dem Rastermaß der Außenkontakte (5) entspricht, angeordnet sind.
14. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein im Zentrum des elektronischen Bauteils (1) angeordnete Halbleiterchip (2) auf seiner Rückseite (16) eine Lotschicht aufweist, die eine zentrale Fixierung des e- lektronischen Bauteils (1) auf einer Leiterplatte (17) ermöglicht und die den elastischen Druck auf die Außenkontakte (5) begrenzt.
15. Elektronisches Bauteil nach einem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Zentrum des elektronischen Bauteils (1) starre Außenkontakte (18) angeordnet sind, die eine zentrale Fixierung des Bauteils (1) auf einer Leiterplatte (17) ermöglichen und die den elastischen Druck auf die Außenkontakte (5) begrenzen.
16. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere elektronische Bauteile (1) aufeinander gestapelt sind und mindestens eines der Bauteile einen Verdrahtungsträger (6) mit Durchkontakten (13) aufweist, der auf beiden gegenüberliegenden Seiten Außenkontaktflächen (9) aufweist, die mit Außenkontakten elektrisch verbunden sind.
17. Verdrahtungsträger aus Metall, der auf seiner Ober- und auf seiner Unterseite jeweils eine Isolationsschicht aufweist, wobei auf der Isolationsschicht der Oberseite Umverdrahtungsleitungen zu mikroskopisch kleinen Kontaktanschlussflächen (8) angeordnet sind und auf der I- solationsschicht der Unterseite Umverdrahtungsleitungen zu makroskopisch großen elastischen Außenkontakten (5) angeordnet sind, und wobei der Verdrahtungsträger (6) zwischen Ober- und Unterseite geätzte Durchgangsöffnungen aufweist, die von dem Metall durch eine Isolationsschicht (61) isolierte Durchkontaktleitungen (63) aufweisen, über welche die Umverdrahtungsleitungen von O- ber- und Unterseite miteinander elektrisch in Verbindung stehen.
18. Verfahren zur Herstellung eines elektronischen Bauteils mit mindestens einem Halbleiterchip (2) auf einer Umverdrahtungsplatte (4), die ein Umverdrahtungsmuster (7) und einen Verdrahtungsträger (6) aufweist, wobei das Verfahren folgende Verfahrensschritte aufweist:
Herstellen eines Verdrahtungsträgers (6) mit oder ohne Durchkontakte (13) für mehrere elektronische Bauteile (1) aus einem polykristallinem Silizium, einem amorphen Glas oder einem Metall, dessen thermischer Ausdehnungskoeffizient an den Halbleiterchip (2) angepasst ist,
Aufbringen eines Umverdrahtungsmusters (7), das e- lektrisch von dem Verdrahtungsträger (6) isoliert ist, für jedes der elektronischen Bauteile (1), Aufbringen von elastischen Außenkontakten (5) auf Außenkontaktflächen (9) des Verdrahtungsträgers (6),
Aufbringen der Halbleiterchips (2) unter elektrischem Verbinden ihrer Flip-Chip-Kontakte (3) mit Kontaktanschlussflächen (8) auf dem Umverdrahtungsmuster (7 ) ,
Trennen der Umverdrahtungsplatte in einzelne elektronische Bauteile (1) .
19. Verfahren zur Herstellung eines Verdrahtungsträgers (6) aus Nichtmetallen mit eingebetteten metallischen Drähten (15) als Durchkontakte (13) , wobei das Verfahren folgende Verfahrensschritte aufweist:
Einbringen einer Matrix von Drähten (15) in einem vorgegebenen Rastermaß in eine säulenförmige langgestreckte Gussform in Längsrichtung der Form, Vergießen der Drähte (15) in der Gussform mit einer Schmelze aus Glas oder hochreinem Silicium, Trennen der erstarrten Gussmasse in Scheiben (19) quer zur Längsersteckung der Drähte (15) zu Isolationsplatten (50) mit Durchkontakten (13) .
20. Verfahren zur Herstellung eines Verdrahtungsträgers (6) aus Flachglas (52) mit eingebetteten metallischen Drähten (15) als Durchkontakte (13), wobei das Verfahren folgende Verfahrensschritte aufweist: Kontinuierliches zeilenweises Einbringen von Kurzdrähten (53) in ein schmelzflüssiges Flachglasbett
(54) unter Mitführen von mit Kurzdrähten (53) bestückten Querträgern (55) , aus denen die Kurzdrähte
(53) herausragen und die durch die Flachglasschmelze (56) hindurchragen,
Abnehmen der Querträger (55) von den den eingebetteten Kurzdrähten (53) im Verlauf der Flachglasfer- tigungsstrasse (57) und Rückführen der Querträger
(55) zur erneuten Bestückung mit Kurzdrähten (53) , Abätzen der aus dem erstarrten Flachglas (52) beid- seitig herausragenden Enden der Kurzdrähte (53) , Trennen des Flachglases (52) in Verdrahtungsträger
(6) für mehrere elektronische Bauteile (1).
21. Verfahren nach Anspruch 19 oder Anspruch 20, dadurch gekennzeichnet, dass die metallischen Drähte (15) vor dem Einbetten in einen Verdrahtungsträger (6) aus Nichtmetallen auf der Oberfläche aufgerauht werden.
22. Verfahren zur Herstellung eines Verdrahtungsträgers (6) aus Nichtmetallen mit metallisierten Durchgangslöchern (14) als Durchkontakte (13), wobei das Verfahren folgende Verfahrensschritte aufweist:
Bereitstellen einer Isolationsplatte (50) ,
Einbringen einer Matrix von Durchgangslöchern (14) in einem vorgegebenen Rastermaß,
Aufstäuben bzw. Sputtern einer ersten Metallschicht auf die Isolationsplatte (50) mit Durchgangslöchern
(14), - galvanisches Abscheiden einer zweiten Metallschicht zum Auffüllen der Durchgangslöcher (14) zu Durchkontakten (13) .
23. Verfahren zur Herstellung einer Umverdrahtungsplatte (4) aus Metallen mit Durchkontakten (13) das folgende Verfahrensschritte aufweist:
Aufbringen eines Umverdrahtungsmusters (7) auf eine Metallplatte (59) als Verdrahtungsträger (6) mit strukturierter Isolationslage (51) zwischen dem Verdrahtungsträger (6) und dem Umverdrahtungsmuster
(7), wobei die strukturierte Isolationslage (51) Durchkontakte (58) zur Metallplatte (59) an Stellen aufweist, an denen Durchkontakte (13) durch den Verdrahtungsträger (6) aus Metall vorgesehen sind, Einbringen von Durchgangslöchern (14) bis zu den Durchkontakten (58) in der Isolationslage (51) von der dem Umverdrahtungsmuster (7) gegenüberliegenden Seite (60) des Verdrahtungsträgers (6), Aufbringen einer weiteren strukturierten Isolationsschicht (61) auf die dem Umverdrahtungsmuster
(7) gegenüberliegenden Seite (60) unter Freilassen der Durchkontakte (58) in der strukturierten Isolationslage (51) , Aufbringen einer Matrix von elastischen Körpern
(23) für elastische Außenkontakte (5) , Aufbringen einer strukturierten Metallschicht (62) unter Bildung von Durchkontaktleitungen (63) in den Durchgangslöchern (14) sowie Leitungspfaden (24) und Außenkontakten (5) auf den elastischen Körpern
(23) .
24. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Laserbohren erfolgt.
25. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Wasserstrahlbohren erfolgt.
26. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Naßätzen erfolgt.
27. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Plasmaätzen erfolgt.
28. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass der Halbleiterchip (2) vor dem Aufbringen auf die Kontaktanschlußflächen (8) der Umverdrahtungsplatte (4) auf seiner Rückseite (16) mit einer Lotschicht (20) versehen wird.
29. Verfahren nach einem der Ansprüche 18 bis 28, dadurch gekennzeichnet, dass zum Stapeln von mehreren elektronischen Bauteilen (1) übereinander auf beiden Seiten der Umverdrahtungsplatte (4) Außenkontaktflächen (9) hergestellt werden.
PCT/DE2003/001150 2002-04-09 2003-04-08 Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung WO2003085703A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03745749A EP1493188A2 (de) 2002-04-09 2003-04-08 Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung
US10/960,994 US7176131B2 (en) 2002-04-09 2004-10-12 Electronic component having at least one semiconductor chip and flip-chip contacts, and method for producing the same
US11/619,086 US20070102826A1 (en) 2002-04-09 2007-01-02 Electronic Component Having at Least One Semiconductor Chip and Flip-Chip Contacts, and Method for Producing the Same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10215654.9 2002-04-09
DE10215654A DE10215654A1 (de) 2002-04-09 2002-04-09 Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/960,994 Continuation US7176131B2 (en) 2002-04-09 2004-10-12 Electronic component having at least one semiconductor chip and flip-chip contacts, and method for producing the same

Publications (2)

Publication Number Publication Date
WO2003085703A2 true WO2003085703A2 (de) 2003-10-16
WO2003085703A3 WO2003085703A3 (de) 2004-04-22

Family

ID=28684871

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/001150 WO2003085703A2 (de) 2002-04-09 2003-04-08 Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung

Country Status (4)

Country Link
US (2) US7176131B2 (de)
EP (1) EP1493188A2 (de)
DE (1) DE10215654A1 (de)
WO (1) WO2003085703A2 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US20070003204A1 (en) * 2005-06-30 2007-01-04 Elli Makrides-Saravanos Methods and apparatus for splitter modules and splitter module housings
TW200721426A (en) * 2005-07-25 2007-06-01 Koninkl Philips Electronics Nv Air cavity package for flip-chip
US7628871B2 (en) 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
DE102006032073B4 (de) * 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
US20090032970A1 (en) * 2007-07-31 2009-02-05 Park Chang-Min Stacking of integrated circuits using glassy metal bonding
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP5511557B2 (ja) * 2010-07-08 2014-06-04 セイコーインスツル株式会社 ガラス基板の製造方法及び電子部品の製造方法
JP2012019108A (ja) * 2010-07-08 2012-01-26 Seiko Instruments Inc ガラス基板の製造方法及び電子部品の製造方法
US8619432B2 (en) 2010-09-30 2013-12-31 International Business Machines Corporation Implementing high-speed signaling via dedicated printed circuit-board media
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8486758B2 (en) 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8975751B2 (en) 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
DE102011103828B4 (de) * 2011-06-01 2017-04-06 Heraeus Sensor Technology Gmbh Massenproduktion kleiner Temepratursensoren mit Flip-Chips
DE102011103827B4 (de) * 2011-06-01 2014-12-24 Heraeus Sensor Technology Gmbh Verfahren zur Herstellung eines Temperatursensors
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
KR102437673B1 (ko) * 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US6319829B1 (en) * 1999-08-18 2001-11-20 International Business Machines Corporation Enhanced interconnection to ceramic substrates

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE794428A (fr) * 1972-01-29 1973-07-23 Amp Inc Connecteur electrique et son procede de fabrication
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole
US4087314A (en) * 1976-09-13 1978-05-02 Motorola, Inc. Bonding pedestals for semiconductor devices
US4070501A (en) * 1976-10-28 1978-01-24 Ibm Corporation Forming self-aligned via holes in thin film interconnection systems
GB9014491D0 (en) * 1990-06-29 1990-08-22 Digital Equipment Int Mounting silicon chips
JP2536676B2 (ja) * 1990-07-30 1996-09-18 日本電気株式会社 マイクロピン集合体及びその製造方法
US5946553A (en) * 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
DE59508684D1 (de) 1994-02-16 2000-10-05 Siemens Ag Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
EP0697725B1 (de) * 1994-08-19 2002-11-20 Hitachi, Ltd. Keramikzusammensetzung für Schaltungssubstrat und seine Herstellung
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
SE517916C2 (sv) * 1999-12-17 2002-08-06 Ericsson Telefon Ab L M Chipsbärare, system och förfarande vid tillverkning av chipsbärare
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
US6878572B2 (en) * 2002-05-30 2005-04-12 Intel Corporation High capacitance package substrate
US7240425B2 (en) * 2003-04-24 2007-07-10 Amphenol Corporation Method of making an electrical connection to a conductor on an inner layer of a multi-layer printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US6319829B1 (en) * 1999-08-18 2001-11-20 International Business Machines Corporation Enhanced interconnection to ceramic substrates

Also Published As

Publication number Publication date
US20070102826A1 (en) 2007-05-10
US7176131B2 (en) 2007-02-13
US20050110162A1 (en) 2005-05-26
EP1493188A2 (de) 2005-01-05
DE10215654A1 (de) 2003-11-06
WO2003085703A3 (de) 2004-04-22

Similar Documents

Publication Publication Date Title
WO2003085703A2 (de) Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19653499B4 (de) Lotzuführgerät und Lotzuführverfahren
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP2973687B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102004021075B4 (de) Halbleiterbauelement mit anisotrop thermisch leitender Radiatorbasis und Verfahren zu seiner Herstellung
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102009041574A1 (de) Verbundmaterial, Verfahren zum Herstellen eines Verbundmaterials sowie Kleber oder Bondmaterial
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE102007010711A1 (de) Schaltanordnung und Verfahren zu deren Herstellung
DE10320838B4 (de) Faserverstärktes Metall-Keramik/Glas-Verbundmaterial als Substrat für elektrische Anwendungen, Verfahren zum Herstellen eines derartigen Verbundmaterials sowie Verwendung dieses Verbundmaterials
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE10015962C2 (de) Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE10010461A1 (de) Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
DE102009012643A1 (de) Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
WO2018065483A1 (de) Leistungselektronikschaltung
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
WO2021219538A1 (de) Anordnung mit einem auf einer leiterplatte angeordneten elektronischen bauteil und verfahren zum herstellen einer solchen anordnung
WO1996009647A1 (de) Verfahren zum kontaktieren eines elektronischen bauelementes auf einem substrat
DE10015964C2 (de) Lotband für flexible und temperaturfeste Lotverbindungen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003745749

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10960994

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003745749

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP

WWW Wipo information: withdrawn in national office

Ref document number: 2003745749

Country of ref document: EP