TWI565378B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI565378B
TWI565378B TW102137456A TW102137456A TWI565378B TW I565378 B TWI565378 B TW I565378B TW 102137456 A TW102137456 A TW 102137456A TW 102137456 A TW102137456 A TW 102137456A TW I565378 B TWI565378 B TW I565378B
Authority
TW
Taiwan
Prior art keywords
insulating portion
conductive pattern
circuit board
insulating
insulating layer
Prior art date
Application number
TW102137456A
Other languages
English (en)
Other versions
TW201427513A (zh
Inventor
申伊那
李承恩
鄭栗敎
李斗煥
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201427513A publication Critical patent/TW201427513A/zh
Application granted granted Critical
Publication of TWI565378B publication Critical patent/TWI565378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

電路板及其製造方法
本發明係有關於一種電路板及其製造方法。
隨著導電圖案微型化之趨勢，分別接觸於導孔之上表面與下表面之導電圖案，其線寬與間距亦持續地減少。
然而，如專利文件1等所揭示，通過絕緣層之導孔一般具有上寬與下窄的形狀。
因此，為了將形成於表面上的導電圖案微型化，包括導孔之上表面、導孔之上表面的直徑應要縮小。為了達成此目的，導孔之下表面的直徑亦應要縮小。
然而，導孔之下表面愈小，形成於絕緣層之下的導電圖案與導孔之下表面之間之接觸面積則愈小。因此，製程變異所造成的可靠度與訊號傳輸能力之減低乃是個問題。
同時，如專利文件1等所揭示，電子元件嵌入式電路板之相關技術已經有所發展，藉由形成多層電路板並嵌入如積體電路之主動元件、如電感(inductor)或電容器(capacitor)之被動元件在電路板中，以執行高效能以及電路板之微型化 (miniaturization)與薄型化(slimming)。
在電子元件嵌入式電路板中，為了有效率地利用電子元件之效能，將內部的電子元件與外部電性連接之導孔、電路圖案等應要執行足夠的訊息傳輸功能。
然而，呈上所述，當為了讓電路圖案微型化而縮小導孔之直徑，導孔之整體體積亦顯著地減少並因而減少了導孔之電流傳輸之效能。因此，當導孔連接於高速訊息處理裝置或高效能處理器之電子元件時，無法足夠地利用電子元件之效能實為一大問題。
[相關領域文件]
[專利文件]
專利文件1：美國專利公開號第2011-0019383
本發明係為了克服上述問題而產生，因此本發明之目的係以提供可改善導孔之可靠度(reliability)與連接度(connectivity)，並且微型化導電圖案以連接導孔之技術。
根據本發明之一方面以達成上述目的，提供一電路板包括：絕緣層；分別地提供於絕緣層之上表面與下表面之上的上導電圖案與下導電圖案；以及導孔，穿過絕緣層以接觸於上導電圖案與下導電圖案，且具有一彎曲部分，其截面積或直徑係非連續地改變。
此時，導孔可包括一第一本體，接觸於下導電圖案、 以及第二本體，接觸於上導電圖案，且具有比第一本體更小之體積，其中第一本體與第二本體可一體成形。
又，彎曲部分可能形成於第一本體與第二本體之邊界之上。
又，絕緣層可包括一第一絕緣部分，第一本體形成於其中、以及第二絕緣部分，形成於第一絕緣部分之上，且第二本體形成於其中。
此處，較佳地是，第二絕緣部分之厚度係比第一絕緣部分之厚度之0.9倍更小。
又，第二絕緣部分可能比第一絕緣部分具有更低之雷射吸收率(laser absorption rate)。
又，第二絕緣部分可能比第一絕緣部分對於去污製程溶液(desmear process solution)具有更高的耐化學性(chemical resistance)。
此時，去污製程溶液可能包括氫氧化鈉溶液(sodium hydroxide solution)或高錳酸鹽溶液(permanganate solution)。
又，第一絕緣部分可能包括預浸體(prepreg，PPG)或ABF(Ajinomoto Build-up Film)，以及第二絕緣部分可能包括至少一材料，該材料選自由下述所組成之族群：雙酚A(bisphenol A)、酚醛清漆酚樹脂(phenolic novolac resin)、氧化矽(silica)、和過氧化鈦(TiO4)。
又，第二本體之截面直徑之最小值可能係比導孔之上表面之直徑更小且比導孔之下表面之直徑更大。
又，第一本體與第二本體之直徑或截面積可能係由 下導電圖案之一側往上導電圖案之一側增加。
此時，第一絕緣部分之下表面與第一本體之側表面之間之銳角(acute angle)可能係比第二絕緣部分之下表面與第二本體之側表面之間之銳角更大。
又，導孔之直徑或截面積之最大值可能係在彎曲部分中。
根據本發明之另一方面以實現上述目的，提供一電路板包括：具有凹槽之第一絕緣層；電子元件，至少部分插入凹槽中且具有一外部電極；第二絕緣層，提供於第一絕緣層上以覆蓋電子元件；導電圖案，提供於第二絕緣層之上表面上；以及一導孔，通過第二絕緣層，以接觸於導電圖案與外部電極，且具有一彎曲部分，其截面積或直徑係非連續地改變。
此時，導孔可能具有第一本體，接觸於外部電極；以及第二本體，接觸於導電圖案，且具有比第一本體更小之體積，其中第一本體與第二本體可能係一體成形。
又，彎曲部分可能係形成於第一本體與第二本體之間之邊界上。
又，導孔之直徑或截面積之最大值可能係在該彎曲部分中。
又，第二絕緣層可能包括第一絕緣部分，第一本體形成於其中；以及第二絕緣部分，形成於第一絕緣部分之上，且第二本體形成於其中。
此處，較佳地是，第二絕緣部分之厚度係比該第一絕緣部分之厚度的0.9倍更小。
又，第二絕緣部分可能比第一絕緣部分具有更低之雷射吸收率且對於去污製程溶液具有更高之耐化學性。
又，第二絕緣層可能係形成於第一絕緣層之上表面與下表面之上，且可能在第一絕緣層之上方與下方形成複數個導電圖案。
又，可能在電子元件之上表面與下表面之上形成複數個外部電極，且在電子元件之上方與下方形成複數個導孔，分別地接觸於導電圖案與外部電極。
根據本發明之另一方面以實現本發明之上述目的，提供一種電路板之製造方法，包括下述步驟：於一下表面具有下導電圖案之絕緣層中形成通孔，以暴露下導電圖案；藉由在通孔中提供一導電材料以形成導孔；以及形成上導電圖案，接觸於導孔之上表面，其中導孔可能係形成為具有一彎曲部分，其截面積或直徑係非連續地改變。
此時，絕緣層可能包括第一絕緣部分，接觸於下導電圖案，與第二絕緣部分，接觸於上導電圖案，且第二絕緣部分之厚度可能係比第一絕緣部分之厚度之0.9倍更小。
又，絕緣層可能包括第一絕緣部分，接觸於下導電圖案，與第二絕緣部分，接觸於上導電圖案，形成通孔之步驟可能包括從第二絕緣部分之上往下導電圖案照射雷射之製程，且第二絕緣部分可能具有比第一絕緣部分更低的雷射吸收率。
又，絕緣層可能包括一第一絕緣部分，接觸於下導電圖案，以及第二絕緣部分，接觸於上導電圖案，形成通孔之步驟可能包括從第二絕緣部分之上往下導電圖案照射雷射之一製 程，並利用一去污製程溶液去除第二絕緣部分之一部分與第一絕緣部分之一部分，且第二絕緣部分可能比第一絕緣部分對於去污製程溶液具有更高的耐化學性。
此時，第一絕緣部分可能包括預浸體(prepreg，PPG)或ABF(Ajinomoto Build-up Film)，和第二絕緣部分可能包括至少一材料，該材料選自由下述所組成之族群：雙酚A(bisphenol A)、酚醛清漆酚樹脂(phenolic novolac resin)、氧化矽(silica)、和過氧化鈦(TiO4)。
根據本發明之另一方面以實現本發明之上述目的，提供一種電路板之製造方法，包括下述步驟：將具有外部電極之電子元件之至少一部分插入凹槽中，該凹槽提供於第一絕緣層中；於第一絕緣層上形成第二絕緣層，以覆蓋電子元件；通過第二絕緣層形成通孔，以暴露出外部電極；藉由提供導電材料於通孔中以形成導孔，以及形成導電圖案，接觸於導孔之上表面，其中導孔可能係形成為具有一彎曲部分，其截面積或直徑係非連續地改變。
此時，第二絕緣層可能包括第一絕緣部分，接觸於外部電極，和第二絕緣部分，接觸於導電圖案，且第二絕緣部分可能比第一絕緣部分具有更低之雷射吸收率，對於去污製程溶液具有更高之耐化學性。
又，可能更於第一絕緣層之表面上提供內層圖案，第一絕緣部分可能亦覆蓋內層圖案，以及在形成通孔之步驟中，可能更藉由通過第二絕緣部分與第一絕緣部分形成通孔以暴露內層圖案。
藉由以下配合附圖對於本發明範例性的實施例所進行的詳細說明，本發明之上述及其他目標、特徵與優點，對於本領域中具有通常知識者而言將變得更為明確。
1‧‧‧第一絕緣層
3‧‧‧凹槽
4、5‧‧‧內層圖案
10‧‧‧下導電圖案
100、100’‧‧‧導孔
110‧‧‧第一本體
111‧‧‧導孔之下表面
120‧‧‧第二本體
122‧‧‧導孔之上表面
130‧‧‧彎曲部分
200‧‧‧絕緣層
201、201’‧‧‧第二絕緣層
210‧‧‧第一絕緣部分
220‧‧‧第二絕緣部分
310‧‧‧上導電圖案
311、312、313、313’‧‧‧導電圖案
340、340’‧‧‧通孔
400‧‧‧電子元件
410‧‧‧本體部分
420‧‧‧外部電極
1000、1100、2000‧‧‧電路板
a1、a2、a3、a4‧‧‧截面直徑
θ 1、θ 2‧‧‧銳角
t1、t2‧‧‧高度
DF‧‧‧分離薄膜
第1圖繪示根據本發明之一實施例的電路板之示意圖。
第2圖繪示根據本發明之一實施例以在電路板中提供導孔的示意圖。
第3圖繪示根據本發明之一實施例的電路板之示意圖。
第4a圖至4d圖繪示根據本發明之一實施例的電路板製造方法之流程剖面圖，其中第4a圖係為提供第一絕緣部分之狀態的示意圖、第4b圖係為形成第二絕緣部分之狀態的示意圖、第4c圖係為形成通孔之狀態的示意圖、和第4d圖係為形成導孔之狀態的示意圖。
第5圖繪示根據本發明之另一實施例的電路板之示意圖。
第6a圖至第6g圖繪示根據本發明之另一實施例的電路板製造方法之流程剖面圖，其中第6a圖係為提供具有凹槽之第一絕緣層之狀態的示意圖、第6b圖係為電子元件插入凹槽之中之狀態的示意圖、第6c圖係為形成第一絕緣部分之狀態的示意圖、第6d圖係為形成第二絕緣部分之狀態的示意圖、和第6e圖係為在第一絕緣層之下形成包括有第一絕緣部分與第二絕緣部分之第二絕緣層之狀態的示意圖、第6f圖係為形成通孔之狀態的示意圖、且第6g圖係為形成導孔與導電圖案之狀態的示意圖。
藉由參考下述具體實施例並參照附圖一併描述，本發明之優點與特徵及其達成之方法將為明顯。然而，不應將下述實施例用以限定本發明，且可以不同形式實行之。實施例僅提供本領域通常知識者本發明之完整揭示以及本發明所完整代表之範疇。在整篇說明書中相同的符號意指相同的元件。
此處所使用之術語係提供以解釋實施例，並非用以限定本發明。在整篇說明書中，除非上下文有明確指出，否則單數形式係包括複數形式。當在此處使用「包括(comprises和/或comprising)」之術語時，並不排除除了上述的元件、步驟、操作、和/或裝置之外，還存在與增添有另外的元件、步驟、操作、和/或裝置。
為了繪圖上的簡潔性與清晰性，附圖中繪示出了構造的一般方式，並且對於眾所周知的特徵與技術，其描述與細節可能被省略，以避免不必要地模糊本發明實施例所述的討論。此外，附圖中的元件並不一定依尺寸繪示。例如，相對於其他元件而言，某些附圖中元件的尺寸可能被誇大以幫助提高對本發明實施例的理解。在不同的圖示中相同的符號表示相同的元件。
申請專利範圍中，若有使用任何「第一」、「第二」、「第三」、「第四」與相似的描述，係以區分相似的元件而非必定用以描述特定順序或時間順序。應當理解的是，這樣使用的術語 在適當情況下是可互換的，例如，使得這裡所描述的本發明的實施例是能夠依序操作的，或以本文中所繪示或描述的其他方式操作。類似地，若在此處描述之方法包括有一系列之步驟，此處所示步驟之順序並非必定只依此順序執行，並且某些所述步驟可能會被省略和/或某些其他於此處未描述的步驟可添加至方法當中。再者，「包括」、「包含」、「具有」以及其之任何變化係用以涵蓋非排他性之概括，使得包括有一列表之元件的製程、方法、物品、或設備並非必定限定於此些元件，但可能包括其他未列出或於此固有的製程、方法、物品、或設備之元件。
在本說明書和申請專利範圍中，如果有「左」、「右」、「前」、「後」、「頂部」、「底部」、「之上」、「之下」等術語，係用於描述性目的並且不一定用於描述永久的相對位置。應理解的是，這樣使用的術語在適當的情況下可以互換，例如使得這裡所描述的本發明的實施例能夠在其它方位操作而非依本文中所繪式或描述之方式操作。如本文中所使用的術語「耦合」係被定義為以電性或非電性的方式直接或間接地連接。本文中描述為互相「相鄰」之物件可能係指彼此間為物理性接觸、彼此靠近、或彼此位於相同的一般區域或範圍，以使用適合於上下文之用語。本文中「在一實施例中」之用語的出現在並不一定全部代表相同的實施例。
以下將配合所附圖式，對於本發明之結構與操作效果進行詳細說明。
第1圖係繪示根據本發明之一實施例的電路板1000之示意圖，而第2圖係繪示根據本發明之一實施例以在電路板1000中提供導孔100的示意圖。
參閱第1圖與第2圖，根據本發明之一實施例的電路板1000可能包括絕緣層200、上導電圖案310、下導電圖案10，與導孔100。導孔100可能具有彎曲部分130，其截面積或直徑係非連續地改變。
也就是說，可以理解的是彎曲部分130係為具有非連續性變化之部分，其截面積或直徑係不變或依一預定的比率(rate)增加或減少，然後再突然地增加或減少。
例如，導孔100可以基於彎曲部分130區分為第一本體110與第二本體120。換句話說，彎曲部分130可形成於第一本體110與第二本體120之間之邊界上。
另一方面，如圖所示，導孔100之直徑或截面積可在彎曲部分130中具有最大值a2。
首先，第一本體110可意指接觸於下導電圖案10之區域。
其次，第二本體120可接觸於上導電圖案310並具有比第一本體110更小之體積。
此處，第一本體110與第二本體120僅係為了便於解釋而區分開，且係一體成形以建構導孔100，並非係彼此分開地形成。
同時，第一本體110與第二本體120之直徑或截面積可從下導電圖案10之一側往上導電層310之一側增加。
亦即是，每個第一本體110與第二本體120可具有上寬而下窄之形狀，如典型的導孔100。
並且，第二本體120可比第一本體110更短。
再者，第二本體120之截面直徑之最小值a3可能比導孔之上表面122之直徑a4更小且比導孔之下表面111之直徑a1更大。
再者，第一本體110之體積可能比第二本體120之體積更大。
綜上這些特點，根據本發明之一實施例，包括於電路板1000中之導孔100，可能實質上具有鏟(shovel)或鋤(spade)之形狀。
因此，接觸於上導電圖案310之導孔，其上表面122之直徑或截面積，可比過往更為減少。也就是說，相較於直徑係往上增加之傳統的導孔，根據本發明之一實施例，因為包括於電路板1000中之導孔100之直徑係為增加、在彎曲部分130減少、並再次增加，根據本發明之一實施例，當導孔之下表面之直徑或截面積與高度係為相同時，導孔100之上表面之直徑可比傳統的導孔更小。
因此，上導電圖案310之圖案寬度與圖案間距可比過往更為減少。
又，由於可將導孔之上表面111之直徑或截面積維持在與先前技術相似的程度，而又較先前技術之導孔之上表面122之直徑或截面積更為減少，可能改善導孔100與下導電圖案10之間之連接的可靠度以及電流或訊號傳輸功能。
接續地，參閱第1圖與第2圖，絕緣層200可包括第一絕緣部分210與第二絕緣部分220。此處，第一本體110可設置在第一絕緣部分210中，且第二本體120可設置在形成於第一絕緣部分210之上之第二絕緣部分220中。
一般而言，藉由如雷射之光照射於絕緣層而製成通孔(參閱第4c圖之340)，並藉由擠壓法(squeezing method)、電鍍法(plating method)等於通孔內提供導電材料以形成導孔。
根據本發明之一實施例的電路板1000，可以類似於先前技術之方式形成導孔100。
亦即是，通孔係在形成絕緣層200之第一絕緣部分210與第二絕緣部分220之後，進行雷射或光照射之處理。
此處，第一絕緣部分210與第二絕緣部分220可由具有不同雷射吸收率之材料所製造而成。特別是，第二絕緣部分220可由比第一絕緣部分210具有更低雷射吸收率之材料製造而成。
因此，即使經由相同的時間雷射照射絕緣層200，在第二絕緣部分220中之通孔之直徑或截面積可以比在第一絕緣部分210中之通孔之直徑或截面積更小。
特別是，通孔之直徑或截面積係基於第一絕緣部分210與第二絕緣部分220之間之邊界突然地改變。因此，當利用形成於第一絕緣部分210與第二絕緣部分220之上之通孔以形成導孔100時，可以形成具有整體地連接第一與第二本體110與120之導孔100。
同時，當以光反應樹脂(photoreactive resin)等製成第一絕緣部分210與第二絕緣部分220，可於紫外線等而非雷射之照射之後執行去污製程(desmear process)以形成通孔。此處，在去污製程中所使用之去污製程溶液可以是氫氧化鈉溶液(sodium hydroxide solution)或高錳酸鹽溶液(permanganate solution)。可以用對於去污製程溶液具有相對高耐化學性之材料形成第二絕緣部分220，使形成於第二絕緣部分220之通孔比形成於第一絕緣部分210之通孔更為微型化。
此時，第一絕緣部分210可以由包括預浸體(PPG)或ABF(Ajinomoto Build-up Film)之材料製造而成，且第二絕緣部分220可包括至少一材料，該材料選自下述所組成的族群：雙酚A(bisphenol A)、酚醛清漆酚樹脂(phenolic novolac resin)、氧化矽(silica)、和過氧化鈦(TiO4)，以形成由第一本體110與第二本體120所組成的導孔100。
同時，從導孔之下表面111之延長線以及第一本體110之側表面之間之銳角(acute angle)可定義為θ 1。再者，一連線係與導孔之下表面111之延長線平行且通過第二本體120之側 表面之一點，該連線以及第二本體120之側表面之間所形成的銳角可定義為θ 2。
又，第一絕緣部分210之下表面以及第一本體110之側表面之間之銳角可定義為θ 1，並且第二絕緣部分220之下表面與第二本體120之側表面之間之銳角可定義為θ 2。
本發明其中之一重要目的係以讓導孔之上表面122之直徑或截面積比先前技術更為減少，而使導孔之下表面111之直徑或截面積中之減少最小化，而此目的可藉由整體地連結上述第一本體110與第二本體120所形成之導孔而達成。
此處，當θ 2大於θ 1時，可以更容易地執行達成本發明之目的之原則。
又，隨著第二本體120之直徑或截面積之最小值a3愈小，以及第二本體120之高度t2愈小，可以愈容易地執行達成本發明之目的之原則。
然而，為求最大極限地發揮所有的這些情況，卻具有一些困難的方面。例如，當第二本體120之截面直徑之最小值a3太小時，充足地將導電材料填入第一本體110之上部分則變得困難。因此，較佳地作法為使第二本體120之截面直徑之最小值a3比導孔之上表面122之直徑a4更小、比導孔之下表面111之直徑a1更大。
再者，當第二本體120之高度t2比第一本體110之高度t1更高時，由於導孔之上表面122之直徑a4的縮小效果係 為減低，較佳地方式為使第二本體120之高度t2比第一本體110之高度t1的0.9倍更小。
特別是，考慮到第一本體110設置在第一絕緣部分210之中，且第二本體120設置在第二絕緣部分220之中，較佳地實施方式為，使第二絕緣部分220之厚度比第一絕緣部分210之厚度的0.9倍更小。
再者，考慮到根據θ 2之縮小且第二本體120之高度t2增加，將導電材料填入第一本體110中之效率降低，較佳地實施方式為使得θ 2大於θ 1。
第3圖繪示根據本發明之一實施例之電路板1100之示意圖。
參閱第3圖，應理解的是，除了上導電圖案310連接於導孔100，其他導電圖案311與312可形成於絕緣層200之上。
第4a圖至4d圖繪示根據本發明之一實施例的電路板1100製造方法之流程剖面圖。
首先，參閱第4a圖，下導電圖案10係形成於第一絕緣部分210之上表面之上。
其次，如第4b圖所示，第二絕緣部分220係形成於第一絕緣部分210之上表面之上。
此處，第一絕緣部分210與第二絕緣部分220可依序地形成或在彼此之間相互耦合的狀態之中提供。
接著，參閱第4c圖，藉由從第二絕緣部分220之上往第一絕緣部分210照射雷射以處理通孔340。
此時，第二絕緣部分220可具有比第一絕緣部分210更低之雷射吸收率。
因此，通孔340實質上地形成具有如圖所示的鏟型。
同時，如上所述，可藉由在照射光之後執行去污製程處理通孔340。
接著，參閱第4d圖，藉由在前述步驟中所形成的通孔340之中提供導電材料以形成導孔100。又，上導電圖案310係以形成接觸於導孔之上表面122。此時，於必要時可形成其他導電圖案311與312。
第5圖繪示根據本發明之另一實施例的電路板2000之示意圖。
參閱第5圖，根據本發明之另一實施例的電路板2000可包括電子元件400、第一絕緣層1、第二絕緣層201、導電圖案313、與導孔100。
如圖所示，應理解的是，根據本發明之一實施例，電子元件400具有形成於本體部分410之中之外部電極420，而電子元件400係嵌入於電路板2000之中，且導孔100係連接於外部電極420以連接於導孔圖案。
因此，在下文中將省略與上述重疊之敘述
參閱第5圖，電子元件400可以是如電容或電感之 被動元件、或者是如積體電路之主動元件，且連接於外部之外部電極420(或外部端子)可提供於本體部分410之一部分中。
第一絕緣層1可具有一凹槽3，以接收電子元件400，且內層圖案4和5可提供於第一絕緣層1之上表面與下表面之其中之一者或兩者之上。於圖示中，形成於第一絕緣層1之上表面之上的內層圖案係以上方內層圖案4表示，且形成於第一絕緣層1之下表面之上的內層圖案係以下方內層圖案5表示。
同時，第一絕緣層1可以是核心基材或包括金屬材料的金屬核心。
第二絕緣層201可以提供於第一絕緣層1之上方或下方，並包括上述第一絕緣部分210與第二絕緣部分220。導電圖案311、312、313、與313’可提供於第二絕緣層201之上。
此時，導孔100可穿過第二絕緣層201提供於電子元件400之外部電極420以及導電圖案313之間，以通過最短路徑電性連接外部電極420與導電圖案313。
如上所述，導孔100可以是一體成形的導孔，連結第一本體110與第二本體120，且其形狀實質上地為鋤型或鏟型。
同時，形成於第二絕緣層201之上之至少一導電圖案313可經導孔100連接於外部電極420，且另外的導電圖案可經導孔100’連接於內層圖案4，或形成未連接於導孔100與100’之佈線(wiring)。
因此，可將訊號傳輸能力維持在與先前技術相似的 程度或改善訊號傳輸能力而降低導電圖案313之線寬或圖案間距，以連接電子元件400。
第6a圖至第6g圖繪示根據本發明之另一實施例的電路板2000製造方法之流程剖面圖。
第6a圖係為提供具有凹槽3之第一絕緣層1之狀態的示意圖、第6b圖係為電子元件400插入凹槽3之中之狀態的示意圖。
此時，當凹槽3係形成以通過第一絕緣層1，暫時鑲嵌(mounting)於電子元件400之分離薄膜(detach film，DF)可貼附於第一絕緣層1之一表面以將電子元件400固定在凹槽3之中。
同時，雖未顯示，很明顯地，凹槽可未通過第一絕緣層，在從上表面至下表面之方向中實施以形成一凹口(recess)。
在此實施例中，電子元件400可在沒有另外的(separate)分離薄膜(DF)之情況下，配置於凹口之內。當必要時，電子元件400可在其之底部上或凹口之底部上塗敷黏著劑之後以固定。
接著，參閱第6c圖至第6d圖，在第一絕緣層1之上形成第一絕緣部分210之後，在第一絕緣部分210之上形成第二絕緣部分220。
此時，第一絕緣部分210與第二絕緣部分220可定義為第二絕緣層201。可在凹槽3與電子元件400之間的區域中採用第一絕緣部分210之某些材料，以固定電子元件400。
接著，參閱第6e圖，移除第一絕緣層1之下方的分離薄膜(DF)，並更提供另一第二絕緣層201’。因此，電子元件400可完全地嵌入於電路板之中，且當外部電極420亦提供於電子元件400之下表面，便可在電子元件400之上與下的方向中連接佈線。
接著，參閱第6f圖，形成通孔340與340’以暴露電子元件400之外部電極420或第一絕緣層1之內層圖案4。
此時，由於第二絕緣層201包括第一絕緣部分210與第二絕緣部分220，可實質上地形成具有如圖所示的鋤型或鏟型之通孔340與340’。
接著，參閱第6g圖，在通孔中形成導孔100，且形成導電圖案311、312、313與313’以製造電路板2000。
此時，雖未顯示，很明顯地，絕緣層與導電圖案可更形成於第二絕緣層201之外。
根據如上述本發明之一實施例所建構之電路板，相較於先前技術，可藉由更顯著地減少導孔之上表面之面積，而將導孔之下表面之表面積維持在與先前技術相似的程度，以將形成於導孔周圍的導電圖案等微型化。
又，相較於導孔之上表面之面積，可藉由增加導孔之體積以改善電流通過之特性。
10‧‧‧下導電圖案
100‧‧‧導孔
110‧‧‧第一本體
111‧‧‧導孔之下表面
120‧‧‧第二本體
122‧‧‧導孔之上表面
130‧‧‧彎曲部分
200‧‧‧絕緣層
210‧‧‧第一絕緣部分
220‧‧‧第二絕緣部分
310‧‧‧上導電圖案
1000‧‧‧電路板

Claims (22)

  1. 一種電路板，包括：一絕緣層；一上導電圖案和一下導電圖案，分別提供於該絕緣層之一上表面和一下表面上；以及一導孔，穿過該絕緣層以接觸於該上導電圖案與該下導電圖案，且具有一彎曲部分，其截面積或直徑係非連續地改變，其中該導孔包括：一第一本體，接觸於該下導電圖案；以及一第二本體，接觸於該上導電圖案，且具有比該第一本體更小之體積，其中該彎曲部分係形成於該第一本體與該第二本體之間之邊界上，其中該第一本體與該第二本體之直徑或截面積係由該下導電圖案之一側往該上導電圖案之一側增加，其中該第一本體之高度係大於該第二本體之高度，其中該第一本體之下表面的面積係小於該第二本體之下表面的面積。
  2. 如申請專利範圍第1項所述之電路板，其中該絕緣層包括：一第一絕緣部分，該第一本體形成其中；以及一第二絕緣部分，形成於該第一絕緣部分之上，且該第二本體形成其中。
  3. 如申請專利範圍第2項所述之電路板，其中該第二絕緣 部分之厚度係比該第一絕緣部分之厚度之0.9倍更小。
  4. 如申請專利範圍第2項所述之電路板，其中該第二絕緣部分比該第一絕緣部分具有更低之雷射吸收率(laser absorption rate)。
  5. 如申請專利範圍第2項所述之電路板，其中該第二絕緣部分比該第一絕緣部分對於一去污製程溶液(desmear process solution)具有更高的耐化學性(chemical resistance)。
  6. 如申請專利範圍第5項所述之電路板，其中該去污製程溶液包括一氫氧化鈉溶液(sodium hydroxide solution)或一高錳酸鹽溶液(permanganate solution)。
  7. 如申請專利範圍第2項所述之電路板，其中該第一絕緣部分包括預浸體(prepreg，PPG)或ABF(Ajinomoto Build-up Film)，以及該第二絕緣部分包括至少一材料，選自由下述所組成之族群：雙酚A(bisphenol A)、酚醛清漆酚樹脂(phenolic novolac resin)、氧化矽(silica)、和過氧化鈦(TiO4)。
  8. 如申請專利範圍第2項所述之電路板，其中位於該第一絕緣部分之一下表面與該第一本體之一側表面之間之銳角(acute angle)係比位於該第二絕緣部分之一下表面與該第二本體之一側表面之間之銳角更大。
  9. 一電路板包括：一第一絕緣層，具有一凹槽；一電子元件，至少部分插入該凹槽中且具有一外部電極； 一第二絕緣層，提供於該第一絕緣層上以覆蓋該電子元件；一導電圖案，提供於該第二絕緣層之一上表面上；以及一導孔，通過該第二絕緣層，以接觸於該導電圖案與該外部電極，且具有一彎曲部分，其截面積或直徑係以非連續地改變，其中該導孔包括：一第一本體，接觸於該外部電極；以及一第二本體，接觸於該導電圖案，且具有比該第一本體更小之體積，其中該彎曲部分係形成於該第一本體與該第二本體之間之邊界上，其中該第一本體與該第二本體之直徑或截面積係由該外部電極之一側往該導電圖案之一側增加，其中該第一本體之高度係大於該第二本體之高度，其中該第一本體之下表面的面積係小於該第二本體之下表面的面積。
  10. 如申請專利範圍第9項所述之電路板，其中該第二絕緣層包括：一第一絕緣部分，該第一本體形成其中；以及一第二絕緣部分，形成於該第一絕緣部分上，且該第二本體形成其中。
  11. 如申請專利範圍第10項所述之電路板，其中該第二絕緣部分之厚度係比該第一絕緣部分之厚度的0.9倍更小。
  12. 如申請專利範圍第10項所述之電路板，其中該第二絕 緣部分比該第一絕緣部分具有更低之雷射吸收率且對於去污製程溶液具有更高之耐化學性。
  13. 如申請專利範圍第9項所述之電路板，其中該第二絕緣層係形成於該第一絕緣層之一上表面與一下表面上，且該導電圖案係為複數個，形成於該第一絕緣層之上方與下方。
  14. 如申請專利範圍第13項所述之電路板，其中該外部電極係為複數個，形成於該電子元件之一上表面與一下表面上，且在該電子元件之上方與下方形成複數個該導孔，分別地接觸於該導電圖案與該外部電極。
  15. 一種電路板之製造方法，包括：於一下表面具有一下導電圖案之一絕緣層中形成一通孔，以暴露該下導電圖案；藉由在該通孔中提供一導電材料以形成一導孔；以及形成一上導電圖案，接觸於該導孔之一上表面，其中該導孔係形成為具有一彎曲部分，其截面積或直徑係非連續地改變，其中該導孔包括：一第一本體，接觸於該下導電圖案；以及一第二本體，接觸於該上導電圖案，且具有比該第一本體更小之體積，其中該彎曲部分係形成於該第一本體與該第二本體之間之邊界上，其中該第一本體與該第二本體之直徑或截面積係由該下導電圖案之一側往該上導電圖案之一側增加， 其中該第一本體之高度係大於該第二本體之高度，其中該第一本體之下表面的面積係小於該第二本體之下表面的面積。
  16. 如申請專利範圍第15項所述之電路板之製造方法，其中該絕緣層包括一第一絕緣部分，接觸於該下導電圖案，與一第二絕緣部分，接觸於該上導電圖案，且該第二絕緣部分之厚度係比該第一絕緣部分之厚度之0.9倍更小。
  17. 如申請專利範圍第15項所述之電路板之製造方法，其中該絕緣層包括一第一絕緣部分，接觸於該下導電圖案，與一第二絕緣部分，接觸於該上導電圖案，形成該通孔包括從該第二絕緣部分之上往該下導電圖案照射雷射之一製程，且該第二絕緣部分具有比該第一絕緣部分更低的雷射吸收率。
  18. 如申請專利範圍第15項所述之電路板之製造方法，其中該絕緣層包括一第一絕緣部分，接觸於該下導電圖案，以及一第二絕緣部分，接觸於該上導電圖案，形成該通孔包括從該第二絕緣部分之上往該下導電圖案照射雷射之一製程，並利用一去污製程溶液去除該第二絕緣部分之一部分與該第一絕緣部分之一部分，且該第二絕緣部分比該第一絕緣部分對於該去污製程溶液具有更高的耐化學性。
  19. 如申請專利範圍第18項所述之電路板之製造方法，其 中該第一絕緣部分包括預浸體(prepreg，PPG)或ABF(Ajinomoto Build-up Film)，和該第二絕緣部分包括至少一材料，選自由下述所組成之族群：雙酚A(bisphenol A)、酚醛清漆酚樹脂(phenolic novolac resin)、氧化矽(silica)、和過氧化鈦(TiO4)。
  20. 一種電路板之製造方法，包括：將一具有一外部電極之電子元件之至少一部分插入一提供於一第一絕緣層中之凹槽中；於該第一絕緣層上形成一第二絕緣層，以覆蓋該電子元件；形成一通孔穿過該第二絕緣層，以暴露出該外部電極；藉由提供一導電材料於該通孔中以形成一導孔，以及形成一導電圖案，接觸於該導孔之一上表面，其中該導孔係形成為具有一彎曲部分，其截面積或直徑係以非連續地改變，其中該導孔包括：一第一本體，接觸於該外部電極；以及一第二本體，接觸於該導電圖案，且具有比該第一本體更小之體積，其中該彎曲部分係形成於該第一本體與該第二本體之間之邊界上，其中該第一本體與該第二本體之直徑或截面積係由該外部電極之一側往該導電圖案之一側增加，其中該第一本體之高度係大於該第二本體之高度，其中該第一本體之下表面的面積係小於該第二本體之下表面的面積。
  21. 如申請專利範圍第20項所述之電路板之製造方法，其中該第二絕緣層包括一第一絕緣部分，接觸於該外部電極，和一第二絕緣部分，接觸於該導電圖案，且該第二絕緣部分比該第一絕緣部分對於一去污製程溶液具有更高之耐化學性。
  22. 如申請專利範圍第21項所述之電路板之製造方法，其.中更於該第一絕緣層之一表面上提供一內層圖案，該第一絕緣部分亦覆蓋該內層圖案，以及在形成該通孔中，更藉由通過該第二絕緣部分與該第一絕緣部分形成一通孔以暴露該內層圖案。
TW102137456A 2012-12-31 2013-10-17 電路板及其製造方法 TWI565378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120157883 2012-12-31

Publications (2)

Publication Number Publication Date
TW201427513A TW201427513A (zh) 2014-07-01
TWI565378B true TWI565378B (zh) 2017-01-01

Family

ID=51015865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137456A TWI565378B (zh) 2012-12-31 2013-10-17 電路板及其製造方法

Country Status (3)

Country Link
US (1) US20140182916A1 (zh)
JP (1) JP2014131029A (zh)
TW (1) TWI565378B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI613946B (zh) * 2015-05-06 2018-02-01 健鼎科技股份有限公司 電路板及其製作方法
CN106332436B (zh) * 2015-06-26 2019-05-14 健鼎（湖北）电子有限公司 电路板及其制作方法
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
EP3790365A1 (en) * 2019-09-04 2021-03-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
WO2022260462A1 (ko) * 2021-06-10 2022-12-15 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110051386A1 (en) * 2007-11-28 2011-03-03 Kyocera Corporation Circuit Board, Mounting Structure, and Method for Manufacturing Circuit Board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6810583B2 (en) * 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
CN101911847B (zh) * 2007-12-25 2012-07-18 株式会社村田制作所 多层配线基板的制造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN102484950B (zh) * 2009-08-24 2014-12-31 株式会社村田制作所 树脂多层基板以及该树脂多层基板的制造方法
JP2011061010A (ja) * 2009-09-10 2011-03-24 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
EP3570649A1 (en) * 2009-11-10 2019-11-20 Murata Manufacturing Co., Ltd. Multilayer board and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110051386A1 (en) * 2007-11-28 2011-03-03 Kyocera Corporation Circuit Board, Mounting Structure, and Method for Manufacturing Circuit Board

Also Published As

Publication number Publication date
TW201427513A (zh) 2014-07-01
JP2014131029A (ja) 2014-07-10
US20140182916A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
TWI565378B (zh) 電路板及其製造方法
TWI495416B (zh) 多層基板
JP6658415B2 (ja) 電子部品
US9307632B2 (en) Multilayered substrate and method of manufacturing the same
TWI556362B (zh) 嵌入被動元件之基板
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
TWI484875B (zh) 電路板及電路板製作方法
TWI449480B (zh) 多層配線基板
CN104349575B (zh) 柔性电路板及其制作方法
US20150055309A1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
KR101952872B1 (ko) 코일 부품 및 그의 제조방법
KR20150046615A (ko) 다층 인쇄회로기판
KR20130080294A (ko) 커패시터 내장형 인쇄회로기판 및 그의 제조방법
US10271433B2 (en) Method of fabricating an electrical device package structure
TW201913915A (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US20160095202A1 (en) Circuit board and manufacturing method thereof
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
US20150342054A1 (en) Embedded coreless substrate and method for manufacturing the same
KR20170041530A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
US20170084509A1 (en) Substrate, chip package with same and method for manufacturing same
CN106332444B (zh) 电路板及其制作方法
TW201225761A (en) Package substrate having an opening and method of forming same
TWI674820B (zh) 印刷電路板
JP2016157924A (ja) 回路基板および回路基板組立体
CN100584155C (zh) 内埋元件的基板制程