JP5537319B2 - 配線基板及びその実装構造体 - Google Patents
配線基板及びその実装構造体 Download PDFInfo
- Publication number
- JP5537319B2 JP5537319B2 JP2010168174A JP2010168174A JP5537319B2 JP 5537319 B2 JP5537319 B2 JP 5537319B2 JP 2010168174 A JP2010168174 A JP 2010168174A JP 2010168174 A JP2010168174 A JP 2010168174A JP 5537319 B2 JP5537319 B2 JP 5537319B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- fiber
- wall
- resin
- insulating member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
(1)図3(a)に示すように、基体7と該基体7の上下に配された金属箔15xとからなる金属張積層板5xを準備する。具体的には、例えば以下のように行う。
(6)図14(b)に示すように、コア基板5の両面に配線層6を形成し、配線基板3を作製する。具体的には例えば以下のように行う。
(7)配線基板3に電子部品2を、バンプ4を介してフリップチップ実装することにより、図1に示す実装構造体1を作製できる。
2 電子部品
3 配線基板
4 バンプ
5 コア基板
6 配線層
7 樹脂層
8 スルーホール導体
9 絶縁部材
10 絶縁体
11 繊維
12 樹脂
13 繊維束
14 絶縁層
15 導電層
16 ビア導体
T スルーホール
P 貫通孔
V ビア孔
Claims (7)
- 樹脂と該樹脂に被覆された繊維とを含み、互いに間隔を空けて配列された複数のスルーホールを有する基体と、前記各スルーホール内に配されたスルーホール導体と、前記基体と前記スルーホール導体との間に介在して前記スルーホールの内壁を被覆している絶縁部材とを備え、
前記スルーホールは、第1スルーホールと、該第1スルーホールに隣接した第2スルーホールとを有し、
前記繊維は、一端部が前記第1スルーホールの内壁に配され、他端部が前記第2スルーホールの内壁に配された第1繊維を有し、
該第1繊維は、前記一端部および前記他端部の内、前記他端部のみが前記第2スルーホールの内壁から突出して前記絶縁部材に被覆されていることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記繊維は、前記第2スルーホールにおいて一端部が前記第1繊維の前記他端部と対向する第2繊維をさらに有し、
前記第2繊維の前記一端部は、前記第2スルーホールの内壁から突出していないことを特徴とする配線基板。 - 請求項2に記載の配線基板において、
前記スルーホールは、前記第2スルーホールに隣接した第3スルーホールをさらに有し、
前記第2繊維は、前記一端部が前記第2スルーホールの内壁に配され、他端部が前記第3スルーホールの内壁に配されており、前記一端部および前記他端部の内、前記他端部のみが前記第3スルーホールの内壁から突出して前記絶縁部材に被覆されていることを特徴とする配線基板。 - 請求項2に記載の配線基板において、
前記絶縁部材は、前記第2スルーホール内にて、前記第1繊維側における前記基体から前記スルーホール導体までの最大厚みが、前記第2繊維側における前記基体から前記スルーホール導体までの最大厚みよりも大きいことを特徴とする配線基板。 - 請求項4に記載の配線基板において、
前記スルーホールは、第4スルーホールと該第4スルーホールに隣接した第5スルーホールとをさらに有し、
前記繊維は、一端部が前記第4スルーホールの内壁に配され、他端部が前記第5スルーホールの内壁に配された第3繊維と、前記第5スルーホールにおいて一端部が前記第3繊維の他端部と対向する第4繊維をさらに有し、
前記第3繊維は、前記一端部および前記他端部の内、前記他端部のみが前記第5スルーホールの内壁から突出して前記絶縁部材に被覆されており、
前記第4繊維は、前記第5スルーホールの内壁から前記一端部が突出しておらず、
前記絶縁部材は、前記第5スルーホール内にて、前記第3繊維側における前記基体から前記スルーホール導体までの最大厚みが、前記第4繊維側における前記基体から前記スルーホール導体までの最大厚みよりも大きく、
前記第3繊維の前記他端部は、前記第1繊維の前記他端部と同一方向に向かって突出していることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記絶縁部材には、前記スルーホール導体が配された貫通孔が形成されており、
前記第1繊維は、前記基体の一主面側に配されており、
前記貫通孔は、前記第2スルーホール内にて、前記基体の他主面から一主面に向かって径が小さくなるように形成されていることを特徴とする配線基板。 - 請求項1に記載の配線基板と、
該配線基板に実装され、前記スルーホール導体に電気的に接続された電子部品と
を備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010168174A JP5537319B2 (ja) | 2010-07-27 | 2010-07-27 | 配線基板及びその実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010168174A JP5537319B2 (ja) | 2010-07-27 | 2010-07-27 | 配線基板及びその実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012028680A JP2012028680A (ja) | 2012-02-09 |
JP5537319B2 true JP5537319B2 (ja) | 2014-07-02 |
Family
ID=45781232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010168174A Expired - Fee Related JP5537319B2 (ja) | 2010-07-27 | 2010-07-27 | 配線基板及びその実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5537319B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133696A (ja) * | 1984-12-03 | 1986-06-20 | 日立化成工業株式会社 | 配線板の製造法 |
JPH1187869A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | プリント配線板及びその製造方法 |
JP2003069219A (ja) * | 2001-08-22 | 2003-03-07 | Internatl Business Mach Corp <Ibm> | スルーホールの設計方法及びプリント配線板 |
JP4806384B2 (ja) * | 2007-10-16 | 2011-11-02 | 京セラ株式会社 | 配線基板およびその製造方法 |
-
2010
- 2010-07-27 JP JP2010168174A patent/JP5537319B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012028680A (ja) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066192B2 (ja) | 配線基板及び実装構造体 | |
JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
JP2013157366A (ja) | 配線基板およびそれを用いた実装構造体 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
US8957321B2 (en) | Printed circuit board, mount structure thereof, and methods of producing these | |
KR101233047B1 (ko) | 빌드업 기판 | |
JP2011029488A (ja) | 配線基板 | |
JP2012156368A (ja) | 配線基板およびその実装構造体ならびに配線基板の製造方法 | |
JP2011049289A (ja) | 配線基板及びその製造方法 | |
JP2009054689A (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP5705565B2 (ja) | 実装構造体 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
JP5988372B2 (ja) | 配線基板およびその実装構造体 | |
JP5537319B2 (ja) | 配線基板及びその実装構造体 | |
JP2014165483A (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
JP4912234B2 (ja) | 複合基板、配線基板および実装構造体 | |
JP2017011215A (ja) | インターポーザ及びそれを用いた電子装置 | |
JP6001439B2 (ja) | 配線基板および実装構造体 | |
JP5808047B2 (ja) | 配線基板およびその実装構造体 | |
JP5383320B2 (ja) | 配線基板及びこれを用いた実装構造体 | |
JP2016171339A (ja) | 配線基板の製造方法 | |
JP2011176111A (ja) | 配線基板 | |
JP2010258320A (ja) | 配線基板及びその製造方法 | |
JP2010056479A (ja) | プリプレグシート、配線基板及び実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5537319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |