JP5537319B2 - 配線基板及びその実装構造体 - Google Patents

配線基板及びその実装構造体 Download PDF

Info

Publication number
JP5537319B2
JP5537319B2 JP2010168174A JP2010168174A JP5537319B2 JP 5537319 B2 JP5537319 B2 JP 5537319B2 JP 2010168174 A JP2010168174 A JP 2010168174A JP 2010168174 A JP2010168174 A JP 2010168174A JP 5537319 B2 JP5537319 B2 JP 5537319B2
Authority
JP
Japan
Prior art keywords
hole
fiber
wall
resin
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010168174A
Other languages
English (en)
Other versions
JP2012028680A (ja
Inventor
忠 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010168174A priority Critical patent/JP5537319B2/ja
Publication of JP2012028680A publication Critical patent/JP2012028680A/ja
Application granted granted Critical
Publication of JP5537319B2 publication Critical patent/JP5537319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、電子機器(たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器及びその周辺機器)等に使用される配線基板及びその実装構造体に関するものである。
従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。
特許文献1には、一方に導体回路層が形成された樹脂絶縁基材と、該樹脂絶縁基材を貫通するスルーホールと、該スルーホールの導体金属と前記樹脂絶縁基材との間に配された絶縁樹脂層と、を備えたプリント配線板が記載されている。
ところで、絶縁樹脂層は、大気中に含まれる水分によって劣化することがある。この場合、樹脂絶縁基材と絶縁樹脂層との接着強度が低下して、樹脂絶縁基材と絶縁樹脂層との間に剥離が生じやすくなり、該剥離に起因したクラックがスルーホールの貫通方向に沿って伸長しやすい。そして、該クラックが樹脂絶縁基材の上方または下方に位置する導体回路層に達すると、該導体回路層に断線が生じ、ひいては配線基板の電気的信頼性が低下しやすい。
特開平11−87869号公報
本発明は、電気的信頼性に優れた配線基板及びその実装構造体を提供するものである。
本発明の一形態にかかる配線基板は、樹脂と該樹脂に被覆された繊維とを含み、互いに間隔を空けて配列された複数のスルーホールを有する基体と、前記各スルーホール内に配されたスルーホール導体と、前記基体と前記スルーホール導体との間に介在して前記スルーホールの内壁を被覆している絶縁部材とを備え、前記スルーホールは、第1スルーホールと、該第1スルーホールに隣接した第2スルーホールとを有し、前記繊維は、一端部が前記第1スルーホールの内壁に配され、他端部が前記第2スルーホールの内壁に配された第1繊維を有し、該第1繊維は、前記一端部および前記他端部の内、前記他端部のみが前記第2スルーホールの内壁から突出して前記絶縁部材に被覆されている。
本発明の一形態にかかる実装構造体は、上記配線基板と該配線基板に実装され、前記スルーホール導体に電気的に接続された電子部品とを備えている。
本発明の一形態にかかる配線基板によれば、第1繊維の他端部のみが第2スルーホールの内壁から突出して絶縁部材に被覆されているため、該突出によって基体と絶縁部材との接着強度を高めつつ、該突出に起因した第1繊維と樹脂との剥離を低減することができる。その結果、基体の上方または下方に位置する導電層の断線を低減しつつ、隣接したスルーホール導体同士の短絡を低減することができ、ひいては電気的信頼性に優れた配線基板を得ることができる。
また、本発明の一形態にかかる実装構造体によれば、上記配線基板を備えているため、電気的信頼性に優れた実装構造体を得ることができる。
図1は、本発明の一実施形態にかかる実装構造体の厚み方向に沿った断面図である。 図2は、図1のI−I線にて平面方向に沿った断面図である。 図3(a)及び図3(b)は、図1に示す実装構造体の製造工程を説明する、厚み方向に沿った断面図である。 図4(a)及び図4(b)は、図1に示す実装構造体の製造工程を説明する断面図である。 図5は、図3(a)のII−II線における平面方向に沿った断面に対応する、図1に示す実装構造体の製造工程を説明する断面図である。 図6は、図3(a)のII−II線における平面方向に沿った断面に対応する、図1に示す実装構造体の製造工程を説明する断面図である。 図7は、図3(a)のII−II線における平面方向に沿った断面に対応する、図1に示す実装構造体の製造工程を説明する断面図である。 図8は、図3(a)のII−II線における平面方向に沿った断面に対応する、図1に示す実装構造体の製造工程を説明する断面図である。 図9は、図3(a)のII−II線における平面方向に沿った断面に対応する、図1に示す実装構造体の製造工程を説明する断面図である。 図10は、図1に示す実装構造体の製造工程を説明する、厚み方向に沿った断面図である。 図11は、図10のIII−III線にて平面方向に沿った断面図である。 図12は、図1に示す実装構造体の製造工程を説明する、厚み方向に沿った断面図である。 図13は、図12のIV−IV線にて平面方向に沿った断面図である。 図14(a)及び図14(b)は、図1に示す実装構造体の製造工程を説明する、厚み方向に沿った断面図である。 図15は、本発明の他の実施形態にかかる実装構造体の厚み方向に沿った断面図である。
以下に、本発明の一実施形態に係る配線基板を含む実装構造体を、図面に基づいて詳細に説明する。
図1に示す実装構造体1は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。この実装構造体1は、電子部品2及び該電子部品2が実装された配線基板3を含んでいる。
電子部品2は、例えばIC又はLSI等の半導体素子であり、配線基板3に半田等からなるバンプ4を介してフリップチップ実装されている。この電子部品2は、母材が、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等の半導体材料により形成されている。また、電子部品2は、厚みが例えば0.1mm以上1mm以下に設定されている。
配線基板3は、コア基板5及び該コア基板5の上下に形成された一対の配線層6を含んでおり、厚みが例えば0.2mm以上1.2mmに設定されている。
コア基板5は、配線基板3の剛性を高めつつ一対の配線層6間の導通を図るものであり、互いに間隔を空けて配列された複数のスルーホールTが形成された基体7と、該スルーホールT内に配された筒状のスルーホール導体8と、基体7とスルーホール導体8との間に介在して前記スルーホールの内壁を被覆している絶縁部材9と、スルーホール導体8によって取り囲まれた領域に充填された絶縁体10と、を含んでいる。
基体7は、コア基板5の主要部をなすものであり、複数の樹脂層7aが積層されてなり、厚みが例えば0.1mm以上1mm以下に設定されており、厚み方向の熱膨張率が例えば10ppm/℃以上60ppm/℃以下に設定され、平面方向の熱膨張率が例えば3ppm/℃以上30ppm/℃以下に設定されている。なお、基体7の熱膨張率は、市販のTMA装置を用いてJISK7197‐1991に準じた測定方法により測定される。
樹脂層7aは、繊維11と、該繊維11を被覆する樹脂12と、を含んでいる。
繊維11は、樹脂層7aの剛性を高めつつ熱膨張率を低減するものであり、長手方向が互いに平行な複数の繊維11からなる繊維束13が、縦横に織り込まれることによって織布を構成している。この繊維11は、例えばEガラス又はTガラス等のガラス繊維からなり、長手方向に直交する断面の最大径が例えば4μm以上9μm以下に設定され、ヤング率が例えば65GPa以上85GPa以下に設定され、熱膨張率が例えば2.5ppm/℃以上6ppm/℃以下に設定されている。また、繊維束13は、繊維11を例えば100本以上300本以下含んでいる。なお、繊維11のヤング率は、MTSシステムズ社製Nano Indentor XP/DCMを用いて測定される。また、繊維11の熱膨張率は、基体7の熱膨張率と同様に測定される。
樹脂12は、樹脂層7aの主要部をなすものであり、繊維11を被覆している。この樹脂12は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリイミド樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂又はポリエーテルケトン樹脂等の樹脂材料からなり、ヤング率が例えば0.1GPa以上10GPa以下に設定され、各方向への熱膨張率が例えば15ppm/℃以上40ppm/℃以下に設定されている。なお、樹脂12のヤング率及び熱膨張率は、繊維11と同様の測定方法によって測定される。
また、樹脂12は、高剛性化及び低熱膨張化の観点から、酸化ケイ素からなる多数の無機絶縁粒子によって構成されたフィラーを含んでも構わない。樹脂12がフィラーを含む場合、樹脂12におけるフィラーの含有量は、例えば10体積%以上70体積%以下に設定されている。
スルーホールTは、基体7を厚み方向(Z方向)に沿って貫通し、底面方向(XY平面方向)に沿った径(直径)が貫通方向(Z方向)に沿って同一である円柱状に形成されており、かかる径が例えば30μm以上110μm以下に設定されている。
スルーホール導体8は、コア基板5の上下の配線層6を電気的に接続するものであり、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料からなり、絶縁部材9から絶縁体10までの厚みが5μm以上20μm以下に設定されており、ヤング率が例えば60GPa以上150GPa以下に設定され、各方向への熱膨張率が例えば5ppm/℃以上25ppm/℃以下に設定されている。なお、スルーホール導体8のヤング率及び熱膨張率は、繊維11と同様の測定方法によって測定される。
絶縁部材9は、基体7とスルーホール導体8との間に介在することによって、基体7とスルーホール導体8との間の絶縁性を高めるものである。すなわち、絶縁部材9によって、隣接するスルーホール導体8同士の間に電界が印加された場合に、スルーホール導体8を構成する導電材料が、隣接するスルーホール導体8に向って、繊維11と樹脂12との剥離によって生じた隙間に侵入すること(イオンマイグレーション)を低減することができる。その結果、隣接するスルーホール導体8同士が基体7を介して短絡することを低減し、ひいては配線基板3の電気的信頼性を高めることができる。
この絶縁部材9は、例えばエポキシ樹脂等の樹脂材料からなり、ヤング率が例えば0.1GPa以上10GPa以下に設定され、熱膨張率が例えば17ppm/℃以上100ppm/℃以下に設定されている。なお、絶縁部材9のヤング率及び熱膨張率は、繊維11と同様の測定方法によって測定される。
また、絶縁部材9は、高剛性化及び低熱膨張化の観点から、酸化ケイ素からなる多数の無機絶縁粒子によって構成されたフィラーを含んでも構わない。絶縁部材9がフィラーを含む場合、絶縁部材9におけるフィラーの含有量は、例えば10体積%以上40体積%以下に設定されている。また、絶縁部材9におけるフィラーの含有量は、樹脂12におけるフィラーの含有量に対する割合が20%以上70%以下に設定されていることが望ましい。その結果、該割合が20%以上であることによって、絶縁部材9の熱膨張率を基体7の熱膨張率に近づけることができる。また、該割合が70%以下であることによって、絶縁部材9によってスルーホールTの内壁を被覆する際に絶縁部材前駆体の流動性を高め、絶縁部材9と基体7との間に隙間が形成されることを抑制できる。
絶縁部材9には厚み方向に沿った貫通孔Pが形成されており、該貫通孔Pには、スルーホール導体8が配されている。本実施形態において、貫通孔Pは、底面方向に沿った径が基体7の上面から下面に向って小さいテーパー状に形成されており、最大径が例えば30μm以上50μm以下に設定されており、最小径が例えば15μm以上30μm以下に設定され、最大径に対する最少径の割合が例えば60%以上90%以下に設定されている。また、貫通孔Pの径は、スルーホールTの径に対する割合が10%以上80%以下に設定されている。
絶縁体10は、後述するビア導体16の支持するものであり、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコーン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂等の樹脂材料からなる。
一方、コア基板5の上下に設けられる配線層6は、厚み方向に貫通するビア孔Vが形成された絶縁層14と、基体7上又は絶縁層14上に配された導電層15と、ビア孔V内に充填されたビア導体16と、を含んでいる。
絶縁層14は、導電層15を支持するとともに導電層15同士の短絡を抑制するものであり、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂又はポリエーテルケトン樹脂等の樹脂材料からなり、厚みが例えば5μm以上40μm以下に設定されている。なお、絶縁層14は、樹脂層7aと同様に、酸化ケイ素からなる多数の無機絶縁粒子によって構成されたフィラーを含んでも構わない。
導電層15は、接地用配線、電力供給用配線又は信号用配線として機能するものであり、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料からなる。
ビア導体16は、厚み方向に離間した導電層15同士を電気的に接続するものであり、底面方向に沿った径がコア基板5に向って小さいテーパー状に形成されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料からなる。
ここで、本実施形態の配線基板3において、スルーホールTは、一方向に沿って配列した、第1スルーホールT1、第2スルーホールT2、第3スルーホールT3、第4スルーホールT4及び第5スルーホールT5を有している。第1スルーホールT1と第2スルーホールT2とは隣接しており、第2スルーホールT2と第3スルーホールT3とは隣接しており、第4スルーホールT4と第5スルーホールT5とは隣接している。
また、本実施形態の配線基板3において、繊維11は、第1繊維11a、第2繊維11b、第3繊維11c及び第4繊維11dを有している。第1繊維11aは、第1スルーホールT1から第2スルーホールT2に向って伸長し、一端部11a1が第1スルーホールT1の内壁に配され、他端部11a2が第2スルーホールT2の内壁に配されている。また、第2繊維11bは、第2スルーホールT2から第3スルーホールT3に向って伸長し、一端部11b1が第2スルーホールT2の内壁に配され、他端部11b2が第3スルーホールT3の内壁に配されている。また、第3繊維11cは、第4スルーホールT4から第5スルーホールT5に向って伸長し、一端部11c1が第4スルーホールT4の内壁に配され、他端部11c2が第5スルーホールT5の内壁に配されている。また、第4繊維11dは、一端部11d1が第5スルーホールT5の内壁に配されている。
また、第1繊維11aの他端部11a2と第2繊維11bの一端部11b1とは、第2スルーホールT2において対向しており、第3繊維11cの他端部11c2と第4繊維11dの一端部11d1とは、第5スルーホールT5において対向している。この繊維11の端部同士の対向は、基体7の厚み方向に沿った断面又は平面方向に沿った断面にて確認される。
ところで、基体7と絶縁部材9との間の接着強度が低下すると、基体7と絶縁部材9との間に剥離が生じやすい。
一方、本実施形態の配線基板3においては、図1及び図2に示すように、第1繊維11aは、一端部11a1及び他端部11a2の内、他端部11a2のみが第2スルーホールT2の内壁から突出して絶縁部材9に被覆されている。
したがって、第1繊維11aの他端部11a2が第2スルーホールT2の内壁から突出して絶縁部材9に被覆されているため、第2スルーホールT2において、アンカー効果によって基体7と絶縁部材9との接着強度を高めることができ、基体7と絶縁部材9との間の剥離を低減することができる。それ故、該剥離に起因したクラックが第2スルーホールT2の貫通方向に沿って伸長して基体7上又は絶縁層10上の導電層15に達することを低減することができるため、該導電層15における断線を低減することができる。
ここで、第1繊維11aの他端部11a2が第2スルーホールT2の内壁から突出していると、基体7と絶縁部材9との間に印加される応力が第1繊維11aの他端部11a2に集中しやすくなり、第1繊維11aの他端部11a2側において第1繊維11aと樹脂12とが剥離しやすくなる。
一方、本実施形態の配線基板3においては、第1繊維11aの一端部11a1が第1スルーホールT1の内壁から突出してないため、第1繊維11aの一端部11a1側において第1繊維11aと樹脂12との剥離を低減することによって、第1スルーホールT1から第2スルーホールT2に渡って第1繊維11aと樹脂12とが剥離することを低減することができる。それ故、該剥離によって生じる隙間を介して、第1スルーホールT1及び第2スルーホールT2にてスルーホール導体8同士が短絡することを低減することができる。
すなわち、本実施形態の配線基板3においては、基体7上及び絶縁層10上の導電層15における断線を低減しつつ、第1スルーホールT1及び第2スルーホールT2におけるスルーホール導体8同士の短絡を低減することができるため、電気的信頼性に優れた配線基板3を得ることができる。
この第1繊維11aの他端部11a2における、第2スルーホールT2の内壁からスルーホール導体8に向って突出した長さは、例えば5μm以上15μm以下に設定され、該突出した長さの第2スルーホールTの径に対する割合は、例えば5%以上40%以下に設定されている。また、厚み方向(Z方向)に沿った断面にて、1つのスルーホールTにおいて他端部が突出した繊維11は、例えば1本以上20本以下に設定されている。また、平面方向(XY平面方向)に沿った断面にて、1つのスルーホールTにおいて他端部が突出した繊維11は、例えば1本以上10本以下に設定されている。
また、繊維束13においては、一部の繊維11のみの他端部がスルーホールTに突出しており、全ての繊維11の他端部がスルーホールTに突出していない。この一部の繊維11は、1本の繊維11又は互いに隣接した複数本の繊維11からなる。その結果、繊維束13において他端部がスルーホールTに突出した繊維11の本数が少ないため、絶縁部材9によって該他端部を被覆しやすくなり、絶縁部材9と該他端部との剥離を低減できる。
この繊維束13は、他端部が1つのスルーホールTに突出した繊維11を、厚み方向(Z方向)に沿った断面にて1本以上20本以下本以下含み、平面方向(XY平面方向)に沿った断面にて1本以上10本以下含む。また、1つの繊維束13において、全ての繊維11の本数に対する、1つのスルーホールTに突出した繊維11の本数の割合は、厚み方向(Z方向)に沿った断面にて1%以上10%以下に設定され、平面方向(XY平面方向)に沿った断面にて10%以上60%以下に設定されている。
また、他端部11a1が第2スルーホールT2の内壁から突出した第1繊維11aは、基体7の下面側に配されており、貫通孔Pは、第2スルーホールT2にて、基体7の上面側から下面側に向って径が小さくなるように形成されている。その結果、基体7の下面側にて、絶縁部材9の厚みを大きくすることができるため、突出した第1繊維11aの他端部11a2とスルーホール導体8との間に介在した絶縁部材9の厚みを大きくして、該他端部11a2とスルーホール導体8との間における絶縁部材9のクラックを低減することができる。
一方、第2繊維11bは、一端部11b1及び他端部11b2の内、他端部11b2のみが第3スルーホールT3の内壁から突出している。その結果、第1繊維11aと同様に、第3スルーホールT3において、アンカー効果によって基体7と絶縁部材9との接着強度を高めつつ、第2スルーホールT2から第3スルーホールT3に渡って第2繊維11bと樹脂12とが剥離することを低減することができる。また、第1繊維11a及び第2繊維11bの内、第1繊維11aのみが第2スルーホールT2の内壁から突出することとなるため、第2スルーホールT2において、第1繊維11aが突出することによって、基体7と絶縁部材9との接着強度を高めつつ、第2繊維11bが突出していないことによって、スルーホールTに対して貫通孔Pの底面方向に沿った径を大きくすることができ、貫通孔P内にスルーホール導体8を歩留り良く形成することができる。
また、絶縁部材9は、第2スルーホールT2内にて、第1繊維11a側における基体7からスルーホール導体8までの最大厚みが、第2繊維11b側における基体7からスルーホール導体8までの最大厚みよりも大きい。また、平面視における貫通孔Pの図心が、スルーホールTの図心よりも、第2繊維11bに近接している。その結果、第2スルーホールT2内にて、突出した第1繊維11aの他端部11a2とスルーホール導体8との間に介在した絶縁部材9の厚みを大きくして、該他端部11a2とスルーホール導体8との間における絶縁部材9のクラックを低減しつつ、突出していない第2繊維11bの一端部11b1とスルーホール導体8との間に介在した絶縁部材9の厚みを小さくして、スルーホールTに対して貫通孔Pの底面方向に沿った径を大きくすることができる。
この絶縁部材9の第1繊維11a側における最大厚みは、例えば6μm以上20μm以下に設定され、絶縁部材9の第2繊維11b側における最大厚みは、例えば1μm以上15μmに設定されている。また、絶縁部材9において、第1繊維11a側における最大厚みに対する、第2繊維11b側における最大厚みの割合は、50%以上90%以下に設定されている。なお、絶縁部材9の最大厚みは、基体7からスルーホール導体8に向かった方向(X方向又はY方向)に沿った厚みの最大値であり、繊維11が突出した領域以外にて測定される。
一方、第3繊維11cは、一端部11c1及び他端部11c2の内、他端部11c2のみが第5スルーホールT5の内壁から突出して絶縁部材9に被覆されており、第4繊維11dは、第5スルーホールT5の内壁から一端部11d1が突出しておらず、絶縁部材9は、第5スルーホールT5内にて、第3繊維11c側における基体7からスルーホール導体8までの最大厚みが、第4繊維11d側における基体7からスルーホール導体8までの最大厚みよりも大きく、第3繊維11cの他端部11c2は、第1繊維11aの他端部11a2と同一方向に向かって突出している。その結果、第2スルーホールT2及び第5スルーホールT5において、スルーホールTの図心に対して貫通孔Pの図心を同一方向にずらしつつ貫通孔Pを形成することができるため、貫通孔Pを容易に形成することができる。
また、厚み方向に沿った断面又は平面方向に沿った断面にて、繊維11の内、他端部がスルーホールTの内壁から突出した全ての繊維11において、該他端部が同一方向に向って突出している。その結果、全てのスルーホールTの図心に対して全ての貫通孔Pの図心を同一方向にずらしつつ貫通孔Pを形成することができるため、貫通孔Pを容易に形成することができる。
かくして、上述した実装構造体1は、配線基板3を介して供給される電源や信号に基づいて電子部品2を駆動若しくは制御することにより、所望の機能を発揮する。
次に、上述した実装構造体1の製造方法を、図3乃至図14に基づいて説明する。
(コア基板の作製)
(1)図3(a)に示すように、基体7と該基体7の上下に配された金属箔15xとからなる金属張積層板5xを準備する。具体的には、例えば以下のように行う。
繊維11及び未硬化樹脂を含む複数の樹脂シートを積層しつつ、最外層に金属箔15xを積層した後、該積層体を厚み方向に加熱加圧することにより、未硬化樹脂を熱硬化させて樹脂12としつつ金属張積層板5xを作製する。なお、未硬化は、ISO472:1999に準ずるA‐ステージ又はB‐ステージの状態である。
ここで、金属箔15xは、例えば銅、鉄ニッケル合金又は鉄ニッケルコバルト合金等の金属材料により形成されたものを使用することができる。
(2)図3(b)乃至図9に示すように、ドリル加工を用いて、金属張積層板5xを厚み方向に貫通するスルーホールTを形成し、スルーホールT内に基体7を露出させるとともに、スルーホールTの内壁から繊維11の他端部を突出させる。
ここで、ドリル加工を用いた第1スルーホールT1乃至第5スルーホールT5の形成方法について、詳細に説明する。
まず、図3(b)に示すように、ドリル加工を用いて第5スルーホールTを形成する。この時点で、第3繊維11cの他端部11c2は、第5スルーホールT5の内壁から突出していない。
次に、図4(a)に示すように、第5スルーホールT5との間隔が小さくなるように、ドリル加工を用いて第4スルーホールT4を形成することによって、第3繊維11cの他端部11c2を第5スルーホールT5の内壁から突出させる。この突出は以下のようにして起こると推測される。すなわち、第4スルーホールT4と第5スルーホールT5との間隔を小さくすると、樹脂12が第3繊維11cを固定する力を低減される。したがって、第4スルーホールT4の形成時に第3繊維11cがドリルによって切断される際、第3繊維11cは、ヤング率が高く硬いガラス繊維からなるため、ドリルから印加される応力の影響を強く受ける。それ故、第5スルーホールT5に向って第3繊維11cに印加される応力が、樹脂12によって固定される力よりも大きくなるため、第3繊維11cは第5スルーホールT5に向って移動しつつ切断され、第3繊維11cの他端部が第5スルーホールT5内に突出する。
ここで、隣接するスルーホールT同士の間隔(隣接するスルーホールTの内壁同士の距離)は、小さくするにつれて、繊維11の他端部をスルーホールT内に効率良く突出させることができ、例えばスルーホールTの径よりも小さく設定される。この隣接するスルーホールT同士の間隔は、40μm以上150μm以下に設定されていることが望ましい。
また、ガラス繊維のヤング率は、高くするにつれて、繊維11の他端部をスルーホールT内に効率良く突出させることができる。該他端部を効率良く突出させる観点においては、ガラス繊維のなかでもTガラスを用いることが望ましい。
次に、図4(b)に示すように、第3スルーホールT3、第2スルーホールT2、第1スルーホールT1の順番でスルーホールTを形成していく。その結果、第3繊維11cの他端部11c2と同様に、第2繊維11bの他端部11b2を第3スルーホールT3の内壁から突出させ、第1繊維11aの他端部11a1を第2スルーホールT2の内壁から突出させることができる。このようにスルーホールTを形成することによって、繊維11の一端部及び他端部の内、他端部のみをスルーホールTの内壁から突出させることができる。
ここで、ドリル加工を、基体7の上面側から下面側(第1方向D1)に向って行うことによって、下面側に配された繊維11の他端部をスルーホールTの内壁から突出させることができる。
また、ドリル加工は、全てのスルーホールTにおいて同一方向に向かって行われることが望ましい。その結果、基体7の同一主面側にて、繊維11の他端部を突出させることができる。
以上、ドリル加工を用いた第1スルーホールT1乃至第5スルーホールT5の形成方法について詳細に説明したが、次に、二次元平面におけるドリル加工の順番について説明する。
まず、図5乃至図7に示すように、ドリル加工を第2方向D2に向って順次行い、第1方向A1に沿って配列された複数のスルーホールTからなる第1スルーホール群G1を形成する。この際、スルーホールTを一方向に向って順次形成する。すなわち、一のスルーホールTを形成した後、該一のスルーホールTに隣接するように、次のスルーホールTを形成することを、一方向に向って繰り返し行う。
次に、図8に示すように、第2方向D2に直交する第3方向D3に向って、第1スルーホール群G1から離間した位置に、第2方向D2に沿って配列された複数のスルーホールTからなる第2スルーホール群G2を形成する。この第2スルーホール群G2においては、第1スルーホール群G1と同様に、スルーホールTを一方向に向って順次形成する。なお、第2方向D2と第3方向D3は、例えば直交する。
次に、図9に示すように、第2スルーホール群G2と同様に、第3方向D3に向って、複数のスルーホール群を順次形成する。
このように、ドリル加工を行うことによって、繊維11の内、他端部がスルーホールTの内壁から突出した全ての繊維11において、該他端部を同一方向に向って突出させることができる。
(3)図10及び図11に示すように、未硬化の熱硬化性樹脂からなる絶縁部材前駆体をスルーホールT内に充填し、繊維11の突出した他端部を絶縁部材前駆体によって被覆した後、該熱硬化性樹脂を加熱して硬化させることによって絶縁部材9を形成する。
ここで、スルーホールT内に絶縁部材前駆体を充填する前に、スルーホールTの内壁は、高圧水洗によって洗浄されていることが望ましい。その結果、ドリル加工によって生じた樹脂の残滓を除去することができ、スルーホールT内における基体7と絶縁部材9との接着強度を高めることができる。また、過マンガン酸溶液等の薬品を用いて洗浄する場合と異なり、スルーホールTの内壁において樹脂12を選択的にエッチングすることなく樹脂の残滓を除去することができるため、スルーホールTの内壁に配された繊維11の端部全てが該エッチングによってスルーホールT内に突出することを抑制できる。
なお、過マンガン酸溶液等の薬品を用いてスルーホールTの内壁を洗浄する場合には、該薬品の処理温度の低減又は処理時間の短縮等によって、スルーホールTの内壁において樹脂12を選択的にエッチングすることなく樹脂の残滓を除去することができる。
(4)図12及び図13に示すように、レーザー加工を用いて、繊維11の突出した他端部から離間するように、絶縁部材9に貫通孔Pを形成する。
ここで、図に示すように、貫通孔Pの形成箇所を、スルーホールTの図心から該他端部の突出方向に向って離間した位置に設定することによって、該他端部が貫通孔P内に露出することを低減できる。また、このように貫通孔Pを形成することによって、第2スルーホールT2において、第1繊維11aの他端部11a2側における絶縁部材9の最大厚みを、第2繊維11b側の一端部11b1側における絶縁部材9の最大厚みよりも大きくすることができる。
また、(2)の工程にて、繊維11の内、他端部がスルーホールTの内壁から突出した全ての繊維11において、該他端部を同一方向に向って突出させているため、全ての貫通孔Pの形成箇所を、スルーホールTの図心から該同一方向に向って離間した位置に設定することによって、繊維11の突出した他端部から離間するように、貫通孔Pを容易に形成することができる。
また、レーザー加工を、第1方向D1に向って、すなわち、基体7の上面側から下面側に向って行うことによって、上面側から下面側に向って径が小さくなるテーパー状の貫通孔Pを形成することができる。
(5)図14(a)に示すように、基体7にスルーホール導体8、絶縁体10及び導電層15を形成して、コア基板5を作製する。具体的には、例えば以下のように行う。
まず、例えば無電解めっき法、電気めっき法、蒸着法、CVD法又はスパッタリング法等により、貫通孔Pの内壁に導電材料を被着させて、スルーホール導体8を形成する。次に、スルーホール導体8の内部に、樹脂材料等を充填し、絶縁体10を形成する。次に、導電材料を絶縁体10の露出部に被着させた後、従来周知のフォトリソグラフィー技術、エッチング等により、金属箔15xをパターニングして導電層15を形成する。
以上のようにして、コア基板5を作製することができる。
(配線基板の作製)
(6)図14(b)に示すように、コア基板5の両面に配線層6を形成し、配線基板3を作製する。具体的には例えば以下のように行う。
まず、未硬化の樹脂を導電層15上に配置し、該樹脂を加熱して流動密着させつつ、更に加熱して硬化させることにより、導電層15上に絶縁層14を形成する。次に、例えばYAGレーザー装置又は炭酸ガスレーザー装置により、絶縁層14にビア孔Vを形成し、ビア孔V内に導電層15の少なくとも一部を露出させる。次に、例えばセミアディティブ法、サブトラクティブ法又はフルアディティブ法等により、ビア孔Vにビア導体13を形成するとともに絶縁層14の上面に導電層15を形成する。
この工程を繰り返すことによって、配線層6を形成することができる。
以上のようにして、配線基板3を作製することができる。
(実装構造体の作製)
(7)配線基板3に電子部品2を、バンプ4を介してフリップチップ実装することにより、図1に示す実装構造体1を作製できる。
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上述した本発明の実施形態は、基体が3層の樹脂層からなる構成を例に説明したが、基体を構成する樹脂層は何層でも構わない。
また、上述した本発明の実施形態は、配線層が2層の絶縁層からなる構成を例に説明したが、配線層を構成する絶縁層は何層でも構わない。
また、上述した本発明の実施形態は、配線基板上に電子部品を実装した構成を例に説明したが、配線基板内に電子部品を実装しても構わない。
また、上述した本発明の実施形態は、繊維としてガラス繊維を用いた構成を例に説明したが、繊維はヤング率が65GPa以上85GPa以下に設定されていればよく、例えば炭素繊維を用いても構わない。
また、上述した本発明の実施形態は、繊維からなる織布を用いた構成を例に説明したが、繊維からなる他の基材を用いてもよく、例えば繊維を一方向に配列したものを用いても構わない。
また、上述した本発明の実施形態は、貫通孔が基体の上面側から下面側に向って径が小さくなるテーパー状である構成を例に説明したが、他の形状でもよく、例えば径の小さくなる方向が逆のテーパー状でも構わないし、円柱状でも構わない。基体の下面側から上面側に向って径が小さくなるテーパー状の貫通孔は、例えば貫通孔形成時にレーザー光を基体の下面側から上面側に向って照射することによって形成される。また、円柱状の貫通孔は、底面方向に沿った径が例えば25μm以上40μm以下に設定されており、例えばドリル加工によって形成される。
また、上述した本発明の実施形態は、第1繊維の突出した他端部が基体の下面側に配された構成を例に説明したが、他の位置に配されていても構わない。
また、上述した本発明の実施形態は、スルーホール内に充填された絶縁部材を形成した後、レーザー加工を用いて該絶縁部材に貫通孔を形成する構成を例に説明したが、例えば未硬化の熱硬化性樹脂からなる液状の絶縁部材前駆体をスルーホールの内壁に膜状となるように被着させた後、該熱硬化性樹脂を加熱して硬化させることによって絶縁部材を形成すると同時に貫通孔を形成しても構わない。この場合、図15に示すように、スルーホールT´の内壁において、基体7´の表面に沿って絶縁部材9´の被膜が形成される。この絶縁部材9´の被膜は、基体7´の表面から同一の厚みで形成されるため、絶縁部材9´は、繊維11´の突出した他端部と対応する箇所に、スルーホール導体8´に向って突出し、該スルーホール導体8´によって被覆された凸部9a´を有している。したがって、該凸部9a´によって、絶縁部材9´とスルーホール導体8´との接着強度を高めることができる。
1 実装構造体
2 電子部品
3 配線基板
4 バンプ
5 コア基板
6 配線層
7 樹脂層
8 スルーホール導体
9 絶縁部材
10 絶縁体
11 繊維
12 樹脂
13 繊維束
14 絶縁層
15 導電層
16 ビア導体
T スルーホール
P 貫通孔
V ビア孔

Claims (7)

  1. 樹脂と該樹脂に被覆された繊維とを含み、互いに間隔を空けて配列された複数のスルーホールを有する基体と、前記各スルーホール内に配されたスルーホール導体と、前記基体と前記スルーホール導体との間に介在して前記スルーホールの内壁を被覆している絶縁部材とを備え、
    前記スルーホールは、第1スルーホールと、該第1スルーホールに隣接した第2スルーホールとを有し、
    前記繊維は、一端部が前記第1スルーホールの内壁に配され、他端部が前記第2スルーホールの内壁に配された第1繊維を有し、
    該第1繊維は、前記一端部および前記他端部の内、前記他端部のみが前記第2スルーホールの内壁から突出して前記絶縁部材に被覆されていることを特徴とする配線基板。
  2. 請求項1に記載の配線基板において、
    前記繊維は、前記第2スルーホールにおいて一端部が前記第1繊維の前記他端部と対向する第2繊維をさらに有し、
    前記第2繊維の前記一端部は、前記第2スルーホールの内壁から突出していないことを特徴とする配線基板。
  3. 請求項2に記載の配線基板において、
    前記スルーホールは、前記第2スルーホールに隣接した第3スルーホールをさらに有し、
    前記第2繊維は、前記一端部が前記第2スルーホールの内壁に配され、他端部が前記第3スルーホールの内壁に配されており、前記一端部および前記他端部の内、前記他端部のみが前記第3スルーホールの内壁から突出して前記絶縁部材に被覆されていることを特徴とする配線基板。
  4. 請求項2に記載の配線基板において、
    前記絶縁部材は、前記第2スルーホール内にて、前記第1繊維側における前記基体から前記スルーホール導体までの最大厚みが、前記第2繊維側における前記基体から前記スルーホール導体までの最大厚みよりも大きいことを特徴とする配線基板。
  5. 請求項4に記載の配線基板において、
    前記スルーホールは、第4スルーホールと該第4スルーホールに隣接した第5スルーホールとをさらに有し、
    前記繊維は、一端部が前記第4スルーホールの内壁に配され、他端部が前記第5スルーホールの内壁に配された第3繊維と、前記第5スルーホールにおいて一端部が前記第3繊維の他端部と対向する第4繊維をさらに有し、
    前記第3繊維は、前記一端部および前記他端部の内、前記他端部のみが前記第5スルーホールの内壁から突出して前記絶縁部材に被覆されており、
    前記第4繊維は、前記第5スルーホールの内壁から前記一端部が突出しておらず、
    前記絶縁部材は、前記第5スルーホール内にて、前記第3繊維側における前記基体から前記スルーホール導体までの最大厚みが、前記第4繊維側における前記基体から前記スルーホール導体までの最大厚みよりも大きく、
    前記第3繊維の前記他端部は、前記第1繊維の前記他端部と同一方向に向かって突出していることを特徴とする配線基板。
  6. 請求項1に記載の配線基板において、
    前記絶縁部材には、前記スルーホール導体が配された貫通孔が形成されており、
    前記第1繊維は、前記基体の一主面側に配されており、
    前記貫通孔は、前記第2スルーホール内にて、前記基体の他主面から一主面に向かって径が小さくなるように形成されていることを特徴とする配線基板。
  7. 請求項1に記載の配線基板と、
    該配線基板に実装され、前記スルーホール導体に電気的に接続された電子部品と
    を備えたことを特徴とする実装構造体。
JP2010168174A 2010-07-27 2010-07-27 配線基板及びその実装構造体 Expired - Fee Related JP5537319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010168174A JP5537319B2 (ja) 2010-07-27 2010-07-27 配線基板及びその実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010168174A JP5537319B2 (ja) 2010-07-27 2010-07-27 配線基板及びその実装構造体

Publications (2)

Publication Number Publication Date
JP2012028680A JP2012028680A (ja) 2012-02-09
JP5537319B2 true JP5537319B2 (ja) 2014-07-02

Family

ID=45781232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010168174A Expired - Fee Related JP5537319B2 (ja) 2010-07-27 2010-07-27 配線基板及びその実装構造体

Country Status (1)

Country Link
JP (1) JP5537319B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133696A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JPH1187869A (ja) * 1997-09-10 1999-03-30 Hitachi Ltd プリント配線板及びその製造方法
JP2003069219A (ja) * 2001-08-22 2003-03-07 Internatl Business Mach Corp <Ibm> スルーホールの設計方法及びプリント配線板
JP4806384B2 (ja) * 2007-10-16 2011-11-02 京セラ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2012028680A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5066192B2 (ja) 配線基板及び実装構造体
JP5961703B2 (ja) 配線基板およびその実装構造体
JP2013157366A (ja) 配線基板およびそれを用いた実装構造体
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
KR101233047B1 (ko) 빌드업 기판
JP2011029488A (ja) 配線基板
JP2012156368A (ja) 配線基板およびその実装構造体ならびに配線基板の製造方法
JP2011049289A (ja) 配線基板及びその製造方法
JP2009054689A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP5705565B2 (ja) 実装構造体
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP5988372B2 (ja) 配線基板およびその実装構造体
JP5537319B2 (ja) 配線基板及びその実装構造体
JP2014165483A (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP4912234B2 (ja) 複合基板、配線基板および実装構造体
JP2017011215A (ja) インターポーザ及びそれを用いた電子装置
JP6001439B2 (ja) 配線基板および実装構造体
JP5808047B2 (ja) 配線基板およびその実装構造体
JP5383320B2 (ja) 配線基板及びこれを用いた実装構造体
JP2016171339A (ja) 配線基板の製造方法
JP2011176111A (ja) 配線基板
JP2010258320A (ja) 配線基板及びその製造方法
JP2010056479A (ja) プリプレグシート、配線基板及び実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

R150 Certificate of patent or registration of utility model

Ref document number: 5537319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees