JP2014165483A - 配線基板、これを用いた実装構造体および配線基板の製造方法 - Google Patents

Abstract

【課題】電気的信頼性を向上させる要求に応える配線基板、これを用いた実装構造体および配線基板の製造方法を提供する。
【解決手段】本発明の一実施形態に係る配線基板４において、ビア孔Ｖは、フィルム層１３を厚み方向に貫通するとともに一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第１貫通部Ｖ１と、接着層１４における一主面１０ａ側の領域を厚み方向に貫通するとともに一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第２貫通部Ｖ２と、接着層１４における他主面１０ｂ側の領域を厚み方向に貫通するとともに一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第３貫通部Ｖ３とを含んでおり、ビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角は、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりも小さい。
【選択図】図１

Description

本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器）に使用される配線基板、これを用いた実装構造体および配線基板の製造方法に関するものである。

従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。
この配線基板として、例えば特許文献１には、樹脂層（有機絶縁層）と、この樹脂層を介して形成された第１導電層（第１の金属配線層）および第２導電層（第２の金属配線層）と、第１導電層および第２導電層を電気的に接続し、第１導電層に向かって幅が小さくなるテーパー状のビア導体（ビアスタッド）とを備えた構成が記載されている。
ところで、電子部品の実装時や作動時の熱が配線基板に加わると、樹脂層とビア導体との厚み方向における熱膨張率の違いに起因して、樹脂層がビア導体よりも厚み方向に大きく熱膨張して第１導電層および第２導電層を押圧する。この際、ビア導体の幅が第２導電層側から第１導電層側に向かって小さくなっていると、ビア導体と第１導電層との接続部に応力が集中し、この接続部にクラックが生じることがある。その結果、ビア導体と第１導電層との間で断線が生じ、配線基板の電気的信頼性が低下しやすくなる。それ故、配線基板の電気的信頼性を向上させることが求められている。

特開平９−２３０６５号公報

本発明は、電気的信頼性を向上させる要求に応える配線基板、これを用いた実装構造体および配線基板の製造方法を提供するものである。

本発明の一実施形態における配線基板は、一主面側に配されたフィルム層および他主面側に配された、前記フィルム層よりもヤング率が低い接着層を含むとともに厚み方向に貫通するビア孔が形成された樹脂層と、該樹脂層の前記他主面に配された第１導電層と、前記樹脂層の前記一主面に配された第２導電層と、前記ビア孔の内壁に被着しているとともに前記第１導電層および前記第２導電層に接続したビア導体とを備え、前記ビア孔は、前記フィルム層を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第１貫通部と、前記接着層における前記一主面側の領域を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第２貫通部と、前記接着層における前記他主面側の領域を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第３貫通部とを含んでおり、前記ビア孔の貫通方向に対する前記第３貫通部の内壁の傾斜角は、前記ビア孔の貫通方向に対する前記第２貫通部の内壁の傾斜角よりも小さい。
本発明の一実施形態における実装構造体は、上記配線基板と、該配線基板に実装されており、前記ビア導体と電気的に接続した電子部品とを備える。
本発明の一実施形態における配線基板の製造方法は、第１導電層上に、該第１導電層と反対側である一主面側にフィルム層および前記第１導電層側である他主面側に配された、前記フィルム層よりもヤング率が低い接着層を含む樹脂層を形成する工程と、第１レーザー加工を用いて、前記フィルム層を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第１貫通部および前記接着層を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第２貫通部を含むとともに、前記第１導電層の一部を露出した貫通孔を前記樹脂層に形成する工程と、第２レーザー加工を用いて、前記第２貫通部の前記接着層における前記他主面側の領域を、前記一主面側から前記他主面側に向かって幅が小さくなり、かつ前記貫通孔の貫通方向に対する内壁の傾斜角が前記貫通孔の貫通方向に対する前記第２貫通部の内壁の傾斜角よりも小さい第３貫通部としつつ、前記貫通孔をビア孔とする工程と、該ビア孔内にビア導体を形成する工程と、該ビア導体に接続した第２導電層を前記樹脂層の一主面に形成する工程とを備える。

本発明の一実施形態における配線基板によれば、ビア孔の貫通方向に対する第３貫通部の内壁の傾斜角がビア孔の貫通方向に対する第２貫通部の内壁の傾斜角よりも小さいため、第３貫通部においてビア導体と第１導電層との接続面積を増加させることができる。したがって、ビア導体と第１導電層との接続部における接続強度を高め、ひいては配線基板の電気的信頼性を向上させることができる。
本発明の一実施形態における実装構造体によれば、上記配線基板を備えることによって、配線基板の電気的信頼性を向上することができる。
本発明の一実施形態における配線基板の製造方法によれば、得られる配線基板におけるビア孔の貫通方向に対する第３貫通部の内壁の傾斜角がビア孔の貫通方向に対する第２貫通部の内壁の傾斜角よりも小さいため、電気的信頼性が向上した配線基板を提供することができる。

（ａ）は、本発明の一実施形態における実装構造体の断面図であり、（ｂ）は、図１のＲ１部分の拡大図である。 （ａ）および（ｂ）は、図１（ａ）に示す実装構造体の製造工程を説明する拡大図である。 （ａ）ないし（ｃ）は、図１（ａ）に示す実装構造体の製造工程を説明する、図２（ｂ）のＲ２部分の拡大図である。 （ａ）および（ｂ）は、図１（ａ）に示す実装構造体の製造工程を説明する、図２（ｂ）のＲ２部分の拡大図である。

以下に、本発明の一実施形態における配線基板を含む実装構造体を、図１を参照しつつ詳細に説明する。

図１（ａ）に示す実装構造体１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器等の電子機器に使用されるものである。この実装構造体１は、電子部品２と、該電子部品２に接続されたバンプ３と、該バンプ３を介して電子部品２をフリップチップ実装した配線基板４とを含んで構成されている。この実装構造体１は、マザーボード等の外部回路基板（図示しない）に搭載される。外部回路基板から配線基板４を介して電子部品２に信号および電源が供給されることによって、電子部品２が駆動および制御され、実装構造体１は所望の機能を発揮する。

電子部品２は、例えばＩＣまたはＬＳＩ等の半導体素子を用いることができる。該半導体素子は、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料によって形成することができる。電子部品２の厚みは、例えば０．１ｍｍ以上１ｍｍ以下である。電子部品２の各方向への熱膨張率は、例えば２ｐｐｍ／℃以上４ｐｐｍ／℃以下である。電子部品２のヤング率は、例えば１３０ＧＰａ以上１９０ＧＰａ以下である。
なお、電子部品２の熱膨張率は、市販のＴＭＡ装置（Thermo Mechanical Analysis）を用いて測定される。また、電子部品２のヤング率は、市販のＤＭＡ装置(Dynamic Mechanical Analysis)を用いて測定される。以下、各部材の熱膨張率およびヤング率は、電子部品２と同様に測定される。

バンプ３は、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等を含む半田等の導電材料によって形成することができる。
配線基板４は、コア基板５とコア基板５の両主面に配された一対の配線層６とを含んでいる。

コア基板５は、配線基板４の剛性を高めるものである。コア基板５は、基体７と、該基体７を厚み方向に貫通する筒状のスルーホール導体８と、スルーホール導体８の内部に配された柱状の絶縁体９とを含んでいる。

基体７は、コア基板５の主要部をなすものである。この基体７は、例えば、エポキシ樹脂等の樹脂と、この樹脂に被覆されたガラスクロス等の基材と、樹脂中に分散したシリカフィラー等のフィラーとを含んでいる。この基体７の厚みは、例えば０．１ｍｍ以上１ｍｍ以下である。基体７の平面方向（ＸＹ平面方向）への熱膨張率は、例えば５ｐｐｍ／℃以上３０ｐｐｍ／℃以下である。基体７の厚み方向（Ｚ方向）への熱膨張率は、例えば１５ｐｐｍ／℃以上５０ｐｐｍ／℃以下である。基体７のヤング率は、例えば５ＧＰａ以上３０ＧＰａ以下である。

スルーホール導体８は、コア基板５の上下の配線層６を電気的に接続するものである。スルーホール導体８は、例えば銅、銀、金、アルミニウム、ニッケルまたはクロム等の導電材料によって形成することができる。なお、スルーホール導体８は、筒状ではなく、柱状であっても構わない。

絶縁体９は、後述するビア導体１２の支持面を形成するものである。この絶縁体９は、例えばエポキシ樹脂等の樹脂材料によって形成することができる。

一方、コア基板５の上下には、上述した如く、一対の配線層６が形成されている。配線層６は、コア基板５上に積層された複数の樹脂層１０と、コア基板５上、樹脂層１０同士の間および樹脂層１０上に配された複数の導電層１１と、樹脂層１０を厚み方向に貫通して導電層１１の一部を露出したビア孔Ｖと、ビア孔Ｖ内に配されているとともに導電層１１に接続したビア導体１２とを含んでいる。

樹脂層１０は、導電層１１を支持する支持部材として機能するだけでなく、導電層１１同士の短絡を防ぐ絶縁部材として機能するものである。この樹脂層１０は、図１（ｂ）に示すように、コア基板５と反対側である一主面１０ａ側に配されたフィルム層１３と、コア基板側５である他主面１０ｂ側に配された接着層１４とを含んでいる。この樹脂層１０は、厚みが例えば５μｍ以上４０μｍ以下である。

フィルム層１３は、接着層１４よりもヤング率が高いことから、配線基板４の剛性を高め、応力が加わった際の配線基板４の反りや変形を抑制することができる。また、フィルム層１３は、接着層１４よりも平面方向における熱膨張率が低い。その結果、配線基板４の平面方向における熱膨張率を低減して、配線基板４と電子部品２との熱膨張率の差を低減することができ、この熱膨張率の差に起因した配線基板４の反りを抑制することができる。このフィルム層１３は、例えば、樹脂と樹脂中に分散したフィラーとを含んでいる。また、フィルム層１３の厚みは、例えば２μｍ上２０μｍ以下である。フィルム層１３の平面方向への熱膨張率は、例えば０ｐｐｍ／℃以上１５ｐｐｍ／℃以下である。フィルム層１３の厚み方向への熱膨張率は、例えば６０ｐｐｍ／℃以上１５０ｐｐｍ／℃以下である。フィルム層１３のヤング率は、例えば２．５ＧＰａ以上１０ＧＰａ以下である。
フィルム層１３の樹脂は、例えばポリイミドベンゾオキサゾール樹脂等のポリイミド樹脂等を用いることができ、各樹脂分子鎖の長手方向がフィルム層１３の平面方向に平行である構造を有するフィルム状である。このような樹脂を用いることにより、フィルム層１３のヤング率を高めるとともにフィルム層１３の平面方向への熱膨張率を小さくすることができる。
フィルム層１３のフィラーは、複数のフィラー粒子からなり、例えば酸化ケイ素からなるシリカフィラーを用いることができる。フィラー粒子の各方向への熱膨張率は、例えば０ｐｐｍ／℃以上７ｐｐｍ／℃以下である。また、フィラー粒子のヤング率は、例えば２０ＧＰａ以上３０ＧＰａ以下である。フィルム層１３におけるフィラーの含有割合は、例えば０．５体積％以上３体積％以下である。なお、フィルム層１３の複数の断面における無機絶縁粒子の占める面積比率（面積％）の平均値を含有割合（体積％）とみなす。

接着層１４は、フィルム層１３よりもヤング率が低いことから、厚み方向に隣接したフィルム層１３同士を接着するとともに、導電層１１の側面およびコア基板５と反対側の一主面に接着して導電層１１を固定するものである。この接着層１４は、樹脂を含む。なお、接着層１４は、ヤング率の観点からフィラーを含まないことが望ましいが、フィルム層１３と同様のフィラーを含んでいても構わない。接着層１４の厚みは、例えば２μｍ以上２０μｍ以下である。接着層１４の各方向への熱膨張率は、例えば１４０ｐｐｍ／℃以上２００ｐｐｍ／℃以下である。接着層１４のヤング率は、例えば０．０５ＧＰａ以上５ＧＰａ以下である。
接着層１４の樹脂は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、またはアミド樹脂等の熱硬化性樹脂を用いることができる。

導電層１１は、接地用配線、電力供給用配線または信号用配線として機能するものである。導電層１１の側面およびコア基板５と反対側の一主面は、接着層１４に接着しており、コア基板５側の他主面は、フィルム層１３または基体７に接着している。導電層１１は、図１（ｂ）に示すように、フィルム層１３または基体７に被着したスパッタ膜１５と、スパッタ膜１５上に配された電解めっき部１６とを含んでいる。導電層１１の厚みは、例えば３μｍ以上２０μｍ以下である。

スパッタ膜１５は、スパッタリング法によって樹脂層１０上に形成された膜であり、導電層１１を樹脂層１０に接着させる下地膜として機能するものである。このスパッタ膜１５は、樹脂層１０に被着した、例えばニッケル、クロムまたはニッケルクロム合金からなる第１膜と、第１膜に被着した、例えば銅からなる第２膜とを有する。中でも、第１膜がニッケルクロム合金からなり、第２膜が銅からなることが望ましい。その結果、第１膜が樹脂層１０および第２膜との接着強度が高いため、導電層１１と樹脂層１０との接着強度を高めることができる。このスパッタ膜１５の厚みは、例えば２０ｎｍ以上１００ｎｍ以下である。スパッタ膜１５の各方向への熱膨張率は、例えば１０ｐｐｍ以上１５ｐｐｍ以下である。また、スパッタ膜１５のヤング率は、例えば１７０ＧＰａ以上２１０ＧＰａ以下である。

電解めっき部１６は、電解めっき法によってスパッタ膜１５上に形成された部分であり、スパッタ膜１５よりも導電率が高いとともに厚みが大きいことから、導電層１１の導電性を高める導体部として機能するものである。電解めっき部１６は、銅からなる。この電解めっき部１６の厚みは、例えば２μｍ以上３０μｍ以下である。電解めっき部１６の平面方向および厚み方向への熱膨張率は、例えば１６ｐｐｍ以上１８ｐｐｍ以下である。電解めっき部１６のヤング率は、例えば１００ＧＰａ以上１３０ＧＰａ以下である。

ここで、図１（ｂ）に示すように、１つの樹脂層１０に注目した場合に、樹脂層１０の他主面１０ｂ側に配された導電層１１を第１導電層１１ａとし、樹脂層１０の一主面１０ａ側に配された導電層１１を第２導電層１１ｂとする。

ビア孔Ｖは、樹脂層１０の一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなるテーパー状である。また、ビア孔Ｖは、平面視（ＸＹ平面）において円形状である。ビア孔Ｖの内壁Ｗは、樹脂層１０の一部からなり、ビア孔Ｖの底面Ｂは、第１導電層１１ａの一部からなる。ビア孔Ｖの内壁Ｗおよび底面Ｂには、ビア導体１２が被着している。ビア孔Ｖの一主面１０ａ側の開口の幅（直径）は、例えば１０μｍ以上４０μｍ以下であり、ビア孔Ｖの他主面１０ｂ側の開口の幅（直径）は、例えば５μｍ以上３６μｍ以下である。
ビア導体１２は、樹脂層１０を介して厚み方向に離れた第１導電層１０ａおよび第２導電層１０ｂに接続しており、第１導電層１０ａおよび第２導電層１０ｂを電気的に接続するものである。ビア導体１２は、ビア孔Ｖ内に充填されており、厚み方向に沿って直線状に配列したスタックドビアをなしている。このビア導体１２は、ビア孔Ｖの内壁Ｗおよび底面Ｂに被着したスパッタ膜１５と、スパッタ膜１５上に配された電解めっき部１６とを含んでいる。

ビア導体１２のスパッタ膜１５は、樹脂層１０の一主面１０ａ側に配された導電層１１のスパッタ膜１５と一体的に形成されており、導電層１１のスパッタ膜１５と同様の機能、材料および厚みを有する。
ビア導体１２の電解めっき部１６は、ビア孔Ｖ内のスパッタ膜１５に取り囲まれた領域に充填されているとともに、樹脂層１０の一主面１０ａ側に配された導電層１１の電解めっき部１６と一体的に形成されており、導電層１１の電解めっき部１６と同様の機能および材料を有する。

ところで、樹脂層１０の厚み方向における熱膨張率がビア導体１２の厚み方向における熱膨張率よりも大きいことから、電子部品２の実装時や作動時の熱が配線基板４に加わると、樹脂層１０とビア導体１２との厚み方向における熱膨張率の違いに起因して、樹脂層１０がビア導体１２よりも厚み方向に大きく熱膨張して第１導電層１１ａおよび第２導電層１１ｂを押圧する。この際、ビア導体１２の幅が第２導電層１１ｂ側から第１導電層１１ａ側に向かって小さくなっていると、ビア導体１２と第１導電層１１ａとの接続部に応力が集中しやすい。

一方、本実施形態において、ビア孔Ｖは、図１（ｂ）に示すように、フィルム層１３を厚み方向に貫通するとともに樹脂層１０の一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第１貫通部Ｖ１と、接着層に１４おける樹脂層１０の一主面１０ａ側の領域を厚み方向に貫通するとともに樹脂層１０の一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第２貫通部Ｖ２と、接着層１４における樹脂層１０の他主面１０ｂ側の領域を厚み方向に貫通するとともに樹脂層１０の一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第３貫通部Ｖ３とを含んでおり、ビア孔Ｖの貫通方向（Ｚ方向）に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角は、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりも小さい。
その結果、ビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角がビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりも小さいため、第３貫通部Ｖ３においてビア導体１２と第１導電層１１ａとの接続面積を増加させることができる。したがって、ビア導体１２と第１導電層１１ａとの接続部における接続強度を高め、この接続部におけるクラックの発生を抑制することができる。それ故、ビア導体１２と第１導電層１１ａとの間の断線の発生を抑制し、ひいては配線基板４の電気的信頼性を向上させることができる。

また、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２がビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角よりも大きいため、第２貫通部Ｖ２の内壁Ｗ２とビア導体１２との接着面積を増加させることができる。したがって、ビア導体１２と貫通孔Ｖの内壁Ｗとの接着強度を高め、ビア導体１２および貫通孔Ｖの内壁Ｗの剥離を抑制することができる。それ故、この剥離に起因したビア導体１２におけるクラックの発生を抑制することができるため、ビア導体１２における断線の発生を抑制し、ひいては配線基板４の電気的信頼性を向上させることができる。
また、ビア孔Ｖの貫通方向に対する傾斜角が異なる第２貫通部Ｖ２および第３貫通部Ｖ３がフィルム層１３ではなく接着層１４を貫通している。したがって、応力が集中しやすい第２貫通部Ｖ２の内壁Ｗ２と第３貫通部Ｖ３の内壁Ｗ３との接続部が、フィルム層１３よりもヤング率が低い接着層１４の一部からなるため、この接続部における応力の集中に起因したビア導体１２におけるクラックの発生を抑制することができる。それ故、ビア導体１２における断線の発生を抑制し、ひいては配線基板４の電気的信頼性を向上させることができる。

本実施形態において、ビア孔Ｖの貫通方向に対する第１貫通部Ｖ１の内壁Ｗ１の傾斜角は、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりも小さい。その結果、ビア導体１２よりも厚み方向に大きく熱膨張した樹脂層１０が第１貫通部Ｖ１の内壁Ｗ１を押圧する力を低減することができる。接着層１４よりもヤング率が高いことから加わる力が大きくなりやすいフィルム層１３の一部である第１貫通部Ｖ１の内壁Ｗ１を押圧する力を低減することができるため、この押圧に起因したビア導体１２と第１導電層１１ａとの接続部に加わる応力を低減することができ、この接続部におけるクラックの発生を良好に抑制することができる。

本実施形態において、ビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角は、ビア孔Ｖの貫通方向に対する第１貫通部Ｖ１の内壁Ｗ１の傾斜角よりも小さい。その結果、第３貫通部Ｖ３においてビア導体１２と第１導電層１１ａとの接続面積を増加させて、ビア導体１２と第１導電層１１ａとの接続部における接続強度を高めることができる。さらに、第１貫通部Ｖ１の内壁Ｗ１とビア導体１２との接着面積を増加させて、第１貫通部Ｖ１の内壁Ｗ１とビア導体１２との剥離を抑制し、ひいてはこの剥離に起因した第２導電層１１ｂにおけるクラックの発生を抑制することができる。なお、ビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角は、ビア孔Ｖの貫通方向に対する第１貫通部Ｖ１の内壁Ｗ１の傾斜角と同じであっても構わない。

本実施形態において、ビア孔Ｖの貫通方向に対する第１貫通部Ｖ１の内壁Ｗ１の傾斜角は、例えば０°以上１５°以下である。また、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角は、例えば１５°以上３０°以下である。また、ビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角は、例えば０°以上１０°以下である。なお、ビア孔Ｖの貫通方向に対する各内壁Ｗ１〜Ｗ３の傾斜角は、配線基板４の厚み方向に沿った断面において、ビア孔Ｖの貫通方向（Ｚ方向）と各内壁Ｗ１〜Ｗ３との間の角度を測定することによって求めることができる。

本実施形態において、ビア導体１２は、ビア孔Ｖの内壁Ｗ（樹脂層１０の一部）および底面Ｂ（第１導電層１１ａの一部）に被着したスパッタ膜１５を含んでいる。その結果、ビア孔Ｖの幅が一主面１０ａ側から他主面１０ｂ側に向かって小さくなっていることから、スパッタ膜１５をビア孔Ｖの内壁Ｗおよび底面Ｂに良好に被着させることができ、スパッタ膜１５の未形成領域を低減し、ビア孔Ｖの内壁Ｗおよび底面Ｂとビア導体１２との接着強度を高めることができる。

また、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角がビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角よりも大きいため、スパッタ膜１５を形成する際に、第２貫通部Ｖ２の内壁Ｗ２に被着したスパッタ膜１５の一部は、第３貫通部Ｖ３の内壁Ｗ３に被着したスパッタ膜１５の一部よりも厚くなりやすい。その結果、第２貫通部Ｖ２の内壁Ｗ２とスパッタ膜１５との接着強度を高め、ひいては貫通孔Ｖとビア導体１２との接着強度を高めることができる。また、第３貫通部Ｖ３は、ビア孔Ｖの底面Ｂに近接しており、ビア孔Ｖの底面Ｂのスパッタ膜１５上に電解めっき部１６が形成されることから、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角を小さくしても、第２貫通部Ｖ２の内壁Ｗ２とビア導体１２との接着強度を維持することができる。
また、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角がビア孔Ｖの貫通方向に対する第１貫通部Ｖ１の内壁Ｗ１の傾斜角よりも大きいため、スパッタ膜１５を形成する際に、第２貫通部Ｖ２の内壁Ｗ２に被着したスパッタ膜１５の一部は、第１貫通部Ｖ１の内壁Ｗ１に被着したスパッタ膜１５の一部よりも厚くなりやすい。その結果、第２貫通部Ｖ２の内壁Ｗ２とスパッタ膜１５との接着強度を高めることができる。

本実施形態において、第２貫通部Ｖ２の内壁Ｗ２に被着したスパッタ膜１５の一部の厚みは、第３貫通部Ｖ３の内壁Ｗ３に被着したスパッタ膜１５の一部の厚みよりも大きい。また、第２貫通部Ｖ２の内壁Ｗ２に被着したスパッタ膜１５の一部の厚みは、第１貫通部Ｖ１の内壁Ｗ１に被着したスパッタ膜１５の一部の厚みよりも大きい。また、第３貫通部Ｖ３の内壁Ｗ３に被着したスパッタ膜１５の一部の厚みは、第１貫通部Ｖ１の内壁Ｗ１に被着したスパッタ膜１５の一部の厚みよりも大きい。

第１貫通部Ｖ１の内壁Ｗ１に被着したスパッタ膜１５の一部において、第１膜の厚みは例えば１０ｎｍ以上３０ｎｍ以下であり、第２膜の厚みは例えば１００ｎｍ以上２００ｎｍ以下である。第２貫通部Ｖ２の内壁Ｗ２に被着したスパッタ膜１５の一部において、第１膜の厚みは、例えば２０ｎｍ以上４０ｎｍ以下であり、第２膜の厚みは例えば１５０ｎｍ以上３００ｎｍ以下である。第３貫通部Ｖ３の内壁Ｗ３に被着したスパッタ膜１５の一部において、第１膜の厚みは例えば５ｎｍ以上２０ｎｍ以下であり、第２膜の厚みは８０ｎｍ以上１５０ｎｍ以下である。なお、スパッタ膜１５の各部分の厚みは、配線基板４の厚み方向に沿った断面において、スパッタ膜１５の各部分の厚みを測定することによって求めることができる。

次に、上述した実装構造体１の製造方法を、図２ないし図４を参照しつつ説明する。

（１）図２（ａ）に示すように、コア基板５を準備する。具体的には、例えば以下のように行う。
まず、例えば未硬化の樹脂シートを複数積層するとともに最外層に銅箔を積層し、該積層体を加熱加圧して硬化させることにより、基体７を作製する。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージまたはＢ‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、基体７を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法、電解めっき法、蒸着法、ＣＶＤ法またはスパッタリング法等により、スルーホールの内壁に導電材料を被着させて、スルーホール導体８を形成する。次に、スルーホール導体８の内部に、樹脂材料等を充填し、絶縁体９を形成する。次に、導電材料を絶縁体９の露出部に被着させた後、従来周知のフォトリソグラフィー技術、エッチング等により、銅箔をパターニングして導電層１１を形成する。
以上のようにして、コア基板５を作製することができる。

（２）図２（ｂ）に示すように、コア基板５の上下に配線層６を形成し、配線基板４を作製する。具体的には例えば以下のように行う。
まず、未硬化の接着層前駆体を介して、フィルム層１３を導電層１１上に配置して積層体を形成する。次に、この積層体を加熱加圧することによって、接着層前駆体を硬化させて接着層１４としつつ、導電層１１上に樹脂層１０を形成する。次に、レーザー加工を用いて、樹脂層１０にビア孔Ｖを形成し、ビア孔Ｖ内に導電層１１の少なくとも一部を露出させる。次に、スパッタリング法を用いて、樹脂層１０の一主面１０ａとビア孔Ｖの内壁Ｗおよび底面Ｂとにスパッタ膜１５を被着させる。
次に、電解めっき法を用いたセミアディティブ法によって、スパッタ膜１５上に電解めっき部１６を被着させて、ビア導体１２および導電層１１を形成する。
このようにして、樹脂層１０、導電層１１およびビア導体１２を形成することができる。かかる工程を繰り返すことによって、樹脂層１０および導電層１１を複数層有する配線層６を形成することができる。その結果、配線基板４を作製することができる。

次に、本実施形態におけるビア孔Ｖおよびビア導体１２の形成方法について、図３および図４を参照しつつ詳細に説明する。

まず、図３（ａ）に示すように、第１導電層１１ａ上に、第１導電層１１ａと反対側である一主面１０ａ側にフィルム層１３および第１導電層１１ａ側である他主面１０ｂ側に配された、フィルム層１３よりもヤング率が低い接着層１４を含む樹脂層１０を形成する。

次に、図３（ｂ）に示すように、第１レーザー加工を用いて、フィルム層１３を厚み方向に貫通するとともに一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第１貫通部Ｖ１および接着層１４を厚み方向に貫通するとともに一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなる第２貫通部Ｖ２を含むとともに、第１導電層１１ａの一部を露出した貫通孔Ｈを樹脂層１０に形成する。

次に、図３（ｃ）に示すように、第２レーザー加工を用いて、第２貫通部Ｖ２の接着層１４における他主面１０ｂ側の領域を、一主面１０ａ側から他主面１０ｂ側に向かって幅が小さくなり、かつ貫通孔Ｈの貫通方向（Ｚ方向）に対する内壁Ｗ３の傾斜角が貫通孔Ｈの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりも小さい第３貫通部Ｖ３としつつ、貫通孔Ｈをビア孔Ｖとする。

次に、図４（ａ）および（ｂ）に示すように、ビア孔Ｖ内にビア導体１２を形成するとともに、ビア導体１２に接続した第２導電層１１ｂを樹脂層１０の一主面１０ａに形成する。

上述したように、本実施形態においては、第１レーザー加工を用いて第１貫通部Ｖ１および第２貫通部Ｖ２を形成した後、第２レーザー加工を用いて第３貫通部Ｖ３を形成している。その結果、第１レーザー加工の後、第２レーザー加工を行なうことによって、ビア孔Ｖの貫通方向に対する内壁Ｗ３の傾斜角がビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりも小さい第３貫通部Ｖ３を形成することができる。したがって、上述した本実施形態のビア孔Ｖおよびビア導体１２を形成することができる。

また、第１レーザー加工で形成した貫通孔Ｈの底面Ｂに残存した樹脂の残渣を、第２レーザー加工で除去することができる。したがって、第２レーザー加工の後、ビア孔Ｖの底面Ｂに残存した樹脂の残渣を低減することができるため、ビア孔Ｖ内に形成されるビア導体１２とビア孔Ｖの底面Ｂに露出した第１導電層１１ａの一部との接続不良の発生を抑制できる。特に、ビア孔Ｖの底面Ｂにおけるスパッタ膜１５の形成不良の発生を抑制し、ビア導体１２と第１導電層１１ａとの接続不良の発生を抑制することができる。

本実施形態の第１レーザー加工においては、樹脂層１０の一主面１０ａにレーザービームを照射して、一主面１０ａ側から他主面１０ｂ側に向かって貫通孔Ｈを形成する。この際、トップハット型のレーザービームを用いて、このレーザービームのショット数を適宜調節することによって、ビア孔Ｖの貫通方向に対する第１貫通部Ｖ１の内壁Ｗ１の傾斜角を、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりも小さくすることができる。すなわち、第１貫通部Ｖ１においては、レーザービームの照射が十分に行なわれるため、ビア孔Ｖの貫通方向に対する第１貫通部Ｖ１の内壁Ｗ１の傾斜角が小さくなるのに対し、第２貫通部Ｖ２においては、レーザービームの照射が少ないため、トップハット型のレーザービームにおける中央部から周辺部にかけての強度の違いに応じた形状の内壁Ｗ２が形成され、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角が大きくなる。

また、第１レーザー加工は、ＹＡＧレーザーを用いることが望ましい。その結果、例えばＣＯ_２レーザーと比較して制御が容易となるため、ビア孔Ｖを所望の形状とすることができる。また、第１レーザー加工におけるレーザービームのエネルギー密度は、０．８Ｊ／ｃｍ^２以上１．５Ｊ／ｃｍ^２以下であることが望ましい。このエネルギー密度は、レーザー装置の出力設定によって調節される。

本実施形態の第１レーザー加工において、レーザービームの照射は、断続的に行われる。すなわち、レーザービームを１回または複数回照射した後、間隔をあけて、レーザービームを１回または複数回照射することを繰り返し行う。このように、レーザービームに照射を複数のサイクルに分けて行なうことによって、貫通孔Ｈ内にて過剰な熱の蓄積を抑制することができる。第１レーザー加工における１サイクル当たりのショット数は、１回以上４０回以下であること望ましい。また、第１レーザー加工におけるサイクル数は、３回以上６０回以下であること望ましい。

本実施形態の第２レーザー加工は、第１レーザー加工よりも、レーザービームのビーム径が小さく、かつレーザービームのエネルギー密度が高い。その結果、第２レーザー加工におけるレーザービームのビーム径が小さいことによって、第１貫通部Ｖ１および第２貫通部Ｖ２の形状を維持しつつ、接着層１４における他主面１０ｂ側の領域においては、第２レーザー加工におけるレーザービームのエネルギー密度が高いことによって、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角よりもビア孔Ｖの貫通方向に対する内壁Ｗ３の傾斜角が小さい第３貫通部Ｖ３を形成することができる。なお、第１レーザー加工および第２レーザー加工において、他のレーザー条件を調節することによって、第２貫通部Ｖ２の内壁Ｗ２および第３貫通部Ｖ３の内壁Ｗ３の傾斜角を変更しても構わない。

本実施形態の第２レーザー加工は、第１レーザー加工と同様に複数のサイクルに分けてレーザービームの照射を行ない、第１レーザー加工よりも１サイクル当たりのショット数が少ない。その結果、第２レーザー加工においては、第１レーザー加工よりも熱を逃がすことができるため、ビア孔Ｖの形状の変形を抑制し、かつビア孔Ｖの底面Ｂに露出した第１導電層１１ａの損傷を抑制することができる。

また、本実施形態の第２レーザー加工は、第１レーザー加工よりもサイクル数が多い。その結果、第２レーザー加工後における、ビア孔Ｖの底面Ｂにおける接着層１４の残渣を低減し、ビア導体１６と第１導電層１１ａとの接続信頼性を高めることができる。
第２レーザー加工は、第１レーザー加工と同様にＹＡＧレーザーを用いることが望ましい。第２レーザー加工におけるレーザービームのエネルギー密度は、１．５Ｊ／ｃｍ^２以上２Ｊ／ｃｍ^２以下であることが望ましい。このエネルギー密度は、レーザー装置の出力調整により調節される。第２レーザー加工における１サイクル当たりのショット数は、1回以上２０回以下であること望ましい。また、第２レーザー加工におけるサイクル数は、５回以上２００回以下であること望ましい。

本実施形態においては、スパッタリング法を用いて、ビア孔Ｖ内にスパッタ膜１５を形成することによって、スパッタ膜１５を含むビア導体１２を形成する。このような場合において、上述した如く、ビア孔Ｖの幅が一主面１０ａ側から他主面１０ｂ側に向かって小さくなっているため、ビア孔Ｖの内壁Ｗに良好にスパッタ膜１５を形成することができる。また、ビア孔Ｖの貫通方向に対する第２貫通部Ｖ２の内壁Ｗ２の傾斜角がビア孔Ｖの貫通方向に対する第３貫通部Ｖ３の内壁Ｗ３の傾斜角よりも大きいため、第２貫通部Ｖ２の内壁Ｗ２に被着したスパッタ膜１５の一部を、第３貫通部Ｖ３の内壁Ｗ３に被着したスパッタ膜１５の一部よりも厚くすることができる。

本実施形態においては、ビア導体１２および第２導電層１１ｂは、一体的に形成される。なお、ビア導体１２および第２導電層１１ｂは、一体的に形成されなくてもよく、例えば、ビア導体１２を形成した後、第２導電層１１ｂを形成しても構わない。

（３）配線基板４にバンプ３を介して電子部品２をフリップチップ実装することにより、図１（ａ）に示す実装構造体１を作製することができる。

本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

また、上述した本発明の実施形態においては、電子部品３を配線基板４にフリップチップ実装した構成を例に説明したが、電子部品２を配線基板４にワイヤボンディング実装しても構わないし、電子部品２を配線基板４に内蔵しても構わない。

また、上述した本発明の実施形態においては、導電層１１およびビア導体１２がスパッタ膜１５を含む構成を例に説明したが、導電層１１およびビア導体１２はスパッタ膜１５以外の下地膜を含んでいても構わない。この場合、下地膜は、例えば、無電解めっき法、蒸着法またはＣＶＤ法によって形成することができる。

また、上述した本発明の実施形態においては、導電層１１およびビア導体１２が電解めっき部１６を含む構成を例に説明したが、導電層１１およびビア導体１２は電解めっき部１６以外の導体部を含んでいても構わない。この場合、導体部は、例えば、無電解めっき法、蒸着法またはＣＶＤ法によって形成することができる。

また、上述した本発明の実施形態においては、ビア導体１２がビア孔Ｖ内に充填された構成を例に説明したが、ビア導体１２はビア孔Ｖの内壁Ｗに被着していれば良く、ビア導体１２は膜状であっても構わない。

１ 実装構造体
２ 電子部品
３ バンプ
４ 配線基板
５ コア基板
６ 配線層
７ 基体
８ スルーホール導体
９ 絶縁体
１０ 樹脂層
１０ａ 樹脂層の一主面
１０ｂ 樹脂層の他主面
１１ 導電層
１１ａ 第１導電層
１１ｂ 第２導電層
１２ ビア導体
１３ フィルム層
１４ 接着層
１５ スパッタ膜
１６ 電解めっき部
Ｖ ビア孔
Ｖ１ 第１貫通部
Ｖ２ 第２貫通部
Ｖ３ 第３貫通部
Ｗ ビア孔の内壁
Ｗ１ 第１貫通部の内壁
Ｗ２ 第２貫通部の内壁
Ｗ３ 第３貫通部の内壁
Ｂ ビア孔の底面
Ｈ 貫通孔

Claims (8)

1. 一主面側に配されたフィルム層および他主面側に配された、前記フィルム層よりもヤング率が低い接着層を含むとともに厚み方向に貫通するビア孔が形成された樹脂層と、該樹脂層の前記他主面に配された第１導電層と、前記樹脂層の前記一主面に配された第２導電層と、前記ビア孔の内壁に被着しているとともに前記第１導電層および前記第２導電層に接続したビア導体とを備え、
   前記ビア孔は、前記フィルム層を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第１貫通部と、前記接着層における前記一主面側の領域を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第２貫通部と、前記接着層における前記他主面側の領域を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第３貫通部とを含んでおり、
   前記ビア孔の貫通方向に対する前記第３貫通部の内壁の傾斜角は、前記ビア孔の貫通方向に対する前記第２貫通部の内壁の傾斜角よりも小さいことを特徴とする配線基板。
2. 請求項１に記載の配線基板において、
   前記ビア孔の貫通方向に対する前記第１貫通部の内壁の傾斜角は、前記ビア孔の貫通方向に対する前記第２貫通部の内壁の傾斜角よりも小さいことを特徴とする配線基板。
3. 請求項１に記載の配線基板において、
   前記ビア孔の貫通方向に対する前記第３貫通部の内壁の傾斜角は、前記ビア孔の貫通方向に対する前記第１貫通部の内壁の傾斜角よりも小さいことを特徴とする配線基板。
4. 請求項１に記載の配線基板において、
   前記ビア導体は、前記ビア孔の内壁および前記第１導電層に被着したスパッタ膜を含むことを特徴とする配線基板。
5. 請求項１に記載の配線基板と、該配線基板に実装されており、前記ビア導体と電気的に接続した電子部品とを備えたことを特徴とする実装構造体。
6. 第１導電層上に、該第１導電層と反対側である一主面側にフィルム層および前記第１導電層側である他主面側に配された、前記フィルム層よりもヤング率が低い接着層を含む樹脂層を形成する工程と、
   第１レーザー加工を用いて、前記フィルム層を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第１貫通部および前記接着層を厚み方向に貫通するとともに前記一主面側から前記他主面側に向かって幅が小さくなる第２貫通部を含むとともに、前記第１導電層の一部を露出した貫通孔を前記樹脂層に形成する工程と、
   第２レーザー加工を用いて、前記第２貫通部の前記接着層における前記他主面側の領域を、
   前記一主面側から前記他主面側に向かって幅が小さくなり、かつ前記貫通孔の貫通方向に対する内壁の傾斜角が前記貫通孔の貫通方向に対する前記第２貫通部の内壁の傾斜角よりも小さい第３貫通部としつつ、前記貫通孔をビア孔とする工程と、
   該ビア孔内にビア導体を形成する工程と、
   該ビア導体に接続した第２導電層を前記樹脂層の一主面に形成する工程とを備えたことを特徴とする配線基板の製造方法。
7. 請求項６に記載の配線基板の製造方法において、
   前記ビア導体を形成する工程では、
   スパッタリング法を用いて、前記ビア孔内にスパッタ膜を形成することによって、該スパッタ膜を含む前記ビア導体を形成することを特徴とする配線基板の製造方法。
8. 請求項６に記載の配線基板の製造方法において、
   前記貫通孔を前記ビア孔とする工程では、
   前記第１レーザー加工よりも、レーザービームのビーム径が小さく、かつレーザービームのエネルギー密度が高い前記第２レーザー加工を用いることを特徴する配線基板の製造方法。

Images