KR20080070097A - 스택 패키지 및 그의 제조 방법 - Google Patents

스택 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20080070097A
KR20080070097A KR1020070007692A KR20070007692A KR20080070097A KR 20080070097 A KR20080070097 A KR 20080070097A KR 1020070007692 A KR1020070007692 A KR 1020070007692A KR 20070007692 A KR20070007692 A KR 20070007692A KR 20080070097 A KR20080070097 A KR 20080070097A
Authority
KR
South Korea
Prior art keywords
controller
semiconductor chips
cavity
plug
chip
Prior art date
Application number
KR1020070007692A
Other languages
English (en)
Other versions
KR100875955B1 (ko
Inventor
권용재
이동호
강선원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070007692A priority Critical patent/KR100875955B1/ko
Priority to DE102008005866A priority patent/DE102008005866A1/de
Priority to JP2008009579A priority patent/JP2008182229A/ja
Priority to US12/018,743 priority patent/US20080179734A1/en
Priority to CNA2008101277938A priority patent/CN101308842A/zh
Publication of KR20080070097A publication Critical patent/KR20080070097A/ko
Application granted granted Critical
Publication of KR100875955B1 publication Critical patent/KR100875955B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

스택 패키지는 인쇄회로기판, 상기 인쇄회로기판 상에 순차적으로 적층된 복수개의 반도체 칩들, 상기 인쇄회로기판과 상기 반도체 칩들 각각을 전기적으로 연결시키는 플러그들, 및 상기 반도체 칩들 중 어느 하나에 내장되고 상기 플러그들과 전기적으로 연결된 컨트롤러를 포함한다. 따라서, 컨트롤러가 별도의 공정을 통해서 반도체 칩에 내장되므로, 컨트롤러 본딩 공정 중에 반도체 칩들에 기계적 충격이 인가되는 현상을 근본적으로 방지할 수가 있다. 또한, 보호부재 형성 공정 중에 컨트롤러에 기계적 충격이 인가되는 것도 억제될 수 있다.

Description

스택 패키지 및 그의 제조 방법{STACKED PACKAGE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 스택 패키지를 나타낸 단면도이다.
도 2는 도 1의 Ⅱ 부위를 확대해서 나타낸 단면도이다.
도 3 내지 도 11은 도 1에 도시된 스택 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 12는 본 발명의 제 2 실시예에 따른 스택 패키지를 나타낸 단면도이다.
도 13은 본 발명의 제 3 실시예에 따른 스택 패키지를 나타낸 단면도이다.
도 14는 본 발명의 제 4 실시예에 따른 스택 패키지를 나타낸 단면도이다.
도 15 내지 도 22는은 도 14에 도시된 스택 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 인쇄회로기판 120 : 반도체 칩
125 : 최상층 반도체 칩 126 : 캐비티
130 : 플러그 140 : 컨트롤러
150 : 보호부재
본 발명은 스택 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 복수개의 반도체 칩들이 적층된 메모리 카드용 스택 패키지, 및 이러한 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 기판에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
한편, 반도체 패키지의 저장 능력을 높이기 위해서, 복수개의 반도체 칩들이 적층된 반도체 스택 패키지에 대한 연구가 활발히 진행되고 있다. 특히, 이러한 반도체 스택 패키지는 메모리 카드용으로 많이 사용되고 있다. 메모리 카드용 반도체 스택 패키지는 인쇄회로기판, 인쇄회로기판 상에 적층되어 서로 전기적으로 연결된 복수개의 반도체 칩들; 및 반도체 칩들의 구동을 제어하기 위한 컨트롤러를 포함한다.
메모리 카드용 스택 패키지에 대한 예들이 미국등록특허 제6,538,331호 및 제6,624,506호, 한국등록특허 제603932호 등에 개시되어 있다.
그러나, 종래의 메모리 카드용 반도체 스택 패키지들에서는, 컨트롤러가 반도체 칩들 중 최상층 반도체 칩 표면에 실장되어 있다. 이로 인하여, 컨트롤러를 최상층 반도체 칩 표면에 실장하는 공정 중에, 강한 기계적 충격이 반도체 칩들에 인가되어 반도체 칩들을 손상시키는 문제점이 있다.
또한, 컨트롤러와 반도체 칩들을 보호부재로 몰딩하는 공정 중에, 강한 기계적 충격이 컨트롤러에 인가되어 컨트롤러를 손상시킬 수도 있다.
본 발명은 반도체 칩들과 컨트롤러에 인가되는 기계적 충격을 완화시킬 수 있는 스택 패키지를 제공한다.
또한, 본 발명은 상기된 스택 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 스택 패키지는 인쇄회로기판; 상기 인쇄회로기판 상에 순차적으로 적층된 복수개의 반도체 칩들; 상기 인쇄회로기판과 상기 반도체 칩들 각각을 전기적으로 연결시키는 플러그들; 및 상기 반도체 칩들 중 어느 하나에 내장되고, 상기 플러그들과 전기적으로 연결된 컨트롤러를 포함한다.
본 발명의 일 실시예에 따르면, 상기 컨트롤러가 내장된 상기 반도체 칩은 상기 플러그를 노출시키면서 상기 컨트롤러를 수용하기 위한 캐비티를 가질 수 있다. 또한, 접착층이 상기 캐비티의 내면과 상기 컨트롤러 사이에 개재될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 컨트롤러는 상기 반도체 칩들 중 최상층 반도체 칩, 최하층 반도체 칩, 또는 상기 최상층 반도체 칩과 상기 최하층 반도체 칩을 제외한 나머지 반도체 칩들 중 어느 하나에 내장될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 플러그들은 상기 반도체 칩들에 수직으로 관통 형성된 비아홀들에 삽입되어 서로 전기적으로 연결될 수 있다. 또한, 상기 플러그들은 상기 비아홀로부터 돌출되어 인접하는 플러그 하단과 접촉하 는 헤드부를 가질 수 있다.
부가적으로, 보호부재가 반도체 칩들을 둘러싸도록 반도체 칩들 상에 형성될 수도 있다.
본 발명의 다른 견지에 따른 스택 패키지의 제조 방법은 플러그를 갖는 복수개의 반도체 칩들을 마련하는 단계; 상기 반도체 칩들 중 어느 하나에 상기 플러그와 전기적으로 연결되도록 컨트롤러를 내장시키는 단계; 및 상기 플러그들이 전기적으로 서로 연결되도록 상기 반도체 칩들을 인쇄회로기판 상에 순차적으로 적층하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 반도체 칩들을 마련하는 단계는 예비 반도체 칩의 표면에 비아홀을 형성하는 단계; 상기 비아홀을 상기 플러그로 채우는 단계; 및 상기 예비 반도체 칩의 밑면을 제거하여, 상기 플러그를 노출시키는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 컨트롤러를 내장시키는 단계는 상기 반도체 칩의 표면에 상기 플러그를 노출시키는 캐비티를 형성하는 단계; 및 상기 플러그와 전기적으로 연결되도록 상기 컨트롤러를 상기 캐비티의 내면에 본딩하는 단계를 포함할 수 있다. 또한, 상기 캐비티를 형성하는 단계 전에, 상기 반도체 칩의 밑면에 지지부재를 부착할 수도 있다. 부가적으로, 상기 캐비티의 내면에 접착층을 형성할 수도 있다.
본 발명의 또 다른 견지에 따른 스택 패키지는 인쇄회로기판; 상기 인쇄회로기판 상에 순차적으로 적층된 복수개의 반도체 칩들; 상기 반도체 칩들 상에 적층 된 더미 칩; 상기 인쇄회로기판과 상기 반도체 칩들 각각을 전기적으로 연결시키는 플러그들; 및 상기 더미 칩에 내장되고, 상기 플러그들과 전기적으로 연결된 컨트롤러를 포함한다.
본 발명의 일 실시예에 따르면, 상기 더미 칩은 상기 플러그를 노출시키면서 상기 컨트롤러를 수용하기 위한 캐비티를 가질 수 있다. 또한, 접착층이 상기 캐비티의 내면과 상기 컨트롤러 사이에 개재될 수 있다.
본 발명의 또 다른 견지에 따른 스택 패키지의 제조 방법은 플러그를 갖는 복수개의 반도체 칩들을 마련하는 단계; 컨트롤러를 더미 칩에 내장시키는 단계; 및 상기 플러그들 상호간 및 상기 플러그와 상기 컨트롤러가 전기적으로 서로 연결되도록 상기 반도체 칩들과 상기 더미 칩을 인쇄회로기판 상에 순차적으로 적층하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 컨트롤러를 내장시키는 단계는 상기 더미 칩의 표면에 상기 플러그를 노출시키는 캐비티를 형성하는 단계; 및 상기 플러그와 전기적으로 연결되도록 상기 컨트롤러를 상기 캐비티의 내면에 본딩하는 단계를 포함할 수 있다. 또한, 상기 캐비티를 형성하는 단계 전에, 상기 더미 칩의 밑면에 지지부재를 부착할 수 있다. 부가적으로, 상기 캐비티의 내면에 접착층을 형성할 수 있다.
상기된 본 발명에 따르면, 컨트롤러가 별도의 공정을 통해서 반도체 칩에 내장되므로, 컨트롤러 본딩 공정 중에 반도체 칩들에 기계적 충격이 인가되는 현상을 근본적으로 방지할 수가 있다. 또한, 보호부재 형성 공정 중에 컨트롤러에 기계적 충격이 인가되는 것도 억제될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특 징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 2는 도 1의 Ⅱ 부위를 확대해서 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 스택 패키지(100)는 인쇄회로기판(110), 복수개의 반도체 칩들(120), 플러그들(130)들, 컨트롤러(140), 및 보호부재(150)를 포함한다. 여기서, 본 실시예에서, 비록 스택 패키지(100)는 메모리 카드용으로 설명하나, 이에 한정되지 않고 다른 용도로 사용될 수도 있음은 당업자에게는 자명할 것이다.
인쇄회로기판(110)은 복수개의 전극 패드(114)들을 갖는다. 전극 패드(114)들은 인쇄회로기판(110)의 표면에 배열된다. 전극 패드(114)들을 노출시키는 절연막 패턴(112)이 인쇄회로기판(110)의 표면에 형성된다. 본 실시예에서, 절연막 패 턴(112)의 예로서는 Photo Solder Resist(PSR)막을 들 수 있다.
반도체 칩(120)들은 인쇄회로기판(110) 상에 순차적으로 적층된다. 최하층 반도체 칩(120)과 인쇄회로기판(110) 사이 및 반도체 칩(120)들 사이에 접착층(122)이 개재된다.
또한, 비아홀들이 반도체 칩(120)들에 수직 방향을 따라 관통 형성된다. 플러그(130)들이 비아홀들을 매립한다. 특히, 플러그(130)들은 비아홀들의 하단으로부터 돌출된 헤드부(132)를 갖는다. 각 헤드부(132)들이 이웃하는 플러그(130)의 상단과 접촉됨으로써, 플러그(130)들이 서로 전기적으로 연결된다. 한편, 플러그(130)들은 반도체 칩(120)의 스크라이브 레인에 형성되어, 반도체 칩(120)의 본딩 패드(미도시)와 전기적으로 연결된다.
적층된 반도체 칩(120)들 중에서 최상층 반도체 칩(125)은 캐비티(126)를 갖는다. 본 실시예에서, 캐비티(126)는 최상층 반도체 칩(125)의 표면에 형성된다. 캐비티(126)는 대략 직사각형의 단면 형상을 가질 수 있다. 또한, 충분한 깊이를 갖는 캐비티(126)를 형성하기 위해서, 최상층 반도체 칩(125)은 다른 반도체 칩(120)들보다 두꺼운 두께를 가질 수 있다.
반도체 칩(120)들의 구동을 제어하는 컨트롤러(140)가 캐비티(126)에 수용된다. 최상층 반도체 칩(125)에 형성된 플러그(130)의 상단이 캐비티(126)의 저면을 통해서 노출된다. 본 실시예에서, 플러그(130)를 노출시키는 접착층(127)이 캐비티(126)의 내면에 형성된다. 컨트롤러(140)는 접착층(127)을 매개로 캐비티(126)의 내면에 본딩된다. 따라서, 컨트롤러(140)가 캐비티(126)에 수용되어 최상층 반도체 칩(125)에 내장되어 있으므로, 컨트롤러(140) 본딩 공정 중에 반도체 칩(125)들에 인가되는 기계적 충격을 완화시킬 수가 있다. 또한, 보호 부재(150) 형성 공정 중에, 컨트롤러(140)에 인가되는 기계적 충격을 낮출 수가 있다.
한편, 본 실시예에서, 컨트롤러(140)가 최상층 반도체 칩(125)의 표면보다 돌출되지 않도록, 캐비티(126)는 컨트롤러(140)의 두께와 실질적으로 동일하거나 두께보다 깊은 깊이를 갖는다.
보호부재(150)는 반도체 칩(120)들의 측면과 상면, 및 절연막 패턴(112) 상에 형성되어, 반도체 칩(120)들을 둘러싼다. 보호부재(150)는 반도체 칩(120)들과 컨트롤러(140)를 외부 충격으로부터 보호한다. 본 실시예에서, 보호부재(150)의 예로서는 에폭시 레진과 같은 절연물질을 포함할 수 있다.
도 3 내지 도 11은 도 1에 도시된 스택 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 3을 참조하면, 복수개의 비아홀들을 예비 반도체 칩(120a)의 표면에 형성한다. 구체적으로, 비아홀들은 예비 반도체 칩(120a)의 스크라이브 레인 표면에 형성된다. 비아홀들은 하단은 막혀 있고 상단은 노출되어 있다. 이어서, 비아홀들을 플러그(130)들로 각각 매립한다. 여기서, 플러그(130)는 비아홀의 상단보다 돌출된 헤드부(132)를 갖는다. 또한, 각 플러그(130)들은 예비 반도체 칩(120a)의 본딩 패드들과 전기적으로 연결되어 있다.
도 4를 참조하면, 지지부재(160)를 예비 반도체 칩(120a)의 표면에 부착한다. 본 실시예에서, 지지부재(160)의 예로서는 더미 웨이퍼를 들 수 있다.
도 5를 참조하면, 지지부재(160)가 아래에 위치하도록, 예비 반도체 칩(120a)을 반전시킨다. 예비 반도체 칩(120a)의 표면을 그라인딩 공정 및/또는 습십 식각 공정을 통해서 부분적으로 제거하여, 플러그(130)의 상단을 노출시킨다. 그런 다음, 지지부재(160)를 제거하여, 양단이 노출된 플러그(130)를 갖는 반도체 칩(120)을 완성한다. 여기서, 노출된 플러그(130)의 상단은 반도체 칩(120)의 표면보다 돌출된다.
도 6을 참조하면, 반도체 칩(120)들 중 어느 하나의 표면에 캐비티(126)를 형성하여, 최상층 반도체 칩(125)을 형성한다. 여기서, 캐비티(126)가 형성된 최상층 반도체 칩(125)은 다른 반도체 칩(120)들보다는 두꺼운 두께를 갖는다. 그러면, 플러그(130)의 상단이 캐비티(126)의 저면을 통해서 노출된다. 또한, 플러그(130)의 헤드부(132)는 아래를 향하고 있다.
도 7을 참조하면, 접착층(127)을 캐비티(126)의 내면 상에 형성한다. 여기서, 플러그(130)의 상단은 접착층(127)을 통해서 노출된다.
도 8을 참조하면, 컨트롤러(140)를 캐비티(126) 내로 진입시켜서, 접착층(127)을 매개로 컨트롤러(140)를 캐비티(126)의 내면에 본딩한다. 여기서, 캐비티(126)는 컨트롤러(140)의 두께와 실질적으로 동일하거나 또는 두께보다 깊은 깊이를 가지므로, 컨트롤러(140)는 최상층 반도체 칩(125)의 표면보다 돌출되지 않는다.
도 9를 참조하면, 지지부재(160)를 최상층 반도체 칩(125)으로부터 제거하여, 컨트롤러(140)가 내장된 최상층 반도체 칩(125)을 완성한다.
도 10을 참조하면, 복수개의 반도체 칩(120)들을 인쇄회로기판(110) 상에 순차적으로 적층한다. 플러그(130)들은 서로 전기적으로 연결되면서 인쇄회로기판(110)의 전극 패드(114)와 전기적으로 연결된다. 본 실시예에서, 각 반도체 칩(120)들 사이에 접착층(122)을 개재시켜서, 접착층(122)을 매개로 반도체 칩(120)들을 접착시킨다.
도 11을 참조하면, 컨트롤러(140)가 내장된 최상층 반도체 칩(125)을 적층된 반도체 칩(120)들 상에 적층한다. 최상층 반도체 칩(125)의 플러그(130)는 그 아래에 위치한 반도체 칩(120)의 플러그(130)와 전기적으로 연결된다. 따라서, 컨트롤러(140)는 플러그(130)들을 매개로 인쇄회로기판(110)의 전극 패드(114)와 전기적으로 연결된다. 최상층 반도체 칩(125)과 그 아래의 반도체 칩(120) 사이에 접착층(122)이 개재된다.
도 1을 참조하면, 보호부재(150)를 반도체 칩(120)들, 최상층 반도체 칩(125) 및 인쇄회로기판(110) 상에 형성하여, 도 1에 도시된 스택 패키지(100)를 완성한다. 보호부재(150)는 반도체 칩(120)들과 컨트롤러(140)가 내장된 최상층 반도체 칩(125)을 외부 충격으로부터 보호한다.
본 실시예에 따르면, 컨트롤러를 별도의 공정을 통해서 최상층 반도체 칩에 내장시킴으로써, 컨트롤러의 본딩 공정 중에 적층된 반도체 칩들에 기계적 충격이 인가되는 것을 근본적으로 방지할 수 있다. 또한, 보호부재 형성 공정 중에, 컨트롤러에 인가되는 기계적 충격을 줄일 수가 있으므로, 컨트롤러의 기계적 손상도 억제할 수가 있다.
실시예 2
도 12는 본 발명의 제 2 실시예에 따른 스택 패키지를 나타낸 단면도이다.
본 실시예에 따른 스택 패키지(100a)는 컨트롤러(140)의 내장 위치를 제외하고는 실시예 1의 스택 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 12를 참조하면, 본 실시예에 따른 스택 패키지(100a)에서는, 컨트롤러(140)가 최하층 반도체 칩(125a)에 내장된다. 구체적으로, 인쇄회로기판(110) 상에 위치한 최하층 반도체 칩(125a)은 캐비티(126)를 갖는다. 컨트롤러(140)는 캐비티(126)에 접착층(127)을 매개로 본딩된다.
상기와 같은 스택 패키지(100a)를 제조하는 방법은 컨트롤러(140)가 내장된 최하층 반도체 칩(125a)을 인쇄회로기판(110)에 먼저 적층한 다음 복수개의 반도체 칩(120)들을 최하층 반도체 칩(125a) 상에 적층하는 순서만을 제외하고는 실시예 1에서 설명한 방법과 실질적으로 동일하므로, 반복 설명은 생략한다.
실시예 3
도 13은 본 발명의 제 3 실시예에 따른 스택 패키지를 나타낸 단면도이다.
본 실시예에 따른 스택 패키지(100b)는 컨트롤러(140)의 내장 위치를 제외하고는 실시예 1의 스택 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 13을 참조하면, 본 실시예에 따른 스택 패키지(100b)에서는, 컨트롤러(140)가 최하층 반도체 칩과 최상층 반도체 칩 사이에 위치한 어느 한 반도체 칩(125b)에 내장된다.
상기와 같은 스택 패키지(100b)를 제조하는 방법은 컨트롤러(140)가 내장된 반도체 칩(125b)을 반도체 칩(120)들 사이에 개재시킨다는 점을 제외하고는 실시예 1에서 설명한 방법과 실질적으로 동일하므로, 반복 설명은 생략한다.
실시예 4
도 14는 본 발명의 제 4 실시예에 따른 스택 패키지를 나타낸 단면도이이다.
도 14를 참조하면, 본 실시예에 따른 스택 패키지(200)는 인쇄회로기판(210), 복수개의 반도체 칩들(220), 더미 칩(225), 플러그들(230)들, 컨트롤러(240), 및 보호부재(250)를 포함한다.
여기서, 인쇄회로기판(210), 반도체 칩들(220), 플러그(230)들, 컨트롤러(240) 및 보호부재(250)는 실시예 1의 인쇄회로기판(110), 반도체 칩들(120), 플러그(130)들, 컨트롤러(140) 및 보호부재(150)와 실질적으로 동일하므로, 반복 설명은 생략한다.
더미 칩(225)은 적층된 반도체 칩(220)들 표면 상에 적층된다. 더미 칩(225)은 최상층 반도체 칩(220)의 플러그(230)를 노출시키는 캐비티(226)를 갖는다. 접 착층(227)이 캐비티(226)의 내면 상에 형성된다.
컨트롤러(240)는 접착층(227)을 매개로 캐비티(226)의 내면에 본딩되어, 노출된 플러그(230)와 전기적으로 연결된다. 따라서, 컨트롤러(240)는 플러그(230)들을 통해서 인쇄회로기판(210)의 전극 패드(224)와 전기적으로 연결된다.
도 15 내지 도 22는 도 14에 도시된 스택 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다. 여기서, 플러그(230)를 갖는 반도체 칩(120)을 형성하는 공정은 실시예 1에서 설명한 공정과 실질적으로 동일하므로, 반복 설명은 생략한다.
도 15를 참조하면, 캐비티(226)를 예비 더미 칩(225a)의 표면에 형성한다.
도 16을 참조하면, 접착층(227)을 캐비티(226)의 내면 상에 형성한다.
도 17을 참조하면, 컨트롤러(240)를 캐비티(226) 내로 진입시켜서, 접착층(227)을 매개로 컨트롤러(240)를 캐비티(226)의 내면에 본딩한다.
도 18을 참조하면, 접착층(228)을 예비 더미 칩(225a)과 컨트롤러(240)의 표면 상에 형성한다.
도 19를 참조하면, 지지부재(260)를 접착층(228)을 매개로 예비 더미 칩(225a)의 표면에 부착한다.
도 20을 참조하면, 지지부재(260)가 아래를 향하도록 예비 더미 칩(225a)을 반전시킨다. 그런 다음, 캐비티(226)이 노출되도록 예비 더미 칩(225a)의 표면을 부분적으로 제거하여, 컨트롤러(240)가 내장된 더미 칩(225)를 완성한다.
도 21을 참조하면, 복수개의 반도체 칩(220)들을 인쇄회로기판(210) 상에 순 차적으로 적층한다. 플러그(230)들은 서로 전기적으로 연결되면서 인쇄회로기판(210)의 전극 패드(214)와 전기적으로 연결된다.
도 22를 참조하면, 컨트롤러(240)가 내장된 더미 칩(225)을 적층된 반도체 칩(220)들 상에 적층한다. 컨트롤러(240)는 반도체 칩(220)의 플러그(230)와 전기적으로 연결된다. 따라서, 컨트롤러(240)는 플러그(230)들을 매개로 인쇄회로기판(210)의 전극 패드(214)와 전기적으로 연결된다.
도 14를 참조하면, 보호부재(250)를 반도체 칩(220)들, 더미 칩(225) 및 인쇄회로기판(210) 상에 형성하여, 도 14에 도시된 스택 패키지(200)를 완성한다.
본 실시예에 따르면, 컨트롤러를 별도의 공정을 통해서 더미 칩에 내장시킴으로써, 컨트롤러의 본딩 공정 중에 적층된 반도체 칩들에 기계적 충격이 인가되는 것을 근본적으로 방지할 수 있다. 또한, 보호부재 형성 공정 중에, 컨트롤러에 인가되는 기계적 충격을 줄일 수가 있으므로, 컨트롤러의 기계적 손상도 억제할 수가 있다.
상술한 바와 같이 본 발명에 의하면, 컨트롤러를 별도의 공정을 통해서 최상층 반도체 칩 또는 더미 칩에 내장시킴으로써, 컨트롤러의 본딩 공정 중에 적층된 반도체 칩들에 기계적 충격이 인가되는 것을 근본적으로 방지할 수 있다.
또한, 보호부재 형성 공정 중에, 컨트롤러에 인가되는 기계적 충격을 줄일 수가 있으므로, 컨트롤러의 기계적 손상도 억제할 수가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (23)

  1. 인쇄회로기판;
    상기 인쇄회로기판 상에 순차적으로 적층된 복수개의 반도체 칩들;
    상기 인쇄회로기판과 상기 반도체 칩들 각각을 전기적으로 연결시키는 플러그들; 및
    상기 반도체 칩들 중 어느 하나에 내장되고, 상기 플러그들과 전기적으로 연결된 컨트롤러를 포함하는 스택 패키지.
  2. 제 1 항에 있어서, 상기 컨트롤러가 내장된 상기 반도체 칩은 상기 플러그를 노출시키면서 상기 컨트롤러를 수용하기 위한 캐비티를 갖는 것을 특징으로 하는 스택 패키지.
  3. 제 2 항에 있어서, 상기 캐비티의 내면과 상기 컨트롤러 사이에 개재된 접착층을 더 포함하는 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서, 상기 컨트롤러는 상기 반도체 칩들 중 최상층 반도체 칩, 최하층 반도체 칩, 또는 상기 최상층 반도체 칩과 상기 최하층 반도체 칩을 제외한 나머지 반도체 칩들 중 어느 하나에 내장된 것을 특징으로 하는 스택 패키지.
  5. 제 1 항에 있어서, 상기 플러그들은 상기 반도체 칩들에 수직으로 관통 형성된 비아홀들에 삽입되어 서로 전기적으로 연결된 것을 특징으로 하는 스택 패키지.
  6. 제 5 항에 있어서, 상기 플러그들은 상기 비아홀로부터 돌출되어 인접하는 플러그 하단과 접촉하는 헤드부를 갖는 특징으로 하는 스택 패키지.
  7. 제 1 항에 있어서, 상기 반도체 칩들을 둘러싸는 보호부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  8. 플러그를 갖는 복수개의 반도체 칩들을 마련하는 단계;
    상기 반도체 칩들 중 어느 하나에 상기 플러그와 전기적으로 연결되도록 컨트롤러를 내장시키는 단계; 및
    상기 플러그들이 전기적으로 서로 연결되도록 상기 반도체 칩들을 인쇄회로기판 상에 순차적으로 적층하는 단계를 포함하는 스택 패키지의 제조 방법.
  9. 제 8 항에 있어서, 상기 반도체 칩들을 마련하는 단계는
    예비 반도체 칩의 표면에 비아홀을 형성하는 단계;
    상기 비아홀을 상기 플러그로 채우는 단계; 및
    상기 예비 반도체 칩의 밑면을 제거하여, 상기 플러그를 노출시키는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  10. 제 8 항에 있어서, 상기 컨트롤러를 내장시키는 단계는
    상기 반도체 칩의 표면에 상기 플러그를 노출시키는 캐비티를 형성하는 단계; 및
    상기 플러그와 전기적으로 연결되도록 상기 컨트롤러를 상기 캐비티의 내면에 본딩하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  11. 제 10 항에 있어서, 상기 캐비티를 형성하는 단계 전에, 상기 반도체 칩의 밑면에 지지부재를 부착하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  12. 제 10 항에 있어서, 상기 캐비티의 내면에 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  13. 제 8 항에 있어서, 상기 컨트롤러를 상기 반도체 칩들 중 최상층 반도체 칩, 최하층 반도체 칩, 또는 상기 최상층 반도체 칩과 상기 최하층 반도체 칩을 제외한 나머지 반도체 칩들 중 어느 하나에 내장시키는 것을 특징으로 하는 스택 패키지의 제조 방법.
  14. 제 8 항에 있어서, 상기 반도체 칩들을 둘러싸는 보호부재를 형성하는 단계 를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  15. 인쇄회로기판;
    상기 인쇄회로기판 상에 순차적으로 적층된 복수개의 반도체 칩들;
    상기 반도체 칩들 상에 적층된 더미 칩;
    상기 인쇄회로기판과 상기 반도체 칩들 각각을 전기적으로 연결시키는 플러그들; 및
    상기 더미 칩에 내장되고, 상기 플러그들과 전기적으로 연결된 컨트롤러를 포함하는 스택 패키지.
  16. 제 15 항에 있어서, 상기 더미 칩은 상기 플러그를 노출시키면서 상기 컨트롤러를 수용하기 위한 캐비티를 갖는 것을 특징으로 하는 스택 패키지.
  17. 제 16 항에 있어서, 상기 캐비티의 내면과 상기 컨트롤러 사이에 개재된 접착층을 더 포함하는 것을 특징으로 하는 스택 패키지.
  18. 제 15 항에 있어서, 상기 반도체 칩들과 상기 더미 칩을 둘러싸는 보호부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  19. 플러그를 갖는 복수개의 반도체 칩들을 마련하는 단계;
    컨트롤러를 더미 칩에 내장시키는 단계; 및
    상기 플러그들 상호간 및 상기 플러그와 상기 컨트롤러가 전기적으로 서로 연결되도록 상기 반도체 칩들과 상기 더미 칩을 인쇄회로기판 상에 순차적으로 적층하는 단계를 포함하는 스택 패키지의 제조 방법.
  20. 제 19 항에 있어서, 상기 컨트롤러를 내장시키는 단계는
    상기 더미 칩의 표면에 상기 플러그를 노출시키는 캐비티를 형성하는 단계; 및
    상기 플러그와 전기적으로 연결되도록 상기 컨트롤러를 상기 캐비티의 내면에 본딩하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  21. 제 20 항에 있어서, 상기 캐비티를 형성하는 단계 전에, 상기 더미 칩의 밑면에 지지부재를 부착하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  22. 제 20 항에 있어서, 상기 캐비티의 내면에 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  23. 제 19 항에 있어서, 상기 반도체 칩들과 상기 더미 칩을 둘러싸는 보호부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
KR1020070007692A 2007-01-25 2007-01-25 스택 패키지 및 그의 제조 방법 KR100875955B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070007692A KR100875955B1 (ko) 2007-01-25 2007-01-25 스택 패키지 및 그의 제조 방법
DE102008005866A DE102008005866A1 (de) 2007-01-25 2008-01-17 Stapelpackung, Verfahren zur Herstellung derselben und Speicherkarte
JP2008009579A JP2008182229A (ja) 2007-01-25 2008-01-18 スタックパッケージ、その製造方法、及びメモリカード
US12/018,743 US20080179734A1 (en) 2007-01-25 2008-01-23 Stacked package, method of manufacturing the same, and memory card having the stacked package
CNA2008101277938A CN101308842A (zh) 2007-01-25 2008-01-25 堆叠封装及其制造方法以及具有该堆叠封装的存储卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007692A KR100875955B1 (ko) 2007-01-25 2007-01-25 스택 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080070097A true KR20080070097A (ko) 2008-07-30
KR100875955B1 KR100875955B1 (ko) 2008-12-26

Family

ID=39646208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007692A KR100875955B1 (ko) 2007-01-25 2007-01-25 스택 패키지 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US20080179734A1 (ko)
JP (1) JP2008182229A (ko)
KR (1) KR100875955B1 (ko)
CN (1) CN101308842A (ko)
DE (1) DE102008005866A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338962B2 (en) 2010-08-12 2012-12-25 Samsung Electronics Co., Ltd. Semiconductor package substrate and semiconductor package having the same
KR20200013471A (ko) * 2018-07-30 2020-02-07 삼성전기주식회사 인쇄회로기판
WO2021040809A1 (en) * 2019-08-27 2021-03-04 Sandisk Technologies Llc Embedded bonded assembly and method for making the same
KR20220127717A (ko) * 2021-03-11 2022-09-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 관통 비아를 포함하는 메모리 매크로
US11562946B2 (en) 2021-03-11 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory macro including through-silicon via

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994643B2 (en) * 2007-04-04 2011-08-09 Samsung Electronics Co., Ltd. Stack package, a method of manufacturing the stack package, and a digital device having the stack package
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR101585216B1 (ko) * 2009-10-28 2016-01-13 삼성전자주식회사 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 그 제조방법
KR101624972B1 (ko) 2010-02-05 2016-05-31 삼성전자주식회사 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치
CN104769712B (zh) * 2013-01-28 2018-07-13 晟碟信息科技（上海）有限公司 包括嵌入式控制器裸芯的半导体器件和其制造方法
US9679615B2 (en) 2013-03-15 2017-06-13 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
US9659882B2 (en) * 2015-01-20 2017-05-23 Sandisk Technologies Llc System, method and apparatus to relieve stresses in a semiconductor die caused by uneven internal metallization layers
US9564404B2 (en) 2015-01-20 2017-02-07 Sandisk Technologies Llc System, method and apparatus to relieve stresses in a semiconductor wafer caused by uneven internal metallization layers
KR102505206B1 (ko) 2015-12-15 2023-03-03 삼성전자주식회사 반도체 패키지
CN109411366B (zh) * 2018-09-17 2022-03-15 珠海欧比特电子有限公司 一种表面保护的三维立体封装方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3779524B2 (ja) 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
EP1487019A1 (en) * 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP3896112B2 (ja) * 2003-12-25 2007-03-22 エルピーダメモリ株式会社 半導体集積回路装置
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP4836110B2 (ja) * 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール
KR100603932B1 (ko) 2005-01-31 2006-07-24 삼성전자주식회사 칩-온-보오드 기판을 갖는 반도체 장치
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
US20080142928A1 (en) * 2006-12-15 2008-06-19 Arkalgud Sitaram Semiconductor component with through-vias
US8018071B2 (en) * 2007-02-07 2011-09-13 Samsung Electronics Co., Ltd. Stacked structure using semiconductor devices and semiconductor device package including the same
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
US7745920B2 (en) * 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338962B2 (en) 2010-08-12 2012-12-25 Samsung Electronics Co., Ltd. Semiconductor package substrate and semiconductor package having the same
KR20200013471A (ko) * 2018-07-30 2020-02-07 삼성전기주식회사 인쇄회로기판
WO2021040809A1 (en) * 2019-08-27 2021-03-04 Sandisk Technologies Llc Embedded bonded assembly and method for making the same
KR20210075213A (ko) * 2019-08-27 2021-06-22 샌디스크 테크놀로지스 엘엘씨 매립된 접합 조립체 및 그의 제조 방법
US11276705B2 (en) 2019-08-27 2022-03-15 Sandisk Technologies Llc Embedded bonded assembly and method for making the same
KR20220127717A (ko) * 2021-03-11 2022-09-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 관통 비아를 포함하는 메모리 매크로
US11562946B2 (en) 2021-03-11 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory macro including through-silicon via
US11854943B2 (en) 2021-03-11 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory macro including through-silicon via

Also Published As

Publication number Publication date
DE102008005866A1 (de) 2008-08-28
JP2008182229A (ja) 2008-08-07
CN101308842A (zh) 2008-11-19
US20080179734A1 (en) 2008-07-31
KR100875955B1 (ko) 2008-12-26

Similar Documents

Publication Publication Date Title
KR100875955B1 (ko) 스택 패키지 및 그의 제조 방법
US20170162523A1 (en) Package substrate
JP4610616B2 (ja) ダイスタック型デバイスを提供するための方法及び装置
KR100703012B1 (ko) 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
US10685921B2 (en) Semiconductor chip module including a channel for controlling warpage and method of manufacturing the same
US8729688B2 (en) Stacked seminconductor package
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
KR20190099731A (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR20080006172A (ko) 반도체 패키지 및 그 제조방법과 반도체 모듈 및 그제조방법
KR102503233B1 (ko) 반도체 패키지 및 그 제조 방법
US7928535B2 (en) Semiconductor device and semiconductor package having the same
KR101185457B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
CN100539059C (zh) 电子元件封装件及其制造方法
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
KR20090027325A (ko) 반도체 패키지 및 이를 갖는 반도체 모듈
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
JP5157098B2 (ja) 半導体装置及びその製法
KR100780690B1 (ko) 스택 패키지의 제조방법
CN110707049B (en) Semiconductor chip module including a via for controlling warpage and method of manufacturing the same
KR100988403B1 (ko) 반도체 패키지 및 웨이퍼 레벨 반도체 패키지 제조 방법
KR101116731B1 (ko) 듀얼 다이 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR100924560B1 (ko) 반도체 패키지
KR20060034412A (ko) 기판 양면 부착형의 칩 적층 구조를 가지는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee