JP5157098B2 - 半導体装置及びその製法 - Google Patents

半導体装置及びその製法 Download PDF

Info

Publication number
JP5157098B2
JP5157098B2 JP2006197276A JP2006197276A JP5157098B2 JP 5157098 B2 JP5157098 B2 JP 5157098B2 JP 2006197276 A JP2006197276 A JP 2006197276A JP 2006197276 A JP2006197276 A JP 2006197276A JP 5157098 B2 JP5157098 B2 JP 5157098B2
Authority
JP
Japan
Prior art keywords
semiconductor element
adhesive
support plate
corner
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006197276A
Other languages
English (en)
Other versions
JP2008028040A (ja
Inventor
茂雄 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006197276A priority Critical patent/JP5157098B2/ja
Publication of JP2008028040A publication Critical patent/JP2008028040A/ja
Application granted granted Critical
Publication of JP5157098B2 publication Critical patent/JP5157098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製法、特に半導体装置の作動時に半導体素子の角部に発生する応力を緩和できる半導体装置及びその製法に関する。
図９に示すように、支持板(1)と、支持板(1)の上面(1a)に接着剤(2)を介して固着された角形の半導体チップ(3)と、半導体チップ(3)の上面(3a)に形成された上部電極(14)に電気的に接続されるリード細線(5)と、支持板(1)、接着剤(2)、半導体チップ(3)及びリード細線(5)を被覆する樹脂封止体(4)とを備える樹脂封止型の半導体装置は、公知である。
前記半導体装置を製造する際に、まず、支持板(1)の上面(1a)にエポキシ樹脂等の材料から成る絶縁性の接着剤(2)をスクリーン印刷又はディスペンサ等による周知の塗布法によって供給し、次に、接着剤(2)の粘着力により支持板(1)の上面(1a)に半導体チップ(3)を接着し、最後に、接着剤(2)を加熱硬化する。その後、例えば、周知のワイヤボンディング法によって、リード細線(5)を介して半導体チップ(3)の上部電極(14)を外部リード、配線導体又は他の素子の電極に接続する。次に、例えば、周知のトランスファモールド法によって、支持板(1)、接着剤(2)及び半導体チップ(3)を被覆する樹脂封止体(4)が形成される。
前記製法では、接着剤(2)を介して支持板(1)の上面(1a)に半導体チップ(3)を載置するとき、半導体チップ(3)と上面(1a)との間の空気が接着剤(2)にも包囲されて外部に放出されず、接着剤(2)中にボイド（空洞又は未充填部）が発生する難点があった。その結果、支持板(1)の上面(1a)上に接着剤(2)全体が円滑且つ均一に延展されず、支持板(1)の上面(1a)に対して半導体チップ(3)が傾斜して接着され、半導体チップ(3)を平行に固着できない不具合が生じた。また、接着剤(2)内にボイドが発生すると、接着剤(2)にクラック（亀裂）が生じて、接着剤(2)の全面に均一に半導体チップ(3)が接触せず、半導体チップ(3)が剥がれ易くなる弊害が生じた。
これに対し、下記特許文献１は、２つ以上に分割されたポリイミド樹脂から成るフィルムによって半導体チップをアイランド上に熱圧着した半導体装置を開示する。特許文献１の半導体装置によれば、フィルムの分割部分から空気が外部に放出され、フィルム中のボイドの発生を防止できる。
特開平１１−１４５３７２号公報
しかしながら、分割された接着フィルムの取り扱いは不便であり、アイランド上の所定の位置に正確に複数のフィルムを配置することも困難である。
また、図９に示す半導体装置では、半導体チップ(3)、接着剤(2)及び樹脂封止体(4)を形成する各材質の線膨張係数が相違するため、半導体装置の作動時に発生する熱により、半導体チップ(3)と接着剤(2)及び樹脂封止体(4)の熱変形量が相違して、半導体チップ(3)に応力が加えられる。この際、図１０及び図１１に示すように、半導体チップ(3)の側面(3c)、特に側面(3c)が交差する角部(3d)に応力が集中し、半導体チップ(3)が破損又は電気的特性が劣化することがあった。
そこで、本発明は、半導体素子の角部への応力集中を抑制する半導体装置を提供することを目的とする。また、本発明は、半導体素子の角部への応力集中を抑制すると共に、支持板に半導体素子を固着する際に接着剤内のボイド発生を抑制する半導体装置の製法を提供することを目的とする。
本発明の半導体装置は、支持板(1)と、単一の接着剤(2)を介して支持板(1)の上面(1a)に固着された角形の半導体素子(3)と、少なくとも支持板(1)の一部、接着剤(2)及び半導体素子(3)を被覆する樹脂封止体(4)とを備える。単一の接着剤(2)は、支持板(1)の上面(1a)に半導体素子(3)の下面(3b)を固着する介在部(7)と、半導体素子(3)の複数の側面(3c)を被覆する側面接着部(8)と、半導体素子(3)の複数の角部(3d)を被覆する角接着部(9)とを有し且つ半導体素子(3)の複数の側面(3c)の各々に対向する支持板(1)の上面(1a)に形成される複数の溝(15)を充填する。角接着部(9)は、角部(3d)に沿って介在部(7)から半導体素子(3)の上面(3a)に向かって延伸して側面接着部(8)より高い位置まで形成される。側面接着部(8)は、側面(3c)に沿って介在部(7)から半導体素子(3)の上面(3a)に向かって延伸する。半導体素子(3)、接着剤(2)及び樹脂封止体(4)を形成する各材質の線膨張係数の相違のため、半導体装置の作動時に発生する熱により、半導体素子(3)と接着剤(2)及び樹脂封止体(4)の熱変形量が相違して、半導体素子(3)に応力が加えられる。このとき、半導体素子(3)の側面(3c)を被覆する側面接着部(8)よりも高い位置まで接着剤(2)の角接着部(9)を形成する角接着部(9)の高さ分によって、半導体素子(3)の各角部(3d)に加わる応力を低減し又は角部(3d)から側面(3c)側に応力を分散して、角接着部(9)での応力集中を低減することができる。従って、角部(3d)への応力集中に起因する半導体素子(3)の破損又は電気的特性の劣化を抑制することができる。
また、本発明の半導体装置の製法は、角形の半導体素子(3)の複数の側面(3c)の各々に対向する複数の溝(15)を支持板(1)の上面(1a)に形成する工程と、半導体素子(3)の下面(3b)の中央部(3e)に整合して、支持板(1)の上面(1a)に単一の接着剤(2)を配置する工程と、単一の接着剤(2)上に半導体素子(3)を載置して、支持板(1)の上面(1a)に半導体素子(3)を押圧する工程と、半導体素子(3)の押圧により半導体素子(3)の側面(3c)に向かって接着剤(2)を延伸させ且つ支持板(1)の溝(15)内に前記接着剤(2)を充填して、接着剤(2)を介して半導体素子(3)を支持板(1)に固着する工程と、少なくとも支持板(1)の一部、接着剤(2)及び半導体素子(3)を樹脂封止体(4)により被覆する工程とを含む。接着剤(2)は、支持板(1)の上面(1a)に半導体素子(3)の下面(3b)を固着する介在部(7)と、半導体素子(3)の複数の側面(3c)を被覆する側面接着部(8)と、半導体素子(3)の複数の角部(3d)を被覆する角接着部(9)とを有する。角接着部(9)は、角部(3d)に沿って介在部(7)から半導体素子(3)の上面(3a)に向かって延伸し且つ側面接着部(8)より高い位置まで形成される。側面接着部(8)は、側面(3c)に沿って介在部(7)から半導体素子(3)の上面(3a)に向かって延伸する。接着剤(2)に整合して半導体素子(3)を載置して、半導体素子(3)を支持板(1)へ押圧すると、半導体素子(3)の中央部(3e)に配置される接着剤(2)が、半導体素子(3)の外側に向かって圧延され且つ均一な厚みに扁平化されるので、半導体素子(3)と支持板(1)との間の空気は、半導体素子(3)の外側に向かって押圧されて外部に放出される。従って、半導体素子(3)と支持板(1)との間で接着剤(2)中にボイドが形成されず、支持板(1)上での半導体素子(3)の傾斜固着を防止することができる。また、半導体装置の作動時に発生する熱により、半導体素子(3)に応力が加えられる際に、半導体素子(3)の各角部(3d)に配置される接着剤(2)は、半導体素子(3)を支持板(1)へ押圧すると、角部(3d)に沿って半導体素子(3)の上面(3a)に向かって延伸して、半導体素子(3)の角部(3d)を高い位置で被覆するので、半導体装置の作動時に半導体素子(3)の角部(3d)に加わる応力は、角部(3d)の周辺部に分散される。よって、角部(3d)への応力集中による半導体素子(3)の破損又は電気的特性の劣化を抑制することができる。コレットにより半導体素子(3)を接着剤(2)に押圧したとき、半導体素子(3)の側面(3c)に向かって延伸する接着剤(2)は、溝(15)内に充填されて半導体素子(3)の側面(3c)を殆ど被覆しないが、半導体素子(3)の角部(3d)に向かって延伸する接着剤(2)は、溝(15)の間を移動して半導体素子(3)の角部(3d)を十分な厚さで被覆することができる。
本発明の半導体装置及び半導体装置の製法によれば、半導体素子の角部への応力集中による半導体素子の破損又は電気的特性の劣化を抑制して、信頼性の高い半導体装置を提供することができる。また、本発明の半導体装置の製法によれば、半導体素子と支持板とを固着する接着剤中にボイドが形成されず、信頼性の高い半導体装置を製造することができる。
以下、本発明による半導体装置及びその製法の実施の形態を図１〜図８について説明する。但し、これらの図面では、図９に示す部分と実質的に同一の部分には同一の符号を付し、その説明を省略する。
図１に示すように、本実施の形態の半導体装置は、プリント基板又は金属製の放熱板等の支持板(1)と、支持板(1)の上面(1a)に接着剤(2)を介して固着された角形の半導体チップ(3)と、半導体チップ(3)の上面(3a)に形成された上部電極(14)と支持板(1)の周辺に配置された外部リード、支持板(1)上の配線導体又は他の素子の電極（何れも図示せず）とを電気的に接続するリード細線(5)と、支持板(1)、接着剤(2)、半導体チップ(3)及びリード細線(5)並びに外部リード、配線導体又は他の素子の電極を被覆する樹脂封止体(4)とを備える。半導体チップ(3)は、例えば、シリコン基板により形成されるダイオードチップ又はトランジスタチップ等の周知の半導体素子であり、平坦面を有する正方形、矩形又は多角形の板状に形成される。接着剤(2)は、例えば、エポキシ樹脂にシリカ等のフィラーを混入したエポキシ樹脂系接着剤等の周知の絶縁性接着剤である。樹脂封止体(4)は、例えば、エポキシ樹脂により形成され、支持板(1)上で半導体チップ(3)の上面(3a)及び側面(3c)、接着剤(2)並びにリード細線(5)を封止する。
接着剤(2)は、支持板(1)の上面(1a)に半導体チップ(3)の下面(3b)を固着する介在部(7)と、半導体チップ(3)の複数の側面(3c)を被覆する側面接着部(8)と、半導体チップ(3)の複数の角部(3d)を被覆する角接着部(9)とを有する。本実施の形態では、側面接着部(8)は、半導体チップ(3)の４つの側面(3c)を被覆し、角接着部(9)は、半導体チップ(3)の各側面(3c)が接続する４つの角部(3d)を被覆する。介在部(7)、側面接着部(8)及び角接着部(9)は、同一の材質により一体に形成され、支持板(1)の上面(1a)に半導体チップ(3)を強固に固着して、確実に保持することができる。
角接着部(9)は、角部(3d)に沿って介在部(7)から半導体チップ(3)の上面(3a)に向かって延伸して形成され、側面接着部(8)は、側面(3c)に沿って介在部(7)から半導体チップ(3)の上面(3a)に向かって延伸して形成される。角接着部(9)は、図２〜図４に示すように、側面接着部(8)より高い位置まで形成され、図１に示すように、角接着部(9)が介在部(7)から半導体チップ(3)の上面(3a)に向かって略山形に形成されるのに対し、側面接着部(8)は、略水平又は波形に形成される。半導体チップ(3)の角部(3d)を被覆する角接着部(9)が半導体チップ(3)の側面(3c)を被覆する側面接着部(8)よりも高い位置まで形成されるので、図５に示すように、半導体チップ(3)の側面(3c)を被覆する側面接着部(8)よりも高い位置まで接着剤(2)の角接着部(9)を形成する角接着部(9)の高さ分によって、半導体チップ(3)の各角部(3d)に加わる応力を低減し又は角部(3d)から側面(3c)側に応力を分散して、角接着部(9)での応力集中を低減することができる。角接着部(9)の緩衝作用により、樹脂封止体(4)の熱膨張から半導体チップ(3)の角部(3d)を保護するのみならず、側面接着部(8)よりも角接着部(9)を半導体チップ(3)の高い位置まで形成することにより、接着剤(2)により十分に被覆される半導体チップ(3)の角部(3d)よりも接着剤(2)により十分に被覆されない半導体チップ(3)の側面(3c)に応力が分散して、半導体チップ(3)の角部(3d)に発生する応力集中が緩和される。角接着部(9)よりも側面接着部(8)を半導体チップ(3)の高い位置まで形成すると、半導体チップ(3)の角部(3d)に発生する応力が緩和されない。半導体チップ(3)の角部(3d)に発生する応力を緩和することにより、角部(3d)への応力集中に起因する半導体チップ(3)の破損又は電気的特性の劣化を抑制することができる。
図２〜図４に示すように、半導体チップ(3)の下面(3b)から上面(3a)までの高さをＨとすると、角接着部(9)の高さｈ1は、０.６Ｈ以上且つ１Ｈ未満の範囲であり、側面接着部(8)の高さｈ2は、０Ｈ超且つ０.４Ｈ以下の範囲である。角接着部(9)により０.６Ｈ未満の高さで角部(3d)を被覆し又は側面接着部(8)により０.４Ｈより高く側面(3c)を被覆すると、角接着部(9)と側面接着部(8)との高さの差が不十分となり、半導体チップ(3)に発生する応力を角部(3d)から側面(3c)に良好に分散できない。
具体的には、厚さ２００〜６００μm程度の比較的厚いシリコン基板により形成される半導体チップ(3)を使用したとき、半導体チップ(3)の線膨張係数が７×１０-6程度、エポキシ樹脂により形成される接着剤(2)の線膨張係数が１０×１０-6程度、エポキシ樹脂により形成される樹脂封止体(4)の線膨張係数が３０×１０-6程度である。従来の半導体装置では、半導体装置の作動時に半導体チップ(3)、接着剤(2)及び樹脂封止体(4)が隣接する半導体チップ(3)の側面(3c)及び角部(3d)に応力が生じ、特に、半導体チップ(3)の角部(3d)に応力が集中することが確認された。これに対し、本実施の形態の半導体装置では、角接着部(9)により、０.６Ｈ以上且つ１Ｈ未満の高さ範囲で半導体チップ(3)の角部(3d)を被覆し、側面接着部(8)により、０Ｈ超且つ０.４Ｈ以下の高さ範囲で半導体チップ(3)の側面(3c)を被覆することにより、半導体チップ(3)の角部(3d)の応力が低下することが確認された。
本実施の形態の半導体装置を製造する際に、まず、支持板(1)の上面(1a)に接着剤(2)をディスペンサ等の塗布装置（図示せず）により供給する。図６に示すように、接着剤(2)は、半導体チップ(3)の下面(3b)の中央部(3e)及び各角部(3d)に整合して、支持板(1)の上面(1a)に配置される。次に、コレット（図示せず）により接着剤(2)に整合して半導体チップ(3)を接着剤(2)上に載置し且つ半導体チップ(3)を支持板(1)へ押圧して、接着剤(2)を介して支持板(1)と半導体チップ(3)とを固着する。接着剤(2)に整合して半導体チップ(3)を載置して、半導体チップ(3)を支持板(1)へ押圧すると、半導体チップ(3)の中央部(3e)に配置される接着剤(2)が、半導体チップ(3)の外側に向かって圧延され且つ均一な厚みに偏平化されるので、半導体チップ(3)と支持板(1)との間の空気は、半導体チップ(3)の外側に向かって押圧されて外部に放出される。従って、半導体チップ(3)と支持板(1)との間で接着剤(2)中にボイド（空洞又は未充填部）が形成されず、支持板(1)上での半導体チップ(3)の傾斜固着を防止することができる。
前述した特許文献１の半導体装置では、フィルムを２分割又は４分割して、半導体チップの下面の中央部に整合するフィルムを有さないため、半導体チップとアイランドとの間の空気が半導体チップの外側に向かって押圧されず、空気が良好に外部に放出されない。また、９分割のフィルムも開示するが、半導体チップの下面の角部に整合するフィルムの間に別のフィルムを有するため、半導体チップとアイランドとの間で空気の移動が阻害されて、空気が良好に外部に放出されない。
また、半導体チップ(3)の各角部(3d)に配置される接着剤(2)は、半導体チップ(3)を支持板(1)へ押圧すると、角部(3d)に沿って半導体チップ(3)の上面(3a)に向かって延伸して、半導体チップ(3)の角部(3d)を高い位置で被覆する。よって、前述したように、半導体装置の作動時に半導体チップ(3)の角部(3d)に加わる応力が角部(3d)の周辺部に分散し、角部(3d)への応力集中による半導体チップ(3)の破損又は電気的特性の劣化を防止することができる。接着剤(2)により半導体チップ(3)の角部(3d)を高い位置で被覆するには、接着剤(2)の粘性率、支持板(1)の上面(1a)に塗布する接着剤(2)の分量及びコレットにより半導体チップ(3)を接着剤(2)に押圧する力の大きさが重要であるが、これらの値は、実験又はシミュレーションを繰り返すことにより適宜に決定される。
本実施の形態では、支持板(1)の上面(1a)に接着剤(2)を配置する際に、半導体チップ(3)の下面(3b)の中央部(3e)及び各角部(3d)に整合する位置にそれぞれ円形且つ同分量の複数の接着剤(2)を配置する。また、接着剤(2)を介して支持板(1)と半導体チップ(3)とを固着する際に、複数の接着剤(2)の略中心(O)に半導体チップ(3)の下面(3b)の各角部(3d)を整合して、半導体チップ(3)を載置する。同形状且つ同分量の接着剤(2)の略中心(O)に半導体チップ(3)の下面(3b)の各角部(3d)を整合することにより、接着剤(2)を介して支持板(1)の上面(1a)と半導体チップ(3)とを平行に固着することができる。図６では、半導体チップ(3)の下面(3b)の４つの隅角に対向する４つの接着剤(2)と、半導体チップ(3)の下面(3b)の略中央部(3e)に対向する１つの接着剤(2)とが支持板(1)に塗布され、半球状に形成された各接着剤(2)の頂上部に半導体チップ(3)の隅角及び中央部が当接して固着される。続いて、接着剤(2)を加熱硬化して、接着剤(2)により半導体チップ(3)と支持板(1)とが固着される。
その後、従来と同様に、リード細線（ボンディングワイヤ）(5)により、半導体チップ(3)の上部電極（ボンディングパッド）(14)を外部リード、配線導体又は他の素子の電極に接続し、樹脂封止体(4)により、支持板(1)、接着剤(2)、半導体チップ(3)、リード細線(5)及び外部リードの一端、支持板(1)の上面(1a)に配置された配線導体又は他の素子を被覆して、図１に示す半導体装置が完成する。角接着部(9)は、側面接着部(8)より高く且つ半導体チップ(3)の上面(3a)より低い位置で形成される。よって、半導体チップ(3)の上面(3a)より上方に角接着部(9)が突出しないため、半導体チップ(3)の上部電極(14)にリード細線(5)の一端を良好にワイヤボンディングすることができる。
本発明の実施の形態は、図１〜図６に示す実施の形態に限定されず、変更が可能である。例えば、半導体装置を製造する際に、図７に示すように、支持板(1)の上面(1a)に接着剤(2)をＸ形に配置してもよい。Ｘ形の４つの端部に半導体チップ(3)の各角部(3d)を整合し、接着剤(2)が交差するＸ形の中央部に半導体チップ(3)の中央部(3e)を整合して、支持板(1)の上面(1a)に半導体チップ(3)を固着することができる。また、図８に示すように、半導体チップ(3)の各側面(3c)に対向する支持板(1)の上面(1a)に溝(15)を形成し、円形又は角形に形成された単一の接着剤(2)を半導体チップ(3)の中央部(3e)に整合して支持板(1)の上面(1a)に配置してもよい。コレットにより半導体チップ(3)を接着剤(2)に押圧したとき、半導体チップ(3)の側面(3c)に向かって延伸する接着剤(2)は、溝(15)内に充填されて半導体チップ(3)の側面(3c)を殆ど被覆しないが、半導体チップ(3)の角部(3d)に向かって延伸する接着剤(2)は、溝(15)の間を移動して半導体チップ(3)の角部(3d)を十分な厚さで被覆することができる。半導体チップ(3)は、ダイオードチップ又はトランジスタチップに限定されず、モノリシックＩＣ等の他の半導体素子でもよい。また、接着剤(2)は、エポキシ樹脂系接着剤に限定されず、ポリイミド樹脂系接着剤等の他の接着剤でもよい。
本発明は、動作時の熱により半導体装置に発生する応力を緩和できるため、例えば、パワートランジスタ等の大電流により動作する樹脂封止型半導体装置に良好に適用できる。
本発明による半導体装置の一実施の形態を示す斜視図 図１の平面図 図２のIII−III線に沿う断面図 図２のIV−IV線に沿う断面図 図１の半導体チップに加わる応力を示す斜視図 半導体チップの中央部及び角部に整合して支持板に塗布された接着剤及び半導体チップの斜視図 支持板にＸ状に塗布された接着剤及び半導体チップの斜視図 溝を有する支持板に塗布された接着剤及び半導体チップの斜視図 従来の半導体装置の斜視図 図９の半導体チップに加わる応力を示す断面図 図９の半導体チップに加わる応力を示す斜視図
符号の説明
(1)・・支持板、 (1a)・・上面、 (2)・・接着剤、 (3)・・半導体チップ（半導体素子）、 (3a)・・上面、 (3b)・・下面、 (3c)・・側面、 (3d)・・角部、 (3e)・・中央部、 (4)・・樹脂封止体、 (5)・・リード細線、 (7)・・介在部、 (8)・・側面接着部、 (9)・・角接着部、 (14)・・上部電極、

Claims (3)

  1. 支持板と、単一の接着剤を介して前記支持板の上面に固着された角形の半導体素子と、少なくとも前記支持板の一部、接着剤及び半導体素子を被覆する樹脂封止体とを備え、
    単一の前記接着剤は、前記支持板の上面に前記半導体素子の下面を固着する介在部と、前記半導体素子の複数の側面を被覆する側面接着部と、前記半導体素子の複数の角部を被覆する角接着部とを有し且つ前記半導体素子の複数の側面の各々に対向する前記支持板の上面に形成される複数の溝を充填し、
    前記角接着部は、前記角部に沿って前記介在部から前記半導体素子の上面に向かって延伸して前記側面接着部より高い位置まで形成され、
    前記側面接着部は、前記側面に沿って前記介在部から前記半導体素子の上面に向かって延伸することを特徴とする半導体装置。
  2. 前記半導体素子の上面に形成された上部電極と前記支持板の周辺に配置された外部リード、前記支持板上の配線導体又は他の素子の電極とを電気的に接続するリード細線を備え、
    前記側面接着部より高く且つ前記半導体素子の上面より低い位置に前記角接着部を形成した請求項１に記載の半導体装置。
  3. 角形の半導体素子の複数の側面の各々に対向する複数の溝を支持板の上面に形成する工程と、
    前記半導体素子の下面の中央部に整合して、前記支持板の上面に単一の接着剤を配置する工程と、
    単一の前記接着剤上に前記半導体素子を載置して、前記支持板の上面に前記半導体素子を押圧する工程と、
    前記半導体素子の押圧により前記半導体素子の側面に向かって前記接着剤を延伸させ且つ前記支持板の溝内に前記接着剤を充填して、前記接着剤を介して前記半導体素子を前記支持板に固着する工程と、
    少なくとも前記支持板の一部、接着剤及び半導体素子を樹脂封止体により被覆する工程とを含み、
    前記接着剤は、前記支持板の上面に前記半導体素子の下面を固着する介在部と、前記半導体素子の複数の側面を被覆する側面接着部と、前記半導体素子の複数の角部を被覆する角接着部とを有し、
    前記角接着部は、前記角部に沿って前記介在部から前記半導体素子の上面に向かって延伸し且つ前記側面接着部より高い位置まで形成され、
    前記側面接着部は、前記側面に沿って前記介在部から前記半導体素子の上面に向かって延伸することを特徴とする半導体装置の製法。
JP2006197276A 2006-07-19 2006-07-19 半導体装置及びその製法 Expired - Fee Related JP5157098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006197276A JP5157098B2 (ja) 2006-07-19 2006-07-19 半導体装置及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197276A JP5157098B2 (ja) 2006-07-19 2006-07-19 半導体装置及びその製法

Publications (2)

Publication Number Publication Date
JP2008028040A JP2008028040A (ja) 2008-02-07
JP5157098B2 true JP5157098B2 (ja) 2013-03-06

Family

ID=39118387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197276A Expired - Fee Related JP5157098B2 (ja) 2006-07-19 2006-07-19 半導体装置及びその製法

Country Status (1)

Country Link
JP (1) JP5157098B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825880B2 (ja) * 2011-06-27 2015-12-02 浜松ホトニクス株式会社 分光モジュール
JP6064845B2 (ja) * 2013-09-09 2017-01-25 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604246A (ja) * 1983-06-23 1985-01-10 Toshiba Corp リ−ドフレ−ム
JP2679224B2 (ja) * 1989-03-15 1997-11-19 松下電器産業株式会社 半導体装置の製造方法
JPH03238834A (ja) * 1990-02-15 1991-10-24 Citizen Watch Co Ltd ペースト塗布方法およびその装置
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP2003188212A (ja) * 2001-10-11 2003-07-04 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
US6661102B1 (en) * 2002-01-18 2003-12-09 Advance Micro Devices, Inc. Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress
JP2007165740A (ja) * 2005-12-16 2007-06-28 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008028040A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
US9806001B2 (en) Chip-scale packaging with protective heat spreader
JP4746646B2 (ja) 積層型電子部品
US6753613B2 (en) Stacked dice standoffs
JP5387685B2 (ja) 半導体装置の製造方法
JP4785917B2 (ja) マルチチップモジュールの製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
JP2000031343A (ja) 半導体装置
JP4549171B2 (ja) 混成集積回路装置
JP2008198909A (ja) 半導体パッケージ
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP5157098B2 (ja) 半導体装置及びその製法
JP5621712B2 (ja) 半導体チップ
JP2004193363A (ja) 半導体装置及びその製造方法
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
TW200412659A (en) Semiconductor package with heat dissipating structure
JP5058144B2 (ja) 半導体素子の樹脂封止方法
JP5078631B2 (ja) 半導体装置
US20060108681A1 (en) Semiconductor component package
KR100680954B1 (ko) 스택 칩 패키지
KR100681686B1 (ko) 반도체 패키지
JP2005353704A (ja) 積層型半導体装置及びその製造方法
JP5776381B2 (ja) 半導体装置及びその製造方法
JP2006040983A (ja) 半導体装置の製造方法
TWM354174U (en) Package structure with cavity

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5157098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees