JP5776381B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5776381B2
JP5776381B2 JP2011147816A JP2011147816A JP5776381B2 JP 5776381 B2 JP5776381 B2 JP 5776381B2 JP 2011147816 A JP2011147816 A JP 2011147816A JP 2011147816 A JP2011147816 A JP 2011147816A JP 5776381 B2 JP5776381 B2 JP 5776381B2
Authority
JP
Japan
Prior art keywords
semiconductor element
base material
solder
support portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011147816A
Other languages
English (en)
Other versions
JP2013016603A (ja
JP2013016603A5 (ja
Inventor
祥和 鈴木
祥和 鈴木
卓矢 門口
卓矢 門口
知巳 奥村
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011147816A priority Critical patent/JP5776381B2/ja
Publication of JP2013016603A publication Critical patent/JP2013016603A/ja
Publication of JP2013016603A5 publication Critical patent/JP2013016603A5/ja
Application granted granted Critical
Publication of JP5776381B2 publication Critical patent/JP5776381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、放熱板上に半導体素子を搭載しモールド樹脂で封止する樹脂封止型半導体装置に関する。
高耐圧、大電流用の半導体素子は、使用時の発熱量が大きい。そのため、はんだを介して半導体素子を放熱板に搭載し、放熱性を向上させる構造が知られている。また、外部からの圧力、湿気や汚染物質から守るために、半導体素子はモールド樹脂で封止される。
例えば、特許文献1では、放熱板上における素子搭載領域外である樹脂密着領域に、ポリアミド樹脂等のプライマを塗布し、モールド樹脂で封止する構造が開示されている。放熱板と樹脂は、熱膨張係数の差が大きい。そのため、熱サイクルを加えたときに放熱板と樹脂との接触部に大きな熱応力が発生する。この熱応力が放熱板に対する樹脂の密着力より大きくなると、放熱板と樹脂とが剥離してしまうことがある。樹脂が剥離すると、半導体素子と放熱板とを接合しているはんだ層に大きなストレスがかかるようになり、はんだ層の劣化を引き起こす。プライマは、放熱板と樹脂との密着力を高め、両者の接触部における熱応力による剥離を抑制している。
特開2003−124406号公報 特開2007−335663号公報
ところで、特許文献1に示された内容では、半導体素子と放熱板との接合に溶融はんだを用いる。溶融されたはんだは液体状であるため、所望のはんだ膜厚を確保することが難しい。はんだ膜厚が十分でない場合には、半導体素子と放熱板との熱膨張係数の違いにより発生する応力により、はんだ層や半導体素子に損傷が発生する可能性がある。
はんだ膜厚を十分に確保するために、半導体素子と放熱板とのはんだによる接合時にはんだ供給量を多くすると、放熱板上に半導体素子が傾いて接合される場合がある。半導体素子が傾いて接合されると、半導体素子と放熱板との間に設けられているはんだ層は、膜厚が薄い部分と厚い部分を有することになる。この場合、熱収縮等で応力が加わった際に、はんだ膜厚の薄い部分に応力が集中し、はんだ層にクラックが生じ易くなる。
また、プライマを塗布する工程は、乾燥や硬化工程が必要なため、プライマを塗布しない従来の工程に比べて高コストである。さらに、プライマは、膜厚の制御が難しいという問題がある。
一方、特許文献2では、はんだを介して半導体素子とダイパッドとを接合する構造において、両者の間に突起を設ける構造が開示されている。突起は、はんだ膜厚を制御するとともに、半導体素子が傾くことを防いでいる。
しかしながら、特許文献2の構造を採用する場合には、放熱板上の素子搭載領域に突起を設けるために、放熱板と樹脂との密着性を高める工程とは異なる種類の工程を追加する必要がある。例えば、プライマを塗布する工程の前に、放熱板をプレスする工程を行うことにより突起を設けるなど、種類の異なる工程を追加しなければならない。そのため、製造工程が複雑になるという課題がある。
本発明は、かかる点に鑑みてなされたものであり、その目的は、樹脂と基材との密着力の確保と接合材の厚みの制御を容易にする構造を提供するとともに、その製造工程を簡略化することにある。また、上記構造は、基材と樹脂との間の接合部にあたる部材の厚みを、容易に制御可能な構造である。
上記目的を達成するため、本発明は、基材上に接合材を介して半導体素子を搭載しモールド樹脂材で封止する構造において、放熱板と半導体素子の間を所定の間隔に保つ支持部分と、基材とモールド樹脂材との間の接合部に形成された粗化部分を、基材上に金属粒を吹き付けて金属を積層することにより形成する。
基材及び接合材は、熱伝導性と導電性を備える部材である。接合材は、溶融されることにより基材と半導体素子とを接合する。
粗化部分は、基材上に多数の微細な凹凸を形成した領域である。粗化部分は、基材とモールド樹脂材との接合部の少なくとも一部に形成される。基材上に形成された微細な凹凸は、アンカー(アンカリング)効果により、基材とモールド樹脂材との密着性を確保することができる。基材とモールド樹脂材との密着性は、粗化部分の表面粗度以外に、粗化部分の表面積とも密接に関係しており、同じ表面粗度では粗化部分の表面積が大きいほど高い密着性が得られる。
支持部分は、基材上の半導体素子を搭載する領域に形成される突起である。支持部分は、基材上の半導体素子搭載領域に形成される。突起部の高さを調整することにより接合材の厚みを精度良く制御することが可能となる。
吹き付ける金属粒は、数10μm程度の粒度が好ましい。基材に金属粒を衝突させることにより、多数の微細な凹凸を有する金属層が積層される。
本発明における半導体装置は、基材上に形成される支持部分は、少なくとも3箇所形成されることが好ましい。そのため、半導体素子と基材とが所定間隔になるように配置される支持部分により、半導体素子と基材との接合時に半導体素子が傾くことを抑制できる。
本発明における半導体装置は、基材上に形成される支持部分は、半導体素子の接合面における半導体素子各角部と接するように配置されることが好ましい。それにより、半導体素子と基材との接合時に半導体素子が傾くことを抑制できる。また、支持部分をつたって接合材が回りこむため、接合材が広がりにくい接合面の角部にも接合材を十分に供給することができる。
本発明における半導体装置は、基材上において、支持部分は粗化部分に比べて低くなるように形成されている。それにより、半導体素子を搭載するにあたり、粗化部分が位置決めをするためのガイドとして機能する。
本発明における半導体装置の製造方法は、金属を吹き付けることにより支持部分及び粗化部分を形成する金属を積層する工程を有する。これらを形成する工程を、同時に行う。それにより、支持部分及び粗化部分を形成する金属を一連の工程の中で製造することが可能であり、工程を簡略化することができる。
本発明によれば、従来の構造に比べて簡易な構造で、モールド樹脂材と基材との密着力を向上させるとともに、接合材の厚みの制御を精度良く行うことができる。
本発明における半導体装置の第1の実施例の構成を示す断面図である。 本発明における半導体装置の第1の実施例の構成を示す斜視図である。 本発明における半導体装置の第2の実施例の構成を示す断面図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の他の実施例における上面視図である。 本発明における半導体装置の他の実施例における上面視図である。 本発明における半導体装置の他の実施例における上面視図である。 本発明における半導体装置の他の実施例における断面図である。
以下、本発明の実施の形態について、図を参照しながら説明する。
図1及び図2は、本発明における第1の実施例を示すものである。図1に示すように、本発明の半導体装置1は、半導体素子2と、放熱板3と、はんだ層4と、粗化部分5と、支持部分6とを備え、全体をモールド樹脂材7で封止して構成されている。
半導体素子2は、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)やMOS(電界効果トランジスタ)、ダイオードといったパワー半導体素子から構成されている。半導体素子2の形状は、図2に示すように、例えば矩形状の薄板である。
放熱板3は、例えばCu等の熱伝導性及び電気伝導性の高い金属で構成されており、本発明における基材にあたる。放熱板3は、半導体素子2が積層できるよう、半導体素子2より広い面積を有している。なお、1つの放熱板3に複数の半導体素子2を並列して配置させても良い。
はんだ層4は、半導体素子2と放熱板3を接合している。はんだ層4は、半導体素子2で発生した熱を放熱板3に伝えるとともに、両者を電気的に接続している。
粗化部分5は、金属で形成されており、モールド樹脂材7と接する面は凹凸を有している。放熱板3とモールド樹脂材7の間に設けられ、両者の密着力を高めている。
支持部分6は、金属で形成されている。半導体素子2と放熱板3との間に設けられ、両者の距離を一定に保つことにより、はんだ層4の膜厚を制御する。なお、はんだ層4の信頼性確保のため、支持部分6の厚みは50μm以上であることが好ましい。また、支持部分6は、半導体素子2が傾くことを抑制している。このため、支持部分6は少なくとも3箇所設けることが好ましい。また、半導体素子2を支える支持部分6の高さはそれぞれ等しいことが好ましい。さらに、本実施形態のように半導体素子2が平面視矩形状であれば、支持部分6は半導体素子2の角部と接するように設けられることが好ましい。その場合、支持部分6と粗化部分5を接するように配置しても良い。なお、半導体素子2の角部とは、半導体素子2の角近傍を示す。
ここで、粗化部分5及び支持部分6を形成する金属は、はんだと接合する金属、例えば、CuやNiであることが好ましい。はんだとの接合性を確保するとともに、はんだと金属との界面に発生するボイドを抑制でき、高い放熱性を確保できる。また、製造工程の簡略化のため、粗化部分5及び支持部分6は、同一金属から形成されることが好ましい。
モールド樹脂材7は、例えば、ポリイミドで形成される。外部からの圧力、湿気や汚染物質から半導体素子を守っている。
図3は、本発明における第2の実施例を示すものである。第2の実施例においては、粗化部分5の厚みをT1、支持部分6の厚みをT2とすると、図3に示すように、T1>T2となっている。
T1>T2であることにより、半導体素子2と放熱板3との接合時に、溶融したはんだが放熱板3の半導体素子搭載領域外に溢れることを抑制できる。はんだが溢れた場合、各部の配線等に付着してショートするなどの問題が発生する可能性がある。また、T1>T2であることにより、半導体素子2を放熱板3に搭載する際に、粗化部分5は半導体素子2の位置決めを行うガイドとして機能する。半導体素子2の位置決めに用いていた組み付け時の冶具が不要となるため、製造工程が簡略化される。また、製造工程の簡略化により、低コスト化することができる。
なお、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
次に、上記した構成の半導体装置1の製造方法(製造工程)について、図1、図4、及び
図5を参照して説明する。
図1及び図2に示す第1の実施例の半導体装置1の製造方法について、以下に記載する。
マスク8は、半導体素子2とほぼ同じ形状と大きさであり、支持部分6に対応するパターンが孔として形成されている。まず、図4に示すようにマスク8を通して放熱板3に金属粒を吹き付け、粗化部分5及び支持部分6を積層形成する。金属粒を吹き付ける方法は、例えば、溶射法(コールドスプレー法)が用いられる。溶射法を用いることにより、粗化部分5は凹凸を備えるよう形成される。
その後、放熱板3上の素子搭載領域に所定量のはんだを供給し、加熱して溶融はんだを形成する。そして、その上から半導体素子2を放熱板3に形成された支持部分6に支持されるよう配置し、加圧等を行って半導体素子2と放熱板3を接合する。なお、上述のはんだ接合工程は、例えば、窒素雰囲気中で行われる。
その後、半導体素子2の上面における電気的な接続を確保し、例えば、トランスファーモールド法によりモールド樹脂材7で封止する。
なお、粗化部分5及び支持部分6は、溶射法により放熱板に金属粒を吹き付けて金属層を形成した後、粗化部分5及び支持部分6形成予定領域以外の領域を、マスクを用いて部分的にエッチングをすることにより形成しても良い。例えば、放熱板3に積層された金属層にマスク8を用いてレジスト膜を形成し、その後エッチングを行う方法を用いても良い。
粗化部分5の表面粗度を向上させるため、粗化部分5を形成後に粗化工程を追加で行っても良い。粗化工程としては、例えば、エッチング粗化や、ブラスト処理等が用いられる。
図3に示す第2の実施例の半導体装置1の製造方法について以下に記載する。
マスク9は、半導体素子2とほぼ同じ形状と大きさである。マスク8と異なり、マスク9は孔を備えていない。まず、図4に示すように、マスク8を通して放熱板3に金属粒を吹き付け、粗化部分5及び支持部分6を積層形成する。その後、図5に示すように、マスク9を用いて放熱板3に粗化部分5を積層形成する。ここで、上記の製造工程の順序は異なっていても良い。
その後、放熱板3上の素子搭載領域に所定量のはんだを供給し、加熱して溶融はんだを形成する。そして、その上から半導体素子2を放熱板3に形成された支持部分6に支持されるよう配置し、加圧等を行って半導体素子2と放熱板3を接合する。なお、上述のはんだ接合工程は、例えば、窒素雰囲気中で行われる。ここで、粗化部分5と支持部分6との関係がT2>T1となるように形成されているため、従来の製造方法と比べはんだ供給量を多くしても半導体素子搭載領域からはんだが溢れることを抑制できる。そのため、半導体素子2と放熱板3とのはんだ供給量不足による接合不良を抑制できる。また、はんだ供給過多の場合にも、支持部分6により半導体素子2の傾きを抑制でき、はんだ層4の膜厚を確保できる。
その後、第1の実施例と同様に半導体素子2及び放熱板3を覆うようにモールド樹脂材で封止する。
なお、本発明の実施例で示した構造では、はんだ4と半導体素子2、及びはんだ4と基板3との接触面積を確保するため、支持部分6の形状は、半導体素子2を支持できる最小の大きさにされている。ただし、支持部分6の形状は上記内容に限定されるものでなく、例えば、図6、図7及び図8に示す形状でも良い。
図6、図7及び図8は、本発明の他の実施例における上面視図である。点線部で囲われた領域は半導体素子搭載領域を示している。支持部分6は、金属が積層された領域において点線部で囲われた部分である。粗化部分5は、金属が積層された領域において点線部で囲われた領域以外の部分である。図8の構造においては、接合面においてはんだ4が回り込みにくい角が存在しない。
図6、図7及び図8に記載の構造は、図4及び図5におけるマスク8及びマスク9とは異なるマスクを用いて形成される。例えば図6に記載の構造は、マスク9と比べて一回り小さいマスクを用いて、金属を吹き付けることにより形成される。また、図7に記載の構造は、例えばマスク8の孔をマスク角に配置した、十字形状のマスクを用いて、金属を吹き付けることにより形成される。図8の構造においては、円形のマスクを用いて金属を吹き付けることにより形成される。
さらに、本発明の実施例で示した構造では、半導体素子2と放熱板3とを接合材を介して直接接合する構造を示したが、半導体素子2と放熱板3との間に部材を挟み、それぞれが接合される構造でも良い。例えば、図9に示すように、半導体素子2と放熱板3との間に金属ブロック10を挟み、それぞれがはんだで接合される構造でも良い。
以上、本発明の実施例については詳細に説明したが、これらは例示にすぎず、特許請求の範囲を実施例に限定するものではない。特許請求の範囲に記載の技術には、実施例に開示した具体例を様々に変形、変更したものが含まれる。
1・・・半導体装置、2・・・半導体素子、3・・・放熱板、4・・・はんだ、5・・・粗化部分、6・・・支持部分、7・・・モールド樹脂材、8、9・・・マスク、10・・・金属ブロック

Claims (2)

  1. 基材と、
    前記基材の一方の面に設けられた半導体素子搭載領域に接合材を介して設けられた半導体素子と、
    前記基材及び前記半導体素子を覆うモールド樹脂材を備える半導体装置において、
    前記半導体素子搭載領域に設けられ、前記基材と前記半導体素子との間を所定の間隔に保つ支持部分と、
    前記半導体素子搭載領域と同一面において、前記基材と前記モールド樹脂材との接合部に形成された粗化部分を有し、
    前記支持部分及び粗化部分は、積層形成された金属であり、
    前記支持部分は、前記粗化部分に比べて前記基材からの高さが低いことを特徴とする半導体装置。
  2. 基材と、
    前記基材の一方の面に設けられた半導体素子搭載領域に接合材を介して設けられた半導体素子と、
    前記基材及び前記半導体素子を覆うモールド樹脂材を備える半導体装置の製造方法において、
    前記半導体素子搭載領域に設けられ、前記基材と前記半導体素子との間を所定の間隔に保つ支持部分を形成する金属を吹き付ける第1の工程と、
    前記基材と前記モールド樹脂材との接合部に、粗化部分を形成する金属を吹きつける第2工程、
    を有し、
    前記第1の工程及び前記第2の工程を、同時に行うことを特徴とする半導体装置の製造方法。
JP2011147816A 2011-07-03 2011-07-03 半導体装置及びその製造方法 Expired - Fee Related JP5776381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011147816A JP5776381B2 (ja) 2011-07-03 2011-07-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011147816A JP5776381B2 (ja) 2011-07-03 2011-07-03 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013016603A JP2013016603A (ja) 2013-01-24
JP2013016603A5 JP2013016603A5 (ja) 2014-04-17
JP5776381B2 true JP5776381B2 (ja) 2015-09-09

Family

ID=47688999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011147816A Expired - Fee Related JP5776381B2 (ja) 2011-07-03 2011-07-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5776381B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846111A (ja) * 1994-07-27 1996-02-16 Nippon Steel Corp リードフレーム及びその製造方法
JPH09331009A (ja) * 1996-06-10 1997-12-22 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US7382059B2 (en) * 2005-11-18 2008-06-03 Semiconductor Components Industries, L.L.C. Semiconductor package structure and method of manufacture
JP2008181908A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム
JP5028217B2 (ja) * 2007-10-29 2012-09-19 日立協和エンジニアリング株式会社 光素子搭載方法

Also Published As

Publication number Publication date
JP2013016603A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP4998268B2 (ja) 半導体装置及びその製造方法
JP6309112B2 (ja) パワーモジュール
US6753613B2 (en) Stacked dice standoffs
US8377745B2 (en) Method of forming a semiconductor device
JP2010251347A (ja) 半導体装置の製造方法
US8651359B2 (en) Flip chip bonder head for forming a uniform fillet
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
TW201824406A (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
JP2017022301A (ja) 電子部品装置及びその製造方法
JP2586344B2 (ja) キャリアフィルム
JP2015153811A (ja) 半導体装置及びその製造方法
JP2016115711A (ja) 半導体パッケージ及びその製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
JP6406996B2 (ja) 半導体装置
TWI659479B (zh) 半導體裝置的製造方法以及封裝裝置
WO2007066401A1 (ja) 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2004193363A (ja) 半導体装置及びその製造方法
JP5776381B2 (ja) 半導体装置及びその製造方法
JP3719506B2 (ja) 半導体装置及びその製造方法
TWI647802B (zh) 散熱型封裝結構
JP2006278441A (ja) 半導体装置およびその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP5157098B2 (ja) 半導体装置及びその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R151 Written notification of patent or utility model registration

Ref document number: 5776381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees