JP4610616B2 - ダイスタック型デバイスを提供するための方法及び装置 - Google Patents

ダイスタック型デバイスを提供するための方法及び装置 Download PDF

Info

Publication number
JP4610616B2
JP4610616B2 JP2007525653A JP2007525653A JP4610616B2 JP 4610616 B2 JP4610616 B2 JP 4610616B2 JP 2007525653 A JP2007525653 A JP 2007525653A JP 2007525653 A JP2007525653 A JP 2007525653A JP 4610616 B2 JP4610616 B2 JP 4610616B2
Authority
JP
Japan
Prior art keywords
substrate
distance
top surface
dies
subpackage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007525653A
Other languages
English (en)
Other versions
JP2008510304A (ja
Inventor
スー、デウーン
マリク、デベンドラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2008510304A publication Critical patent/JP2008510304A/ja
Application granted granted Critical
Publication of JP4610616B2 publication Critical patent/JP4610616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Description

本発明の実施形態は、包括的には集積回路デバイスの分野に関し、より具体的にはダイを積層してダイスタック型デバイスを形成するための方法及び装置に関する。
シリコン回路基板の表面上にチップをさらに高密度にパッケージングできるなら、モジュールの寸法及びコストを削減することができ、システム性能を改善することができる。パッケージング密度を最大にする１つの実現可能な方法は、互いの上にチップを配置して、チップスタック型デバイス又はダイスタック型デバイスと呼ばれる３次元スタックを形成することを含む。過去数年にわたって、可能であればチップを積層するということに、或る程度関心が持たれてきた。そのようなチップ積層方式は、ワイヤボンディングを容易にするためにサイズが徐々に小さくなっていく複数のチップを積層すること、或いはスペーサを用いて、又はべべリング技法を利用して、又は上側ダイのために「Ｔカット」ダイを用いて、複数の同じサイズのチップを積層することを含む。その動向は、より多くのダイを積層すること、すなわち、典型的な今日のデバイスにおける２〜４個のダイを積層することから、近い将来には６〜８個、そしてさらに多くのダイを積層することへと向かっているので、問題が生じる。
たとえば、サイズが徐々に小さくなるダイ方式の場合に、最終的には１つの点に達し、上側ダイのサイズが実効的ではなくなる。べべリング加工又はＴカットダイ方式の場合、スタック内の下側ダイと上側ダイとの間のサイズの差には制限がある（すなわち、オーバーハングが大きくなると、処理するのが難しくなり、結果として、ダイスタック型デバイスの安定性が劣化する）。
さらに、これらの方式はそれぞれ、歩留まり損が増加するという問題を引き起こす。積層されるダイの数が増えると、歩留まり損が増加する。ダイスタック型デバイスは、完成するまで、完全にはテストされない。温度テスト及び他の許容範囲のテストは、積層する前に、ダイレベルにおいてダイ毎に完了することはできるが、そのようなテストは、ダイスタック型デバイスのための機能全体を指示しない。積層されるダイのうちの１つが論理プロセッサデバイスを実装する場合には特に、デバイス全体の電気的接続の全てが完成する前に、急いでテストをしても信頼性がない。
積層の制約及び歩留まり損の問題に対処するために、積層されたダイのサブパッケージングという概念が導入されている。そのような方式では、それぞれがダイスタック型デバイスを含む、複数のサブパッケージが製造され、テストされる。テストに成功すると、２つ以上のサブパッケージが積層され、電気的に接続されて、ダイスタック型デバイスが形成される。
図１は、従来技術による、積層されたサブパッケージから構成されるダイスタック型デバイスを示す。図１に示されるダイスタック型デバイス１００は、３つのサブパッケージ１０５ａ、１０５ｂ及び１０５ｃを含み、それらのサブパッケージは、パッケージ１０５ｂ及び１０５ｃのようなダイスタック型パッケージにすることができる。パッケージ１０５ａは、基板１１０ａを含み、基板１１０ａの下側表面１１１上に導電性ボール１２０（たとえば、ボールグリッドアレイ（ＢＧＡ））が形成されている。導電性ボール１２０は、基板１１０ａとマザーボード（図示せず）とを電気的に接続するためのものである。ダイ１３０ａが、基板１１０ａの上側表面１１２上に配置される。
パッケージ１０５ｂは、ダイ１３０ｂの上にダイ１３０ｃが積層されているダイスタック型デバイスを含む。パッケージ１０５ｃは、図に示されるように、ダイ１３０ｄ〜１３０ｆが次々に積層されているダイスタック型デバイスを含む。ダイ１３０ａ、１３０ｂ、１３０ｃ及び１３０ｄ〜１３０ｆは全て、それぞれの基板１１０ａ〜１１０ｃに、又は互いに、ワイヤボンド１４０で電気的に接続される。サブパッケージ毎のワイヤボンド１４０は典型的には、サブパッケージを積層する前に保護のために成形材料１４５で覆われる。サブパッケージは、相互接続子１５０で互いに電気的に接続され、相互接続子には、サブパッケージ間の銅ジョイントを用いることができる。
ダイスタック型デバイス１００は、スタックの制約及び歩留まり損という不都合に或る程度対処するが、それでも不都合なことがある。たとえば、サブパッケージ間の接続用ジョイントを形成する銅挿入物は、余分な空間を必要とする。すなわち、サブパッケージ間の相互接続子１５０は、それらが成形材料１４５によって覆われないように、ワイヤボンド１４０から多少なりとも離されなければならない。これにより、ダイスタック型デバイスのサイズが大きくなる。また、銅挿入物を形成するには、さらに別の工程（たとえば、ドリル加工）が必要になり、それは、コストを増し、実用的には、各パッケージの構成を標準的な形状及びサイズに制限する。図１Ａは、図１を参照して先に説明されたダイスタック型デバイス１００のためのサブパッケージの平面図である。図１Ａに示されるように、サブパッケージを接続するために用いられる銅挿入物１５０はキャリア１５５を有する。キャリアは、ワイヤボンド１４０を配置することができる基板１１０ａ上のエリアの外側に及ぶ。所与のサイズの場合に、ダイ１３０ａ、基板１１０ａ、それゆえサブパッケージ１０５ａは、キャリア１５５を収容するだけの十分な大きさにする必要がある。
本発明は、本発明の実施形態を例示するために用いられる、以下に記載される説明及び添付の図面を参照することにより、最もよく理解することができる。
発明を実施するための最良の手段
以下に記載される説明では、数多くの具体的な詳細が述べられる。しかしながら、これらの具体的な詳細を用いることなく、本発明の実施形態を実施できることは理解されたい。他の事例では、本発明の説明の理解を曖昧にしないようにするために、よく知られている回路、構造及び技法は詳細には示されていない。
本明細書全体を通して、「１つの実施形態」又は「或る実施形態」を参照することは、その実施形態に関連して説明される特定のフィーチャ、構造又は特徴が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して種々の場所において「１つの実施形態において」又は「或る実施形態において」という言い回しが現われても、必ずしも全てが同じ実施形態を参照しているとは限らない。さらに、特定のフィーチャ、構造又は特徴は、１つ又は複数の実施形態の中で、任意の適当な方法で組み合わせることができる。
さらに、発明の態様は、ただ１つの開示される実施形態の全ての特徴よりも少ない特徴の中にある。したがって、添付の特許請求の範囲の複数の請求項が、詳細な説明の中で明確に援用されており、各請求項がそのまま、本発明の個別の実施形態になっている。
図２は、本発明の一実施形態による、サブパッケージのための基板の平面図及び側面図を示す。基板２１０は、相互接続子２４０と、サブパッケージ相互接続子２５０とを有し、サブパッケージ相互接続子として、たとえば導電性金属ボールを用いることができ、それを用いて、スタック型サブパッケージ構成のサブパッケージを、その上にある別のサブパッケージに電気的に接続することができる。サブパッケージ相互接続子２５０は、典型的には、面実装パッケージングの場合のダイの底側で用いられるＢＧＡと同じにすることができる。本発明の一実施形態によれば、サブパッケージ相互接続子は、基板の上側（ダイ側）上に形成される。サブパッケージ相互接続子２５０は離れており、それゆえ、サブパッケージ相互接続子２５０付近、及びサブパッケージ相互接続子間で、ワイヤボンディングを実施することができる。一実施形態の場合、サブパッケージ間を相互接続することになるサブパッケージ相互接続子２５０を形成する前に、サブパッケージ相互接続子が配置されることになる場所まで、ワイヤボンドを形成することができる。サブパッケージ相互接続子は、相互接続子２４０を通して、ダイ２３０に電気的に接続される。基板の底側は、下にあるサブパッケージに電気的に接続するための従来のＢＧＡ又は金属ランドを有することができる。
図３Ａ〜図３Ｄは、本発明の一実施形態による、サブパッケージを製造するための工程を示す。図３Ａに示されるように、基板３１０は、ダイアタッチ及びワイヤボンディング、又はフリップチップアタッチのためのフィーチャを有する従来の基板である。基板３１０の底面３１１は、図１を参照して先に説明されたような導電性金属ボール３２０を有する。基板３１０は、その上面３１２上にサブパッケージ相互接続子３５０を形成される。サブパッケージ相互接続子３５０は、基板３１０の周辺部付近に形成される金属パッド（図示せず）に接着される。サブパッケージ相互接続子３５０には導電性金属ボールを用いることができ、導電性金属ボールははんだから形成することができ、はんだとして鉛／スズ合金を用いることができる。別の実施形態では、サブパッケージ相互接続子３５０は、銅又は他の適当な導電性金属から形成することができる。そのような実施形態の場合、サブパッケージ相互接続子３５０は、従来のＢＧＡボールアタッチ法に類似の工程を用いて接着することができる。
本発明の一実施形態の場合、基板３１０の上面３１２上にサブパッケージ相互接続子３５０を形成した後に、基板３１０に集積回路チップ（ダイ）が取り付けられる。本発明の一実施形態によれば、ダイは、種々のタイプのメモリデバイス又は論理プロセッサデバイスを実装することができる。ダイとして１つのダイ、又はダイスタック型構成の複数のダイを用いることができ、そのダイは、従来のダイアタッチ法及び材料を用いて、基板３１０に、及び互いに接着される。図３Ｂに示されるように、ダイ３３０ａは、基板３１０の上面３１２に接着され、ダイ３３０ｂは、ダイ３３０ａの上に積層され、接着される。各ダイは、従来の方法（たとえば、ワイヤボンディング又はフリップチップアタッチメント）を用いて、基板に、及び互いに電気的に接続することができる。サブパッケージ相互接続子３５０は、上面３１２の上方に、ダイスタックよりも長い距離にわたって延在する。
図３Ｃに示されるように、取り付けられたダイ又はダイスタックはその後、サブパッケージ相互接続子３５０の上側部分３５１を露出したまま、ダイ、及びもしあるなら関連するワイヤ（たとえば、ワイヤボンド）を保護するために封入される。封入材料は、ダイスタックよりも高いが、サブパッケージ相互接続子３５０ほどは高くない上側表面３１２の上方まで延在する。本発明の一実施形態の場合、封入材料３４５は、エポキシ又はポリマー樹脂のような熱硬化性材料であり、それは、ＣＴＥ、弾性率又は粘度を変更するために、種々の量（たとえば、重量比で０〜８０％）のシリカ又は他の無機粒子を含むことができる。本発明の一実施形態の場合、そのような熱硬化性材料は、後のリフロー工程においてフラクシング能力を与えるために、フラックスを含むことができる。本発明の一実施形態の場合、図３Ｃに示されるようにダイスタックを封入することは、後にさらに詳細に説明されるステンシル印刷工程を通して達成される。
図３Ｄに示されるように、封入材料３４５は、サブパッケージ相互接続子３５０全体を包み込むことができる。そのサブパッケージがスタック型サブパッケージデバイスの最も上にあるサブパッケージである場合、サブパッケージ相互接続子３５０は、封入されたままにすることができる。サブパッケージ相互接続子を用いて、そのサブパッケージを、スタック型サブパッケージ構成内のその上にある別のサブパッケージに電気的に接続することになる場合、サブパッケージ相互接続子３５０の上側部分は、研削又はレーザドリリングのような既知の方法を用いて露出させることができる。
別のサブパッケージの上に積層されることになるサブパッケージは、ＢＧＡのような導電性金属ボールを備えなくてもよく、それらのサブパッケージが積層されるサブパッケージのサブパッケージ相互接続子に対応するランドパッド３２１を備えてもよい。
［封入］
本発明の一実施形態の場合、サブパッケージのダイの封入は、ステンシル印刷工程を用いて達成される。封入材料の高さ範囲は、加工性、封入性能、及び熱機械特性を改善するためにステンシル印刷工程及び材料選択を最適化することによって制御される。図４は、本発明の一実施形態による、サブパッケージ相互接続子の上側部分を露出したまま、サブパッケージのダイを封入するための工程を示す。図４に示される工程４００は、ステンシルが設けられ、基板上に配置される動作４０５において開始する。ステンシルとして薄いニッケル板を用いることができ、それをパターニングして、各サブパッケージ相互接続子の上側部分が或る程度まで覆われる。
動作４１０では、ステンシル印刷可能な封入材料が与えられる。典型的な封入材料はステンシル印刷できないが、その粘度を下げること、たとえば、封入材料に対して溶媒を加えることによって、ステンシル印刷可能にすることができる。
動作４１５では、ステンシル印刷可能な封入材料が塗布され、ダイが封入される。封入材料の量は、各サブパッケージ相互接続子の上側部分を露出したままにしながら、ダイ（たとえば、ダイスタック）及び関連するワイヤが完全に封入されるように制御される。サブパッケージ相互接続子の下側部分も封入される。実際には、封入材料の或る部分はサブパッケージ相互接続子の上側部分に残ることもあるが、低粘度の封入材料は、そのように残る封入材料の量を減らすのを助ける。
動作４２０では、溶媒を除去する（すなわち、動作４１０において加えられる溶媒の或る量又は全てを蒸発させる）ために、基板を高温に晒すことができる。本発明の一実施形態の場合、基板は、約１００℃の温度に、約２時間にわたって晒される。そのような蒸発工程のための温度及び時間は、蒸発させるべき溶媒の量に応じて変更することができる。溶媒が除去されない場合に硬化／リフロー中に形成される場合がある空隙を減らすために、ステンシル印刷工程を促進する溶媒は、リフロー前にできる限り除去される。溶媒を除去することにより、塗布される封入材料の粘度が高くなる。本発明の一実施形態の場合、加熱乾燥した後に、後にさらに十分に説明される後続のリフロー中に、封入材料が硬化（架橋）する。本発明の一実施形態の場合、そのような硬化は、はんだリフローと同時に達成される。本発明の一実施形態の場合、封入材料が硬化する動態は、ジョイント形成を妨害するのを抑えるために、特に調整される。
［リフロー］
本発明の一実施形態によれば、２つ以上のサブパッケージを相互接続して、スタック型サブパッケージデバイスが形成される。サブパッケージは、最も上にあるサブパッケージの底側にあるランドパッド又は導電性金属ボールが、スタック内でその下にあるサブパッケージの露出したサブパッケージ相互接続子に対応するように、別のサブパッケージ上に積層される。その後、サブパッケージ間を相互接続するために、リフロー工程、又は他の従来の面実装工程が実施される。リフロー中に、温度が高くなることに起因して、封入材料の粘度が下がる。上側サブパッケージのランドパッドと、下側サブパッケージのサブパッケージ相互接続子との間には濡れ力があるので、サブパッケージ相互接続子の表面上に残される封入材料は押し出されて、サブパッケージ間の相互接続を適当に形成できるようになる。
図５は、本発明の一実施形態による、積層されたサブパッケージから構成されるダイスタック型デバイスを示す。図５に示されるダイスタック型デバイス５００は、３つのサブパッケージ５０５ａ、５０５ｂ及び５０５ｃを含み、それらのサブパッケージは、本発明の一実施形態に従って形成されるダイスタック型サブパッケージにすることができる。サブパッケージ５０５ａは、導電性ボール５２０を有する基板５１０ａを含む。サブパッケージ５０５ａは、封入材料５４５ａで封入されるダイ５３０ａ及び５３０ｂを有する。サブパッケージ相互接続子５５０ａの上側部分５５１ａは露出し、サブパッケージ５０５ｂの底側に形成されるランドパッド５２１ｂとの相互接続を形成する。サブパッケージ５０５ｂは、基板５１０ｂに取り付けられ、封入材料５４５ｂで封入されるダイ５３０ｃ及び５３０ｄを有する。サブパッケージ相互接続子５５０ｂの上側部分５５１ｂは露出し、サブパッケージ５０５ｃの底側に形成されるランドパッド５２１ｃとの相互接続を形成する。サブパッケージ５０５ｃは、基板５１０ｃに取り付けられ、封入材料５４５ｃで封入されるダイ５３０ｅ及び５３０ｆを有する。サブパッケージ相互接続子５５０ｃ全体が同じように封入される。ダイスタック型デバイス５００は、各スタック型サブパッケージがダイスタック型デバイス５００を構成する場合の例示である。ダイスタック型デバイスは、任意の適当な数のスタック型サブパッケージを有することができ、各サブパッケージは１つのダイ、又は任意の数の積層されたダイを有することができる。
［全体的な事柄］
本発明の実施形態は、積層されたサブパッケージ構成を有するダイスタック型デバイスを製造するための方法及び装置を提供する。具体的なフィーチャ又は工程を含む、本発明の種々の実施形態が記述される。本発明の別の実施形態では、複数のフィーチャ又は工程を変更することができる。たとえば、サブパッケージ相互接続子は、全体として導電性金属ボールとして説明されるが、本発明の別の実施形態によれば、任意の適当な材料又は形状を用いることができる。
本発明の一実施形態は、種々の動作を有する工程として記述されている。そのような動作は例示であり、その最も基本的な形で記述されるかもしれないが、種々の実施形態によれば、本発明の基本的な範囲から逸脱することなく、その工程に動作を追加することができるか、その工程から動作を削除することができるか、動作そのものを変更することができる。たとえば、図４を参照して説明される工程４００では、サブパッケージ相互接続子を覆う動作を省くことができる。そのような工程の場合、サブパッケージ相互接続子の上側部分は、塗布された封入材料の表面にわたってスクィージを使って封入材料を掻き取ってサブパッケージ相互接続子を露出させることによって、サブパッケージ相互接続子を露出させることができる。そのような実施形態の場合、サブパッケージ相互接続子の表面上に残される限られた量の封入材料は、封入材料の粘度が高くなること、及びサブパッケージ相互接続子と、接続用サブパッケージの対応するランドパッドとの間の濡れに起因して、リフロー中にその表面から流れ落ちるであろう。こうして、残留する封入材料があっても、相互接続を適当に形成するのを妨げない。
本発明の一実施形態では、リフロー前に、より良好に接続を形成し、熱エネルギーを散逸するために、ノーフローアンダーフィル材料を塗布することができる。本発明の別の実施形態では、サブパッケージが接続された後に、アンダーフィル材料を塗布することができる。
本発明は、いくつかの実施形態に関して説明されてきたが、本発明が、説明された実施形態に限定されるのではなく、添付の特許請求の範囲の精神及び範囲内で変更及び改変して実施することができることは、当業者には理解されよう。それゆえ、その説明は、限定ではなく、例示であると見なされるべきである。
従来技術による、積層されたサブパッケージから構成されるダイスタック型デバイスを示す図である。 従来技術による、ダイスタック型デバイスのためのサブパッケージの平面図である。 本発明の一実施形態による、サブパッケージのための基板の平面図及び側面図である。 本発明の一実施形態による、サブパッケージを製造するための工程を示す図である。 本発明の一実施形態による、サブパッケージを製造するための工程を示す図である。 本発明の一実施形態による、サブパッケージを製造するための工程を示す図である。 本発明の一実施形態による、サブパッケージを製造するための工程を示す図である。 本発明の一実施形態による、サブパッケージ相互接続子の上側部分を露出させたまま、サブパッケージのダイを封入するための工程を示す図である。 本発明の一実施形態による、積層されたサブパッケージから構成されるダイスタック型デバイスを示す図である。

Claims (21)

  1. 装置であって、
    上面及び底面を有する基板と、
    前記基板の前記上面上に取り付けられる１組の複数のダイであって、前記上面の上方に第１の距離まで延在する、複数のダイと、
    前記基板の前記上面上に形成される１つ又は複数の相互接続子であって、前記上面の上方に第２の距離まで延在する、１つ又は複数の相互接続子と、
    前記基板の前記上面上に配置され、前記上面の上方に第３の距離まで延在する熱硬化性材料の封入材料であって、前記第３の距離は前記第１の距離よりも長く、且つ前記第２の距離よりも短く、それにより前記複数のダイが封入され、前記１つ又は複数の相互接続子の一部が露出する、封入材料と、
    上面及び底面を有する第２の基板と
    を備え、
    前記１つ又は複数の相互接続子は、それぞれはんだボールであり、
    前記第２の基板は、前記第２の基板の前記上面に取り付けられる第２の１組の１つ又は複数のダイと、前記第２の基板の前記底面上に形成される１つ又は複数の導電性エリアとを有し、
    前記１つ又は複数の導電性エリアはそれぞれ、前記１つ又は複数のはんだボールをリフローすることにより、前記基板の前記上面上に形成される前記１つ又は複数のはんだボールのうちの対応するはんだボールと電気的に接続され、
    前記複数のダイはダイスタック型構成になるように互いに取り付けられ、最も上にあるダイの最も上にある部分が、前記上面の上方に前記第１の距離まで延在する、
    装置。
  2. 前記複数のダイは、関連付けられるワイヤを有し、前記関連付けられるワイヤは前記上面の上方に第４の距離まで延在し、前記第４の距離は前記第３の距離よりも短く、それにより前記関連付けられるワイヤが封入される、請求項１に記載の装置。
  3. 前記複数のダイのうちの１つ又は複数のダイの前記関連付けられる前記ワイヤは、ワイヤボンドを含む、請求項２に記載の装置。
  4. 前記複数のダイのうちの１つ又は複数のダイは、論理プロセッサデバイスを有する、請求項１から３のいずれかに記載の装置。
  5. システムであって、
    第１のサブパッケージと、
    第２のサブパッケージと
    を備え、
    前記第２のサブパッケージは前記第１のサブパッケージの上に積層され、且つ電気的に接続され、
    前記第１のサブパッケージ及び前記第２のサブパッケージはそれぞれ、
    基板であって、前記基板の上面に取り付けられる複数のダイと、前記基板の前記上面上に形成される１つ又は複数のはんだボールである相互接続子とを有する、基板と、
    前記複数のダイが封入され、前記１つ又は複数のはんだボールのそれぞれの上側部分が露出するように、前記基板の前記上面上に配置される熱硬化性材料の封入材料と
    を含み、
    前記複数のダイは、前記上面の上方に第１の距離まで延在し、
    前記相互接続子は、前記上面の上方に第２の距離まで延在し、
    前記封入材料は、前記上面の上方に第３の距離まで延在し、
    前記第３の距離は前記第１の距離よりも長く、且つ前記第２の距離よりも短く、
    前記第１のサブパッケージは、前記１つ又は複数のはんだボールをリフローすることにより、前記第２のサブパッケージと電気的に接続され、
    前記第２のサブパッケージの前記基板は、底面上に形成される１つ又は複数の導電性エリアを有し、前記１つ又は複数の導電性エリアはそれぞれ、前記第１のサブパッケージの前記基板の前記上面上に形成される前記１つ又は複数のはんだボールのうちの対応するはんだボールに電気的に接続され、
    前記複数のダイはダイスタック型構成になるように互いに取り付けられ、最も上にあるダイの最も上にある部分が、前記上面の上方に前記第１の距離まで延在する、
    システム。
  6. 前記第２のサブパッケージの上に順に積層される１つ又は複数の付加的なサブパッケージをさらに備え、
    前記１つ又は複数の付加的なサブパッケージはそれぞれ、
    基板であって、該基板の上面に取り付けられる１つ又は複数のダイと、該基板の該上面上に形成される１つ又は複数の相互接続子とを有する、基板と、
    前記１つ又は複数のダイが封入され、前記１つ又は複数の相互接続子のそれぞれの上側部分が露出するように、前記基板の前記上面上に配置される封入材料と
    を含み、
    前記１つ又は複数の付加的なサブパッケージがそれぞれ有する前記基板は、底面上に形成される１つ又は複数の導電性エリアを有し、前記１つ又は複数の導電性エリアはそれぞれ、直ぐ下にあるサブパッケージの前記基板の前記上面上に形成される前記１つ又は複数の相互接続子のうちの対応する相互接続子に電気的に接続される、
    請求項５に記載のシステム。
  7. 前記複数のダイは関連付けられるワイヤを有し、前記関連付けられるワイヤは前記封入材料によって完全に封入される、請求項５または６に記載のシステム。
  8. 前記複数のダイのうちの１つ又は複数のダイの前記関連付けられる前記ワイヤはワイヤボンドを含む、請求項７に記載のシステム。
  9. 前記熱硬化性材料はエポキシである、請求項５から８のいずれかに記載のシステム。
  10. 前記複数のダイのうちの１つ又は複数のダイは、論理プロセッサデバイスを実装する、請求項５から９のいずれかに記載のシステム。
  11. 方法であって、
    基板の上面上に１つ又は複数のはんだボールである相互接続子を形成する段階であって、前記基板の前記上面上に第１の距離まで延在する前記１つ又は複数のハンダボールを形成する段階と、
    前記基板の前記上面に１組の１つ又は複数のダイを取り付ける段階であって、前記上面の上方に第２の距離まで延在する前記１つ又は複数のダイを取り付ける段階と、
    前記基板上にステンシルを配置する段階と、
    前記基板の前記上面上に熱硬化性材料の封入材料を塗布し、前記封入材料が前記上面の上方に前記第１の距離よりも短く前記第２の距離よりも長い第３の距離まで延在するようにする段階と、
    上面及び前記基板の上の底面を有する第２の基板を積層する段階と、
    前記基板の前記上面上に形成される前記１つ又は複数のはんだボールに対してリフロー工程を実施する段階と
    を備え、
    前記ステンシルは、前記基板の上面上に形成される前記１つ又は複数の相互接続子に対応するパターンを有し、それにより、前記ステンシルは、前記基板の前記上面の上方に前記第２の距離よりも長い距離まで延在する前記１つ又は複数の相互接続子のいずれかの上に形成される封入材料の量を減らし、
    前記第２の基板を積層する段階は、前記第２の基板の前記上面に取り付けられる第２の１組の１つ又は複数のダイと、前記第２の基板の前記底面上に形成される１つ又は複数の導電性エリアとを有する前記第２の基板を積層し、
    前記１つ又は複数の導電性エリアはそれぞれ、前記基板の前記上面上に形成される前記１つ又は複数のはんだボールのうちの或るはんだボールに対応しており、
    前記リフロー工程を実施する段階は、前記基板の前記上面上に形成される各はんだボールと、前記第２の基板の前記底面上に形成される対応する各導電性エリアとの間に電気的接続が形成されるように、前記１つ又は複数のはんだボールに対してリフロー工程を実施する
    方法。
  12. 前記熱硬化性材料はエポキシである、請求項１１に記載の方法。
  13. 方法であって、
    基板の上面上に１つ又は複数のはんだボールである相互接続子を形成する段階であって、前記基板の前記上面上に第１の距離まで延在する前記１つ又は複数のハンダボールを形成する段階と、
    前記基板の前記上面に１組の１つ又は複数のダイを取り付ける段階であって、前記上面の上方に第２の距離まで延在する前記１つ又は複数のダイを取り付ける段階と、
    前記基板の前記上面上に熱硬化性材料の封入材料を塗布し、前記封入材料が前記上面の上方に前記第１の距離よりも短く前記第２の距離よりも長い第３の距離まで延在するようにする段階と、
    上面及び前記基板の上の底面を有する第２の基板を積層する段階と、
    前記基板の前記上面上に形成される前記１つ又は複数のはんだボールに対してリフロー工程を実施する段階と
    を備え、
    前記第２の基板を積層する段階は、前記第２の基板の前記上面に取り付けられる第２の１組の１つ又は複数のダイと、前記第２の基板の前記底面上に形成される１つ又は複数の導電性エリアとを有する前記第２の基板を積層し、
    前記１つ又は複数の導電性エリアはそれぞれ、前記基板の前記上面上に形成される前記１つ又は複数のはんだボールのうちの或るはんだボールに対応しており、
    前記リフロー工程を実施する段階は、前記基板の前記上面上に形成される各はんだボールと、前記第２の基板の前記底面上に形成される対応する各導電性エリアとの間に電気的接続が形成されるように、前記１つ又は複数のはんだボールに対してリフロー工程を実施し、
    前記熱硬化性材料はエポキシであり、
    前記方法は、
    前記基板の前記上面に前記エポキシを塗布する前に、前記エポキシの粘度を低減する段階
    をさらに備える方法。
  14. 前記封入材料を塗布する前に前記基板上にステンシルを配置する段階
    をさらに備え、
    前記ステンシルは、前記基板の上面上に形成される前記１つ又は複数の相互接続子に対応するパターンを有し、それにより、前記ステンシルは、前記基板の前記上面の上方に前記第２の距離よりも長い距離まで延在する前記１つ又は複数の相互接続子のいずれかの上に形成される封入材料の量を減らす、請求項１３に記載の方法。
  15. 前記エポキシの粘度を低減する段階は、前記エポキシに溶媒を加える段階を含む、請求項１３または１４に記載の方法。
  16. 前記封入材料上にスクィージを当てて、前記基板の前記上面の上方に前記第２の距離よりも長い距離まで延在する前記１つ又は複数の相互接続子のいずれかの上に形成される封入材料の量を減らす段階をさらに備える、請求項１１から１５のいずれかに記載の方法。
  17. 方法であって、
    基板の上面上に１つ又は複数のはんだボールである相互接続子を形成する段階であって、前記基板の前記上面上に第１の距離まで延在する前記１つ又は複数のハンダボールを形成する段階と、
    前記基板の前記上面に１組の１つ又は複数のダイを取り付ける段階であって、前記上面の上方に第２の距離まで延在する前記１つ又は複数のダイを取り付ける段階と、
    前記基板の前記上面上に熱硬化性材料の封入材料を塗布し、前記封入材料が前記上面の上方に前記第１の距離よりも短く前記第２の距離よりも長い第３の距離まで延在するようにする段階と、
    前記封入材料上にスクィージを当てて、前記基板の前記上面の上方に前記第２の距離よりも長い距離まで延在する前記１つ又は複数の相互接続子のいずれかの上に形成される封入材料の量を減らす段階と、
    上面及び前記基板の上の底面を有する第２の基板を積層する段階と、
    前記基板の前記上面上に形成される前記１つ又は複数のはんだボールに対してリフロー工程を実施する段階と
    を備え、
    前記第２の基板を積層する段階は、前記第２の基板の前記上面に取り付けられる第２の１組の１つ又は複数のダイと、前記第２の基板の前記底面上に形成される１つ又は複数の導電性エリアとを有する前記第２の基板を積層し、
    前記１つ又は複数の導電性エリアはそれぞれ、前記基板の前記上面上に形成される前記１つ又は複数のはんだボールのうちの或るはんだボールに対応しており、
    前記リフロー工程を実施する段階は、前記基板の前記上面上に形成される各はんだボールと、前記第２の基板の前記底面上に形成される対応する各導電性エリアとの間に電気的接続が形成されるように、前記１つ又は複数のはんだボールに対してリフロー工程を実施する
    方法。
  18. 前記熱硬化性材料はエポキシである、請求項１７に記載の方法。
  19. 前記１つ又は複数のダイは関連付けられるワイヤを有し、該関連付けられるワイヤは前記封入材料によって完全に封入される、請求項１１から１８のいずれかに記載の方法。
  20. 前記１つ又は複数のダイのうちの１つ又は複数のダイの前記関連付けられるワイヤはワイヤボンドを含む、請求項１９に記載の方法。
  21. 前記１つ又は複数のダイのうちの１つ又は複数のダイは、論理プロセッサデバイスを実装する、請求項１１から２０のいずれかに記載の方法。
JP2007525653A 2004-08-11 2005-07-29 ダイスタック型デバイスを提供するための方法及び装置 Expired - Fee Related JP4610616B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/917,142 US7187068B2 (en) 2004-08-11 2004-08-11 Methods and apparatuses for providing stacked-die devices
PCT/US2005/027103 WO2006020438A1 (en) 2004-08-11 2005-07-29 Methods and apparatuses for providing stacked-die devices

Publications (2)

Publication Number Publication Date
JP2008510304A JP2008510304A (ja) 2008-04-03
JP4610616B2 true JP4610616B2 (ja) 2011-01-12

Family

ID=35355605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007525653A Expired - Fee Related JP4610616B2 (ja) 2004-08-11 2005-07-29 ダイスタック型デバイスを提供するための方法及び装置

Country Status (7)

Country Link
US (2) US7187068B2 (ja)
JP (1) JP4610616B2 (ja)
CN (1) CN101002319B (ja)
DE (2) DE112005003862B4 (ja)
HK (1) HK1109678A1 (ja)
TW (1) TWI296151B (ja)
WO (1) WO2006020438A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987314B1 (en) * 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
US7875966B2 (en) * 2005-02-14 2011-01-25 Stats Chippac Ltd. Stacked integrated circuit and package system
US7265442B2 (en) * 2005-03-21 2007-09-04 Nokia Corporation Stacked package integrated circuit
US7628871B2 (en) * 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US20080054431A1 (en) * 2006-08-31 2008-03-06 Tingqing Wang Embedded package in package
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
JP2008235401A (ja) * 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US8049320B2 (en) 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
US7871861B2 (en) * 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
CN101728354B (zh) * 2008-10-27 2013-07-10 松下电器产业株式会社 电子设备及其制造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
CN101894829B (zh) * 2009-05-19 2012-06-27 国碁电子(中山)有限公司 堆叠式封装结构
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US9735113B2 (en) 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US8039275B1 (en) * 2010-06-02 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with rounded interconnect and method of manufacture thereof
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8546193B2 (en) 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8927391B2 (en) 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US8664040B2 (en) * 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
KR101923535B1 (ko) 2012-06-28 2018-12-03 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
TWI601252B (zh) * 2015-05-22 2017-10-01 南茂科技股份有限公司 封裝結構的製作方法以及使用其所製得之封裝結構
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
TWI622139B (zh) * 2016-03-08 2018-04-21 恆勁科技股份有限公司 封裝基板
US9859253B1 (en) * 2016-06-29 2018-01-02 Intel Corporation Integrated circuit package stack

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
JP2000178414A (ja) * 1998-12-16 2000-06-27 Tokuyama Corp 半導体封止材用球状シリカ
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
TW449689B (en) * 1999-12-10 2001-08-11 Via Tech Inc Motherboard and computer system for flexible using SDRAM and DDRAM
JP2001223227A (ja) * 2000-02-08 2001-08-17 Nitto Denko Corp 半導体封止用樹脂組成物および半導体装置
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
TW461058B (en) 2000-10-19 2001-10-21 Siliconware Precision Industries Co Ltd Stacked multi-chip package structure with integrated passive components
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
JP4483136B2 (ja) * 2001-06-20 2010-06-16 ソニー株式会社 半導体デバイスの実装方法及び半導体装置の製造方法
US6730536B1 (en) * 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
JP3781998B2 (ja) * 2001-10-30 2006-06-07 シャープ株式会社 積層型半導体装置の製造方法
JP3972182B2 (ja) * 2002-03-05 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging

Also Published As

Publication number Publication date
DE112005001949T5 (de) 2007-05-31
JP2008510304A (ja) 2008-04-03
CN101002319B (zh) 2011-08-17
TWI296151B (en) 2008-04-21
DE112005001949B4 (de) 2014-11-27
TW200618253A (en) 2006-06-01
US20060033193A1 (en) 2006-02-16
US7867818B2 (en) 2011-01-11
HK1109678A1 (en) 2008-06-13
US7187068B2 (en) 2007-03-06
WO2006020438A1 (en) 2006-02-23
DE112005003862B4 (de) 2016-07-21
DE112005003862A5 (de) 2014-09-18
US20060035409A1 (en) 2006-02-16
CN101002319A (zh) 2007-07-18

Similar Documents

Publication Publication Date Title
JP4610616B2 (ja) ダイスタック型デバイスを提供するための方法及び装置
US7339278B2 (en) Cavity chip package
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US7242081B1 (en) Stacked package structure
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
US8399985B2 (en) Mold design and semiconductor package
US20030042589A1 (en) Stack chip module
WO2015184152A2 (en) Wire bond support structure and microelectronic package including wire bonds therefrom
KR102724547B1 (ko) 반도체 패키지
US20080283994A1 (en) Stacked package structure and fabrication method thereof
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN112071821A (zh) 半导体封装基板及其制法与电子封装件
US7786564B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN107275312A (zh) 无源元件封装件和包括该无源元件封装件的半导体模块
KR100808582B1 (ko) 칩 적층 패키지
JP2010062292A (ja) 半導体装置の製造方法
KR100780690B1 (ko) 스택 패키지의 제조방법
KR100865046B1 (ko) 적층형 다이 디바이스들을 제공하는 방법 및 장치들
JP2001332681A (ja) 半導体装置
US20080237832A1 (en) Multi-chip semiconductor package structure
US20220415737A1 (en) Semiconductor device and manufacturing method thereof
KR20010027266A (ko) 적층 패키지
JP2004006482A (ja) 半導体装置およびその製造方法
KR101123797B1 (ko) 적층 반도체 패키지
KR101052867B1 (ko) 스택 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4610616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees