TWI601252B - 封裝結構的製作方法以及使用其所製得之封裝結構 - Google Patents

封裝結構的製作方法以及使用其所製得之封裝結構 Download PDF

Info

Publication number
TWI601252B
TWI601252B TW104116517A TW104116517A TWI601252B TW I601252 B TWI601252 B TW I601252B TW 104116517 A TW104116517 A TW 104116517A TW 104116517 A TW104116517 A TW 104116517A TW I601252 B TWI601252 B TW I601252B
Authority
TW
Taiwan
Prior art keywords
positioning
tape
positioning tape
substrate
temperature
Prior art date
Application number
TW104116517A
Other languages
English (en)
Other versions
TW201642416A (zh
Inventor
許翰誠
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104116517A priority Critical patent/TWI601252B/zh
Priority to CN201510437651.1A priority patent/CN106169429B/zh
Publication of TW201642416A publication Critical patent/TW201642416A/zh
Application granted granted Critical
Publication of TWI601252B publication Critical patent/TWI601252B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

封裝結構的製作方法以及使用其所製得之封裝結構
本發明是有關於一種封裝結構的製作方法以及使用其所製得之封裝結構，且特別是有關於一種晶片封裝結構的製作方法以及使用其所製得之晶片封裝結構。
近年來，隨著電子技術的日新月異，以及高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢邁進。在此趨勢之下，由於電路板具有佈線細密、組裝緊湊及性能良好等優點，因此電路板便成為承載多個電子元件(例如：晶片)以及使這些電子元件彼此電性連接的主要媒介之一。
覆晶式(flip chip)封裝是晶片與電路板封裝的一種方式。電路板上具有多個接墊，且電路板可藉由配置於接墊上的焊料以迴焊的方式與晶片作電性連接。近年來，由於電子元件(例如晶片)之間所需傳遞的訊號日益增加，因此電路板所需具有的 接墊數也日益增加，然而，電路板上的空間有限，因此接墊之間的間距朝向微間距(fine pitch)發展。在習知技術中，晶片封裝結構包括一晶片、一基板、多個接墊以及多個焊料凸塊。接墊配置於基板的表面上。這些焊料凸塊分別覆蓋於這些接墊上。接著再以迴焊的方式使基板與晶片藉由配置於兩者之間的這些焊料凸塊電性與結構性連接。
值得注意的是，在迴焊的過程中，當溫度控制在焊料凸塊之熔點溫度左右時，晶片容易因熔融態焊料凸塊之表面張力作用而產生位移，甚至因位移過量而有橋接的風險，導致電性失效。此外，晶片位移過量也容易導致焊料凸塊與接墊的接合可靠度降低。
本發明提供一種封裝結構的製作方法以及使用其所製得之封裝結構，其可增加晶片接合時的對位精準度，提高製程良率。
本發明的一種封裝結構的製作方法包括下列步驟。首先，提供包括多個連接端子的基板。接著，貼附一定位膠帶於基板上。定位膠帶包括多個暴露連接端子的定位開口。接著，分別設置多個晶片於對應的定位開口內，並透過多個連接導體分別連接晶片與連接端子。接著，對連接導體進行一迴焊製程，以電性連接晶片與連接端子，其中定位膠帶於迴焊製程中維持其黏性。接著，對連接導體進行迴焊製程之後，移除定位膠帶。
在本發明的一實施例中，上述的定位膠帶包括矽膠樹脂(silicone resin)薄膜、聚醯亞胺(polymide,PI)薄膜或聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)薄膜。
在本發明的一實施例中，上述的定位膠帶的一黏性維持溫度大於迴焊製程的一最高迴焊溫度。
在本發明的一實施例中，上述的封裝結構的製作方法更包括在貼附定位膠帶於基板上之前，對定位膠帶進行一烘烤製程，以將定位膠帶加熱至一加熱溫度，加熱溫度低於黏性維持溫度。
在本發明的一實施例中，上述的移除定位膠帶的方法包括剝離。
在本發明的一實施例中，上述的定位膠帶包括一熱離型(thermal release)膠帶。
在本發明的一實施例中，上述的移除定位膠帶的步驟包括對定位膠帶進行一烘烤加熱製程，其中烘烤製程的一烘烤溫度低於迴焊溫度。
在本發明的一實施例中，上述的烘烤加熱製程之加熱溫度介於70℃至90℃之間。
在本發明的一實施例中，上述當熱離型膠帶吸收至一預定熱積存(thermal budget)熱能，熱離型膠帶喪失黏性而與基板分離，其中預定熱積存熱能大於熱離型膠帶於迴焊製程中所吸收到的一迴焊熱能。
在本發明的一實施例中，上述的連接導體包括焊球或焊料凸塊。
基於上述，本發明將多個定位開口的定位膠帶貼附於基板上，其定位開口分別對應於晶片欲設置於基板上的位置，之後再將晶片設置於定位開口內，並且，定位膠帶於迴焊製程中維持其黏性，以透過定位膠帶的定位開口框圍住晶片，防止晶片在迴焊製程中產生位移。因此，本發明確實可有效提昇晶片的對位精準度，進而提升封裝結構的製程良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧封裝結構
110‧‧‧基板
112‧‧‧連接端子
120‧‧‧定位膠帶
122‧‧‧定位開口
124‧‧‧離型膜
130‧‧‧晶片
132‧‧‧焊墊
140‧‧‧連接導體
T0‧‧‧初始溫度
TL‧‧‧開始熔融溫度
Tp‧‧‧最高溫度
Tsmin‧‧‧預熱初始溫度
Tsmax‧‧‧預熱最高溫度
ts‧‧‧預熱時間
P1‧‧‧晶片固定區間
P2‧‧‧烘烤加熱製程區間
圖1A至圖1D是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。
圖2是依照本發明的一實施例的一種定位膠帶的示意圖。
圖3是依照本發明的一實施例的一種定位膠帶於迴焊製程以及烘烤製程中的溫度變化曲線。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以 下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。
圖1A至圖1D是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。本實施例的封裝結構的製作方法包括下列步驟。首先，提供如圖1A所示的基板110，其中，基板110包括多個連接端子112，位於基板110的上表面。接著，請參照圖1B，貼附一定位膠帶120於基板110上。定位膠帶120包括多個定位開口122，而上述的定位開口122暴露位於基板110的上表面的連接端子112。
請接續參照圖1C，分別設置多個晶片130於對應的定位開口122內，並透過多個連接導體140分別連接晶片130與連接端子112。在本實施例中，晶片130可包括多個焊墊132，分別對應基板110的連接端子112設置，而連接導體140可例如為焊球或焊料凸塊，其連接於晶片130的焊墊132與基板110的連接端子112之間。
接著，對連接導體140進行一迴焊製程，以電性連接晶片130與連接端子112，其中，定位膠帶120於迴焊製程中維持其黏性，以透過其定位開口122框圍住晶片130，防止晶片130因連接導體140於熔融狀態下的表面張力作用而產生位移。在迴焊製程完成之後，再移除定位膠帶120，以形成如圖1D所示的封裝結 構100。
以結構上來說，使用上述製作方法所製得的封裝結構100可如圖1D所示包括一基板110、多個晶片130以及多個連接導體140。基板110包括多個連接端子112，上述的多個晶片130透過上述的多個連接導體140而設置於基板110上，且連接導體140分別連接晶片130的多個焊墊132與上述的多個連接端子112。詳細而言，連接導體140可例如設置於晶片130的焊墊132上，再將晶片130上的連接導體140透過定位膠帶120的定位而與基板110上的連接端子112連接。在本實施例中，晶片130的連接導體140可為焊球或焊料凸塊。
圖2是依照本發明的一實施例的一種定位膠帶的示意圖。舉例而言，在本實施例中，定位膠帶120可例如為矽膠樹脂(silicone resin)薄膜、聚醯亞胺(polymide,PI)薄膜或聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)薄膜，其在迴焊製程的高溫下仍可維持其黏性，也就是說，定位膠帶120的黏性維持溫度大於迴焊製程的最高迴焊溫度。一般而言，迴焊溫度約介於240℃至270℃之間。此外，本實施例的定位膠帶120更可如圖2所示包括一離型膜124，其位於定位膠帶120與基板110貼附的表面上，以便於在迴焊製程後透過離型膜易於脫離的特性而使定位膠帶120可自基板110上輕易被剝離。在本實施例中，移除定位膠帶120的方法可包括透過機器或是人工進行剝離。
詳細來說，在貼附定位膠帶120於基板110上之前，會 先對基板110進行清洗製程，以徹底清潔基板110上的灰塵及污漬。之後，可再選擇性地對基板110進行一烘烤製程，以徹底清除基板110上的水分。舉例而言，烘烤製程的烘烤溫度約為125℃，烘烤時間約240分鐘左右。當然，本發明並不限定烘烤製程的溫度以及時間，其可依製程環境與材料的狀況而自行調整。烘烤製程結束後，待基板110的溫度降至略高於室溫時即可將定位膠帶120貼附於基板110上。
在本發明的另一實施例中，定位膠帶120可為一熱離型(thermal release)膠帶。也就是說，當此定位膠帶120吸收至一預定熱積存(thermal budget)熱能時，定位膠帶120即喪失黏性而與基板110分離。在本實施例中，此定位膠帶120的預定熱積存熱能大於定位膠帶120於迴焊製程中所吸收到的一迴焊熱能。因此，定位膠帶120的黏性不會在迴焊製程中喪失，而仍可維持定位晶片130於基板110上的功能。在本實施例中，每公克的定位膠帶120的預定熱積存熱能約至少大於或等於255焦耳，其每公克所能吸收之預定熱積存熱能可依製程所需而有所不同。當然，本實施例的數據僅用以舉例說明，本發明並不以此為限，任何所屬技術領域中具有通常知識者可依實際產品需求而對熱離型膠帶120的預定熱積存熱能做調整。
承上述，在對連接導體140進行迴焊製程之後，定位膠帶120所吸收到的迴焊熱能仍小於其預定熱積存熱能，故此時的定位膠帶120仍舊維持其黏性，因此，移除此定位膠帶120的步 驟包括對定位膠帶120進行一烘烤加熱製程，其中，烘烤加熱製程的烘烤溫度低於迴焊溫度，以防止連接導體140於烘烤製程中再次熔融。定位膠帶120於烘烤加熱製程中持續吸收熱能，直到定位膠帶120所吸收到的熱能約等於或大於預定熱積存熱能時，定位膠帶120的黏性喪失，因而使定位膠帶120可自基板110上脫離。
圖3舉例繪示了定位膠帶120於迴焊製程以及烘烤製程中的溫度變化曲線，其中，橫軸代表時間，縱軸代表溫度，T0代表初始溫度，TL代表連接導體140開始熔融的溫度，TP代表迴焊的最高溫度，Tsmin代表預熱的初始溫度，Tsmax代表預熱的最高溫度，ts代表預熱時間，P1代表連接導體冷卻後晶片固定的區間，而P2則代表第二加熱製程區間。舉例而言，定位膠帶120的初始溫度T0可例如為25℃，並透過預熱製程由預熱的初始溫度Tsmax(例如為150℃)加熱至預熱的最高溫度Tsmax(例如為200℃)，其中，由預熱的初始溫度Tsmax加熱至預熱的最高溫度Tsmax所需的預熱時間ts約可介於60秒至120秒之間。接著，再繼續對定位膠帶120進行第一加熱製程，以將定位膠帶120加熱至到達迴焊製程的最高溫度TP(例如為240℃至270℃之間)。在迴焊製程之後對定位膠帶120進行降溫，使定位膠帶120的溫度逐漸下降。
承上述，當定位膠帶120降溫至例如70℃左右時，可對定位膠帶120進行烘烤加熱製程，以將定位膠帶120由70℃加熱至90℃，之後再對定位膠帶進行第二次降溫製程，以使定位膠帶 由90℃降溫至初始溫度T0(例如為室溫約25℃)。當然，上述的數值皆僅用以舉例說明，任何所屬技術領域中具有通常知識者可自行依實際需求對上述的溫度以及時間做調整。
如此，當定位膠帶由迴焊製程的最高溫度TP降溫至連接導體140開始熔融的溫度TL時，連接導體140自此開始冷卻固化，以將晶片120固定於基板110上。此時，定位膠帶120所吸收熱能尚未達到其預定熱積存熱能，故仍持續吸收熱能，直到定位膠帶120所吸收到的熱能(例如為圖3所示的曲線下的斜線區域面積)約等於或大於預定熱積存熱能時，定位膠帶120即完成反應而喪失黏性，因而使定位膠帶120自基板110上脫離。當然，圖3所呈現的數據僅用以舉例說明之用，本發明並不以此為限，任何所屬技術領域中具有通常知識者可自行依實際產品狀況而對溫度及時間做調整。
詳細來說，定位膠帶120的預定熱積存熱能可透過下列公式而推得：H=S×m×ΔT...(1)
其中，H代表定位膠帶120喪失黏性所需的預定熱積存熱能，S代表定位膠帶120的比熱容，m代表定位膠帶120的質量，而ΔT則代表溫度的變化量。依上述公式可輕易得到定位膠帶120喪失黏性所需的預定熱積存熱能H，在依此預定熱積存熱能H去設計圖3所示的溫度變化曲線中各階段所需的溫度以及時間。
綜上所述，本發明將多個定位開口的定位膠帶貼附於基 板上，其定位開口分別對應於晶片欲設置於基板上的位置，之後再將晶片設置於定位開口內，並且，定位膠帶於迴焊製程中維持其黏性，以透過定位膠帶的定位開口框圍住晶片，防止晶片在迴焊製程中產生位移。
此外，定位膠帶的黏性維持溫度可大於該迴焊製程的最高迴焊溫度，以防止定位膠帶在迴焊製程中與基板脫離其中，定位膠帶可為熱離型膠帶，其吸收至預定熱積存熱能後則喪失黏性而與基板分離。此預定熱積存熱能大於定位膠帶於迴焊製程中所吸收到的迴焊熱能，故定位膠帶的黏性不會在迴焊製程中喪失，因而仍可維持定位晶片的功能。因此，本發明確實可有效提昇晶片的對位精準度，進而提升封裝結構的製程良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110‧‧‧基板
112‧‧‧連接端子
120‧‧‧定位膠帶
122‧‧‧定位開口
130‧‧‧晶片
132‧‧‧焊墊
140‧‧‧連接導體

Claims (3)

  1. 一種封裝結構的製作方法，包括：提供一基板，該基板包括多個連接端子；貼附一定位膠帶於該基板上，該定位膠帶包括多個定位開口，該些定位開口暴露該些連接端子，其中該定位膠帶包括一熱離型(thermal release)膠帶；分別設置多個晶片於對應的該些定位開口內，並透過多個連接導體分別連接該些晶片與該些連接端子；對該些連接導體進行一迴焊製程，以電性連接該些晶片與該些連接端子，其中該定位膠帶於該迴焊製程中維持其黏性；以及對該些連接導體進行該迴焊製程之後，移除該定位膠帶，其中移除該定位膠帶的步驟包括：對該定位膠帶進行一烘烤加熱製程，該烘烤加熱製程的一烘烤溫度低於該迴焊溫度，且該烘烤加熱製程之加熱溫度介於70℃至90℃之間，其中當該定位膠帶吸收至一預定熱積存(thermal budget)熱能，該定位膠帶喪失黏性而與該基板分離，其中該預定熱積存熱能大於該定位膠帶於該迴焊製程中所吸收到的一迴焊熱能。
  2. 如申請專利範圍第1項所述的封裝結構的製作方法，其中該定位膠帶包括矽膠樹脂(silicone resin)薄膜、聚醯亞胺(polymide,PI)薄膜或聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)薄膜。
  3. 如申請專利範圍第1項所述的封裝結構的製作方法，更包括：在貼附該定位膠帶於該基板上之前，對該基板進行一清洗製程；以及對該基板進行該清洗製程之後，對該基板進行一烘烤製程。
TW104116517A 2015-05-22 2015-05-22 封裝結構的製作方法以及使用其所製得之封裝結構 TWI601252B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104116517A TWI601252B (zh) 2015-05-22 2015-05-22 封裝結構的製作方法以及使用其所製得之封裝結構
CN201510437651.1A CN106169429B (zh) 2015-05-22 2015-07-23 封装结构的制作方法以及使用其所制得的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104116517A TWI601252B (zh) 2015-05-22 2015-05-22 封裝結構的製作方法以及使用其所製得之封裝結構

Publications (2)

Publication Number Publication Date
TW201642416A TW201642416A (zh) 2016-12-01
TWI601252B true TWI601252B (zh) 2017-10-01

Family

ID=57358858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116517A TWI601252B (zh) 2015-05-22 2015-05-22 封裝結構的製作方法以及使用其所製得之封裝結構

Country Status (2)

Country Link
CN (1) CN106169429B (zh)
TW (1) TWI601252B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158787A1 (en) * 2003-11-13 2007-07-12 Rajen Chanchani Heterogeneously integrated microsystem-on-a-chip
TW200830502A (en) * 2006-12-28 2008-07-16 Advanced Chip Eng Tech Inc Structure of super thin chip scale package and method of the same
US20090224391A1 (en) * 2008-03-04 2009-09-10 Stats Chippac, Ltd. Wafer Level Die Integration and Method Therefor
TW201205885A (en) * 2010-07-29 2012-02-01 Advanced Optoelectronic Tech Method of packaging light emitting element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187068B2 (en) * 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8546193B2 (en) * 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
CN104064557B (zh) * 2014-06-25 2017-03-29 中国科学院微电子研究所 一种芯片背面裸露的重构晶圆结构及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158787A1 (en) * 2003-11-13 2007-07-12 Rajen Chanchani Heterogeneously integrated microsystem-on-a-chip
TW200830502A (en) * 2006-12-28 2008-07-16 Advanced Chip Eng Tech Inc Structure of super thin chip scale package and method of the same
US20090224391A1 (en) * 2008-03-04 2009-09-10 Stats Chippac, Ltd. Wafer Level Die Integration and Method Therefor
TW201205885A (en) * 2010-07-29 2012-02-01 Advanced Optoelectronic Tech Method of packaging light emitting element

Also Published As

Publication number Publication date
CN106169429A (zh) 2016-11-30
TW201642416A (zh) 2016-12-01
CN106169429B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
US9263426B2 (en) PoP structure with electrically insulating material between packages
US20120038044A1 (en) Chip scale package and fabrication method thereof
US20070152321A1 (en) Fluxless heat spreader bonding with cold form solder
JP2017045993A (ja) 電子部品装置の製造方法及び電子部品装置
JP2012028484A (ja) モジュールと、その製造方法
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
JP2011044512A (ja) 半導体部品
US8397380B2 (en) Controlling warpage in BGA components in a re-flow process
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
JP2010118534A (ja) 半導体装置およびその製造方法
TWI601252B (zh) 封裝結構的製作方法以及使用其所製得之封裝結構
KR20140095406A (ko) 플립칩 부품의 수지 밀봉 방법
WO2020147084A1 (zh) 芯片封装结构、电子设备
US11553596B2 (en) Embedded component package structure and manufacturing method thereof
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP2001015641A (ja) 電子部品の接続構造及び接続方法
TWI253159B (en) Combined soft and rigid sheet of flip chip substrate
JP5838312B2 (ja) インターポーザおよびその製造方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
CN105072826A (zh) 印刷电路板及其制造方法、制造半导体封装件的方法