KR20180113996A - 프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법 - Google Patents

프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20180113996A
KR20180113996A KR1020187020097A KR20187020097A KR20180113996A KR 20180113996 A KR20180113996 A KR 20180113996A KR 1020187020097 A KR1020187020097 A KR 1020187020097A KR 20187020097 A KR20187020097 A KR 20187020097A KR 20180113996 A KR20180113996 A KR 20180113996A
Authority
KR
South Korea
Prior art keywords
layer
copper
etching
copper foil
carrier
Prior art date
Application number
KR1020187020097A
Other languages
English (en)
Other versions
KR102694343B1 (ko
Inventor
미츠요시 마츠다
아키토시 다카나시
히로토 이이다
가즈히로 요시카와
즈바사 가토
도모카즈 가네코
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20180113996A publication Critical patent/KR20180113996A/ko
Application granted granted Critical
Publication of KR102694343B1 publication Critical patent/KR102694343B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명의 목적은, 추가되는 에칭 공정을 별도로 필요로 하지 않아, Cu 에칭의 면 내 변동을 유의미하게 저감시켜, 그 결과, 시드층의 결손이나 회로 오목부의 발생을 억제 가능한, 프린트 배선판 제조용 구리박이 제공된다. 이 구리박은, 제1 구리층, 에칭 희생층 및 제2 구리층을 이 순서대로 구비하고, Cu의 에칭 레이트에 대한, 에칭 희생층의 에칭 레이트의 비 r이 1.0보다도 높은 것이다.

Description

프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법
본 발명은 프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법에 관한 것이다.
회로의 미세화에 적합한 프린트 배선판의 제조 공법으로서, MSAP(모디파이드·세미·에디티브·프로세스)법이 널리 채용되고 있다. MSAP법은, 매우 미세한 회로를 형성하기에 적합한 방법이며, 그 특징을 살리기 위하여, 캐리어를 구비한 극박 구리박을 사용하여 행하여지고 있다. 예를 들어, 도 4 및 5에 도시되는 바와 같이, 극박 구리박(110)을, 하지 기재(111a) 위에 프리프레그(111b)를 구비한 절연 수지 기판(111)(필요에 따라 하층 회로(111c)를 내재할 수 있다)에 프라이머층(112)을 사용하여 프레스하여 밀착시키고(공정 (a)), 캐리어(도시하지 않음)를 뗀 후, 필요에 따라 레이저 천공에 의해 비아 홀(113)을 형성한다(공정 (b)). 이어서, 화학 구리 도금(114)을 실시한(공정 (c)) 후에, 드라이 필름(115)을 사용한 노광 및 현상에 의해 소정의 패턴으로 마스킹하고(공정 (d)), 전기 구리 도금(116)을 실시한다(공정 (e)). 드라이 필름(115)을 제거하여 배선 부분(116a)을 형성한(공정 (f)) 후, 인접하는 배선 부분(116a, 116a) 사이의 불필요한 극박 구리박 등을 이들 두께 전체에 걸쳐 에칭에 의해 제거하여(공정 (g)), 소정의 패턴으로 형성된 배선(117)을 얻는다. 특히, 근년, 전자 회로의 소형 경량화에 수반하여, 회로 형성성이 보다 우수한(예를 들어 라인/스페이스=15㎛ 이하/15㎛ 이하의 미세 회로를 형성 가능한) MSAP법용 구리박이 요구되고 있다. 예를 들어, 특허문헌 1(국제 공개 제2012/046804호)에는, JIS-B-06012-1994에서 규정하는 표면 소지산의 요철의 평균 간격 Sm이 25㎛ 이상인 캐리어 위에 박리층, 구리박을 이 순서로 적층하고, 구리박을 캐리어로부터 박리하여 이루어지는 구리박이 개시되어 있으며, 이 구리박을 사용함으로써 라인/스페이스가 15㎛ 이하인 극세폭까지 배선 라인의 직선성을 손상시키지 않고 에칭이 가능하다고 되어 있다.
한편, 경량화나 소형화에 적합한 프린트 배선판의 제조 공법으로서, 지지체(코어) 표면의 금속층 위에 배선층을 형성하고, 빌드 업층을 더 형성한 후, 지지체(코어)를 분리하는 코어리스 빌드 업법을 사용한 제조 방법이 채용되고 있다. 이러한 방법에 의해 제조되는 프린트 배선판은 회로 패턴이 절연층 중에 매립되어 있는 타입의 것이기 때문에, 이 공법은 ETS(Embedded Trace Substrate) 공법이라고 부르고 있다. 표면에 금속층이 구비된 지지체용의 부재로서 캐리어를 구비한 구리박을 사용한 코어리스 빌드 업법에 의한 프린트 배선판의 제조 방법의 종래예가 도 11 및 12에 도시된다. 도 11 및 12에 도시되는 예에서는, 먼저, 캐리어(212), 박리층(214) 및 구리박(216)을 이 순서대로 구비한 캐리어를 구비한 구리박(210)을, 프리프레그 등의 코어리스 지지체(218)에 적층한다. 이어서, 구리박(216)에 포토레지스트 패턴(220)을 형성하고, 패턴 도금(전기 구리 도금)(222)의 형성 및 포토레지스트 패턴(220)의 박리를 거쳐 배선 패턴(224)을 형성한다. 그리고, 패턴 도금에 필요에 따라 조화 처리 등의 적층 전 처리를 실시하여 제1 배선층(226)으로 한다. 이어서, 도 12에 도시되는 바와 같이, 빌드 업층(242)을 형성하기 위해 절연층(228) 및 필요에 따라 제2 배선층(238)의 시드층이 되는 캐리어를 구비한 구리박(230)(캐리어(232), 박리층(234) 및 구리박(236)을 구비한다)을 적층하고, 캐리어(232)를 박리하며, 또한, 레이저 등에 의해 구리박(236) 및 그 바로 아래의 절연층(228)을 천공 가공한다. 계속하여, 화학 구리 도금, 포토레지스트 가공, 전해 구리 도금, 포토레지스트 박리 및 플래시 에칭 등에 의해 패터닝을 행하여 제2 배선층(238)을 형성하고, 이 패터닝을 필요에 따라 반복하여 제n 배선층(240)(n은 2 이상의 정수)까지 형성한다. 그리고, 코어리스 지지체(218)를 캐리어(212)와 함께 박리하여 빌드 업 배선판(244)(코어리스 배선판이라고도 불리는)으로 하고, 제1 배선층(226)의 배선 패턴 사이에 노출되는 구리박(216)과, 존재하는 경우에는 빌드 업층(242)의 제n 배선층(240)의 배선 패턴 사이에 노출되는 구리박(236) 등을 플래시 에칭에 의해 제거하여 소정의 배선 패턴으로 하여 프린트 배선판(246)을 얻는다.
국제 공개 제2012/046804호 일본 특허 공개 제2014-63950호 공보
그런데, MSAP법(도 4 및 5를 참조)에 있어서, 비아 홀(113)의 형성(공정 (b)) 후이며, 또한, 화학 구리 도금(114)의 형성(공정 (c)) 전에, 비아 홀 저면의 하층 회로(111c)의 클리닝이나 비아 홀 주위에 부착된 스플래쉬의 제거를 목적으로 하여 마이크로에칭(Cu 에칭)이 행하여지는 경우가 있다. 근년, 회로를 미세화하는 관점에서, 종래보다도 극박 구리층(110)의 두께를 미리 얇게 해 두고, 상기 마이크로에칭 후의 시점에서의 시드층(극박 구리박(110))이 0.3㎛ 정도의 두께로 되도록 하는 것이 요망되어 왔다. 그러나, 이와 같이 얇아진 극박 구리박(110)과 절연 수지 기판(111)의 적층체를 마이크로에칭하고자 하면, 도 3에 개념적으로 도시되는 바와 같이, 마이크로에칭 중, 마이크로에칭의 면 내 변동에 의해 부분적으로 극박 구리박(110)(시드층)에 결손(110a)이 발생하는 경우가 있다. 이로 인해, 그러한 결손의 발생을 억제하는 방법이 요망된다.
한편, ETS 공법에 있어서는, 코어리스 배선판 제조 공정에 있어서의 플래시 에칭 공정(도 11 및 12를 참조)에서는, 노출되어 있는 구리박(216)에 존재하는 미소한 핀 홀이나, 플래시 에칭액의 면 내액 피착압의 불균일성 등이 영향을 미쳐, 제1 배선층(226)의 면 내에서 플래시 에칭되는 양이 불균일해지는 경향이 있다. 이 경우, 도 9에 개념적으로 도시되는 바와 같이, 제거되어야 할 구리박(216)뿐만 아니라, 남겨져야 할 구리 회로(제1 배선층(226))의 일부까지도 불균일하게 에칭되어 버려, 규격값을 초과하는 불균일한 회로 오목부(226a)가 발생되어 버린다. 이러한 불균일한 회로 오목부(226a)는, 프린트 배선판의 실장 공정이나 신뢰성 시험 환경 하에서, 접속 불량이나 단선 등의 문제로 이어질 우려가 있다. 그래서, 이러한 배선층의 에칭을 저감하기 위한 시도가 제안되고 있다. 예를 들어, 특허문헌2(일본 특허 공개 제2014-63950호 공보)에는, 니켈로 형성되는 에칭 스토퍼층을 마련하고, 이 에칭 스토퍼층을 선택 에칭에 의해 제거함으로써, 구리 회로의 불균일한 용해를 억제하여, 면 내에서 불균일하게 발생하는 회로 오목부를 억제하는 것이 개시되어 있다. 그러나, 특허문헌 2의 방법을 채용한 경우, 도 10에 개념적으로 도시되는 바와 같이, 구리 에칭 공정에서, 제거되어야 할 구리박(216)뿐만 아니라, 원래 제거되지 않아야 할 에칭 스토퍼층(215)이 약간이지만 용출되어 버리는 경우가 있다. 또한, 에칭 스토퍼층(215)을 형성할 때에도 약간이지만 핀 홀이 존재하는 경우는, 구리 에칭 공정에 있어서, 구리 회로(제1 배선층(226))가 국소적으로 노출되어 버릴 수도 있다. 이렇게 하여 불균일한 용출에 의해 구리 회로(제1 배선층(226))가 국소적으로 노출되어 버리면, 구리 회로를 구성하는 Cu의 용해가 가속되어, 국소적으로 큰 회로 오목부(226a)가 발생되어 버린다. 애당초, 에칭 스토퍼층(215)을 형성한 경우, 에칭 스토퍼층(215)을 제거하기 위한 선택 에칭 공정이 별도로 필요해지기 때문에, 제조 공정이 많아진다.
본 발명자들은, 금번, 프린트 배선판의 제조에 있어서, 제1 구리층과 제2 구리층 사이에 에칭 레이트가 높은 에칭 희생층을 개재시킨 구리박을 사용함으로써 추가되는 에칭 공정을 별도로 필요로 하지 않아, Cu 에칭의 면 내 변동을 유의미하게 저감시켜, 그 결과, 상술한 바와 같은 시드층의 결손이나 회로 오목부의 발생을 억제할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 추가되는 에칭 공정을 별도로 필요로 하지 않아, Cu 에칭의 면 내 변동을 유의미하게 저감시켜, 그 결과, 시드층의 결손이나 회로 오목부의 발생을 억제 가능한, 프린트 배선판 제조용 구리박을 제공하는 데 있다.
본 발명의 일 양태에 의하면, 제1 구리층, 에칭 희생층 및 제2 구리층을 이 순서대로 구비하고, Cu의 에칭 레이트에 대한, 상기 에칭 희생층의 에칭 레이트의 비 r이 1.0보다도 높은, 프린트 배선판 제조용 구리박이 제공된다.
본 발명의 다른 일 양태에 의하면, 캐리어, 박리층 및 상기 구리박을 이 순서대로 구비한, 캐리어를 구비한 구리박이 제공된다.
본 발명의 다른 일 양태에 의하면, 상기 구리박을 구비한, 동장 적층판이 제공된다.
본 발명의 다른 일 양태에 의하면, 상기 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 프린트 배선판을 제조하는 것을 특징으로 하는, 프린트 배선판의 제조 방법이 제공된다.
도 1은 본 발명의 구리박을 포함하는 캐리어를 구비한 구리박의 일례를 도시하는 단면 모식도이다.
도 2는 MSAP법에 있어서의 에칭 희생층의 기능을 설명하기 위한 단면 모식도이다.
도 3은 종래의 구리박을 사용한 MSAP법에 있어서의 시드층(극박 구리박)의 불균일 에칭을 설명하기 위한 단면 모식도이다.
도 4는 MSAP법을 사용한 프린트 배선판의 제조 방법의 종래예에 있어서의, 전반의 공정을 도시하는 도면이다.
도 5는 MSAP법을 사용한 프린트 배선판의 제조 방법의 종래예에 있어서의, 도 4에 도시되는 공정에 이어지는 후반의 공정을 나타낸다.
도 6은 코어리스 빌드 업법(ETS 공법)에 있어서의 에칭 희생층의 기능을 설명하기 위한 단면 모식도이다.
도 7은 본 발명의 구리박을 사용한 코어리스 빌드 업법(ETS 공법)에 의한 프린트 배선판의 제조 방법의 일례에 있어서의, 전반의 공정을 도시하는 도면이다.
도 8은 본 발명의 구리박을 사용한 코어리스 빌드 업법(ETS 공법)에 의한 프린트 배선판의 제조 방법의 일례에 있어서의, 도 7에 도시되는 공정에 이어지는 후반의 공정을 나타낸다.
도 9는 종래의 구리박을 사용한 ETS 공법에 있어서의 구리 회로의 불균일 에칭을 설명하기 위한 단면 모식도이다.
도 10은 종래의 구리박을 사용한 ETS 공법에 있어서의 에칭 스토퍼층 및 구리 회로의 불균일 에칭을 설명하기 위한 단면 모식도이다.
도 11은 코어리스 빌드 업법(ETS 공법)을 사용한 프린트 배선판의 제조 방법의 종래예에 있어서의, 전반의 공정을 도시하는 도면이다.
도 12는 코어리스 빌드 업법(ETS 공법)을 사용한 프린트 배선판의 제조 방법의 종래예에 있어서의, 도 11에 도시되는 공정에 이어지는 후반의 공정을 나타낸다.
도 13은 제2 구리층에 결손이 발생하지 않는 경우의 에칭 과정을 설명하는 도면이다.
도 14는 제1 구리층의 잔존이 제2 구리층의 결손을 야기하는 경우의 에칭 과정을 개념적으로 설명하는 도면이다.
프린트 배선판 제조용 구리박
본 발명에 의한 구리박은, 프린트 배선판의 제조에 사용되는 구리박이다. 도 1에 본 발명의 구리박 모식 단면도가 도시된다. 도 1에 도시되는 바와 같이, 구리박(10)은, 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)을 이 순서대로 구비한다. 에칭 희생층(12)은 구리 합금층일 수 있다고 해도, 금속 구리층이 아니기 때문에, 구리박(10)은 그 내층으로서 구리 이외의 금속 또는 합금을 포함하게 된다. 이로 인해, 본 발명의 구리박은 희생층 함유 구리박, 또는 금속박이라고 칭할 수도 있지만, 양쪽의 표면이 구리층으로 구성되기 때문에, 제품 카테고리로서는 구리박으로서 인식되는 것이다. 또한, 「제1 구리층」 및 「제2 구리층」인 명칭은, 일반적으로는 구리박(10)의 절연 수지와의 적층 시, 절연 수지와 밀착하지 않은 구리층이 「제1 구리층」이며, 절연 수지와 밀착하는 구리층이 「제2 구리층」이다. 또한, 본 발명의 구리박을 ETS 공법에 적용하는 경우는, 회로 패턴이 형성되지 않는 측의 구리층이 「제1 구리층」이며, 회로 패턴이 형성되는 측의 구리층이 「제2 구리층」이다. 이들 명칭에 포함되는 서열은 제조 시에 있어서의 제조 순서에 따른 것이다. 예를 들어, 구리박(10)이 도 1에 도시되는 캐리어를 구비한 구리박(14)의 형태로 제공되는 경우, 캐리어(15), 박리층(16), 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)의 순서대로 제조되게 된다.
그리고, 에칭 희생층(12)은, Cu의 에칭 레이트에 대한, 에칭 희생층(12)의 에칭 레이트의 비 r이 1.0보다도 높음으로써 특징지어진다. 이와 같이, 프린트 배선판의 제조에 있어서, 제1 구리층(11)과 제2 구리층(13) 사이에 에칭 레이트가 높은 에칭 희생층(12)을 개재시킨 구리박(10)을 사용함으로써 추가되는 에칭 공정을 별도로 필요로 하지 않아, Cu 에칭의 면 내 변동을 유의미하게 저감시켜, 그 결과, 전술한 바와 같은 시드층의 결손이나 회로 오목부의 발생을 억제할 수 있다. 즉, 에칭 레이트비 r이 1.0보다도 높은 에칭 희생층(12)이 2개의 구리층(13, 11) 사이에 샌드위치됨으로써, Cu 에칭 시에 불균일한 용해가 일어났다고 해도, 제2 구리층(13)이 아니라 에칭 희생층(12)이 불균일하게 용해된다. 따라서, Cu가 국부적으로 노출되는 상황이 발생되어 버려도, 국부 전지 반응에 의해 에칭 희생층(12)이 우선적으로 용해될 수 있어, 그 결과, 하지의 제2 구리층(13)의 용해가 억제된다.
예를 들어, MSAP법의 경우, 도 2에 개념적으로 도시되는 바와 같이, 구리박(10)과 절연층(28)의 적층체에 대한 마이크로에칭 중, 에칭 희생층(12)이 불균일하게 용해되어 제2 구리층(13)이 국소적으로 노출되어도, 에칭 희생층(12)이 우선적으로 용해된다. 그 결과, 제2 구리층(13)의 두께는 대체로 균일하게 유지되게 되어, 결손이 발생하기 어려워진다. 이 점, 전술한 바와 같이, 종래의 극박 구리박(110)을 사용한 MSAP법(도 4 및 5를 참조)에서는, 도 3에 개념적으로 도시되는 바와 같이, 극박 구리박(110)과 절연 수지 기판(111)의 적층체에 대한 마이크로에칭 중 마이크로에칭의 면 내 변동에 의해 부분적으로 극박 구리박(110)(시드층)에 결손(110a)이 발생하는 경우가 있다. 이에 대하여, 본 발명의 구리박(10)을 사용함으로써 상기 기술적 과제를 바람직하게 해소할 수 있다.
한편, 코어리스 빌드 업법(ETS 공법)의 경우, 도 6의 (b) 및 (c)에 개념적으로 도시되는 바와 같이, Cu 에칭 시에 에칭 희생층(12)이 불균일하게 용해되며 또한/또는 에칭 희생층(12)에 우발적으로 존재할 수 있는 핀 홀 등에 기인하여 Cu(제2 구리층(13) 또는 제1 배선층(26)의 Cu)가 국소적으로 노출되었다고 해도, 국부 전지 반응에 의해 하지의 제2 구리층(13) 또는 제1 배선층(26)(구리층)의 용해가 억제된다. 그 결과, 면 내에서 균일하게 제2 구리층(13)이 에칭됨과 함께, 제1 배선층(26)의 국소적인 회로 오목부의 발생을 억제할 수 있다. 게다가, 이 방법에 의하면, 에칭 희생층(12)은 Cu 에칭에 수반하여 용해되어 제거되므로, 에칭 희생층(12)을 제거하기 위한 추가 공정이 불필요해져, 생산성도 향상된다. 나아가, 고에칭 레이트인 것 자체의 효과에 의해, 제1 배선층(26)의 면 내에 있어서 회로 오목부를 평균적으로 저감할 수 있다는 이점도 있다. 이 점, 전술한 바와 같이, 특허문헌 2의 방법을 채용한 경우, 도 10에 개념적으로 도시되는 바와 같이, 구리 에칭 공정에서, 제거되어야 할 구리박(216)뿐만 아니라, 원래 제거되지 않을 에칭 스토퍼층(215)이 약간이지만 용출되어 버리는 것 외에도, 에칭 스토퍼층(215)을 형성하는 단계에 발생하는 핀 홀 등에 기인하여 하층인 구리 회로(제1 배선층(226))가 국소적으로 노출될 우려가 있다. 이렇게 하여 구리 회로(제1 배선층(226))가 국소적으로 노출되어 버리면, 구리 회로를 구성하는 Cu의 용해가 가속되어, 국소적으로 큰 회로 오목부(226a)가 발생되어 버린다. 애당초, 에칭 스토퍼층(215)을 형성한 경우, 에칭 스토퍼층(215)을 제거하기 위한 선택 에칭 공정이 별도로 필요해지기 때문에, 제조 공정이 많아진다. 이에 반하여, 본 발명의 구리박(10)을 사용함으로써 이들 기술적 과제를 바람직하게 해소할 수 있다.
제1 구리층(11)은 공지된 구리박 구성이어도 되며 특별히 한정되지 않는다. 제1 구리층(11)을 구비함으로써 Cu 에칭 공정에 있어서의 전처리 등으로 용해 속도가 빠른 에칭 희생층(12)을 노출시키지 않도록 제어하는 것이 가능해지고, 또한, 하기 박리층과의 박리성을 용이한 것으로 할 수 있다는 이점이 있다. 제1 구리층(11)은, 무전해 도금법 및 전해 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그것들의 조합에 의해 형성한 것이어도 된다. 제1 구리층(11)은 0.1 내지 2.5㎛의 두께 d1을 갖는 것이 바람직하고, 보다 바람직하게는 0.1 내지 2㎛, 더욱 바람직하게는 0.2 내지 1.5㎛, 특히 바람직하게는 0.2 내지 1㎛, 가장 바람직하게는 0.3 내지 0.8㎛이다. 이러한 범위 내의 두께 d1이면 Cu 에칭의 전 공정(예를 들어 디스미어 등의 약액 공정)에 있어서 에칭 희생층(12)을 더 효과적으로 보호할 수 있음과 함께, 후술하는 d2/d1≥r 및/또는 d1+d2+d3<3.0㎛의 조건을 만족시키기 쉬워져, 그 결과, Cu 에칭 시의 결손 등의 문제를 더 효과적으로 방지할 수 있다.
그런데, 제1 구리층(11)은 Cu 에칭의 전 공정(예를 들어 디스미어 등의 약액 공정)에서 약액에 의한 용해로부터 에칭 희생층(12)을 보호할 수 있는 한편, 과잉으로 두꺼운 경우는 에칭 후의 제2 구리층(13)에 결손이 발생하는 경우가 있다. 이러한 결손을 효과적으로 방지하는 관점에서, 제1 구리층(11)의 두께를 d1로 하고, 에칭 희생층(12)의 두께를 d2로 한 경우, d2/d1≥r을 만족시키는 것이 바람직하다. 이것은 도 13 및 14에 개념적으로 도시되는 구리박(10, 10')과 절연층(28)의 적층체를 참조하면서 이하와 같이 설명된다. 먼저, 도 14의 (a)에 도시되는 바와 같이 제1 구리층(11')이 과잉으로 두꺼운 경우에는, 제1 구리층(11')이 불균일하게 용해되어 에칭 희생층(12)이 노출되고(도 14의 (b)), 노출된 에칭 희생층(12)이 즉시(남은 제1 구리층(11')보다도 우선적으로) 용해되어 제2 구리층(13)이 노출될 수 있다(도 14의 (c)). 그 결과, 잔존한 제1 구리층(11')의 용해와 병행하여, 노출된 제2 구리층(13)의 용해가 진행되어 버려(도 14의 (d)), 제2 구리층(13)에 결손(13a)이 발생할 수 있다(도 14의 (e) 참조). 이에 반하여, 도 13의 (a)에 도시되는 바와 같이 제1 구리층(11)이 적절하게 얇은 경우에는, 제1 구리층(11)이 얇기 때문에 용해 시의 변동이 적어(도 13의 (b)), 에칭 희생층(12)이 용해되어 제2 구리층(13)이 노출되기 전에 제1 구리층(11)이 완전히 녹게 된다(도 13의 (c)). 그 결과, 에칭 희생층(12)과 제2 구리층(13)이 동시에 에칭액에 접촉함으로써, 에칭 희생층(12)에 의한 희생 효과가 발현되어(도 13의 (d)), 제2 구리층(13)에는 결손이 발생하지 않게 된다(도 13의 (e)). 그렇게 하면, 제1 구리층(11)이 완전히 녹는 시간이, 에칭 희생층(12)이 완전히 녹는 시간보다도 짧은 것이 결손 방지의 관점에서 바람직하다고 할 수 있다. 따라서, 제1 구리층(11)의 에칭 레이트를 v1로 하고, 에칭 희생층의 에칭 레이트를 v2로 한 경우, 이하의 관계:
Figure pct00001
을 만족시키는 것이 바람직하다고 할 수 있다. 즉, 제1 구리층(11)의 에칭 레이트 v1은 Cu에 대한 에칭 레이트임에 틀림없다는 점에서, 전술한 에칭 레이트비 r을 사용하면, v2/v1=r이다. 따라서, 상기한 바와 같이 d2/d1≥r을 만족시키는 것이 바람직하다고 할 수 있다.
제1 구리층(11)의 단위 면적당 핀 홀수가 2개/㎟ 이하인 것이 바람직하다. 제1 구리층(11)에 있어서의 핀 홀수가 상기한 바와 같이 적으면, 구리박(10)의 제조 프로세스에 있어서, 제1 구리층(11)에 도금되는 에칭 희생층(12) 및 제2 구리층(13)에 있어서 발생할 수 있는 핀 홀도 또한 적게 할 수 있다. 그 결과, Cu 에칭 시의 약액 침식에 의한 결손 등의 문제를 보다 한층 저감할 수 있다.
에칭 희생층(12)은, 에칭 레이트가 Cu보다도 높은 것이면 특별히 한정되지 않는다. 바꾸어 말하면, Cu의 에칭 레이트에 대한, 에칭 희생층(12)의 에칭 레이트의 비 r(이하, 에칭 레이트비 r이라고 한다)이 1.0보다도 높다. 에칭 레이트가 Cu보다 높으면(에칭 레이트비 r이 1.0보다 높으면) Cu 에칭에 의해 동시에 용해되어 제거할 수 있음과 함께, 에칭 희생층(12)이 불균일하게 용해되어 Cu가 국소적으로 노출되었다고 해도, 국부 전지 반응에 의해 하지의 구리층의 용해가 억제되어, 그것에 의해 면 내에서 균일하게 구리층의 에칭을 행할 수 있음과 함께, 시드층의 결손이나 국소적인 회로 오목부나 결손의 발생을 억제할 수 있다. 이 에칭 레이트는, 에칭 희생층(12)과 동일한 재료로 구성되는 박 샘플과, 참조 시료로서의 구리박 샘플을, 에칭 공정에 있어서 동일한 시간 처리를 행하고, 에칭에 의한 각 샘플의 두께 변화를 용해 시간으로 제산함으로써 산출되는 것이다. 또한, 두께 변화는 양쪽의 샘플의 중량 감소량을 측정하고, 각각의 금속의 밀도로부터 두께로 환산함으로써 결정되어도 된다. 바람직한 에칭 레이트비 r은, 높은 희생 효과를 얻는 관점에서, 1.2 이상이며, 보다 바람직하게는 1.25 이상, 더욱 바람직하게는 1.3 이상이다. 에칭 레이트비 r의 상한은 특별히 한정되지 않지만, 면 내에 있어서의 에칭 희생층(12)의 용해 속도를 균일하게 유지하고, 제2 구리층(13)과의 국부 전지 반응을 면 내 균일하게 작용시키기 위해서는, 에칭 레이트비 r은 5.0 이하가 바람직하고, 보다 바람직하게는 4.5 이하이고, 더욱 바람직하게는 4.0 이하이고, 특히 바람직하게는 3.5 이하이고, 가장 바람직하게는 3.0 이하이다. 여기서, 에칭액으로서는, 산화 환원 반응에 의해 구리를 용해할 수 있는 공지된 액이 채용 가능하다. 에칭액의 예로서는, 염화 제2 구리(CuCl2) 수용액, 염화 제2 철(FeCl3) 수용액, 과황산암모늄 수용액, 과황산나트륨 수용액, 과황산칼륨 수용액, 황산/과산화수소수 등의 수용액 등을 들 수 있다. 이 중에서도 Cu의 에칭 레이트를 정밀하게 제어할 수 있고, 에칭 희생층(12)과의 에칭 시간차를 확보하는 데 적합한 점에서, 과황산나트륨 수용액, 과황산칼륨 수용액 및 황산/과산화수소수가 바람직하고, 이 중에서도 황산/과산화수소수가 가장 바람직하다. 에칭 방식으로서는, 스프레이법, 침지법 등을 채용할 수 있다. 또한, 에칭 온도로서는, 25 내지 70℃의 범위에서 적절히 설정될 수 있는 것이다. 본 발명에 있어서의 에칭 레이트는, 상기 에칭액이나 에칭 방식 등의 조합과, 하기에 나타내는 에칭 희생층(12)의 재료 선택에 의해 조정되는 것이다.
에칭 희생층(12)을 구성하는 재료는 Cu보다도 전기 화학적으로 천한 금속이 바람직한데, 그러한 바람직한 금속의 예로서는, Cu-Zn 합금, Cu-Sn 합금, Cu-Mn 합금, Cu-Al 합금, Cu-Mg 합금, Fe 금속, Zn 금속, Co 금속, Mo 금속 및 이들의 산화물 그리고 이들의 조합을 들 수 있고, 특히 바람직하게는 Cu-Zn 합금이다. 에칭 희생층(12)을 구성할 수 있는 Cu-Zn 합금은, 높은 희생 효과를 얻는 관점에서, Zn을 40중량% 이상 포함하는 것이 바람직하고, 보다 바람직하게는 50중량% 이상, 더욱 바람직하게는 60중량% 이상, 특히 바람직하게는 70중량% 이상이다. 또한, Cu-Zn 합금에 있어서의 Zn 함유량은, 상술한 에칭 희생층(12)의 면 내 용해 속도가 균일한 유지 및 제2 구리층(13)과의 국부 전지 반응의 면 내 균일 작용의 관점에서, 바람직하게는 98중량% 이하, 보다 바람직하게는 96중량% 이하이고, 더욱 바람직하게는 94%중량% 이하이다. 에칭 희생층(12)은 0.1 내지 5㎛의 두께 d2를 갖는 것이 바람직하고, 보다 바람직하게는 0.1 내지 4.5㎛, 더욱 바람직하게는 0.2 내지 4㎛, 특히 바람직하게는 0.2 내지 3.5㎛, 가장 바람직하게는 0.3 내지 3㎛이다.
제2 구리층(13)은, 공지된 구성이어도 되며 특별히 한정되지 않는다. 예를 들어, 제2 구리층(13)은, 무전해 도금법 및 전해 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그것들의 조합에 의해 형성한 것이어도 된다. 제2 구리층(13)은 0.1 내지 2.5㎛의 두께 d3을 갖는 것이 바람직하고, 보다 바람직하게는 0.1 내지 2㎛, 더욱 바람직하게는 0.1 내지 1.5㎛, 특히 바람직하게는 0.2 내지 1㎛, 가장 바람직하게는 0.2 내지 0.8㎛이다. 이러한 범위 내의 두께 d3이면, 회로 형성에 바람직한 충분한 얇기이면서도, Cu 에칭 시의 결손 등의 문제를 더 효과적으로 방지할 수 있다.
제2 구리층(13)의 표면에는, 조화 처리가 되어 있는 것이 바람직하다. 이렇게 제2 구리층의 표면에 조화 처리에 의해 형성된 조화 입자가 부착되어 있음으로써, 동장 적층판이나 프린트 배선판 제조 시에 있어서의 절연 수지층과의 밀착성을 향상시킬 수 있다. 또한, ETS 공법에 있어서, 배선 패턴 형성 후의 화상 검사를 하기 쉽게 함과 함께 포토레지스트 패턴(20)과의 밀착성을 향상시킬 수 있다. 조화 입자는 화상 해석에 의한 평균 입경 D가 0.04 내지 0.53㎛인 것이 바람직하고, 보다 바람직하게는 0.08 내지 0.13㎛이며, 더욱 바람직하게는 0.09 내지 0.12㎛이다. 상기 적합 범위 내이면, ETS 공법에 있어서, 조화면에 적당한 조도를 갖게 하여 포토레지스트와의 우수한 밀착성을 확보하면서, 포토레지스트 현상 시에 포토레지스트의 불필요 영역의 개구성을 양호하게 실현할 수 있어, 그 결과, 충분히 완전히 개구되지 못한 포토레지스트에 기인하여 도금되기 어려워짐으로써 발생할 수 있는 패턴 도금(22)의 라인 결손을 효과적으로 방지할 수 있다. 따라서, 상기 적합 범위 내이면 포토레지스트 현상성과 패턴 도금성이 우수하다고 할 수 있으며, 그로 인해, 배선 패턴(24)의 미세 형성에 적합하다. 또한, 조화 입자의 화상 해석에 의한 평균 입경 D는, 주사형 전자 현미경(SEM)의 1시야에 입자가 소정수(예를 들어 1000 내지 3000개) 들어가는 배율로 상을 촬영하고, 그 상에 대하여 시판되고 있는 화상 해석 소프트로 화상 처리를 행함으로써 측정하는 것이 바람직한데, 예를 들어 임의로 선택한 200개의 입자를 대상으로 하고, 이들 입자의 평균 직경을 평균 입경 D로서 채용하면 된다.
또한, 조화 입자는 화상 해석에 의한 입자 밀도 ρ가 4 내지 200개/㎛2인 것이 바람직하고, 보다 바람직하게는 40 내지 170개/㎛2, 70 내지 100개/㎛2이다. 또한, 구리박 표면의 조화 입자가 치밀하여 밀집되어 있는 경우에는, ETS 공법에 있어서, 포토레지스트의 현상 잔사가 발생하기 쉽지만, 상기 적합 범위 내이면 그러한 현상 잔사가 발생하기 어렵고, 그로 인해, 포토레지스트 패턴(20)의 현상성도 우수하다. 따라서, 상기 적합 범위 내이면 배선 패턴(24)의 미세 형성에 적합하다고 할 수 있다. 또한, 조화 입자의 화상 해석에 의한 입자 밀도 ρ는, 주사형 전자 현미경(SEM)의 1시야에 입자가 소정수(예를 들어 1000 내지 3000개) 들어가는 배율로 상을 촬영하고, 그 상에 대하여 시판되고 있는 화상 해석 소프트를 사용하여 화상 처리를 행함으로써 측정하는 것이 바람직한데, 예를 들어 입자 200개가 들어가는 시야에 있어서 그것들의 입자 개수(예를 들어 200개)를 시야 면적으로 제산한 값을 입자 밀도 ρ로서 채용하면 된다.
제2 구리층(13)의 표면은, 상술한 조화 처리에 의한 조화 입자의 부착 외에도, 니켈-아연/크로메이트 처리 등의 방청 처리나, 실란 커플링제에 의한 커플링 처리 등을 실시하는 것도 바람직하다. 이들 표면 처리에 의해 구리박 표면의 화학적 안정성의 향상이나, 절연층 적층 시의 밀착성의 향상을 도모할 수 있다.
제1 구리층(11)의 두께 d1, 에칭 희생층(12)의 두께 d2 및 제2 구리층(13)의 두께 d3의 합계 두께 d1+d2+d3은 3.0㎛ 미만인 것이 바람직하고, 보다 바람직하게는 0.3 내지 2.8㎛, 더욱 바람직하게는 0.6 내지 2.8㎛, 특히 바람직하게는 0.9 내지 2.6㎛이다. 이러한 범위 내의 합계 두께는 구리박(10)의 두께가 충분히 얇은 것을 의미하고, 구리박(10)의 다이렉트 레이저 천공성이 향상된다.
특히, 구리박(10)은, 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)으로 이루어지는 3층 구성을 가짐으로써, 에칭 희생층과 구리층의 2층 구성의 것에 대하여, MSAP법의 다양한 단계에서 이점을 초래한다. 즉, 에칭 희생층 및 구리층으로 이루어지는 2층 구성을 고려한 경우, 에칭 희생층이 전혀 보호되지 않기 때문에, 마이크로에칭 전의 디스미어 등의 약액 공정에서 에칭 희생층이 용해되어 소실되어 버릴 우려가 있다. 그래서, 약액 공정에서의 용해분을 고려하여 에칭 희생층을 두껍게 하면, 이번은 그 두께에 기인하여 다이렉트 레이저 가공이 곤란해진다. 이에 반하여, 본 발명의 구리박(10)의 3층 구성을 채용함으로써, 레이저 가공성을 손상시키지 않고, 마이크로에칭 공정까지 에칭 희생층(12)을 유지할 수 있어, 그 결과, 결손을 발생시키지 않고 마이크로에칭을 행할 수 있다. 즉, 구리박(10)의 합계 두께를 얇게 함으로써(바람직하게는 d1+d2+d3<3.0㎛) 문제없이 레이저 가공을 행할 수 있다. 그리고, 레이저 가공 후의 디스미어 공정에 있어서는, 최표면의 제1 구리층(11)으로 에칭 희생층(12)이 보호되는 결과, 에칭 희생층(12)이 남게 된다. 그리고, 마이크로에칭에 있어서는 잔존하는 에칭 희생층(12)에 의한 희생 효과에 의해, 결손을 발생시키지 않고 마이크로에칭을 행할 수 있다.
원하는 바에 따라, 제1 구리층(11)과 에칭 희생층(12) 사이, 및/또는 제2 구리층(13)과 에칭 희생층(12) 사이에는, 에칭 희생층(12)의 희생 효과를 방해하지 않는 한, 다른 층이 존재하고 있어도 된다.
캐리어를 구비한 구리박
구리박(10)(즉 제2 구리층(13), 에칭 희생층(12) 및 제1 구리층(11)의 적층체)은, 캐리어가 없는 구리박의 형태로 제공되어도 되고, 도 1에 도시되는 바와 같이 캐리어를 구비한 구리박(14)의 형태로 제공되어도 되지만, 캐리어를 구비한 구리박(14)의 형태로 제공되는 것이 바람직하다. 이 경우, 캐리어를 구비한 구리박(14)은, 캐리어(15), 박리층(16), 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)을 순서대로 구비하는 것이어도 되고, 혹은 캐리어(15), 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)을 순서대로 구비하는 것이어도 된다. 즉, 박리층(16)을 갖고 있어도 되고, 박리층(16)을 단독의 층으로서 갖지 않는 구성이어도 된다. 바람직한 캐리어를 구비한 구리박은, 캐리어(15), 박리층(16) 및 구리박(10)을 이 순서대로 구비한 것이다.
캐리어(15)는, 구리박을 지지하여 그 핸들링성을 향상시키기 위한 층(전형적으로는 박)이다. 캐리어의 예로서는, 알루미늄박, 구리박, 스테인리스박, 수지 필름, 표면을 메탈 코팅한 수지 필름, 유리판 등을 들 수 있고, 바람직하게는 구리박이다. 구리박은 압연 구리박 및 전해 구리박의 어느 것이어도 된다. 캐리어의 두께는 전형적으로는 250㎛ 이하이고, 바람직하게는 12㎛ 내지 200㎛이다.
박리층(16)은, 캐리어(15)의 박리 강도를 약하게 하고, 해당 강도의 안정성을 담보하고, 나아가 고온에서의 프레스 성형 시에 캐리어와 구리박 사이에 일어날 수 있는 상호 확산을 억제하는 기능을 갖는 층이다. 박리층은, 캐리어의 한쪽의 면에 형성되는 것이 일반적이지만, 양면에 형성되어도 된다. 박리층은, 유기 박리층 및 무기 박리층의 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있으며, 그 중에서 트리아졸 화합물은 박리성이 안정되기 쉬운 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 들 수 있다. 황 함유 유기 화합물의 예로서는, 머캅토벤조티아졸, 티오시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복실산의 예로서는, 모노카르복실산, 디카르복실산 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, 크로메이트 처리막, 탄소층 등을 들 수 있다. 또한, 박리층의 형성은 캐리어의 적어도 한쪽의 표면에 박리층 성분 함유 용액을 접촉시켜, 박리층 성분을 캐리어의 표면에 용액 중에서 흡착되는 것 등에 의해 행하면 된다. 캐리어를 박리층 성분 함유 용액에 접촉시키는 경우, 이 접촉은, 박리층 성분 함유 용액에 대한 침지, 박리층 성분 함유 용액의 분무, 박리층 성분 함유 용액의 유하 등에 의해 행하면 된다. 기타, 전해 도금이나 무전해 도금 등의 도금법, 증착이나 스퍼터링 등에 의한 기상법으로 박리층 성분을 피막 형성하는 방법도 채용 가능하다. 또한, 박리층 성분의 캐리어 표면에 대한 고정은, 박리층 성분 함유 용액의 건조, 박리층 성분 함유 용액 중의 박리층 성분의 전착 등에 의해 행하면 된다. 박리층의 두께는, 전형적으로는 1㎚ 내지 1㎛이며, 바람직하게는 5㎚ 내지 500㎚이다. 또한, 박리층(16)과 캐리어의 박리 강도는 5gf/㎝ 내지 50gf/㎝인 것이 바람직하고, 보다 바람직하게는 5gf/㎝ 내지 40gf/㎝, 더욱 바람직하게는 6gf/㎝ 내지 30gf/㎝이다.
동장 적층판
본 발명의 구리박은 프린트 배선판용 동장 적층판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 의하면, 상술한 구리박을 구비한 동장 적층판이 제공된다. 동장 적층판은 구리박을 캐리어를 구비한 구리박의 형태로 구비하고 있어도 된다. 또한, 구리박은 수지층의 편면에 설치되어도 되고, 양면에 설치되어도 된다. 수지층은, 전형적으로는 수지, 바람직하게는 절연 수지를 포함하여 이루어진다. 수지층은 프리프레그 및/또는 수지 시트인 것이 바람직하고, 보다 바람직하게는 프리프레그이다. 프리프레그란, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재에 합성 수지를 함침 또는 적층시킨 복합 재료의 총칭이다. 프리프레그에 함침되는 절연 수지의 바람직한 예로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지, 폴리아미드 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지(액정 중합체) 등의 절연 수지를 들 수 있다. 또한, 수지층에는 열 팽창 계수를 낮추고, 강성을 올리는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자를 포함하는 필러 입자 등이 함유되어 있어도 된다. 수지층의 두께는 특별히 한정되지 않지만, 3 내지 1000㎛가 바람직하고, 보다 바람직하게는 5 내지 400㎛이며, 더욱 바람직하게는 10 내지 200㎛이다. 수지층은 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 수지층은 미리 구리박 표면에 도포되는 프라이머 수지층을 개재시켜 캐리어를 구비한 구리박에 마련되어 있어도 된다.
프린트 배선판의 제조 방법
상술한 바와 같은 본 발명의 구리박 또는 캐리어를 구비한 구리박을 사용하여 프린트 배선판을 바람직하게 제조할 수 있다. 프린트 배선판의 제조 방법의 바람직한 예로서, MSAP(모디파이드·세미·에디티브·프로세스)법 및 코어리스 빌드 업법(ETS 공법)을 들 수 있지만, 이들 공법에 한하지 않고, 본 발명의 구리박 또는 캐리어를 구비한 구리박은, 에칭 희생층(12)의 희생 효과에 의한 어떠한 이점을 기대할 수 있는 다양한 공법에 채용 가능하다.
일례로서, 본 발명의 구리박을 채용한 코어리스 빌드 업법(ETS 공법)에 의한 프린트 배선판의 제조 방법을 이하에 설명한다. 이 방법에 있어서는, 먼저, 적어도 제2 구리층(13), 에칭 희생층(12) 및 제1 구리층(11)을 구비한 구리박(10)을 사용하여 지지체를 얻는다. 이어서, 도 6에 모식적으로 도시되는 바와 같이, 제2 구리층(13) 위에 구리제의 제1 배선층(26)과 절연층(28)을 적어도 포함하는 빌드 업 배선층을 형성하여 빌드 업 배선층을 구비한 적층체를 얻는다. 또한, 도 6에서는 설명의 간략화를 위하여 제1 배선층(26)만이 그려져 있지만, 후술하는 도 8에 도시되는 바와 같이, 제n 배선층(40)(n은 2 이상의 정수)까지 형성된 다층의 빌드 업 배선층을 채용 가능한 것은 말할 필요도 없다. 그 후, 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)을 에칭액에 의해 제거하여 제1 배선층(26)을 노출시키고, 그것에 의해 빌드 업 배선층을 포함하는 프린트 배선판을 얻는다.
이하, 도 1 외에도, 도 7 및 8에 도시되는 공정도도 적절히 참조하면서 제조 방법을 설명한다. 또한, 도 7 및 8에 도시되는 양태는 설명의 간략화를 위하여 코어리스 지지체(18)의 편면에 캐리어를 구비한 구리박(14)을 설치하여 빌드 업 배선층(42)을 형성하도록 그려져 있지만, 코어리스 지지체(18)의 양면에 캐리어를 구비한 구리박(14)을 설치하여 당해 양면에 대하여 빌드 업 배선층(42)을 형성하는 것이 바람직하다.
(1) 구리박을 사용한 지지체의 준비
구리박(10) 또는 그것을 포함하는 캐리어를 구비한 구리박(14)을 지지체로서 준비한다. 원하는 바에 따라, 빌드 업 배선층을 구비한 적층체의 형성에 앞서, 구리박(10)(제1 구리층(11)측) 또는 캐리어를 구비한 구리박(14)(캐리어(15)측)을 코어리스 지지체(18)의 편면 또는 양면에 적층하여 적층체를 형성해도 된다. 즉, 이 단계에서, 상술한 동장 적층판을 형성해도 된다. 이 적층은, 통상의 프린트 배선판 제조 프로세스에 있어서 구리박과 프리프레그 등의 적층에 채용되는 공지된 조건 및 방법을 따라 행하면 된다. 코어리스 지지체(18)는, 전형적으로는 수지, 바람직하게는 절연 수지를 포함하여 이루어진다. 코어리스 지지체(18)는 프리프레그 및/또는 수지 시트인 것이 바람직하고, 보다 바람직하게는 프리프레그이다. 즉, 코어리스 지지체(18)는 상술한 동장 적층판에 있어서의 수지층에 상당하는 것이며, 그로 인해, 동장 적층판 내지 수지층에 관하여 상술한 바람직한 양태는 그대로 코어리스 지지체(18)에 적용된다.
(2) 빌드 업 배선층을 구비한 적층체의 형성
제2 구리층(13) 위에 구리제의 제1 배선층(26)과 절연층(28)을 적어도 포함하는 빌드 업 배선층(42)을 형성하여 빌드 업 배선층을 구비한 적층체를 얻는다. 절연층(28)은 상술한 바와 같은 절연 수지로 구성하면 된다. 빌드 업 배선층(42)의 형성은, 공지된 프린트 배선판의 제조 방법에 따라 행하면 되고, 특별히 한정되지 않는다. 본 발명의 바람직한 양태에 의하면, 이하에 설명하는 바와 같이, (i) 포토레지스트 패턴을 형성, (ⅱ) 전기 구리 도금 및 (ⅲ) 포토레지스트 패턴의 박리를 행하여 제1 배선층(26)을 형성한 후, (ⅳ) 빌드 업 배선층(42)이 형성된다.
(i) 포토레지스트 패턴을 형성
먼저, 제2 구리층(13)의 표면에 포토레지스트 패턴(20)을 형성한다. 포토레지스트 패턴(20)의 형성은, 네거티브 레지스트 및 포지티브 레지스트의 어느 방식으로 행해도 되고, 포토레지스트는 필름 타입 및 액상 타입의 어느 것이어도 된다. 또한, 현상액으로서는 탄산나트륨, 수산화나트륨, 아민계 수용액 등의 현상액이어도 되고, 프린트 배선판의 제조에 일반적으로 사용되는 각종 방법 및 조건에 따라 행하면 되며 특별히 한정되지 않는다.
(ⅱ) 전기 구리 도금
이어서, 포토레지스트 패턴(20)이 형성된 제2 구리층(13)에 전기 구리 도금(22)을 실시한다. 전기 구리 도금(22)의 형성은, 예를 들어 황산구리 도금액이나 피로인산 구리 도금액 등의 프린트 배선판의 제조에 일반적으로 사용되는 각종 패턴 도금 방법 및 조건에 따라 행하면 되며 특별히 한정되지 않는다.
(ⅲ) 포토레지스트 패턴의 박리
포토레지스트 패턴(20)을 박리하여 배선 패턴(24)을 형성한다. 포토레지스트 패턴(20)의 박리는 수산화나트륨 수용액이나, 아민계 용액 내지 그의 수용액 등이 채용되고, 프린트 배선판의 제조에 일반적으로 사용되는 각종 박리 방법 및 조건에 따라 행하면 되며 특별히 한정되지 않는다. 이렇게 하여, 제2 구리층(13)의 표면에는 제1 배선층(26)을 포함하는 배선부(라인)가 간극부(스페이스)를 이격하여 배열된 배선 패턴(24)이 직접 형성되게 된다. 예를 들어, 회로의 미세화를 위해서는, 라인/스페이스(L/S)가 13㎛ 이하/13㎛ 이하(예를 들어 12㎛/12㎛, 10㎛/10㎛, 5㎛/5㎛, 2㎛/2㎛)라는 정도까지 고도로 미세화된 배선 패턴을 형성하는 것이 바람직하다.
(ⅳ) 빌드 업 배선층의 형성
제2 구리층(13) 위에 빌드 업 배선층(42)을 형성하여 빌드 업 배선층을 구비한 적층체를 제작한다. 예를 들어, 제2 구리층(13) 위에 이미 형성되어 있는 제1 배선층(26) 외에도, 절연층(28) 및 제2 배선층(38)이 순서대로 형성되어 빌드 업 배선층(42)이 될 수 있다. 예를 들어, 도 8에 도시되는 바와 같이 빌드 업 배선층(42)을 형성하기 위해 절연층(28) 및 캐리어를 구비한 구리박(30)(캐리어(32), 박리층(34) 및 구리박(36)을 구비한다)을 적층하고, 캐리어(32)를 박리하며, 또한 탄산 가스 레이저 등에 의해 구리박(36) 및 그 바로 아래의 절연층(28)을 레이저 가공해도 된다. 계속하여, 화학 구리 도금, 포토레지스트 가공, 전해 구리 도금, 포토레지스트 박리 및 플래시 에칭 등에 의해 패터닝을 행하여 제2 배선층(38)을 형성하고, 이 패터닝을 필요에 따라 반복하여 제n 배선층(40)(n은 2 이상의 정수)까지 형성해도 된다.
제2 배선층(38) 이후의 빌드 업층의 형성 방법에 관한 공법은 상기 방법에 한정되지 않고, 서브트랙티브법, MSAP(모디파이드·세미·에디티브·프로세스)법, SAP(세미애디티브)법, 풀 애디티브법 등이 사용 가능하다. 예를 들어, 수지층 및 구리박으로 대표되는 금속박을 동시에 프레스 가공으로 맞추어 붙이는 경우는, 비아 홀 형성 및 패널 도금 등의 층간 도통 수단의 형성과 조합하여, 당해 패널 도금층 및 금속박을 에칭 가공하여, 배선 패턴을 형성할 수 있다. 또한, 제2 구리층(13)의 표면에 수지층만을 프레스 또는 라미네이트 가공에 의해 맞추어 붙이는 경우는, 그 표면에 세미애디티브법으로 배선 패턴을 형성할 수도 있다.
상기 공정을 필요에 따라 반복하여, 빌드 업 배선층을 구비한 적층체를 얻는다. 이 공정에서는 수지층과 배선 패턴을 포함하는 배선층을 교대로 적층 배치한 빌드 업 배선층을 형성하여, 제n 배선층(40)(n은 2 이상의 정수)까지 형성된 빌드 업 배선층을 구비한 적층체를 얻는 것이 바람직하다. 이 공정의 반복은 원하는 층수의 빌드 업 배선층이 형성될 때까지 행하면 된다. 이 단계에서, 필요에 따라 외층면에 솔더 레지스트나, 필러 등의 실장용의 범프 등을 형성해도 된다. 또한, 빌드 업 배선층의 최외층면은 후의 외층 가공 공정에서 외층 배선 패턴을 형성해도 된다.
(3) 빌드 업 배선층을 포함하는 프린트 배선판의 형성
(i) 빌드 업 배선층을 구비한 적층체의 분리
빌드 업 배선층을 구비한 적층체를 형성한 후는 빌드 업 배선층을 구비한 적층체를 박리층(16) 등에서 분리할 수 있다. 캐리어를 구비한 구리박이, 캐리어(15), 박리층(16), 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)을 순서대로 구비하는 경우, 본 발명의 방법은, 후술하는 에칭액에 의한 제거에 앞서, 박리층(16)에서 빌드 업 배선층을 구비한 적층체를 분리하여 제1 구리층(11)을 노출시키는 것이 바람직하다. 분리의 방법은, 물리적인 박리가 바람직하고, 이 박리 방법에 대해서는, 기계 혹은 지그, 수작업 또는 이들 조합에 의한 방법이 채용될 수 있다.
한편, 캐리어를 구비한 구리박이, 캐리어(15), 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)을 순서대로 구비하여 이루어지는 경우(즉 박리층(16)을 단독의 층으로서 갖지 않는 경우), 본 발명의 방법은, 후술하는 에칭액에 의한 제거에 앞서, 캐리어(15)와 제1 구리층(11) 사이의 또는 제1 구리층(11) 내부에서 빌드 업 배선층을 구비한 적층체를 분리하여, 제1 구리층(11)을 노출시키는 것이 바람직하다.
(ⅱ) 에칭 희생층 및 구리층의 에칭
본 발명의 방법에 있어서는, 제1 구리층(11), 에칭 희생층(12) 및 제2 구리층(13)을 에칭액에 의해 제거하여 제1 배선층(26)을 노출시키고, 그것에 의해 빌드 업 배선층(42)을 포함하는 프린트 배선판(46)을 얻는다. 프린트 배선판(46)은 바람직하게는 다층 프린트 배선판이다. 어떤 경우든, 에칭 희생층(12)의 존재에 따라, 추가되는 에칭 공정을 별도로 필요로 하지 않아, Cu 에칭에 의해 면 내에서 균일하게 각 층의 에칭에 의한 제거를 효율적으로 행할 수 있음과 함께, 국소적인 회로 오목부의 발생을 억제할 수 있다. 따라서, 본 발명의 방법에 의하면, 제2 구리층(13), 에칭 희생층(12) 및 제1 구리층(11)의 에칭액에 의한 제거를 일 공정으로 행할 수 있다. 이때에 사용하는 에칭액 및 에칭 공법은, 전술한 바와 같다.
(ⅲ) 외층 가공
도 8에 도시하는 바와 같은 프린트 배선판(46)은 다양한 공법에 의해 외층을 가공하는 것이 가능하다. 예를 들어, 프린트 배선판(46)의 제1 배선층(26)에 빌드 업 배선층으로서의 절연층과 배선층을 임의의 층수로서 더 적층해도 되고, 혹은 제1 배선층(26)의 표면에 솔더레지스트층을 형성하여, Ni-Au 도금, Ni-Pd-Au 도금, 수용성 프리플럭스 처리 등의 외층 패드로서의 표면 처리를 실시해도 된다. 나아가 외층 패드에 주상의 필러 등을 설치해도 된다. 이때, 본 발명에 있어서의 에칭 희생층을 사용하여 제작된 제1 배선층(26)은, 면 내에서 회로 두께의 균일성을 유지할 수 있음과 함께, 제1 배선층(26)의 표면은, 국소적인 회로 오목부의 발생이 적은 것이 된다. 이로 인해, 회로 두께의 극단적으로 얇은 부위나 회로 오목부 등에 기인하는 표면 처리 공정에서의 국소적인 처리 불량이나 솔더레지스트 잔사 불량, 또 실장 패드의 요철에 의한 실장 불량 등의 문제 발생률이 적은, 실장 신뢰성이 우수한 프린트 배선판을 얻을 수 있다.
상술한 프린트 배선판의 제조 방법은, 코어리스 빌드 업법(ETS 공법)에 의한 것이지만, MSAP법에 의한 프린트 배선판의 제조 방법에 대해서는, 도 4 및 5에 기초하여 설명한 종래의 MSAP 공법에 있어서, 극박 구리박(110) 대신 본 발명의 구리박(10)을 사용함으로써, 프린트 배선판을 바람직하게 제조할 수 있다.
실시예
본 발명을 이하의 예에 의해 더욱 구체적으로 설명한다.
예 1 내지 12
본 발명의 프린트 배선판 제조용 구리박의 제작 및 각종 평가를 이하와 같이 하여 행했다.
(1) 캐리어의 준비
회전 음극으로서 표면을 #2000의 버프로 연마한 티타늄제의 회전 전극을 준비했다. 또한, 양극에는 DSA(치수 안정성 양극)를 준비했다. 회전 음극 및 양극을, 구리 농도 80g/L, 황산 농도 260g/L, 비스(3-술포프로필)디술피드 농도 30㎎/L, 디알릴디메틸암모늄클로라이드 중합체 농도 50㎎/L, 염소 농도 40㎎/L의 황산구리 용액에 침지하고, 용액 온도 45℃, 전류 밀도 55A/d㎡로 전해하여, 두께 18㎛의 전해 구리박을 캐리어로서 얻었다.
(2) 박리층의 형성
산세 처리된 캐리어의 전극면측을, CBTA(카르복시벤조트리아졸) 농도 1g/L, 황산 농도 150g/L 및 구리 농도 10g/L의 CBTA 수용액에, 액온 30℃에서 30초간 침지하여, CBTA 성분을 캐리어의 전극면에 흡착시켰다. 이렇게 하여, 캐리어용 구리박의 전극면의 표면에 CBTA층을 유기 박리층으로서 형성했다.
(3) 보조 금속층의 형성
유기 박리층이 형성된 캐리어를, 황산 니켈을 사용하여 제작된 니켈 농도 20g/L의 용액에 침지하여, 액온 45℃, pH3, 전류 밀도 5의 A/d㎡의 조건에서, 두께 0.001㎛ 상당의 부착량의 니켈을 유기 박리층 위에 부착시켰다. 이렇게 하여 유기 박리층 위에 니켈층을 보조 금속층으로서 형성했다.
(4) 제1 구리층(극박 구리박)의 형성
예 1 내지 9 및 12에 대해서는, 보조 금속층이 형성된 캐리어를, 구리 농도 60g/L, 황산 농도 200g/L의 황산구리 용액에 침지하고, 용액 온도 50℃, 전류 밀도5 내지 30A/d㎡로 전해하여, 두께 0.3㎛의 제1 구리층(극박 구리박)을 보조 금속층 위에 형성했다. 한편, 예 10 및 11에 대해서는, 제1 구리층의 형성을 행하지 않았다.
(5) 에칭 희생층의 형성
제1 구리층(극박 구리박)이 형성된 캐리어(예 1 내지 9 및 12) 또는 보조 금속층이 형성된 캐리어(예 11)를, 표 1에 나타내는 도금욕에 침지하고, 표 1에 나타나는 도금 조건에서 전해하여, 표 2에 나타내는 조성 및 두께의 에칭 희생층을 제1 구리층 위 또는 보조 금속층 위에 형성했다. 한편, 예 10에 대해서는, 에칭 희생층의 형성을 행하지 않았다.
(6) 제2 구리층의 형성
에칭 희생층이 형성된 캐리어(예 1 내지 9, 11 및 12) 또는 보조 금속층이 형성된 캐리어(예 10)를, 구리 농도 60g/L, 황산 농도 145g/L의 황산구리 용액에 침지하고, 용액 온도 45℃, 전류 밀도 30A/d㎡로 전해하여, 표 2에 나타내는 두께의 제2 구리층을 에칭 희생층 위 또는 보조 금속층 위에 형성했다.
(7) 조화 처리
이렇게 하여 형성된 캐리어를 구비한 구리박의 표면에 조화 처리를 행했다. 이 조화 처리는, 구리박 위에 미세 구리 입자를 석출 부착시키는 버닝 도금 공정과, 이 미세 구리 입자의 탈락을 방지하기 위한 피복 도금 공정으로 구성된다. 버닝 도금 공정에서는, 구리 농도 10g/L 및 황산 농도 120g/L을 포함하는 산성 황산구리 용액을 사용하여, 액온 25℃, 전류 밀도 15A/d㎡로 조화 처리를 행했다. 그 후의 피복 도금 공정에서는, 구리 농도 70g/L 및 황산 농도 120g/L을 포함하는 산성 황산구리 용액을 사용하여, 액온 40℃ 및 전류 밀도 15A/d㎡의 평활 도금 조건에서 전착을 행했다.
(8) 방청 처리
얻어진 캐리어를 구비한 구리박의 표면에, 아연-니켈 합금 도금 처리 및 크로메이트 처리로 이루어지는 방청 처리를 행했다. 먼저, 아연 농도 0.2g/L, 니켈 농도 2g/L 및 피로인산칼륨 농도 300g/L의 전해액을 사용하여, 액온 40℃, 전류 밀도 0.5A/d㎡의 조건에서, 조화 처리층 및 캐리어의 표면에 아연-니켈 합금 도금 처리를 행했다. 이어서, 크롬산 3g/L 수용액을 사용하여, pH10, 전류 밀도 5의 A/d㎡의 조건에서, 아연-니켈 합금 도금 처리를 행한 표면에 크로메이트 처리를 행했다.
(9) 실란 커플링제 처리
3-글리시독시프로필트리메톡시실란 2g/L 포함하는 수용액을 캐리어를 구비한 구리박의 구리박측의 표면에 흡착시키고, 전열기에 의해 수분을 증발시킴으로써, 실란 커플링제 처리를 행했다. 이때, 실란 커플링제 처리는 캐리어측에는 행하지 않았다.
(10) 평가
이렇게 하여 얻어진 캐리어를 구비한 구리박 및 그 구성층에 대하여, 각종 평가를 이하와 같이 행했다.
평가 1: 에칭 레이트비 r
에칭 희생층의 에칭 레이트비 r을 측정하기 위하여, 예 1 내지 9, 11 및 12에 대해서는, 상기 (5)에서 얻어진 최표면이 에칭 희생층인 캐리어(즉 에칭 희생층까지가 형성되고, 제2 구리층의 형성 및 그 후의 처리가 행하여지지 않는 중간 제품)를 준비했다. 또한, 예 10에 대해서는, 상기 (6)에서 얻어진 최표면이 제2 구리층인 캐리어를 구비한 구리박(즉 제2 구리층까지가 형성되고, 그 후의 처리가 행하여지지 않는 중간 제품)을 준비했다. 한편, 물에 시판되고 있는 95wt% 농황산과 30wt% 과산화수소수를 용해시켜, 황산 농도 5.9wt%, 과산화수소 농도 2.1wt%의 에칭액을 제작했다. 각 캐리어를 구비한 구리박 샘플을 캐리어측이 에칭되지 않도록 마스킹하고, 에칭액에 25℃에서 일정 시간 침지하여 용해시켜, 용해 전후의 도금 피막의 두께 변화를 형광 X선 막후계(피셔·인스트루먼츠사제, Fischerscope X-Ray XDAL-FD)로 측정했다. 얻어진 두께 변화를 용해 시간으로 제산함으로써, 대상이 되는 각 도금 피막의 에칭 레이트를 구했다. 이렇게 하여 구한 예 10의 에칭 레이트가 Cu의 에칭 레이트이며, 예 1 내지 9, 11 및 12의 에칭 레이트가 각 에칭 희생층의 에칭 레이트이다. 그리고, 에칭 희생층의 에칭 레이트를 Cu의 에칭 레이트로 제산함으로써, 에칭 레이트비 r을 산출했다. 결과는, 표 2에 나타내는 바와 같다.
평가 2: 단위 면적당 핀 홀수
제1 구리층의 단위 면적당 핀 홀수를 측정하기 위하여, 상기 (4)에서 얻어진 최표면이 제1 구리층(극박 구리박)인 캐리어를 구비한 극박 구리박(즉 두께 0.3㎛의 제1 구리층까지가 형성되고, 에칭 희생층의 형성 및 그 후의 처리가 행하여지지 않는 중간 제품)을 준비했다. 이 캐리어를 구비한 극박 구리박을 절연 수지 기재(파나소닉 가부시키가이샤제 프리프레그, R-1661, 두께 0.1㎜)에 제1 구리층(극박 구리박)측이 접하도록 적층하고, 압력 4.0㎫, 온도 190℃에서 90분간 열 압착했다. 그 후, 캐리어를 박리하여 적층판을 얻었다. 이 적층판을, 암실 중에서 백라이트를 받으면서, 광학 현미경으로 관찰하여, 핀 홀의 수를 셌다. 이렇게 하여 1㎟당 핀 홀수를 측정한바, 예 1 내지 9, 11 및 12의 어떤 경우든, 제1 구리층의 단위 면적당 핀 홀수는 2개/㎟ 이하였다.
평가 3: 결손
상기 (9)에서 얻어진 캐리어를 구비한 구리박을, 절연 수지 기재(파나소닉 가부시키가이샤제 프리프레그, R-1661, 두께 0.1㎜)에 대하여 제2 구리층측이 접하도록 적층하고, 압력 4.0㎫, 온도 190℃에서 90분간 열 압착했다. 이렇게 하여 얻어진 동장 적층판의 캐리어를 박리하고, 10㎝×10㎝의 크기로 절단하고, 평가 1에서 제작한 에칭액에 에칭 희생층이 완전히 소실될 때까지 침지시킨 후, 눈으로 결손의 유무를 확인하여, 이하의 기준에 따라 등급 설정 평가했다. 또한, 여기에서 말하는 결손이란 하지의 기재를 눈으로 볼 수 있는 상태를 가리킨다. 결과는, 표 2에 나타내는 바와 같다.
·평가 A: 제2 구리층에 결손이 없는 것
·평가 B: 제2 구리층에 1개소 이상 3개소 이하의 결손이 발생하고 있는 것
·평가 C: 제2 구리층에 4개소 이상의 결손이 발생하고 있는 것
평가 4: 레이저 가공성
평가 3에서 제작한 동장 적층판에 대하여, 캐리어를 박리한 후, 레이저 가공기(미츠비시 덴키제, ML605GTWIII-H)에 의해, 에너지 밀도 6.5MW/㎠, 레이저 광 직경 75.6㎛의 조건에서 20개소 레이저 가공을 행했다. 이렇게 하여 형성한 개구부를 광학 현미경으로 관찰하여, 이하의 기준에 따라 등급 설정 평가했다. 또한, 개구 직경은 상단에 있어서 측정했다. 결과는, 표 2에 나타내는 바와 같다.
·평가 A: 미개구의 것이 없으며, 또한, 20개소의 개구 직경의 최솟값이 40㎛ 이상인 것
·평가 B: 미개구의 것은 없지만, 20개소의 개구 직경의 최솟값이 40㎛ 미만인 것
·평가 C: 하나라도 미개구의 것이 있는 것
평가 5: 회로 오목부
상기 (9)에서 얻어진 캐리어를 구비한 구리박을, 제1 절연 수지 기재(파나소닉 가부시키가이샤제 프리프레그, R-1661, 두께 0.1㎜)에 대하여 캐리어측이 접하도록 적층하고, 압력 4.0㎫, 온도 190℃에서 90분간 열 압착했다. 이렇게 하여 얻어진 동장 적층판에 대하여, 구리박 표면을 평가 1에서 준비한 에칭액으로 세정한 후, 구리박측에 두께 19㎛의 드라이 필름을 라미네이트하고, 라인/스페이스(L/S)=10/10㎛의 마스크를 사용하여 노광하여, 현상을 행했다. 현상 후의 동장 적층판에 대하여 도금 높이가 17㎛가 되도록 패턴 도금을 행한 후, 드라이 필름을 박리하여, L/S=10/10의 5개의 직선 회로를 형성했다. 이어서, 적층판의 5개의 직선 회로가 형성된 표면에 제2 절연 수지 기재(파나소닉 가부시키가이샤제 프리프레그, R-1661, 두께 0.1㎜)를 적층하고, 압력 4.0㎫, 온도 190℃에서 90분간 열 압착했다. 그 후, 박리층을 경계로 하여, 캐리어 및 그것이 접착된 제1 절연 수지 기재를 박리했다. 남은 제2 절연 수지 기재 중 구리박이 노출되어 있는 측에 대하여, 평가 1에서 제작한 것과 동일한 에칭액을 사용하여, 구리박이 소실될 때까지 에칭을 행했다. 이 상태에서 단면을 광학 현미경을 사용하여 2,000배로 관찰하여, 5개의 회로에 대하여 제2 절연 수지 기재의 상단부터 회로의 상단까지의 거리를 회로 오목부로서 측정하여, 이하의 기준에 따라 등급 설정 평가했다. 결과는, 표 2에 나타내는 바와 같다.
·평가 A: 5개 중에서의 최댓값이 2.0㎛ 미만인 것
·평가 B: 5개 중에서의 최댓값이 2.0㎛ 이상 2.5㎛ 미만인 것
·평가 C: 5개 중에서의 최댓값이 2.5㎛ 이상(실제로는 3.0㎛ 이상)인 것
Figure pct00002
Figure pct00003

Claims (10)

  1. 제1 구리층, 에칭 희생층 및 제2 구리층을 이 순서대로 구비하고, Cu의 에칭 레이트에 대한, 상기 에칭 희생층의 에칭 레이트의 비 r이 1.0보다도 높은, 프린트 배선판 제조용 구리박.
  2. 제1항에 있어서, 상기 비 r이 1.2 이상인, 구리박.
  3. 제1항 또는 제2항에 있어서, 제1 구리층의 두께를 d1로 하고, 에칭 희생층의 두께를 d2로 한 경우, d2/d1≥r을 만족시키는, 구리박.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 에칭 희생층이 Cu-Zn 합금, Cu-Sn 합금, Cu-Mn 합금, Cu-Al 합금, Cu-Mg 합금, Fe 금속, Zn 금속, Co 금속, Mo 금속 및 이들 산화물로 이루어지는 군으로부터 선택되는 적어도 1종으로 구성되는, 구리박.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭 희생층이, Zn을 40중량% 이상 포함하는 Cu-Zn 합금으로 구성되는, 구리박.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 구리층의 단위 면적당 핀 홀수가 2개/㎟ 이하인, 구리박.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 구리층의 두께 d1, 상기 에칭 희생층의 두께 d2 및 상기 제2 구리층의 두께 d3의 합계 두께 d1+d2+d3이 3.0㎛ 미만인, 구리박.
  8. 캐리어, 박리층 및 제1항 내지 제7항 중 어느 한 항에 기재된 구리박을 이 순서대로 구비한, 캐리어를 구비한 구리박.
  9. 제1항 내지 제7항 중 어느 한 항에 기재된 구리박을 구비한, 동장 적층판.
  10. 제1항 내지 제7항 중 어느 한 항에 기재된 구리박 또는 제8항에 기재된 캐리어를 구비한 구리박을 사용하여 프린트 배선판을 제조하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020187020097A 2016-02-18 2017-02-15 프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법 KR102694343B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-028693 2016-02-18
JP2016028693 2016-02-18
PCT/JP2017/005579 WO2017141985A1 (ja) 2016-02-18 2017-02-15 プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20180113996A true KR20180113996A (ko) 2018-10-17
KR102694343B1 KR102694343B1 (ko) 2024-08-13

Family

ID=59625072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187020097A KR102694343B1 (ko) 2016-02-18 2017-02-15 프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법

Country Status (6)

Country Link
JP (1) JP6836580B2 (ko)
KR (1) KR102694343B1 (ko)
CN (1) CN108702847B (ko)
MY (1) MY188258A (ko)
TW (1) TWI626151B (ko)
WO (1) WO2017141985A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824436B2 (ja) * 2017-10-26 2021-02-03 三井金属鉱業株式会社 極薄銅箔及びキャリア付極薄銅箔、並びにプリント配線板の製造方法
KR20210002454A (ko) 2018-04-24 2021-01-08 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리박용 에칭액 및 그것을 이용한 프린트배선판의 제조방법 그리고 전해구리층용 에칭액 및 그것을 이용한 구리필러의 제조방법
KR102163044B1 (ko) * 2018-07-30 2020-10-08 삼성전기주식회사 인쇄회로기판
CN109219257A (zh) * 2018-11-23 2019-01-15 开平依利安达电子有限公司 一种应用反转铜箔材料的覆铜板及其生产工艺
WO2020195748A1 (ja) * 2019-03-27 2020-10-01 三井金属鉱業株式会社 プリント配線板用金属箔、キャリア付金属箔及び金属張積層板、並びにそれらを用いたプリント配線板の製造方法
TWI706704B (zh) * 2019-06-19 2020-10-01 特豪科技股份有限公司 電路板製造方法
CN114394838B (zh) * 2022-02-09 2023-02-14 江苏耀鸿电子有限公司 一种高击穿强度的高频覆铜基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147881A (ja) * 2004-11-19 2006-06-08 Multi:Kk プリント配線板及びそのプリント配線板の製造方法
WO2012046804A1 (ja) 2010-10-06 2012-04-12 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
JP2014063950A (ja) 2012-09-24 2014-04-10 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2015172250A (ja) * 2015-05-11 2015-10-01 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380412A (ja) * 1986-09-24 1988-04-11 古河電気工業株式会社 電気回路板用Cu系基材及びその製造方法
US6168725B1 (en) * 1997-12-22 2001-01-02 Visteon Global Technologies, Inc. Etching of Al-Cu layers to form electronic circuits using base solutions including nitrites, borates or bromates
JP2005522863A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス及びその製造方法
KR100756751B1 (ko) * 2006-02-21 2007-09-07 엘에스전선 주식회사 미세회로용 동박
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
TWI374504B (en) * 2008-09-18 2012-10-11 Chimei Innolux Corp System for displaying images and fabricating method thereof
US20120318568A1 (en) * 2010-01-15 2012-12-20 Jx Nippon Mining & Metals Corporation Electronic circuit, method for forming same, and copper clad laminate for forming electronic circuit
KR101860861B1 (ko) * 2011-06-13 2018-05-25 삼성디스플레이 주식회사 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법
CN104160792B (zh) * 2012-03-09 2017-05-17 三井金属矿业株式会社 印刷布线板的制造方法及激光加工用铜箔
US9282646B2 (en) * 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
CN105189829B (zh) * 2013-06-13 2018-06-01 Jx日矿日石金属株式会社 附载体的铜箔、覆铜积层板、印刷电路板、电子机器、及印刷电路板的制造方法
JP5758034B2 (ja) * 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
CN103706797B (zh) * 2013-12-25 2016-08-24 西安理工大学 宽幅多层Cu-CuMo70-Cu复合材料的制备方法
JP6591766B2 (ja) * 2014-04-24 2019-10-16 Jx金属株式会社 キャリア付銅箔、プリント配線板、積層体、電子機器及びプリント配線板の製造方法
TWI616122B (zh) * 2014-05-28 2018-02-21 Jx Nippon Mining & Metals Corp 表面處理銅箔、附載體銅箔、積層體、印刷配線板、電子機器、表面處理銅箔的製造方法及印刷配線板的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147881A (ja) * 2004-11-19 2006-06-08 Multi:Kk プリント配線板及びそのプリント配線板の製造方法
WO2012046804A1 (ja) 2010-10-06 2012-04-12 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
JP2014063950A (ja) 2012-09-24 2014-04-10 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2015172250A (ja) * 2015-05-11 2015-10-01 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
WO2017141985A1 (ja) 2017-08-24
TWI626151B (zh) 2018-06-11
TW201733793A (zh) 2017-10-01
JPWO2017141985A1 (ja) 2018-12-06
CN108702847B (zh) 2021-03-09
JP6836580B2 (ja) 2021-03-03
MY188258A (en) 2021-11-24
CN108702847A (zh) 2018-10-23
KR102694343B1 (ko) 2024-08-13

Similar Documents

Publication Publication Date Title
KR102694343B1 (ko) 프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법
KR102480377B1 (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
JP7166335B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2015030256A1 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及びプリント配線板の製造方法
CN108464062B (zh) 印刷电路板的制造方法
KR102039844B1 (ko) 프린트 배선판의 제조 방법
JP6592029B2 (ja) キャリア付銅箔及びその製造方法、極薄銅層、銅張積層板の製造方法、並びにプリント配線板の製造方法
JP6353193B2 (ja) キャリア付き銅箔、当該キャリア付き銅箔を用いて銅張積層板を製造する方法、当該キャリア付き銅箔を用いてプリント配線板を製造する方法、及びプリント配線板の製造方法
JP6140480B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2014193591A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
CN113646469B (en) Metal foil for printed circuit board, metal foil with carrier, metal-clad laminate, and method for manufacturing printed circuit board using same
JP7449921B2 (ja) プリント配線板用金属箔、キャリア付金属箔及び金属張積層板、並びにそれらを用いたプリント配線板の製造方法
TWI853007B (zh) 印刷配線板用金屬箔、附載體金屬箔及覆金屬層積板、以及使用其等的印刷配線板的製造方法
JP6329727B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6304829B2 (ja) レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法
JP5481586B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
JP6271134B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6336142B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント回路板の製造方法、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6254357B2 (ja) キャリア付銅箔
JP2014173094A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant