KR100756751B1

KR100756751B1 - 미세회로용 동박

Info

Publication number: KR100756751B1
Application number: KR1020060016814A
Authority: KR
Inventors: 김상겸; 최승준; 김정익; 양진규
Original assignee: 엘에스전선 주식회사
Priority date: 2006-02-21
Filing date: 2006-02-21
Publication date: 2007-09-07
Also published as: JP2007224411A; TW200733825A; KR20070084702A; CN101026928A

Abstract

본 발명은 미세회로용 동박에 관한 것으로서, 더욱 구체적으로는 제조하기가 용이하며 그 두께가 얇고 균일한 표면 거칠기를 갖는 미세회로용 동박에 관한 것이다. 이를 위해 본 발명인 미세회로용 동박은, 순수한 구리 보다 에칭 속도가 빠른 동합금층; 및 순수한 구리로 이루어진 동(銅)층;을 구비한다.

동박, 미세회로, PCB

Description

미세회로용 동박{Copper foil for super fine pitch printed circuit board}

도 1은 종래 기술에 따른 캐리어박이 부착된 전해동박을 제조하기 위한 공법을 나타낸 플로우 차트.

도 2는 도 1의 공법에 따라 제조된 캐리어박이 부착된 전해동박을 나타낸 단면도.

도 3은 종래 기술인 하프 에칭 공법에 의하여 제조된 동박을 나타낸 단면도.

도 4는 본 발명의 바람직한 실시예에 따라 미세회로용 동박을 제조하기 위한 공법을 나타낸 플로우 차트.

도 5는 도 4의 공법에 따라 제조된 미세회로용 동박을 나타낸 단면도.

도 6은 도 4의 공법에서 동합금층에 동층을 형성하기 위한 공정을 나타낸 구성도.

도 7은 도 5의 미세회로용 동박에서 하프 에칭으로 동합금층을 제거한 것을 나타낸 단면도.

<도면의 주요 부분에 대한 부호의 설명>

20 : 동합금층 30 : 동층

100 : 미세회로용 동박

본 발명은 미세회로용 동박에 관한 것으로서, 더욱 구체적으로는 제조하기가 용이하며 그 두께가 얇고 균일한 표면 거칠기를 갖는 미세회로용 동박에 관한 것이다.

일반적으로, PCB(Printed Circuit Board)는 여러 종류의 많은 부품을 페놀 수지 또는 에폭시수지로 된 평판 위에 밀집시켜 탑재하고 각 부품간을 연결하는 회로를 수지평판의 표면에 밀집단축하여 고정시킨 인쇄회로기판을 말한다. PCB는 페놀수지 절연판 또는 에폭시수지 절연판 등과 같은 프리프레그의 한쪽 면에 구리 등의 동박을 부착시킨 다음 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 홀을 뚫어 제조한다.

반면, 미세인쇄회로용 동박은 캐리어박을 이용하여 제조하는 방법과 하프 에칭을 이용하여 제조하는 방법이 있다.

상기 캐리어박을 이용하여 제조하는 방법은, 도 1 및 도 2에 나타난 바와 같이, 캐리어박(11)을 산세처리 하는 공정(S1)과, 캐리어박(11)에 접합계면(12)을 형성하는 공정(S2)과, 접합계면(12)에 벌크 동(13)을 형성하는 공정(S3)과, 벌크 동(13)에 미세 동입자(14)를 형성하는 공정(S4)과, 미세 동입자(14)의 탈락을 방지하기 위해서 피복도금하는 공정(S5)과, 방청 처리 공정(S6) 및, 건조 처리 공정(S7)을 포함한다. 상기 제조 방법은 대한민국 공개특허 특2003-0077028호 등에 개시되 어 있다.

상기 공법은 캐리어박(11)을 산세처리 하는 공정(S1)과 캐리어박(11)에 접합계면(12)을 형성하는 공정(S2)을 포함하고, 이를 위해 별도의 설비가 필요하다는 단점이 있다. 또한, 캐리어박(11) 박리 후에 접합계면(12)층이 잔류할 경우에는 미세회로 피턴 제조시에 패턴형성에 나쁜 영향을 미친다는 문제점이 있다.

한편, 하프 에칭을 이용한 제조 방법은, 도 3에 나타난 바와 같이, 에칭 후의 동층(16)이 균일한 표면 거칠기를 갖지 못하기 때문에 미세회로 형성에 불리하다는 문제점을 가지고 있다.

본 발명은 상기 문제점들을 해결하기 위해 안출된 것으로서, 제조가 용이하며 그 두께가 얇고 균일한 표면 거칠기를 갖기 때문에 미세회로 형성에 적합한 동박을 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명에 따른 미세회로용 동박은, 순수한 구리 보다 에칭 속도가 빠른 동합금층; 및 순수한 구리로 이루어진 동(銅)층;을 구비한다.

바람직하게 상기 미세회로용 동박은 동층의 상부에 형성된 노듈 처리층을 구비한다.

상기 동합금층은 철, 몰리브덴, 주석, 아연 중 적어도 어느 하나의 합금 원소를 포함하는 것이 바람직하다.

상기 동합금층과 동층의 두께의 합이 10μm 이상인 것이 바람직하다.

상기 동층의 두께는 1 내지 9μm 인 것이 바람직하다.

이하, 본 발명에 따른 미세회로용 동박을 첨부된 도면을 참조하여 상세히 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 4는 본 발명의 바람직한 실시예에 따라 미세회로용 동박을 제조하기 위한 공법을 나타낸 플로우 차트이고, 도 5는 상기 공법에 따라 제조된 미세회로용 동박을 나타낸 단면도이다.

도면을 참조하면, 상기 미세회로용 동박(100)은 동합금층(20)과, 동합금층(20) 상부에 형성된 동층(30)을 구비한다. 상기 동박(100)을 제조하기 위한 공법은 동합금박(20)을 제조하는 단계(S10)와, 동합금박(20)에 동층(30)을 도금하는 단계(S20)를 포함한다. 본 명세서에서는 동합금박으로 이루어진 층이 동합금박층이므로 동합금박과 동합금박층에 동일한 도면 부호를 사용하기로 한다.

바람직하게 상기 미세회로용 동박은 동층(30)의 상부에 형성된 노듈 처리층 을 구비할 수 있다.

상기 동합금박(20)은 일반적인 전해 동박 설비에 의하여 제조된다. 상기 전해 동박 설비는 대한민국 공개특허 특2001-0075616호, 10-2005-0090145호, 대한민국 등록특허 10-0435298호, 10-0298012호 등에 그 구성과 원리가 개시되어 있다.

상기 전해 동박 설비는 드럼 형상의 회전 가능한 음극과, 상기 음극과 대향 배치되는 납계 양극과의 사이에 황산동 용액 등을 흘리고 전해 반응을 이용하여 음극인 드럼 표면에 동을 석출시킨다. 석출된 동은 박 상태로 되어 드럼 표면으로부터 연속적으로 박리되어 와인더에 권취된다.

상기 동합금박(20)에 포함되는 합금원소는 어느 것을 사용하여도 무방하나, 동과 합금 도금이 용이하고 값이 저렴한 원소, 예를 들면 철, 몰리브덴, 주석 또는 아연 중 적어도 어느 하나를 합금원소로 사용하는 것이 바람직하다.

상기 동합금박(20)은 순수한 구리 보다 에칭 속도가 빠르다.

동합금박(20)의 제조가 완료되면, 도 6에 나타난 바와 같이, 동합금층(20)에 구리 도금을 하여 동층(30)을 형성한다. 상기 구리 도금도 일반적인 전해동박의 표면처리 설비를 이용하여 이루어지는 것으로서, 동합금박(20)을 황산동 용액 등이 수용된 용기(60)를 경유하게 함으로써 동합금박(20)에 동층(30)을 형성한다.

바람직하게, 상기 동합금층(20)과 동층(30)의 두께 합은 10μm 이상이 되도록 한다.

상기 동합금층(20)과 동층(30)의 두께 합이 10μm 이상이 되면 충분한 강성을 가져 제조된 동박의 이송, 가공시 동박의 변형을 방지할 수 있다. 반면, 상기 동합금층(20)과 동층(30)의 두께 합이 10μm 미만일 경우 충분한 강성을 가지지 못하기 때문에 동층이 소성변형되어 사용할 수 없게 될 가능성이 높다.

또한, 상기 동층(30)의 두께는 1 내지 9μm의 두께인 것이 바람직하다. 만약 9μm 보다 두꺼우면 미세회로의 형성이 불가능하고, 만약 1μm 보다 얇으면 동합금층을 에칭하여 제거할 때 동층에 핀홀 등이 형성될 가능성이 높다.

본 발명의 미세회로용 동박은 프리프레그와의 결합력을 향상시키기 위하여 동층(30)의 상부에 노듈층을 형성하거나, 동층의 구리 원자가 프리프레그로 침투하는 것을 방지하기 위하여 배리어 층을 형성하거나, 운송 및 보관 공정 중 대기중의 수분과 산소에 의하여 산화되는 것을 방지하기 위한 방청처리 등을 할 수 있다.

상기와 같은 공정으로 제조된 미세회로용 동박은 이후 인쇄회로 제조업체에 이송되어 미세회로용 기판으로 가공된다. 이때 본 발명의 미세회로용 동박은 동합금층(20)과 동층(30)의 두께 합이 10μm 이상이기 때문에 이송시 동층(30)에 소성 변형이 일어나는 것을 방지할 수 있다.

먼저, 본 발명의 미세회로용 동박을 열압착하여 프리프레그의 표면에 동층(30)을 접착시킨 후 공지의 에칭액과 방법으로 동합금층(20)을 에칭하여 제거하여 동층(30)만 남긴다.

이때, 본 발명의 미세회로용 동박(100)은 에칭에 의하여 동합금층(20)만 선택적으로 에칭되기 때문에 도 7에 나타난 바와 같이 남은 동층(30)은 균일한 표면 거칠기와 얇은 두께를 갖는다.

이후, 공지의 식각 공정을 통하여 미세회로를 형성하게 된다.

상술한 바와 같이, 본 발명에 따른 미세회로용 동박은 제조가 용이하며 그 두께가 얇고 균일한 표면 거칠기를 갖기 때문에 미세회로 형성에 적합하다.

Claims

순수한 구리 보다 에칭 속도가 빠른 동합금층;

순수한 구리로 이루어진 동(銅)층; 및

상기 동층의 상부에 형성된 노듈층;을 구비하는 것을 특징으로 하는 미세회로용 동박.
삭제
제1항에 있어서,

상기 동합금층에는 철, 몰리브덴, 주석, 아연 중 적어도 어느 하나의 합금 원소가 포함된 것을 특징으로 하는 미세회로용 동박.
제1항에 있어서,

상기 동합금층과 동층의 두께의 합이 10μm 이상인 것을 특징으로 하는 미세회로용 동박.
제1항에 있어서,

상기 동층의 두께는 1 내지 9μm 인 것 것을 특징으로 하는 미세회로용 동 박.