KR20110060370A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20110060370A
KR20110060370A KR1020090116937A KR20090116937A KR20110060370A KR 20110060370 A KR20110060370 A KR 20110060370A KR 1020090116937 A KR1020090116937 A KR 1020090116937A KR 20090116937 A KR20090116937 A KR 20090116937A KR 20110060370 A KR20110060370 A KR 20110060370A
Authority
KR
South Korea
Prior art keywords
metal seed
seed layer
double
circuit board
printed circuit
Prior art date
Application number
KR1020090116937A
Other languages
English (en)
Inventor
김재범
김화진
이성원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090116937A priority Critical patent/KR20110060370A/ko
Publication of KR20110060370A publication Critical patent/KR20110060370A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Abstract

본 발명은, (a) 양면에 금속시드층이 형성된 절연기판을 관통하는 비아홀을 형성하는 단계; (b) 상기 비아홀 내벽을 도금하여 상기 양면 금속시드층을 전기적으로 연결하는 단계; (c) 상기 양면 금속시드층상에 포토레지스트층을 형성하고 포토리소그래피 공정을 통해, 상기 양면 금속시드층의 일부를 노출시키는 단계; (d) 상기 노출된 양면 금속 시드층 부분을 대기압에서 롤투롤 (role to role) 공정으로 플라즈마 처리하는 단계; (e) 상기 노출된 양면 금속 시드층 부분과 상기 비아홀의 도금된 내벽을 도금하여 전기적으로 연결된 양면 회로패턴을 형성하는 단계; 및 (f) 상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법에 관한 것이다. 이에 의해, 대기압 플라즈마를 이용함으로써 롤투롤 (Roll to Role) 공정이 가능하다. 또한, 포토레지스트 박리시 회로패턴이 이탈하는 것을 방지함으로써, 미세 회로패턴의 밀착력을 강화하여 플렉서블 인쇄회로기판 제품의 신뢰성을 향상시킬 수 있다.
인쇄회로기판, 플라즈마, 감광제, 박리, 롤투롤

Description

인쇄회로기판 제조방법{PRINTEDE CIRCUIT BOARD MANUFACTURING METHOD}
본 발명은 인쇄회로기판 제조방법에 관한 것이며, 더욱 상세하게는, 회로 밀착력을 강화하여 신뢰성을 향상된, 플렉서블 인쇄회로기판 제조 방법에 관한 것이다.
인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서 CSP(Chip-Sized Package) 실장 또는 와이어 본딩 (wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 필요하다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체 칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
특히, 최근 고집적화 추세에 따라서 전기적인 연결선인 피치 (Pitch)가 점차 줄어들고 있으며, 이를 해결하기 위해서는 기존의 에칭 방식이 아닌 세미 어디티브 (semi additive) 방식으로 회로를 구현하고 있다.
도 1은 종래 기술에 따른 인쇄회로 제조 방법의 순서를 나타내는 단면도이다.
도 1을 참조하면, 양면에 금속 시드층 (120)이 형성된 절연기판 (110)상에 포토레지스트 (미도시)를 형성한 후, 노광, 현상하여 형성된 회로패턴 부분에 금속 회로패턴 (160)을 도금하고, 포토레지스트를 박리하는 경우 발생하는 회로패턴 (160)의 손상을 나타낸다.
특히, 30㎛ 이하 미세회로에서는, 표면적이 감소하기 때문에, 밀착력이 낮아지므로 외부 충격에 쉽게 회로가 떨어져 나가는 문제가 발생한다.
그 결과, 도시된 바와 같이, 포토레지스트를 박리하는 과정에서 도금 밀착성이 저하되어 회로 박리가 발생하는 문제점이 발생한다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 양면에 미세회로패턴이 형성된 플렉서블 인쇄회로기판을 제조함에 있어, 회로패턴 도금이 박리되거나 밀착력이 약해지지 않으며, 롤투롤 공정으로 연속공정이 가능한 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명에 따른 인쇄회로기판 제조 방법은, (a) 양면에 금속시드층이 형성된 절연기판을 관통하는 비아홀을 형성하는 단계; (b) 상기 비아홀 내벽을 도금하여 상기 양면 금속시드층을 전기적으로 연결하는 단계; (c) 상기 양면 금속시드층상에 포토레지스트층을 형성하고 포토리소그래피 공정을 통해, 상기 양면 금속시드층의 일부를 노출시키는 단계; (d) 상기 노출된 양면 금속 시드층 부분을 대기압에서 롤투롤 (role to role) 공정으로 플라즈마 처리하는 단계; (e) 상기 노출된 양면 금속 시드층 부분과 상기 비아홀의 도금된 내벽을 도금하여 전기적으로 연결된 양면 회로패턴을 형성하는 단계; 및 (f) 상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (a) 단계의 절연기판은 폴리이미드 필름일 수도 있으며, 상기 (a) 단계의 금속시드층은, 두 개 이상의 금속층으로 이루어질 수도 있다.
특히, 상기 두 개 이상의 금속층의 재료는 각각, Ni, Cr, 및 Cu 중에서 선택될 수도 있다.
또한, 상기 (c) 단계와 (d) 단계 사이에, 상기 노출된 양면 금속 시드층 부분을 산성용액으로 세정 후 건조시키는 단계를 더 포함할 수도 있으며, 상기 산성용액은 0.1~5% 농도의 황산, 질산, 및 염산 수용액 중 하나인 것이 바람직하다.
또한, 상기 (e) 단계는, 상기 노출된 양면 금속 시드층 부분과 상기 비아홀의 도금된 내벽을 Cu, Ni, Pd, Au, Sn, Ag, Co 중 하나 이상의 금속으로 전해 또는 무전해 도금하는 것이 바람직하다.
그리고 상기 인쇄회로기판 제조 방법은, (g) 상기 제거된 포토레지스트층에 의해 노출된 금속 시드층 부분을 제거하는 단계를 더 포함할 수도 있다.
본 발명에 의해, 대기압 플라즈마를 이용함으로써 롤투롤 (Roll to Role) 공정이 가능하다. 또한, 포토레지스트 박리시 회로패턴이 이탈하는 것을 방지함으로써, 미세 회로패턴의 밀착력을 강화하여 플렉서블 인쇄회로기판 제품의 신뢰성을 향상시킬 수 있다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 인쇄회로기판 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또 한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2는 본 발명에 따른 인쇄회로 제조 방법의 순서를 나타내는 단면도이다. 도 2를 참조하면, 도 2a에 도시된 바와 같이, 양면에 금속시드층 (120)이 형성된 절연기판 (110)을 준비한다. 여기서 절연기판 (110)은 플렉서블 인쇄회로기판을 제조하기 위해, 폴리이미드 필름을 사용하는 것이 바람직하다. 또한, 금속 시드층 (120)은 두 개 이상의 금속층 (120a 및 120b)으로 이루어진 것이 바람직하다. 예를 들어, 도시된 바와 같이, 절연기판의 양면에 약 70Å 내지 300Å 두께의 Ni 또는 Cr 층 (120a)을 형성하고, 회로패턴을 형성할 구리층의 접착을 위해 그 위에 1㎛ 내지 4㎛ 두께의 구리 시드층 (120b)을 형성하는 것이 바람직하다.
이와 같이 준비한 기본 부재에, 도 2b에 도시된 바와 같이, 양면을 관통하는 비아홀 (130)을 형성한다. 구체적으로는, 레이저 또는 기계 드릴을 사용하여 직경 30㎛ 내지 250㎛의 비아홀 (130)을 형성하는 것이 바람직하다.
그 후, 도 2c 에 도시된 바와 같이, 양면의 금속시드층 (120)을 전기적으로 연결하기 위해 비아홀 (130)의 내벽을 무전해 또는 전해 도금으로 도금처리 (140) 한다. 여기서 도금 처리는 동 도금으로 하는 것이 바람직하다.
그리고 도 2d 에 도시된 바와 같이, 양면 금속시드층 (120)상에 포토레지스트층 (150)을 형성하고 포토리소그래피 공정을 통해, 양면 금속시드층 (여기서는 120b)의 일부를 노출시킨다. 노출된 금속시드층 (120b) 부분은 이후 회로패턴이 형 성될 부분이다.
그 다음, 도 2e에 도시된 바와 같이, 노출된 양면 금속 시드층 부분 (120b)을 대기압에서 롤투롤 (role to role) 공정으로 플라즈마 처리한다. 롤투롤 플라즈마 처리하는 과정은 도 3에 더욱 구체적으로 설명한다.
도 3은 대기압 롤투롤 플라즈마 처리공정을 나타내는 단면도이다.
도 3을 참조하면, 대기압 플라즈마 처리 장치는, 로더에 실장되어 이동되는 플렉서블 인쇄회로기판을 상부 및 하부에서 플라즈마 처리한다. 여기서 플라즈마 상태에 놓인 높은 에너지를 가진 입자가 어떤 재료의 표면에 충돌하는 경우 그 에너지는 충돌되는 재료의 표면에 전달되는데, 이러한 현상을 이용하는 것이 플라즈마 표면처리의 원리이다.
더욱 상세하게는, 저 진공 상부커버 내부의 가스에 플라즈마 전극을 통해 전기적 에너지를 가하면, 가속된 전자의 충돌에 의하여 가스가 플라즈마 상태로 활성화된다.
이러한 플라즈마 상태에서 발생하는 가스의 이온 또는 라디칼 등이 피처리 재료, 즉 노출된 금속 시드층 (120b) 상에 충돌하여 미세 유박 제거, 미세 조도 형성 등, 표면의 물리 또는 화학적인 변화를 유도한다. 그 결과, 금속 시드층 (120b)의 표면을 다른 물질과 쉽게 반응할 수 있도록 화학적 또는 물리적으로 활성화시킬 수 있으며, 이 활성화된 표면에 전해 도금층이 형성될 경우 강한 밀착력을 가지게 된다.
이는 또한, 기존의 화학 제품의 처리를 하는 경우, 화학제품 처리에 관계된 환경적인 문제를 야기하는 것에 비해, 플라즈마를 이용하기 때문에 친환경 공정을 구현하는 이점도 있다. 특히, 플라즈마 처리를 하는 과정이 밀폐된 공간이 아닌 로더에 실려 이동하는 과정 중 대기압에서 이루어지므로 연속공정이 가능하다.
또한, 플라즈마 처리를 하기 이전에 노출된 금속 시드층 (120b) 부분을 산성용액으로 세정 후 건조시키는 단계를 거치는 것이 바람직하다. 또한, 산성용액은 0.1~5% 농도의 황산, 질산, 및 염산 수용액 중 하나인 것이 바람직하다.
다시 도 1을 참조하면, 이와 같이 플라즈마 처리된 양면 금속 시드층 (120b) 부분과 상기 비아홀 (130)의 도금된 내벽 (140)을 도금하여 도 2f에 도시된 바와 같이, 전기적으로 연결된 양면 회로패턴 (160)을 형성한다. 여기서, 도금은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 하나 이상의 금속으로 전해 또는 무전해 도금을 선택적으로 진행할 수 있다.
그 후, 도 2g 에 도시된 바와 같이, 포토레지스트층 (150)을 제거한다. 이 경우, 이전의 공정 (도 2e)에서, 금속 시드층 (120b) 표면의 미세 물질을 제거해 주고 표면을 활성화시켜 우수한 젖음성을 갖도록 함으로써, 회로도금 (160)의 밀착력이 향상되어, 종래의 공정과 같은 회로패턴 박리현상을 방지할 수 있다.
그 후, 최종 회로패턴의 구현을 위한 금속 시드층 (120)을 에칭한다. 여기서 에칭되는 부분은 회로패턴 (160) 도금부 아래의 시드층 이외의 부분으로서, 우선 도 2h에 도시된 바와 같이, 금속 시드층 (120) 중 위에 형성된 구리 시드층 (120b)을 제거한 후, 아래에 형성된 Ni 또는 Cr 시드층 (120a)을 제거한다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설 명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 인쇄회로 제조 방법의 순서를 나타내는 단면도
도 2는 본 발명에 따른 인쇄회로 제조 방법의 순서를 나타내는 단면도
도 3은 대기압 롤투롤 플라즈마 처리공정을 나타내는 단면도
<도면의 주요 부분에 대한 부호 설명>
110: 절연기판 120: 금속 시드층
120a: Ni 또는 Cr 시드층 120b: Cu 시드층
130: 비아홀 140: 비아홀 내벽 도금층
150: 포토레지스트 160: 회로패턴

Claims (8)

  1. (a) 양면에 금속시드층이 형성된 절연기판을 관통하는 비아홀을 형성하는 단계;
    (b) 상기 비아홀 내벽을 도금하여 상기 양면 금속시드층을 전기적으로 연결하는 단계;
    (c) 상기 양면 금속시드층상에 포토레지스트층을 형성하고 포토리소그래피 공정을 통해, 상기 양면 금속시드층의 일부를 노출시키는 단계;
    (d) 상기 노출된 양면 금속 시드층 부분을 대기압에서 롤투롤 (role to role) 공정으로 플라즈마 처리하는 단계;
    (e) 상기 노출된 양면 금속 시드층 부분과 상기 비아홀의 도금된 내벽을 도금하여 전기적으로 연결된 양면 회로패턴을 형성하는 단계; 및
    (f) 상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  2. 제 1항에 있어서,
    상기 (a) 단계의 절연기판은 폴리이미드 필름인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  3. 제 1항에 있어서,
    상기 (a) 단계의 금속시드층은, 두 개 이상의 금속층으로 이루어진 것을 특징으로 하는 인쇄회로기판 제조 방법.
  4. 제 3항에 있어서,
    상기 두 개 이상의 금속층의 재료는 각각, Ni, Cr, 및 Cu 중에서 선택된 것을 특징으로 하는 인쇄회로기판 제조 방법.
  5. 제 1항에 있어서,
    상기 (c) 단계와 (d) 단계 사이에,
    상기 노출된 양면 금속 시드층 부분을 산성용액으로 세정 후 건조시키는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  6. 제 5항에 있어서,
    상기 산성용액은 0.1~5% 농도의 황산, 질산, 및 염산 수용액 중 하나인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  7. 제 1항에 있어서,
    상기 (e) 단계는,
    상기 노출된 양면 금속 시드층 부분과 상기 비아홀의 도금된 내벽을 Cu, Ni, Pd, Au, Sn, Ag, Co 중 하나 이상의 금속으로 전해 또는 무전해 도금하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  8. 제 1항 또는 제 7항 중 어느 한 항에 있어서,
    상기 인쇄회로기판 제조 방법은,
    (g) 상기 제거된 포토레지스트층에 의해 노출된 금속 시드층 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
KR1020090116937A 2009-11-30 2009-11-30 인쇄회로기판 제조방법 KR20110060370A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090116937A KR20110060370A (ko) 2009-11-30 2009-11-30 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116937A KR20110060370A (ko) 2009-11-30 2009-11-30 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20110060370A true KR20110060370A (ko) 2011-06-08

Family

ID=44395150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116937A KR20110060370A (ko) 2009-11-30 2009-11-30 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20110060370A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957319B2 (en) 2012-09-20 2015-02-17 Samsung Electro-Mechanics Co., Ltd. Method for removing seed layer in manufacturing printed circuit board and printed circuit board manufactured by using the same
US9214936B2 (en) 2013-06-18 2015-12-15 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
KR20160087615A (ko) * 2015-01-14 2016-07-22 주식회사 아모센스 연성인쇄회로기판 제조장치
WO2019107819A1 (ko) * 2017-11-29 2019-06-06 (주)잉크테크 인쇄회로기판 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957319B2 (en) 2012-09-20 2015-02-17 Samsung Electro-Mechanics Co., Ltd. Method for removing seed layer in manufacturing printed circuit board and printed circuit board manufactured by using the same
US9214936B2 (en) 2013-06-18 2015-12-15 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
US9513144B2 (en) 2013-06-18 2016-12-06 Hyundai Motor Company Non-contact sensing module and method of manufacturing the same
KR20160087615A (ko) * 2015-01-14 2016-07-22 주식회사 아모센스 연성인쇄회로기판 제조장치
WO2019107819A1 (ko) * 2017-11-29 2019-06-06 (주)잉크테크 인쇄회로기판 제조방법
TWI763953B (zh) * 2017-11-29 2022-05-11 南韓商印可得股份有限公司 印刷電路板製備方法

Similar Documents

Publication Publication Date Title
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
US20050241954A1 (en) Electrolytic gold plating method of printed circuit board
US20130168132A1 (en) Printed circuit board and method of manufacturing the same
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
CN112867275A (zh) 无引线局部镀镍金方法
KR101287761B1 (ko) 인쇄회로기판 및 그의 제조방법
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JP6894289B2 (ja) 配線基板及びその製造方法
KR20110060370A (ko) 인쇄회로기판 제조방법
US8186043B2 (en) Method of manufacturing a circuit board
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR20100070041A (ko) 트렌치 기판의 제조방법
KR20110060369A (ko) 인쇄회로기판 제조방법
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR20170032945A (ko) 회로기판 제조방법
KR20130013639A (ko) 인쇄회로기판 제조 방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination