WO2019107819A1 - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
WO2019107819A1
WO2019107819A1 PCT/KR2018/014201 KR2018014201W WO2019107819A1 WO 2019107819 A1 WO2019107819 A1 WO 2019107819A1 KR 2018014201 W KR2018014201 W KR 2018014201W WO 2019107819 A1 WO2019107819 A1 WO 2019107819A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
seed layer
forming
circuit pattern
transfer film
Prior art date
Application number
PCT/KR2018/014201
Other languages
English (en)
French (fr)
Inventor
정광춘
김수한
Original Assignee
(주)잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)잉크테크 filed Critical (주)잉크테크
Priority to JP2020549528A priority Critical patent/JP7045475B2/ja
Priority to CN201880077706.4A priority patent/CN111434193B/zh
Publication of WO2019107819A1 publication Critical patent/WO2019107819A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a printed circuit board manufacturing method, and more particularly, to a printed circuit board manufacturing method capable of easily manufacturing a multilayer printed circuit board using a transfer film on which a seed layer is formed, .
  • PCB printed circuit board
  • a conventional method of manufacturing a double-sided printed circuit board among such printed circuit boards will be described with reference to a double-sided flexible printed circuit board as an example.
  • the conventional manufacturing method as described above has a problem in that the production cost is increased because an expensive copper foil film must be used. Particularly, there is a problem that it is difficult to finely form a circuit when manufacturing a multilayer printed circuit board.
  • said object is achieved by a method for manufacturing a transfer film, comprising the steps of: forming a first seed layer on one surface of a carrier member to form a transfer film; Forming a first circuit pattern on the first seed layer; Forming an insulating core layer and a metal layer on the first circuit pattern; Forming a conductive part electrically connecting the first circuit pattern and the metal layer; Forming a second circuit pattern by patterning the metal layer; And transferring the first circuit pattern to the insulating core layer by removing the transfer film.
  • the step of fabricating the transfer film may further include forming a bonding control layer between the carrier member and the first seed layer.
  • a joining step may be further performed in which the carrier members of the pair of transfer films thus manufactured are respectively bonded to both surfaces of the bonding layer.
  • the step of fabricating the transfer film may further include forming a second seed layer different from the first conductive material forming the first seed layer.
  • the step of forming the transfer film includes the steps of forming a bonding control layer between the carrier member and the first seed layer and forming a second seed layer different from the first conductive material forming the first seed layer
  • the method comprising the steps of:
  • the first seed layer may be formed of two or more layers having different etching rates.
  • the coupling force between the carrier member and the first seed layer may be set to be relatively low as compared with the coupling force between the first seed layer and the first circuit pattern.
  • the first circuit pattern forming step may include forming a photosensitive layer on the first seed layer, forming a pattern groove on the photosensitive layer, filling a portion exposed through the pattern groove with a conductive material A conductive material filling step of forming the first circuit pattern, and removing the photosensitive layer.
  • a first seed layer, and a second seed layer can be used as the transfer film or carrier member.
  • the step of forming the additional transfer film comprises the steps of bonding the additional transfer film on the insulating core layer so that the first seed layer of the additional transfer film is on the insulating core layer, And removing the member to transfer the first seed layer to the insulating core layer.
  • the metal layer may be formed on the first seed layer transferred to the insulating core layer.
  • the step of forming the additional transfer film comprises the steps of bonding the additional transfer film on the insulating core layer so that the second seed layer of the additional transfer film is on the insulating core layer, The second seed layer of the additional transfer film is brought into contact with the insulating core layer and the first seed layer of the additional transfer film is brought into contact with the second seed layer of the additional transfer film, And transferring the second seed layer and the first seed layer to the insulating core layer, wherein the metal layer is formed on the first seed layer transferred to the insulating core layer and in contact with the second seed layer have.
  • the step of forming the additional transfer film comprises the steps of bonding the additional transfer film on the insulating core layer so that the second seed layer of the additional transfer film is on the insulating core layer, The second seed layer of the additional transfer film is brought into contact with the insulating core layer and the first seed layer of the additional transfer film is brought into contact with the second seed layer of the additional transfer film, And transferring the second seed layer and the first seed layer to the insulating core layer, wherein the metal layer is transferred to the insulating core layer to transfer the first seed layer formed on the second seed layer to the first seed layer Etching can be selectively performed using an etching solution capable of dissolving only the seed layer and then formed on the second seed layer transferred to the insulating core layer.
  • the step of transferring the first circuit pattern to the insulating core layer may include peeling the carrier member from the first seed layer and removing the first seed layer.
  • the first seed layer is made of a first conductive material
  • the first circuit pattern is made of a second conductive material different from the first conductive material, and in the step of removing the first seed layer, Only the first seed layer can be selectively removed by using an etching solution capable of dissolving only the first seed layer except for the pattern.
  • the carrier member in contact with the first seed layer may be removed from the first seed layer, and the transfer film may be removed.
  • a method of manufacturing a semiconductor device comprising: preparing a carrier substrate having a bonding layer formed with a second seed layer and a first seed layer; Forming a first circuit pattern on the first seed layer; Forming an insulating core layer and a metal layer on the first circuit pattern; Forming a conductive part electrically connecting the first circuit pattern and the metal layer; Forming a second circuit pattern by patterning the metal layer; And a peeling step of peeling off the carrier substrate.
  • the step of fabricating the carrier substrate may further include forming a bonding control layer between the bonding layer and the second seed layer.
  • the step of fabricating the carrier substrate may include the steps of forming a first seed layer and a second seed layer on one surface of the carrier member to produce a transfer film and a bonding step of bonding the bonding layer to the second seed layer of the transfer film And a transfer step of transferring the first seed layer and the second seed layer to the bonding layer by removing the carrier member.
  • the step of preparing the carrier substrate comprises the steps of: forming a first seed layer and a second seed layer on one surface of the carrier member to produce a transfer film; and after the step of manufacturing the transfer film, A second step of joining the two seed layers to both surfaces of the bonding layer, and a step of removing the carrier members of the pair of transfer films, respectively, so that the second seed layer contacts the both surfaces of the bonding layer, And transferring the first and second seed layers to each of both surfaces of the bonding layer so that the first seed layer is in contact with the bonding layer.
  • the step of preparing the carrier substrate comprises the steps of: forming first and second seed layers on both sides of the carrier member to produce a double-sided transfer film; and arranging a bonding layer between the plurality of double- And the carrier member is removed so that the first seed layer is in contact with the second seed layer on each side of the bonding layer and the first seed layer is in contact with each of the second seed layer, And a transfer step of transferring the first and second seed layers to the first seed layer and the second seed layer.
  • the first seed layer may be formed of two or more layers having different etching rates.
  • the first circuit pattern forming step may include forming a photosensitive layer on the first seed layer, forming a pattern groove on the photosensitive layer, removing the first seed layer exposed through the pattern groove, A conductive material filling step of filling a portion exposed through the pattern groove with a conductive material to form a first circuit pattern; removing the photosensitive layer; and removing the exposed first seed And removing the layer.
  • the peeling step of peeling the carrier substrate may include peeling the bonding layer from the second seed layer and removing the second seed layer.
  • the additional transfer film comprises a carrier member and a first seed layer
  • a transfer film or a carrier member including the first seed layer and the second seed layer may be used.
  • the step of forming the additional transfer film comprises the steps of bonding the additional transfer film on the insulating core layer so that the first seed layer of the additional transfer film is on the insulating core layer, And removing the member to transfer the first seed layer to the insulating core layer.
  • the metal layer may be formed on the first seed layer transferred to the insulating core layer.
  • the step of forming the additional transfer film comprises the steps of bonding the additional transfer film on the insulating core layer so that the second seed layer of the additional transfer film is on the insulating core layer, The second seed layer of the additional transfer film is brought into contact with the insulating core layer and the first seed layer of the additional transfer film is brought into contact with the second seed layer of the additional transfer film, And transferring the second seed layer and the first seed layer to the insulating core layer, wherein the metal layer is formed on the first seed layer transferred to the insulating core layer and in contact with the second seed layer have.
  • the metal layer is selectively etched away by using an etching solution which is transferred to the insulating core layer and is dissolved in only the first seed layer formed on the second seed layer, Can be formed on the transferred second seed layer.
  • the first seed layer is made of a first conductive material
  • the first circuit pattern and the second seed layer are made of a second conductive material different from the first conductive material
  • the first circuit pattern and the second Only the first seed layer can be selectively removed by using an etching solution capable of dissolving only the first seed layer except the seed layer.
  • the first seed layer may be formed of a silver (Ag) material.
  • the second seed layer may be formed of copper or aluminum.
  • a method of manufacturing a semiconductor device comprising: preparing a core substrate on which first seed layers are formed on both surfaces of an insulating core layer; Forming a via hole through the core substrate; A circuit pattern forming step of forming a first circuit pattern and a second circuit pattern on both sides of the core substrate and forming a conductive part electrically connecting the first circuit pattern and the second circuit pattern on both sides of the via hole; And removing the exposed first seed layer through a portion where the first circuit pattern and the second circuit pattern are not formed.
  • the step of preparing the core substrate may further include forming a bonding control layer in contact with the first seed layer before sequentially laminating the first seed layers on both surfaces of the insulating core layer.
  • a method of manufacturing a semiconductor device comprising: preparing a core substrate on which a second seed layer and a first seed layer are sequentially stacked on both surfaces of an insulating core layer; Forming a via hole through the core substrate; A circuit pattern forming step of forming a first circuit pattern and a second circuit pattern on both sides of the core substrate and forming a conductive part electrically connecting the first circuit pattern and the second circuit pattern on both sides of the via hole; Removing the exposed first seed layer through a portion where the first circuit pattern and the second circuit pattern are not formed; And removing the exposed second seed layer through a portion where the first circuit pattern and the second circuit pattern are not formed.
  • the step of preparing the core substrate may further include forming a bonding control layer in contact with the first seed layer before sequentially laminating the second and first seed layers on both surfaces of the insulating core layer.
  • a method of manufacturing a semiconductor device comprising: preparing a core substrate on which a second seed layer and a first seed layer are sequentially stacked on both surfaces of an insulating core layer; Removing the first seed layer; Forming a via hole through the core substrate; A circuit pattern forming step of forming a first circuit pattern and a second circuit pattern on both sides of the core substrate and forming a conductive part electrically connecting the first circuit pattern and the second circuit pattern on both sides of the via hole; And removing the exposed second seed layer through a portion where the first circuit pattern and the second circuit pattern are not formed.
  • the step of preparing the core substrate may further include forming a bonding control layer in contact with the first seed layer before sequentially laminating the second and first seed layers on both surfaces of the insulating core layer.
  • the step of preparing the core substrate may include the steps of: forming a first seed layer and a second seed layer on one surface of the carrier member to produce a transfer film; and after the step of manufacturing the transfer film, A step of joining the two seed layers to the both surfaces of the insulating core layer, and a step of removing the carrier members of the pair of transfer films, respectively, so that the second seed layer contacts the both surfaces of the insulating core layer, And transferring the first and second seed layers to each of both surfaces of the insulating core layer so that the first seed layer is in contact with each of the first and second seed layers.
  • the coupling force between the carrier member and the first seed layer may be set to be relatively low as compared with the coupling force between the first seed layer and the second seed layer.
  • the step of preparing the core substrate may include the steps of forming a first and a second seed layer on each side of the carrier member to manufacture a double-sided transfer film, and arranging an insulating core layer between the plurality of double- And the carrier member is removed so that the first seed layer contacts each of the second seed layers on both surfaces of the insulating core layer and the first seed layer contacts each of the second seed layers, And a transfer step of transferring the first and second seed layers to each of both surfaces, thereby manufacturing a plurality of core substrates.
  • the coupling force between the carrier member and the first seed layer may be set to be relatively low as compared with the coupling force between the first seed layer and the second seed layer.
  • the first seed layer may be formed of two or more layers having different etching rates.
  • the first seed layer may be dissolved by using an etching solution capable of dissolving only the first seed layer.
  • the circuit pattern forming step may include a photosensitive layer forming step of forming a photosensitive layer on the first seed layer located on both sides of the insulating core layer and a step of partially removing the photosensitive layer to form a portion where the via hole is formed, Forming a pattern groove in a portion where a first circuit pattern is to be formed and a pattern groove in a portion where a second circuit pattern is to be formed; filling a portion exposed through the pattern groove with a conductive material, A conductive material filling step of forming a pattern and a second circuit pattern on the inner wall surface of the via hole, and a photosensitive layer removing step of removing the photosensitive layer.
  • the circuit pattern forming step may further include a conductive film forming step of forming a conductive film on the outer surface of the first seed layer and the inner wall surface of the via hole prior to the photosensitive layer forming step.
  • the step of forming the circuit pattern includes the steps of: forming a photosensitive layer on a second seed layer located on both sides of the insulating core layer; and removing the photosensitive layer to partially remove the portion where the via hole is formed, Forming a pattern groove in a portion where a circuit pattern is to be formed; filling the exposed portion of the pattern groove with a conductive material to form a first circuit pattern and a second circuit pattern on the second seed layer on both surfaces of the insulating core layer; A conductive material filling step of forming a conductive part on the inner wall surface of the via hole, and a step of removing the photosensitive layer.
  • the circuit pattern forming step may further include forming a conductive film on the outer surface of the second seed layer and the inner wall surface of the via hole prior to the photosensitive layer forming step.
  • the step of forming the build-up layer may include the steps of: forming an insulating layer and an additional seed layer on the first circuit pattern and the second circuit pattern; and removing the first and second circuit patterns, Forming a via hole through the seed layer and the insulating layer; forming a photosensitive layer on the additional seed layer; forming a pattern groove on the photosensitive layer; A conductive material filling step of filling a portion exposed through the groove with a conductive material to form a circuit pattern, a photosensitive layer removing step of removing the photosensitive layer, a step of removing the exposed seed layer As shown in FIG.
  • the step of forming the buildup layer may further include the step of forming a conductive film on the outer surface of the additional seed layer and the inner wall surface of the via hole prior to the photosensitive layer forming step.
  • a multilayer printed circuit board can be easily manufactured using a transfer film having a seed layer formed thereon, A circuit board manufacturing method is provided.
  • FIG. 1 is a cross-sectional view showing various forms of a transfer film applied to the present invention
  • FIGS. 2 to 3 are cross-sectional views of a process for manufacturing a printed circuit board according to a first embodiment of the present invention
  • 4 to 5 are cross-sectional views of a process for manufacturing a printed circuit board according to a first modification of the first embodiment of the present invention.
  • 6 to 7 are cross-sectional views of a process for manufacturing a printed circuit board according to a second modification of the first embodiment of the present invention.
  • FIGS. 8 to 9 are cross-sectional views of a process for manufacturing a printed circuit board according to a third modification of the first embodiment of the present invention.
  • 10 to 11 are cross-sectional views of a process for manufacturing a printed circuit board according to a second embodiment of the present invention.
  • FIG. 14 is a cross-sectional view of a process for manufacturing a printed circuit board according to a second modification of the second embodiment of the present invention
  • 15 to 16 are cross-sectional views of a process for manufacturing a printed circuit board according to a third embodiment of the present invention.
  • 17 to 18 are cross-sectional views showing steps of forming a build-up layer in a method of manufacturing a printed circuit board according to a third embodiment of the present invention.
  • 19 to 20 are cross-sectional views of a process for manufacturing a printed circuit board according to a first modification of the third embodiment of the present invention.
  • 21 to 22 are cross-sectional views of a process for manufacturing a printed circuit board according to a fourth embodiment of the present invention.
  • 23 to 24 are cross-sectional views showing steps of forming a build-up layer in a method of manufacturing a printed circuit board according to a fourth embodiment of the present invention.
  • 25 is a cross-sectional view showing steps of manufacturing a core substrate of a printed circuit board manufacturing method according to the third and fourth embodiments of the present invention.
  • FIG. 1 is a sectional view showing various forms of a transfer film applied to the present invention
  • FIGS. 2 to 3 are sectional views of a process for manufacturing a printed circuit board according to a first embodiment of the present invention.
  • a method of manufacturing a printed circuit board according to a first embodiment of the present invention includes a step S110 of forming a transfer film, a step of forming a first circuit pattern S120, And a metal layer formation step S130, a conductive part formation step S140, a second circuit pattern formation step S150, and a transfer step S160.
  • the transfer film 10 may be composed of the carrier member 11 and the first seed layer 12 in the step of producing the transfer film (S110) 11 are preferably made of a material which is excellent in smoothness and can be easily peeled off from the first seed layer 12.
  • the first seed layer 12 of the transfer film 10 may be formed as one layer as shown in Fig. 1 (a) Or more.
  • a plurality of layers are formed by coating a plurality of times, formation of pinholes may be suppressed.
  • Fig. 1 (b) when two layers are formed, it is preferable that the two layers are formed with different characteristics.
  • the lower first seed layer 12b formed on the carrier member 11 has an initial adhesion holding force when the carrier member 11 and the lower first seed layer 12b are initially kept in the attached state, It is preferable to be realized as a layer having excellent characteristics in peeling / releasing force when the carrier member 11 is peeled off from the first seed layer 12b.
  • the upper first seed layer 12a contacting the first circuit pattern 30 and the insulating core layer 40 may be a layer having a higher etching rate and lower resistance than the lower first seed layer 12b . It is also preferable that the upper first seed layer 12a has a higher surface reflectance characteristic than the lower first seed layer 12b.
  • the layers may be formed differently by varying the quantum binder resin content of the two layers so that the upper and lower first seed layers 12a and 12b have different characteristics.
  • a pure water-free silver (Ag) ink without a binder resin may be used to form the layer, and the hardness of each layer may be different or the thickness may be different.
  • the upper and lower first seed layers 12a and 12b are formed of silver (Ag) paste prepared by dispersing silver (Ag) nanoparticles in a binder resin
  • the binder resin content of the first seed layer 12a may be minimized so that the upper first seed layer 12a can be removed more quickly than the lower first seed layer 12b when the two layers are differently etched .
  • the first seed layer 12 is removed through the seed layer removing step (S162, see FIG. 3 (j)), and the insulating core layer 40 and the first circuit pattern 30 can be cleanly removed without remaining the binder resin residue, thereby preventing the first circuit pattern 30 from being contaminated.
  • each layer may be varied as described above to minimize the deformation of the upper and lower first seed layers 12a and 12b in a substrate manufacturing process such as a hot press, It is possible to secure characteristics such as improvement of releasing force and improvement of selective etching force.
  • the transfer film 10 may be composed of the carrier member 11, the adhesion control layer 14 and the first seed layer 12 as shown in Fig. 1 (c) The first seed layer 12 and the second seed layer 13 as shown in Fig. 1 (e), and the carrier member 11, the adhesion control layer 14 ), A first seed layer (12), and a second seed layer (13).
  • the carrier member 11 may be made of polyimide (PI), nylon, or metal carrier layer.
  • the metal carrier layer may be a metal sheet of various kinds, for example, copper or aluminum.
  • the metal carrier layer is preferably a copper (Cu) sheet, but the thickness is not limited thereto. But it can be applied in various thicknesses.
  • the adhesion control layer 14 is a step of separating the carrier member 11 at a later stage while maintaining adhesiveness to such an extent that the carrier member 11 and the first seed layer 12 are adhered to each other during the course of the manufacturing process In order to secure a releasing force which can be separated from the substrate.
  • the adhesion control layer 14 may be formed of a polymer resin such as a urethane resin, an epoxy resin, a polyimide, an ester resin, etc., and an additive for controlling the releasing force and a filler.
  • the release force (tensile peel strength) of the adhesion control layer may be 0.005 kgf / cm to 0.5 kgf / cm, preferably 0.01 kgf / cm to 0.05 kgf / cm.
  • a layer of various metals may be formed, but it may be formed of copper (Cu) , And the thickness is preferably 1 to 5 ⁇ ⁇ , but it is not limited thereto, and various thicknesses may be applicable.
  • a silver (Ag) material is applied to a carrier member 11 having an excellent surface smoothness
  • the first seed layer 12 is formed by coating the first conductive material.
  • the first seed layer 12 may be formed on the carrier member 11 by a method such as coating, screen printing, sputtering, chemical vapor deposition, electroplating, electroless plating, etc.
  • the first conductive material may be Ag ) Ag (Ag) paste prepared by dispersing nanoparticles in a thermosetting resin.
  • the metal forming the first seed layer 12 is not limited to the metal forming the circuit pattern in consideration of later etching. Various metals can be used.
  • a first circuit pattern (30) is formed on the first seed layer (12).
  • the first circuit pattern forming step S120 may include forming a photosensitive layer 20 on the first seed layer 12, forming a pattern groove 21 in the photosensitive layer 20, (S122) filling the pattern groove 21 with a conductive material (S123), and removing the photosensitive layer (S124).
  • a photosensitive layer 20 is formed on the seed layer 12 as shown in FIG. 2 (b).
  • the photosensitive layer 20 is a preliminary step for forming a circuit pattern on the first seed layer 12.
  • a process of laminating a general photosensitive dry film and a method of applying a photo-etching resist ink to form a photosensitive layer are known, The photosensitive layer 20 can be formed.
  • the photosensitive layer 20 is partially removed through an exposure and development process or the like as shown in FIG. 2C to form a pattern groove 21 in a portion where a circuit pattern is to be formed .
  • the photosensitive layer 20 is formed on the first seed layer 12 made of silver (Ag)
  • the photosensitive layer 20 is partially removed through exposure and development steps as shown in FIG. 2 (c) So that the pattern groove 21 can be formed at the portion where the circuit pattern is to be formed.
  • the first seed layer 12 made of silver (Ag) has a very high reflection efficiency under the UV curing conditions of the photosensitive layer 20, specifically, the silver (Ag) And the surface roughness of silver (Ag) is excellent, the straightness is improved because of the excellent regular reflection efficiency under the UV curing condition, so that the pattern grooves 21 are formed in a very smooth, uniform, .
  • the circuit pattern may be uneven and the straightness may be reduced.
  • the circuit pattern may be formed in an oblique shape, so that it is difficult to realize a fine circuit pattern. It becomes possible to fill a patterned groove 21 of a very smooth, uniform and straight-line-shaped pattern with a second conductive material such as copper having an excellent electrical conductivity. Therefore, it is possible to fill the patterned groove 21 with a very smooth, uniform, The circuit pattern 30 can be formed very easily.
  • a second conductive material such as copper having an excellent electrical conductivity is filled into the pattern groove 21 through an electrolytic plating process as shown in FIG. 2 (d) (30) can be formed.
  • electrolytic plating it may be desirable to fill the pattern groove 21 with electroconductive material through electrolytic plating.
  • screen printing, ink jetting, and electroless plating may be performed singly and filled, or two or more of these methods may be used together It is also possible to fill.
  • the photosensitive layer 20 formed on the seed layer 12 is peeled and removed as shown in FIG.
  • the insulating core layer 40 and the metal layer 50 are sequentially stacked and bonded on the first circuit pattern 30 as shown in FIG. 3 (f).
  • the insulating core layer 40 may be a prepreg sheet in which glass epoxy is impregnated with a thermosetting resin in a semi-cured state, a bonding sheet, or a hot-melt thermosetting resin .
  • heat and pressure can be simultaneously provided in the thickness direction of the substrate through a hot press process for complete bonding.
  • the metal layer 50 is for forming the second circuit pattern 51 and may be made of a copper material having an excellent electrical conductivity.
  • the metal layer 50 may be formed by various methods such as sputtering, coating, or plating.
  • the metal layer 50 may be formed by transferring a copper metal layer onto the insulating core layer 40 using a transfer film having a copper metal layer formed thereon It is possible.
  • the insulating core layer 40 is formed using the transfer film shown in FIGS. 1 (a) to (e)
  • the transfer film 10 may be formed.
  • a step of laminating the transfer film 10 shown in Figs. 1 (a) to 1 (e) on the insulating core layer 40 and then simultaneously providing heat and pressure in the thickness direction of the substrate through a hot press process The carrier member 11 of the transfer film 10 or the carrier member 11 on which the adhesion control layer 14 is formed is peeled off to form the first seed layer 12, ; Or a first seed layer (12a, 12b) formed of two layers; Or transferring the first and second seed layers 12 and 13 to the insulating core layer 40 side.
  • the first seed layer 12 is laminated on the insulating core layer 40,
  • the first seed layer 12a and the second seed layer 12b of the first and second seed layers 12 and 13 are laminated on the insulating core layer 40 or the insulating core layer 40, As shown in FIG.
  • the metal layer 50 may be formed. Or the first seed layer (12) transferred to the insulating core layer (40) side; Or two first seed layers (12a, 12b); Or the first seed layer 12 of the first and second seed layers 12 and 13 can be removed, and then the metal layer 50 may be formed.
  • a via hole V is formed through the metal layer 50 and the insulating core layer 40 to form a via hole V.
  • a conductive material filling step of filling a conductive material into the first circuit pattern 30 and electrically connecting the metal layer 50 to the first circuit pattern 30 In the step of filling the conductive material, the conductive part 60 may be formed of a conductive material having an excellent electrical conductivity such as copper through an electrolytic plating process.
  • the conductive material may be filled through electroplating, and screen printing, ink jetting, and electroless plating may be performed alone or may be selected, and two or more methods may be used together to fill the conductive material .
  • the second circuit pattern 51 can be formed by patterning the metal layer 50 as shown in FIG. 3 (h).
  • the patterning of the metal layer 50 can be performed through a photolithography process.
  • the transferring step S160 includes a carrier member peeling step S161 and a seed layer removing step S162.
  • step S161 the first seed layer 12 and the first circuit pattern 30 formed on the carrier member 11 are transferred to the insulating core layer 40 as shown in Fig. 3 (i)
  • the carrier member 11 is peeled off from the first seed layer 12.
  • the first seed layer 12 and the first circuit pattern 30 are transferred to the insulating core layer 40 side when the carrier member 11 is peeled from the first seed layer 12.
  • the coupling force between the carrier member 11 and the first seed layer 12 is greater than the coupling force between the first seed layer 12 and the first circuit pattern 30 or between the first seed layer 12 and the insulating core layer 12 40).
  • the carrier member 11 can be easily peeled off from the first seed layer 12 and the first seed layer 12 and the first circuit pattern 30 can be easily peeled off in the process of peeling the carrier member 11. [ It is possible to prevent the coupling surface of the first seed layer 12 from peeling off or the coupling surface between the first seed layer 12 and the insulating core layer 40 from peeling off.
  • the exposed first seed layer 12 may be removed by etching or the like after peeling the carrier member 11 as shown in FIG. 3 (j). Since the first seed layer 12 is formed of the first conductive material, which is different from the second conductive material constituting the first circuit pattern 30, the first seed layer 12 may be formed using an etching solution capable of selectively dissolving the first conductive material. The first seed layer 12 can be selectively removed. Therefore, it is possible to prevent the first circuit pattern 30 from being damaged in the process of removing the first seed layer 12. According to the present invention, the first seed layer 12 is damaged by the first circuit pattern 30 being damaged, for example, the first circuit pattern 30 is damaged.
  • Only the first seed layer 12 can be cleanly removed without damaging the first circuit pattern 30 formed of a metal different from the first seed layer 12 by etching. As a result, only the first seed layer 12 is cleanly removed without damaging the bottom surface of the first cross-section reference first circuit pattern 30 in the drawing, which bordered the first seed layer 12, .
  • the first circuit pattern 30 can be fabricated on a surface of the insulating core layer 40 in the form of an embedded trace substrate (ETS)
  • ETS embedded trace substrate
  • the one circuit pattern 30 can also be formed as a semi-additive process (SAP).
  • 4 to 5 are cross-sectional views of a process for manufacturing a printed circuit board according to a first modification of the first embodiment of the present invention.
  • the first modification of the first embodiment of the present invention shown in FIGS. 4 to 5 includes a step S110 of manufacturing a transfer film, a step S120 of forming a circuit pattern, an insulating core layer and a metal layer forming step S130 (B) of FIG. 1 in the step of fabricating the transfer film (S110), which includes the step of forming a conductive part (S140), the step of forming a second circuit pattern (S150) and the step of transferring And differs from the first embodiment of Figs. 2 and 3 in that a film is produced.
  • the transfer film 10 has a structure in which the carrier member 11, the lower first seed layer 12b and the upper first seed layer And a first seed layer 12 composed of a first seed layer 12a.
  • the lower first seed layer 12b is a layer for maintaining the adhesion force and the releasing force of the base layer
  • the upper first seed layer 12a has a higher surface reflectance or a lower content of the binder, It can be composed of layers that can be removed quickly.
  • the hardness of the lower first seed layer 12b and the upper first seed layer 12a can be varied to minimize the deformation of the first seed layer 12 in a substrate manufacturing process such as a hot press,
  • the first seed layer 12b and the upper first seed layer 12a may have different thicknesses to improve the releasing force and the selective etching force.
  • the transfer film 10 constructed as described above is formed by a first circuit pattern forming step S120, an insulating core layer and metal layer forming step S130, a conductive part forming step S140 and a second circuit pattern forming step S150 And then removed through the carrier member peeling step (S161) and the seed layer removing step (S162) of the transferring step (S160).
  • the carrier member 11 may be peeled off by applying a physical force as shown in (i) of FIG.
  • an etchant is used to remove the seed layer from the insulating core layer 40, which is composed of the lower first seed layer 12b and the upper first seed layer 12a, 1 seed layer 12 can be removed.
  • the lower first seed layer 12b made of copper may be removed using a copper etching solution
  • the upper first seed layer 12a made of silver may be removed using a silver etching solution.
  • the upper first seed layer 12a made of the silver material can be manufactured by using pure Ag ink, without binder, by lowering the binder content, or by changing the kind of the binder resin, It is possible to prevent the residue of the binder resin from remaining on the exposed circuit pattern 30 after the removal of the resist pattern 12a.
  • 6 to 7 are cross-sectional views of a process for manufacturing a printed circuit board according to a second modification of the first embodiment of the present invention.
  • the transfer film 10 is formed by laminating a metal sheet such as a copper sheet, an adhesion control layer 14 and a first seed Layer 12 as shown in FIG.
  • a metal sheet such as a copper sheet
  • an adhesion control layer 14 and a first seed Layer 12 as shown in FIG.
  • the material of the carrier member 11 may be formed of various materials other than the copper sheet as described above.
  • the transfer film 10 constructed as described above is formed by a first circuit pattern forming step S120, an insulating core layer and metal layer forming step S130, a conductive part forming step S140 and a second circuit pattern forming step S150 And then removed through the carrier member peeling step (S161) and the seed layer removing step (S162) of the transferring step (S160).
  • the photosensitive layer 20 is formed on the silver seed layer 12 in the first circuit pattern forming step S120 and then the photosensitive layer 20 is exposed and developed,
  • the reflection efficiency of the photosensitive layer 20 under UV curing conditions Specifically, since silver itself has a high reflection efficiency and excellent surface roughness of silver (Ag), it is excellent in regular reflection efficiency under UV curing conditions, and therefore straightness is improved,
  • the grooves 21 can be formed in a very smooth and uniform shape and a very good straightness.
  • the circuit pattern may be uneven and the straightness may be reduced.
  • the circuit pattern may be formed in an oblique shape, so that it is difficult to realize a fine circuit pattern. It becomes possible to fill a patterned groove 21 of a very smooth, uniform and straight-line-shaped pattern with a second conductive material such as copper having an excellent electrical conductivity. Therefore, it is possible to fill the patterned groove 21 with a very smooth, uniform, The circuit pattern 30 can be formed very easily.
  • the carrier member 11 may be peeled off.
  • the adhesive control layer 14 is peeled off from the carrier member 11, Is peeled from the first seed layer (12).
  • the first seed layer 12 may be removed from the insulating core layer 40 using an etching solution as shown in FIG. 7J.
  • FIGS. 8 to 9 are cross-sectional views of a process for manufacturing a printed circuit board according to a third modification of the first embodiment of the present invention.
  • a method of manufacturing a printed circuit board according to a third modified example of the first embodiment of the present invention may include a step S110 of manufacturing a transfer film as shown in Figs. 8 to 9, a bonding step S111, (S120), an insulating core layer and a metal layer forming step (S130), a conductive part forming step (S140), a second circuit pattern forming step (S150), and a transferring step (S160)
  • a bonding step S111 for bonding the carrier members 11 of the pair of transfer films 10 using the bonding layer 70 is performed between step S110 and the first circuit pattern forming step S120, And differs from the first embodiment of FIGS. 2 and 3 in that it provides a film on which the first seed layer 12 is formed on both sides.
  • the bonding layer 70 is disposed between the carrier members 11 of the pair of transfer films 10 as shown in FIG. 8 (b) It is possible to provide a double-sided film on which one seed layer 12 is formed.
  • the bonding layer 70 may be a prepreg sheet in which glass epoxy is impregnated with a thermosetting resin in a semi-cured state, a bonding sheet, or a hot-melt thermosetting resin. And a hot press process may be used to simultaneously provide heat and pressure in the thickness direction of the substrate for complete bonding.
  • the first circuit pattern forming step S120, the insulating core layer and metal layer forming step S130, the conductive part forming step S140, (S150) are respectively performed on both sides of the film on which the first seed layer 12 is formed on both sides, and printed circuit boards are formed on both sides of the film on which the first seed layer 12 is formed on both sides.
  • 10 to 11 are cross-sectional views of a process for manufacturing a printed circuit board according to a second embodiment of the present invention.
  • a method of manufacturing a printed circuit board according to a second embodiment of the present invention as shown in FIGS. 10 to 11 includes steps of manufacturing a carrier substrate (S200), forming a first circuit pattern (S230) A metal layer forming step S240, a conductive part forming step S250, a second circuit pattern forming step S260, and a peeling step S270.
  • the step of manufacturing the carrier substrate (S200) includes a step S210 of manufacturing a transfer film, a bonding step S211, and a transferring step S220.
  • a first seed layer 12 made of silver (Ag) is formed on the carrier member 11 having an excellent surface smoothness as shown in Fig. 10 (a)
  • a second seed layer 13 made of copper (Cu) and having a thickness of 1 to 5 ⁇ is formed on one seed layer 12 to prepare a transferred film 10.
  • the transfer film 10 composed of the layer 13 may be used.
  • a transfer film 10 composed of a transfer film 13 may be used.
  • the transfer film 10 may be formed in a form in which the first seed layer 12 alone is laminated on the carrier member 11, The first seed layer 12 and the second seed layer 13 may be stacked on the carrier member 11 as shown in FIG.
  • the first seed layer 12 may be formed by coating a first conductive material made of silver (Ag) paste prepared by dispersing silver nanoparticles in a thermosetting resin, by screen printing, sputtering, chemical vapor deposition, electrolytic plating, It can be formed on the carrier member 11 by plating or the like.
  • a first conductive material made of silver (Ag) paste prepared by dispersing silver nanoparticles in a thermosetting resin, by screen printing, sputtering, chemical vapor deposition, electrolytic plating, It can be formed on the carrier member 11 by plating or the like.
  • the second seed layer 13 may be formed on the first seed layer 12 through a plating process. At this time, since the first seed layer 12 functions as an electrode, the second seed layer 13 made of copper may be electroplated on the first seed layer 12.
  • the second seed layer 13 is formed by the electrolytic plating process.
  • the second seed layer 13 may be formed by an electroless plating process, a sputtering process, a coating process, or the like.
  • the second seed layer 13 of the transfer film 10 is bonded to the bonding layer 70 as shown in Fig. 10 (b).
  • the transfer film 10 having the first seed layer 12 and the second seed layer 13 formed on one surface of the carrier member 11 is prepared, and the bonding layer 70 is formed on the surface of the transfer film 10
  • the second seed layer 13 of the transfer film 10 may be bonded to the bonding layer 70 by bonding the second seed layer 13 so as to face the second seed layer 13,
  • the bonding layer 70 may be a prepreg sheet in which glass epoxy is impregnated with a thermosetting resin in a semi-cured state, a bonding sheet, or a hot-melt thermosetting resin.
  • a hot press process may be used to simultaneously provide heat and pressure in the thickness direction of the substrate for complete bonding.
  • the bonding layer 70 is further disposed in the peeling step S270 by providing an adhesion control layer between the bonding layer 70 and the second seed layer 13 to provide a releasing force. It may be preferable to be able to easily peel it off from the base 13. Of course, an adhesion control layer may not be further formed between the bonding layer 70 and the second seed layer 13.
  • the carrier member 11 of the transfer film 10 is removed so that the first seed layer 12 and the second seed layer 12 are formed on one surface of the bonding layer 70, And the seed layer 13 are transferred.
  • the coupling force between the carrier member 11 and the first seed layer 12 is higher than the bonding strength between the first seed layer 12 and the second seed layer 13 or the second seed layer 13 and the bonding layer 70.
  • the carrier member 11 can be easily peeled off from the first seed layer 12 and the first seed layer 12 can be peeled off from the first seed layer 12, And the bonding surface of the second seed layer 13 and the bonding layer 70 can be prevented from peeling off.
  • a carrier substrate in which the second seed layer (13) and the first seed layer (12) are sequentially stacked on one surface of the bonding layer (70) can be manufactured.
  • the first seed layer 12 made of silver is formed on both surfaces of the carrier member 11 having a good surface smoothness and the first seed layer 12
  • the double-sided transfer film 10 as shown in FIG. 25A can be manufactured by forming the second seed layer 13 of 1 to 5 ⁇ m thickness made of copper (Cu) on the first seed layer 13.
  • the first seed layer 12 may have different etching rates as shown in FIG. 1 (b)
  • the upper first seed layer 12a may be formed as a layer having a higher etching rate and lower resistance than the lower first seed layer 12b.
  • bonding layers 70 are disposed between the plurality of double-sided transfer films 10, and heat and pressure are applied in the thickness direction to bond them.
  • the transferring step S220 The carrier member 11 of the film 10 is removed and the first seed layer 12 and the second seed layer 13 are transferred to both surfaces of the bonding layer 70 respectively.
  • the bonding layer 70 is disposed between the plurality of double-sided transfer films 10 and heat and pressure are applied in the thickness direction of the substrate and then the carrier member 11 is removed, A plurality of carrier substrates in which the first seed layer 12 and the second seed layer 13 are laminated on both surfaces of the bonding layer 70 can be produced.
  • the first circuit pattern forming step S230 includes forming a photoresist layer 20 on the first seed layer 12 S231 and forming pattern grooves 21 in the photoresist layer 20 A step S233 of removing the first seed layer exposed through the pattern groove 21, a step S234 of filling the pattern groove 21 with a conductive material, A step S235 of removing the layer, and a step S236 of removing all the remaining first seed layer exposed after the photosensitive layer is removed.
  • the step of forming the photosensitive layer S231, forming the pattern groove S232, filling the conductive material S234, and removing the photosensitive layer S235 may be the same as those of the first embodiment
  • a step of forming a pattern groove on the photosensitive layer (S122, see FIG. 2 (c)), a step of forming a photosensitive layer on the seed layer (S121, And the step of removing the photosensitive layer (see S124 and FIG. 2 (e)) are carried out in the same manner as the steps of filling the material (S123, see FIG. 2D) .
  • the first seed layer 12 exposed through the pattern groove 21 formed in the photosensitive layer 20 as shown in FIG. 10 (f) ).
  • the first conductive material constituting the first seed layer 12 is made of a material different from the second conductive material constituting the second seed layer 13, it is possible to selectively dissolve the first conductive material
  • the first seed layer 12 can be selectively removed using an etching solution. Therefore, it is possible to prevent the second seed layer 13 from being damaged in the process of removing the first seed layer 12.
  • step S236 of removing all of the remaining first seed layer exposed after removing the photosensitive layer the first seed layer 12 exposed to the outside is removed as shown in FIG. 10 (i).
  • the first seed layer 12 may be removed using an etching solution capable of selectively dissolving the first conductive material constituting the first seed layer 12. Therefore, it is possible to prevent the first circuit pattern 30 and the second seed layer 13 made of copper from being damaged in the process of removing the first seed layer 12.
  • the photosensitive layer 20 is formed on the first seed layer 12 made of silver (Ag), and pattern grooves 21 are formed through the exposure and development processes.
  • the first seed layer 12 made of silver (Ag) has a very high reflection efficiency under UV curing conditions of the photosensitive layer 20, specifically, the silver itself has a basic self- Since the surface roughness of silver (Ag) is excellent, the regular reflection efficiency is improved because of the excellent regular reflection efficiency under UV curing conditions, so that the pattern grooves 21 can be formed in a very smooth, uniform, have.
  • the insulating core layer and metal layer forming step S240, the conductive part forming step S250, and the second circuit pattern forming step S260 are the same as the insulating core layer and metal layer forming step S130 of FIG. 3 (see FIG. 3F), the conductive part forming step S140 (see FIG. 3G), and the second circuit pattern forming step S150 (see FIG. 3H) Is omitted.
  • the peeling step (S270) may include a bonding layer removing step (S271) and a second seed layer removing step (S272).
  • the second seed layer 13 and the first circuit pattern 30 formed on the bonding layer 70 are transferred to the insulating core layer 40 in the step of removing the bonding layer (S271)
  • the bonding layer 70 is peeled off from the second seed layer 13. Then,
  • the second seed layer 13 is removed from the surface of the insulating core layer 40 on which the first circuit pattern 30 is formed, as shown in FIG. 11 (n) .
  • the second seed layer 13 may be removed through a process such as soft etching.
  • the first circuit pattern 30 can be fabricated on a surface of the insulating core layer 40 in the form of an embedded trace substrate (ETS)
  • ETS embedded trace substrate
  • the one circuit pattern 30 can also be formed as a semi-additive process (SAP).
  • FIGS. 12 to 13 are cross-sectional views of a process for manufacturing a printed circuit board according to a first modification of the second embodiment of the present invention.
  • the first modification of the second embodiment of the present invention comprises the same steps as those of the second embodiment of Figs. 10 and 11.
  • a pair of transfer films 10 The second seed layer 13 of the transfer film 10 is bonded to both surfaces of the bonding layer 70 and the carrier member 11 of the transfer film 10 is removed in the transferring step S220 as shown in Fig. 10 and 11 in that the first seed layer 12 and the second seed layer 13 are laminated on both surfaces of the bonding layer 70, respectively.
  • the pair of printed circuit boards can be manufactured through a single process by performing the pattern forming step S260 on each side or both sides of the bonding layer 70 and then performing the peeling step S270, Can be improved.
  • FIG. 14 is a cross-sectional view of a process for manufacturing a printed circuit board according to a second modification of the second embodiment of the present invention.
  • the second modification of the second embodiment of the present invention is a modification of the second embodiment of the second embodiment of the present invention.
  • the second modification of the second embodiment of the present invention is characterized in that a step S210 of manufacturing a transfer film, a bonding step S211, a transferring step S220, a first circuit pattern forming step S230, A film forming step S241, a carrier member removing step S242, a metal layer forming step S243, a conductive part forming step S250, a second circuit pattern forming step S260, and a peeling step S270.
  • step S210 the step of bonding S211, the step of transferring S220, and the step of forming the first circuit pattern S230 are the same as the first modification of the second embodiment shown in Fig. 12 The detailed description of the same step will be omitted.
  • the insulating core layer 40 and the additional transfer film 10 are laminated on the first circuit pattern 30 as shown in FIG. 14 (j) do.
  • the insulating core layer 40 may be a prepreg sheet in which glass epoxy is impregnated with a thermosetting resin in a semi-cured state, a bonding sheet, or a hot-melt thermosetting resin .
  • the additional transfer film 10 can be applied to the transfer film 10 in which the carrier member 11, the first seed layer 12 and the second seed layer 13 shown in FIG. 1 (d) And the second seed layer 13 of the additional transfer film 10 is laminated so as to be in close contact with the insulating core layer 40.
  • the carrier member 11 is peeled from the first seed layer 12 as shown in (k) of FIG.
  • the coupling force between the carrier member 11 and the first seed layer 12 is greater than the coupling force between the first seed layer 12 and the second seed layer 13 or between the second seed layer 12 and the insulating core layer 12 40 is relatively low compared to the coupling force of the first and second electrodes 40, 40.
  • the carrier member 11 is peeled from the first seed layer 12, the first seed layer 12 and the second seed layer 13 are transferred to the insulating core layer 40 side.
  • a second seed layer 13 is deposited on the insulating core layer 40 as shown in (k) of FIG. 14, and a first seed layer 13 is formed on the second seed layer 13,
  • the metal layer 90 is formed on the first seed layer 12 in a state where the first seed layer 12 is laminated.
  • the metal layer 90 is for forming the second circuit pattern 51 and may be made of a copper material having an excellent electrical conductivity.
  • the metal layer 90 is formed on the first seed layer 12 but the second seed layer 13 is laminated on the insulating core layer 40 after the peeling of the carrier member 11, Only the first seed layer 12 is etched away using an etching solution capable of etching only the first seed layer 12 in a state where the first seed layer 12 is laminated on the first seed layer 12, A metal layer 90 may be formed on the layer 13.
  • a transfer film including the carrier member 11, the first seed layer 12, and the second seed layer 13 is used.
  • An additional transfer film may be used that includes the carrier member 11 and the first seed layer 12 as shown in Figure 2B, in which case the metal layer 90 may be a first seed layer transferred to the insulating core layer 40 12).
  • the transfer film shown in FIGS. 1B, 1C, and 1E may be used in the insulating core layer and the additional transfer film bonding step S241 of FIG.
  • the second circuit pattern forming step S250, the second circuit pattern forming step S260 and the peeling step S270 are performed in the same manner as the second circuit pattern 51 in the second seed layer 13, the first seed layer 12
  • the process of forming the conductive part 60 and the second circuit pattern 51 and peeling the transfer film 10 is different from that of the second embodiment only in that it is composed of the metal layer 90 and the metal layer 90, 14 is the same as that of the first modification of the second embodiment shown in FIG. 14, so a detailed description of the same steps will be omitted.
  • 15 to 16 are cross-sectional views of a process for manufacturing a printed circuit board according to a third embodiment of the present invention.
  • a method of manufacturing a printed circuit board according to a third embodiment of the present invention as shown in FIGS. 15 to 16 includes steps of preparing a core substrate (S300), drilling (S330), forming a circuit pattern and a conductive part S340), removing the first seed layer (S350), and removing the second seed layer (S360).
  • the step S300 of preparing the core substrate includes a step S310 of producing a transfer film, a bonding step S311 and a transfer step S320. It is possible to manufacture a core substrate in which the second seed layer 13 and the first seed layer 12 are sequentially stacked.
  • step of manufacturing the transfer film (S310) is the same as the step of manufacturing the transfer film (S210, FIG. 10A) of the second embodiment, and thus a detailed description thereof will be omitted.
  • the second seed layer 13 of the pair of transfer films 10 may be bonded to both surfaces of the insulating core layer 40, as shown in FIG. 15 (b).
  • the carrier member 11 of the transfer film 10 is removed so that the first seed layer 12 and the second seed layer 12 are formed on both sides of the insulating core layer 40, 10 and 11 in that the seed layer 13 is provided with the core substrate CS on which the core layers CS are laminated.
  • the via hole V is formed for the purpose of interlayer connection, and can be formed through a mechanical drilling process or a laser drilling process.
  • the conductive film C is formed on the outer surface of the first seed layer 12 and the inner wall surface of the via hole V as shown in FIGS. 16E to 16I
  • a conductive material filling step (S344) of filling the material to form a first circuit pattern (30) and a second circuit pattern (51) and forming a conductive part (60) in the via hole (V) (Step S345).
  • a conductive film C is formed on the outer surface of the first seed layer 12 and the inner wall surface of the via hole through an electroless copper plating process as shown in FIG. 16 (e) .
  • the conductive film (C) may be formed by electrolytic plating or, alternatively, may be formed by printing a metal paste.
  • a silver (Ag) paste may be printed on the inner wall of the via hole (V).
  • the photosensitive layer 20 is formed on the conductive film (C) as shown in (f) of FIG.
  • a process of laminating a general photosensitive dry film and a method of applying a photo-etching resist ink are known, A photosensitive layer can be formed.
  • step S343 of forming the pattern grooves the photosensitive layer 20 is partially removed through the exposure and development steps as shown in FIG. 16 (g) to form the first circuit pattern 30 and the second circuit pattern 30 51 are to be formed.
  • the conductive material filling step S344 a conductive material such as copper having an excellent electrical conductivity through the electroplating process is applied to the outer surface of the conductive film C exposed through the pattern groove 21
  • the first circuit pattern 30 and the second circuit pattern 51 are formed by plating the first circuit pattern 30 and the second circuit pattern 51 on the inner wall surface of the via hole V so that the first circuit pattern 30 and the second circuit pattern 51 are electrically
  • the conductive part 60 is formed.
  • the conductive material filling step S344 has been described by forming the first circuit pattern 30, the second circuit pattern 51, and the conductive part 60 through the electrolytic plating process.
  • the first and second circuit patterns 30 and 51 and the conductive part 60 may be formed by printing a metal paste.
  • the photosensitive layer removing step (S345) the photosensitive layer (20) formed on the conductive film (C) is peeled and removed as shown in (i) of FIG.
  • a portion where the first circuit pattern 30 and the second circuit pattern 51 are not formed after peeling the photosensitive layer 20 as shown in FIG. 16 (j) The exposed first seed layer 12 is removed.
  • a copper conductive film (not shown) formed on the surface of the first seed layer 12 through a process such as flash etching or soft etching C) may be further removed.
  • the conductive film (C) and the first seed layer (12) may be sequentially etched, or they may be etched together at one time.
  • the first seed layer 12 is formed of the first conductive material which is different from the second conductive material constituting the first circuit pattern 30 and the second circuit pattern 51.
  • the first seed layer 12 can be removed using an etching solution which can be dissolved. In this case, it is possible to prevent the first circuit pattern 30 and the second circuit pattern 51 from being damaged in the process of removing the first seed layer 12.
  • the second seed layer 13 exposed after the removal of the first seed layer 12 is removed as shown in (k) of FIG.
  • a method such as flash etching or soft etching may be used.
  • the first circuit pattern 30 and the second circuit pattern 51 are formed on both sides and the first circuit pattern 30 and the second circuit pattern 51 are electrically connected to the conductive portion 80
  • the printed circuit board 100 is electrically connected to the printed circuit board 100 through the through-hole.
  • the printed circuit board 100 in which the first circuit pattern 30 and the second circuit pattern 51 are formed on both sides can be used as a core circuit board of a multilayer printed circuit board, A single layer or multiple buildup layers may be formed on both sides of the core circuit board through the step of forming the upper layer.
  • the transfer film 10 composed of the carrier member 11, the first seed layer 12 and the second seed layer 13 shown in FIG. 1 (d) A transfer film 10 composed of the carrier member 11 and the first seed layer 12 shown in Fig. 1 (a) or the transfer film 10 composed of the first seed layer 12 shown in Fig. 1 (e) It is also possible to manufacture a printed circuit board using the transfer film 10 composed of the carrier member 11, the adhesion control layer 14, the first seed layer 12 and the second seed layer 13. [ In the case of manufacturing a printed circuit board using the transfer film 10 shown in FIG. 1A, since the second seed layer 13 does not exist in the transfer film 10, The step of removing (S360) may be omitted.
  • the first seed layer 12 may be formed of two or more layers having different etching rates and the upper first seed layer 12a may have a higher etching rate and a lower etching rate than the lower first seed layer 12b It is preferable to be implemented as a layer having a characteristic of resistance.
  • 17 to 18 are cross-sectional views showing steps of forming a build-up layer in a method of manufacturing a printed circuit board according to a third embodiment of the present invention.
  • the step of forming the buildup layer may include forming an insulating layer 81 and an additional seed layer 82 on the first circuit pattern 30 and the second circuit pattern 51, (V) passing through the additional seed layer (82) and the insulating layer (81) so as to expose a part of the first circuit pattern (30) and the second circuit pattern (51)
  • the layer 82 is removed And a step (S378).
  • An insulating layer 81 is formed on the first circuit pattern 30 and the second circuit pattern 51 in the step of forming the insulating layer and the additional seed layer S371, And the additional seed layer 82 are laminated in order and then bonded.
  • the insulating layer 81 may be a prepreg sheet in which glass epoxy is impregnated with a thermosetting resin and is provided in a semi-cured state, a bonding sheet, or a hot-melt thermosetting resin.
  • heat and pressure can be simultaneously provided through the hot press process in the thickness direction of the substrate for complete bonding.
  • the additional seed layer 82 may be made of a copper (Cu) thin film having a thickness of 1 to 5 ⁇ .
  • a via hole V is formed through the additional seed layer 82 and the insulating layer 81, as shown in FIG. 17B. After the via hole V is formed, a portion of the first circuit pattern 30 and the second circuit pattern 51 may be exposed through the via hole V.
  • a conductive film 83 is formed on the outer surface of the additional seed layer 82 and the inner wall surface of the via hole V through a plating process as shown in FIG. .
  • a photosensitive layer 84 is formed on the conductive film 83 as shown in FIG. 17D.
  • the photosensitive layer 84 is a preliminary step for forming a circuit pattern on the conductive film 83.
  • a method of laminating a general photosensitive dry film and a method of applying a photo-etching resist ink are known, A photosensitive layer can be formed.
  • the photosensitive layer 84 is partially removed through the exposure and development steps to form the pattern groove 84a in the portion where the circuit pattern is to be formed, .
  • a conductive material such as copper having a high electrical conductivity is filled into the pattern groove 84a through the electrolytic plating process to form a circuit pattern 85 And the circuit pattern 85 is electrically connected to the lower first circuit pattern 30 or the second circuit pattern 51 exposed through the via hole V.
  • a method of printing a metal paste may be used.
  • coating, screen printing, electrolytic plating, electroless plating, inkjetting may be performed alone or two or more of these methods may be used together.
  • the photosensitive layer 84 formed on the conductive film 83 is peeled and removed as shown in Fig. 18G.
  • the conductive film 83 exposed through the portion where the circuit pattern 85 is not formed is removed after the photosensitive layer 84 is removed, And the additional seed layer 82 are removed. Since the conductive layer 83 and the additional seed layer 82 are made of the same copper material, the conductive layer 83 and the additional seed layer 82 may be formed by a method such as flash etching or soft etching. 82 can be simultaneously removed. Of course, it is also possible to remove each one sequentially
  • 19 to 20 are cross-sectional views of a process for manufacturing a printed circuit board according to a first modification of the third embodiment of the present invention.
  • a core substrate is prepared (S300), a perforation step (S330), a circuit pattern and a conductive part formation step (S340) (S350) of removing the seed layer (S360) and removing the second seed layer (S360).
  • the transfer film 10 is transferred to the carrier member 11, the adhesion control layer 14, the first seed layer 12, 2 seed layer 13 may be stacked in this order. That is, in the present embodiment, it can be used in the form of a transfer film shown in FIG. 1 (e).
  • the transfer film 10 constructed as described above may be bonded to both surfaces of the insulating core layer 40 through the bonding step S311 as shown in FIG. 19 (b), and the carrier film 11 of the transfer film 10 And the adhesion control layer 14 may be removed from the first seed layer 12 through the transfer step S320 as shown in FIG. 19 (c).
  • the carrier member 11 may be peeled from the first seed layer 12 by applying a physical force to the carrier member 11. In this process, Can be peeled off from the first seed layer (12) together with the first seed layer (11).
  • the second seed layer 41 is formed on both surfaces of the insulating core layer 40 through the step S310 of manufacturing the transfer film, the bonding step S311 and the transfer step S320.
  • the core substrate CS in which the first seed layer 13 and the first seed layer 12 are sequentially stacked can be provided.
  • the removing step S360 is the same as that of the third embodiment shown in Figs. 15 to 16, so that a detailed description thereof will be omitted.
  • 21 to 22 are cross-sectional views of a process for manufacturing a printed circuit board according to a fourth embodiment of the present invention.
  • the method of manufacturing a printed circuit board according to a fourth embodiment of the present invention as shown in FIGS. 21 to 22 includes steps of preparing a core substrate (S400), removing a first seed layer (S450)
  • the step S400 of preparing the core substrate includes a step S410 of manufacturing a transfer film S410, a step S440 of forming a conductive pattern, a step S440 of forming a conductive pattern, and a step S460 of removing a second seed layer, (S411) and a transfer step (S420).
  • the method of manufacturing a printed circuit board according to the fourth embodiment of the present invention is the same as the method of manufacturing a printed circuit board according to the first embodiment shown in FIG. 15 (b), except that the step of removing the first seed layer (S450) 16 and the third embodiment of Fig.
  • the first circuit pattern 30 and the second circuit pattern 51 are formed through the circuit pattern and the conductive part forming step (S340; see FIGS. 16E to 16I) Unlike the first seed layer 12 which is exposed to the outside in the first seed layer removing step S350 (see FIG. 16 (j)), in the fourth embodiment, after the transferring step S420 There is a difference in that the entire first seed layer 12 is removed before the first circuit pattern 30 and the second circuit pattern 51 are formed by performing the step S450 of removing the first seed layer.
  • the first seed layer 12 12 are not built in the inside of the circuit.
  • the first seed layer 12 made of, for example, silver (Ag) It can be recovered and recycled, so that the manufacturing cost can be reduced and the occurrence of environmental issues can be prevented.
  • the core substrate CS in which the second seed layer 13 and the first seed layer 12 are sequentially stacked on both surfaces of the core substrate 40 can be manufactured.
  • the exposed first seed layer 12 may be removed by etching or the like after peeling the carrier member 11 as shown in FIG. 21 (d). Since the first seed layer 12 is formed of the first conductive material different from the second seed layer 13, the first seed layer 12 may be etched using an etching solution capable of selectively dissolving the first conductive material, Can be removed. Therefore, it is possible to prevent the second seed layer 13 from being damaged in the process of removing the first seed layer 12.
  • the copper second seed layer 13 is removed from the carrier member 11 (step S610) through the step S410, the bonding step S411, the transfer step S420 and the first seed layer removing step S450, (Ag) first seed layer 12, which is not directly formed on the first seed layer 13, but instead is formed on the first seed layer 12 of the first conductive material different from the second seed layer 13
  • the first seed layer 12 is covered and protected by the first seed layer 12 so as to be transferred to the insulating core layer 40.
  • the second seed layer 13 is contaminated and oxidized in the conventional manner.
  • the first and second microcircuits 1 and 2 which are very smooth, uniform, and excellent in straightness,
  • the patterns 30 and 51 can be easily implemented. That is, a minute circuit pattern can be implemented very easily.
  • the second seed layer 13 of copper for example, has a good smoothness, a high resolution can be realized by regular reflection of copper.
  • the perforation step S430, the circuit pattern and the conductive part formation step S440 of the fourth embodiment are the same as the perforation step S330 of FIG. 15 (d) of the third embodiment, the circuit pattern and the conductive part formation step S340 , (E) to (i) of FIG. 16), detailed description of the same step will be omitted.
  • the exposed second seed layer 13 is removed after the photosensitive layer 20 is removed as shown in FIG. 22 (j).
  • a method such as flash etching or soft etching may be used. Since the copper foil layer C formed on the second seed layer 13 is made of the same copper material as the second seed layer 13 in the process of removing the second seed layer 13, (13). ≪ / RTI > As described above, since the first seed layer 12 is removed in the first seed layer removing step S450 and the drilling step S430 is performed in this embodiment, the step of removing the second seed layer S460 The first seed layer 12 is not present. That is, since the second seed layer 13 and the copper foil layer C are made of the same material, they can be removed at one time by etching, so that the manufacturing cost can be reduced, and the manufacturing cost and productivity can be improved.
  • the transfer film 10 composed of the carrier member 11, the first seed layer 12 and the second seed layer 13 shown in FIG. 1 (d) It is possible to use a transfer member composed of the carrier member 11, the adhesion control layer 14, the first seed layer 12 and the second seed layer 13 shown in FIG. 1 (e) It is also possible to manufacture a printed circuit board using the film 10.
  • 23 to 24 are cross-sectional views showing steps of forming a build-up layer in a method of manufacturing a printed circuit board according to a fourth embodiment of the present invention.
  • the double-sided printed circuit board 100 manufactured in the fourth embodiment can be used as a core circuit board, and the steps of forming the build-up layer described in the third embodiment
  • a single-layer or multi-layer buildup layer may be formed on the first circuit pattern 30 and the second circuit pattern 51 of the double-sided printed circuit board 100 in the same manner as in FIG.
  • the steps of forming the build-up layer (S461 to S468) are the same as those of the build-up layer forming step of the third embodiment, so a detailed description thereof will be omitted.
  • 25 is a cross-sectional view showing steps of manufacturing a core substrate of a printed circuit board manufacturing method according to the third and fourth embodiments of the present invention.
  • the core substrate (CS, see FIG. 19C) of the third embodiment and the core substrate (CS, FIG. 15C) of the fourth embodiment, 21 (c)) can be manufactured through a step of manufacturing a core substrate, as shown in Fig.
  • the step of manufacturing such a core substrate includes a step (S11) of producing a transfer film, a bonding step (S12) and a transfer step (S13).
  • a first seed layer 12 made of silver (Ag) is formed on both surfaces of the carrier member 11 having an excellent surface smoothness as shown in FIG. 25 (a)
  • a second seed layer 13 having a thickness of 1 to 5 ⁇ made of copper (Cu) is formed on the first seed layer 12 to form a double-side transfer film 10.
  • the step S11 of manufacturing such a transfer film is a step of manufacturing a transfer film of the third embodiment in that the first seed layer 12 and the second seed layer 13 are formed on both sides of the carrier member 11 respectively
  • the process of forming the first seed layer 12 and the second seed layer 13 in order on the surface of the carrier member 11 is different from that of the third embodiment (S310) Therefore, a detailed description thereof will be omitted.
  • the insulating core layer 40 is disposed between the plurality of double-sided transfer films 10 as shown in FIG. 25 (b), and heat and pressure are applied in the thickness direction to bond them
  • the carrier member 11 of the transfer film 10 is removed so that the first seed layer 12 and the second seed layer 12 are formed on both sides of the insulating core layer 40,
  • the layer 13 is transferred.
  • the insulating core layer 40 is made of the same material as the insulating core layer 40 of the third embodiment, and the joining step S12 and the transferring step S13 are the same as the joining step S311 of the third embodiment 15 (b)) and the transferring step (see S320, FIG. 15 (c)), detailed description thereof will be omitted.
  • the core substrate CS on which the first seed layer 12 and the second seed layer 13 are stacked on both sides of the core substrate 40 can be provided.
  • CS Three core substrates
  • three core substrates (CS) are manufactured by using the four double-sided transfer films (10).
  • the bonding step (S12) It is also possible to manufacture the core substrate CS using the film 10.
  • the productivity can be improved and the manufacturing process can be simplified, and the consumption of the carrier member can be reduced as compared with the case where the end face transfer film is used.
  • 83 conductive film
  • 84 photosensitive layer
  • 84a pattern groove
  • circuit pattern C conductive film
  • V via hole
  • CS core substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 제조방법에 관한 것으로서, 본 발명에 따른 인쇄회로기판 제조방법은, 캐리어부재의 일면에 시드층을 형성하여 전사필름을 제조하는 단계;와, 상기 시드층 상에 제1회로패턴을 형성하는 단계;와, 상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계;와, 상기 제1회로패턴과 금속층을 전기적으로 연결하는 통전부를 형성하는 단계;와, 상기 금속층을 패터닝하여 제2회로패턴을 형성하는 단계; 및 상기 전사필름을 제거하여 제1회로패턴을 절연코어층에 전사하는 단계;를 포함하는 것을 특징으로 한다.

Description

인쇄회로기판 제조방법
본 발명은 인쇄회로기판 제조방법에 관한 것으로서, 보다 상세하게는 시드층이 형성된 전사필름을 이용해 다층 인쇄회로기판을 용이하게 제조할 수 있으며, 정밀한 미세회로패턴을 구현할 수 있는 인쇄회로기판 제조방법에 관한 것이다.
일반적으로 인쇄회로기판(Printed Circuit Board)은 각종 전자부품들을 탑재하여 전기적으로 연결시켜주는 기판 형태의 전자부품이다.
인쇄회로기판은 배선구조의 회로패턴 층에 따라서 단층, 양면, 다층형 등과 같이 여러 종류가 있으며, 인쇄회로기판의 적용초기에는 단면에 인쇄배선이 형성된 것과 같은 비교적 구조가 간단한 제품이 주를 이루었으나, 점차적으로 전자제품의 경량화, 소형화 및 다기능화, 복합기능화에 따라 배선밀도가 높아지고 구조가 복잡해지고 있으며, 양면, 다층형 등과 같이 다층제품으로 진화하는 추세이다.
이와 같은 인쇄회로기판 중에서 양면 인쇄회로기판의 통상적인 제조방법을 양면 연성 인쇄회로기판을 예를 들어 설명하면 다음과 같다.
폴리이미드 필름(Polyimide Film) 혹은 폴리에스테르(Polyester)필름과 같은 절연성 필름의 양쪽면에 박막의 구리(Cu)가 각각 적층된 양면 동박적층(CCL; Copper Clad Laminate)필름 원단을 준비한 후, 상기 구리(Cu)층의 회로패턴이 형성될 부분을 전기적으로 연결하기 위하여 CCL필름의 소정의 위치에 드릴 등을 이용하여 비아홀을 형성한 다음, 이 비아홀에 도금을 행하여 구리(Cu)층이 서로 전기적으로 연결되도록 한다. 그 다음, CCL필름의 양측 구리(Cu)층에 감광성 필름을 이용하거나 액을 도포하여 각각의 구리(Cu)층을 노광, 현상, 에칭, 박리공정을 통하여 소정의 회로패턴으로 가공하는 방법으로 양면 연성 회로기판을 제작하게 된다.
하지만, 상기와 같은 종래의 제조방법은, 고가의 동박필름을 이용해야 하므로 제조단가가 상승하게 되는 문제가 있다. 특히, 다층 인쇄회로기판의 제조시 회로를 미세하게 형성하기 어려운 문제가 있다.
[선행기술문헌]
한국 공개특허 제10-2016-0076964호(2016.07.01)
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 시드층이 형성된 전사필름을 이용해 다층 인쇄회로기판을 용이하게 제조할 수 있으며, 정밀한 미세회로패턴을 구현할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 캐리어부재의 일면에 제1시드층을 형성하여 전사필름을 제조하는 단계; 상기 제1시드층 상에 제1회로패턴을 형성하는 단계; 상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계; 상기 제1회로패턴과 상기 금속층을 전기적으로 연결하는 통전부를 형성하는 단계; 상기 금속층을 패터닝하여 제2회로패턴을 형성하는 단계; 및 상기 전사필름을 제거하여 상기 제1회로패턴을 상기 절연코어층에 전사하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법에 의해 달성된다.
상기 전사필름을 제조하는 단계는, 상기 캐리어부재와 상기 제1시드층의 사이에 접합조절층을 형성하는 단계를 더 포함할 수 있다.
상기 전사필름을 제조하는 단계 이후, 제조된 한 쌍의 전사필름의 캐리어부재를 각각 접합층의 양면에 접합하는 접합단계를 더 수행할 수 있다.
상기 전사필름을 제조하는 단계는, 상기 제1시드층을 형성하는 제1전도성 물질과 상이한 제2시드층을 형성하는 단계를 더 포함할 수 있다.
상기 전사필름을 제조하는 단계는, 상기 캐리어부재와 상기 제1시드층의 사이에 접합조절층을 형성하는 단계와, 상기 제1시드층을 형성하는 제1전도성 물질과 상이한 제2시드층을 형성하는 단계를 더 포함할 수 있다.
상기 전사필름을 제조하는 단계에서, 상기 제1시드층은 에칭속도가 서로 다른 2층 이상으로 형성할 수 있다.
상기 캐리어부재와 상기 제1시드층의 결합력은, 상기 제1시드층과 상기 제1회로패턴의 결합력에 비해 상대적으로 낮게 설정될 수 있다.
상기 제1회로패턴 형성단계는, 상기 제1시드층 상에 감광층을 형성하는 단계와, 상기 감광층 상에 패턴홈을 형성하는 단계와, 상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여 상기 제1회로패턴을 형성하는 도전성물질 충진단계와, 상기 감광층을 제거하는 단계를 포함할 수 있다.
상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계에서, 상기 금속층을 형성하기 전에, 추가 전사필름을 형성하는 단계를 더 포함하며, 상기 추가 전사필름은, 캐리어부재 및 제1시드층을 포함하는 전사필름 또는 캐리어부재, 제1시드층 및 제2시드층을 포함하는 전사필름을 사용할 수 있다.
상기 추가 전사필름을 형성하는 단계는, 상기 추가 전사필름의 제1시드층이 상기 절연코어층 상에 접촉되도록 상기추가 전사필름을 상기 절연코어층 상에 접합하는 단계와, 상기 추가 전사필름의 캐리어부재를 제거하여 상기 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며, 상기 금속층은, 상기 절연코어층에 전사된 상기 제1시드층 상에 형성할 수 있다.
상기 추가 전사필름을 형성하는 단계는, 상기 추가 전사필름의 제2시드층이 상기 절연코어층 상에 접촉되도록 상기 추가 전사필름을 상기 절연코어층 상에 접합하는 단계와, 상기 추가 전사필름의 캐리어부재를 제거하여, 상기 절연코어층에 상기 추가 전사필름의 제2시드층이 접하고, 상기 추가 전사필름의 제2시드층에 상기 추가 전사필름의 제1시드층이 접하도록, 상기 추가 전사필름의 제2시드층 및 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며, 상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층과 접하는 상기 제1시드층 상에 형성할 수 있다.
상기 추가 전사필름을 형성하는 단계는, 상기 추가 전사필름의 제2시드층이 상기 절연코어층 상에 접촉되도록 상기 추가 전사필름을 상기 절연코어층 상에 접합하는 단계와, 상기 추가 전사필름의 캐리어부재를 제거하여, 상기 절연코어층에 상기 추가 전사필름의 제2시드층이 접하고, 상기 추가 전사필름의 제2시드층에 상기 추가 전사필름의 제1시드층이 접하도록, 상기 추가 전사필름의 제2시드층 및 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며, 상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층 상에 형성된 상기 제1시드층을 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 선택적으로 에칭 제거한 후, 상기 절연코어층에 전사된 상기 제2시드층 상에 형성할 수 있다.
상기 제1회로패턴을 상기 절연코어층에 전사하는 단계는, 상기 제1시드층으로부터 상기 캐리어부재를 박리하는 단계와, 상기 제1시드층을 제거하는 단계를 포함할 수 있다.
상기 제1시드층은 제1전도성 물질로 이루어지고, 상기 제1회로패턴은 상기 제1전도성 물질과 상이한 제2전도성 물질로 이루어지며, 상기 제1시드층을 제거하는 단계에서는, 상기 제1회로패턴을 제외하고 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 상기 제1시드층만을 선택적으로 제거할 수 있다.
상기 제1회로패턴을 상기 절연코어층에 전사하는 단계에서는,
상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해, 상기 절연코어층 및 상기 제1회로패턴에 접촉된 상태의 상기 제1시드층만을 선택적으로 에칭 제거하고, 상기 제1시드층만 에칭되면서 상기 제1시드층에 접촉된 상태였던 상기 캐리어부재가 상기 제1시드층으로부터 탈락되어, 상기 전사필름이 제거될 수 있다.
한편, 본 발명의 목적은, 접합층에 제2시드층과 제1시드층이 형성된 캐리어기판을 제조하는 단계; 상기 제1시드층 상에 제1회로패턴을 형성하는 단계; 상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계; 상기 제1회로패턴과 상기 금속층을 전기적으로 연결하는 통전부를 형성하는 단계; 상기 금속층을 패터닝하여 제2회로패턴을 형성하는 단계; 및 상기 캐리어기판을 박리하는 박리단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법의해서도 달성된다.
상기 캐리어기판을 제조하는 단계는, 상기 접합층과 상기 제2시드층의 사이에 접합조절층을 형성하는 단계를 더 포함할 수 있다.
상기 캐리어기판을 제조하는 단계는, 캐리어부재의 일면에 제1시드층과 제2시드층을 형성하여 전사필름을 제조하는 단계와, 상기 전사필름의 제2시드층에 접합층을 접합하는 접합단계와, 상기 캐리어부재를 제거하여 제1시드층과 제2시드층을 접합층에 전사하는 전사단계를 포함할 수 있다.
상기 캐리어기판을 제조하는 단계는, 캐리어부재의 일면에 제1시드층과 제2시드층을 형성하여 전사필름을 제조하는 단계와, 상기 전사필름을 제조하는 단계 이후, 한 쌍의 전사필름의 제2시드층을 접합층의 양면에 각각 접합하는 접합단계와, 상기 한 쌍의 전사필름의 캐리어부재를 각각 제거하여, 상기 접합층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 접합층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함할 수 있다.
상기 캐리어기판을 제조하는 단계는, 캐리어부재 양면의 각각에 제1 및 제2시드층을 형성하여 양면 전사필름을 제조하는 단계와, 복수 마련되는 상기 양면 전사필름 사이 사이에 접합층을 각각 배치한 후 접합하는 접합단계와, 상기 캐리어부재를 각각 제거하여, 상기 접합층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 접합층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함하여, 복수의 캐리어 기판을 제조할 수 있다.
상기 캐리어기판을 제조하는 단계에서, 상기 제1시드층은 에칭속도가 서로 다른 2층 이상으로 형성할 수 있다.
상기 제1회로패턴 형성단계는, 상기 제1시드층 상에 감광층을 형성하는 단계와, 상기 감광층 상에 패턴홈을 형성하는 단계와, 상기 패턴홈을 통해 노출된 제1시드층을 제거하는 단계와, 상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여 제1회로패턴을 형성하는 도전성물질 충진단계와, 상기 감광층을 제거하는 단계 및 상기 감광층의 제거 후 노출된 제1시드층을 제거하는 단계를 포함할 수 있다.
상기 캐리어기판을 박리하는 박리단계는, 상기 제2시드층으로부터 상기 접합층을 박리하는 단계와, 상기 제2시드층을 제거하는 단계를 포함할 수 있다.
상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계에서, 상기 금속층 형성에 앞서, 추가 전사필름을 형성하는 단계를 더 포함하며, 상기 추가 전사필름은, 캐리어부재 및 제1시드층을 포함하는 전사필름 또는 캐리어부재, 제1시드층 및 제2시드층을 포함하는 전사필름을 사용할 수 있다.
상기 추가 전사필름을 형성하는 단계는, 상기 추가 전사필름의 제 1시드층이 상기 절연코어층 상에 접촉되도록 상기추가 전사필름을 상기 절연코어층 상에 접합하는 단계와, 상기 추가 전사필름의 캐리어부재를 제거하여 상기 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며, 상기 금속층은, 상기 절연코어층에 전사된 상기 제1시드층 상에 형성할 수 있다.
상기 추가 전사필름을 형성하는 단계는, 상기 추가 전사필름의 제 2시드층이 상기 절연코어층 상에 접촉되도록 상기추가 전사필름을 상기 절연코어층 상에 접합하는 단계와, 상기 추가 전사필름의 캐리어부재를 제거하여, 상기 절연코어층에 상기 추가 전사필름의 제2시드층이 접하고, 상기 추가 전사필름의 제2시드층에 상기 추가 전사필름의 제1시드층이 접하도록, 상기 추가 전사필름의 제2시드층 및 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며, 상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층과 접하는 상기 제1시드층 상에 형성할 수 있다.
상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층 상에 형성된 상기 제1시드층을 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 선택적으로 에칭 제거한 후, 상기 절연코어층에 전사된 상기 제2시드층 상에 형성할 수 있다.
상기 제1시드층은 제1전도성 물질로 이루어지고, 상기 제1회로패턴 및 상기 제2시드층은 상기 제1전도성 물질과 상이한 제2전도성 물질로 이루어지며, 상기 제1회로패턴 및 상기 제2시드층을 제외하고 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 상기 제1시드층만을 선택적으로 제거할 수 있다.
상기 제1시드층은 은(Ag) 재질로 형성될 수 있다.
상기 제2시드층은 구리 또는 알루미늄으로 형성될 수 있다.
한편, 본 발명의 목적은, 절연코어층의 양면에 제1시드층이 각각 형성된 코어기판을 준비하는 단계; 상기 코어기판을 관통하는 비아홀을 형성하는 천공단계; 상기 코어기판의 양면에 제1회로패턴과 제2회로패턴을 형성하고, 상기 비아홀에 양면의 제1회로패턴과 제2회로패턴을 전기적으로 연결하는 통전부를 형성하는 회로패턴 형성단계; 및 상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제1시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법에 의해서도 달성된다.
상기 코어기판을 준비하는 단계는 상기 절연코어층의 양면에 상기 제1시드층을 각각 차례로 적층하기 전에, 상기 제1시드층과 접하는 접합조절층을 형성하는 단계를 더 포함할 수 있다.
한편, 본 발명의 목적은, 절연코어층의 양면에 제2시드층 및 제1시드층이 각각 차례로 적층된 코어기판을 준비하는 단계; 상기 코어기판을 관통하는 비아홀을 형성하는 천공단계; 상기 코어기판의 양면에 제1회로패턴과 제2회로패턴을 형성하고, 상기 비아홀에 양면의 제1회로패턴과 제2회로패턴을 전기적으로 연결하는 통전부를 형성하는 회로패턴 형성단계; 상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제1시드층을 제거하는 단계; 및 상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제2시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법에 의해서도 달성된다.
상기 코어기판을 준비하는 단계는 상기 절연코어층의 양면에 제2 및 제1시드층을 각각 차례로 적층하기 전에, 상기 제1시드층과 접하는 접합조절층을 형성하는 단계를 더 포함할 수 있다.
한편, 본 발명의 목적은, 절연코어층의 양면에 제2시드층 및 제1시드층이 각각 차례로 적층된 코어기판을 준비하는 단계; 상기 제1시드층을 제거하는 단계; 상기 코어기판을 관통하는 비아홀을 형성하는 천공단계; 상기 코어기판의 양면에 제1회로패턴과 제2회로패턴을 형성하고, 상기 비아홀에 양면의 제1회로패턴과 제2회로패턴을 전기적으로 연결하는 통전부를 형성하는 회로패턴 형성단계; 및 상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제2시드층을 제거하는 단계를 포함하는 인쇄회로기판 제조방법에 의해서도 달성된다.
상기 코어기판을 준비하는 단계는 상기 절연코어층의 양면에 제2 및 제1시드층을 각각 차례로 적층하기 전에, 상기 제1시드층과 접하는 접합조절층을 형성하는 단계를 더 포함할 수 있다.
상기 코어기판을 준비하는 단계는, 캐리어부재의 일면에 제1시드층과 제2시드층을 형성하여 전사필름을 제조하는 단계와, 상기 전사필름을 제조하는 단계 이후, 한 쌍의 전사필름의 제2시드층을 상기절연코어층의 양면에 각각 접합하는 접합단계와, 상기 한 쌍의 전사필름의 캐리어부재를 각각 제거하여, 상기 절연코어층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 절연코어층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함할 수 있다.
상기 캐리어부재와 제1시드층의 결합력은 상기 제1시드층과 제2시드층의 결합력에 비해 상대적으로 낮게 설정될 수 있다.
상기 코어기판을 준비하는 단계는, 캐리어부재 양면의 각각에 제1 및 제2시드층을 형성하여 양면 전사필름을 제조하는 단계와, 복수 마련되는 상기 양면 전사필름 사이 사이에 절연코어층을 각각 배치한 후 접합하는 접합단계와, 상기 캐리어부재를 각각 제거하여, 상기 절연코어층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 절연코어층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함하여, 복수의 코어기판을 제조할 수 있다.
상기 캐리어부재와 제1시드층의 결합력은 상기 제1시드층과 제2시드층의 결합력에 비해 상대적으로 낮게 설정될 수 있다.
상기 코어기판을 제조하는 단계에서, 상기 제1시드층은 에칭속도가 서로 다른 2층 이상으로 형성할 수 있다.
상기 제1시드층을 제거하는 단계에서는, 상기 제1시드층만 용해할 수 있는 에칭용액을 이용해 제1시드층을 용해시킬 수 있다.
상기 회로패턴 형성단계는, 상기 절연코어층의 양면에 위치한 제1시드층 상에 감광층을 형성하는 감광층 형성단계와, 상기 감광층을 부분적으로 제거하여 상기 비아홀이 형성된 부분과 제1회로패턴과 제2회로패턴이 형성될 부분에 패턴홈을 형성하는 패턴홈 형성단계와, 상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여, 상기 절연코어층 양면의 제1시드층에 제1회로패턴과 제2회로패턴을 각각 형성하고, 상기 비아홀의 내벽면에 통전부를 형성하는 도전성물질 충진단계와, 상기 감광층을 제거하는 감광층 제거단계를 포함할 수 있다.
상기 회로패턴 형성단계는, 상기 감광층 형성단계에 앞서, 상기 제1시드층의 외표면 및 비아홀의 내벽면에 도전막을 형성하는 도전막 형성단계를 더 수행할 수 있다.
상기 회로패턴 형성단계는, 상기 절연코어층의 양면에 위치한 제2시드층 상에 감광층을 형성하는 단계와, 상기 감광층을 부분적으로 제거하여 상기 비아홀이 형성된 부분과 제1회로패턴과 제2회로패턴이 형성될 부분에 패턴홈을 형성단계와, 상기 패턴홈을 통해 노출된 부위에 도전성 물질을 충진하여, 상기 절연코어층 양면의 제2시드층에 제1회로패턴과 제2회로패턴을 각각 형성하고, 상기 비아홀의 내벽면에 통전부를 형성하는 도전성물질 충진단계와, 상기 감광층을 제거하는 단계를 포함할 수 있다.
상기 회로패턴 형성단계는, 상기 감광층 형성단계에 앞서, 상기 제2시드층의 외표면 및 비아홀의 내벽면에 도전막을 형성하는 단계를 더 수행할 수 있다.
상기 제1회로패턴과 제2회로패턴 상에 빌드업층을 형성하는 단계를 더 포함할 수 있다.
상기 빌드업층을 형성하는 단계는, 상기 제1회로패턴과 제2회로패턴 상에 절연층 및 추가시드층을 형성하는 단계와, 상기 제1회로패턴과 제2회로패턴의 일부가 노출되도록 상기 추가시드층과 절연층을 관통하는 비아홀을 형성하는 단계와, 상기 추가 시드층 상에 감광층을 형성하는 감광층 형성단계와, 상기 감광층 상에 패턴홈을 형성하는 패턴홈 형성단계와, 상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여 회로패턴을 형성하는 도전성물질 충진단계와, 상기 감광층을 제거하는 감광층 제거단계와, 상기 회로패턴이 형성되지 않은 부분을 통해 노출된 추가시드층을 제거하는 단계를 포함할 수 있다.
상기 빌드업층을 형성하는 단계는, 상기 감광층 형성단계에 앞서, 상기 추가시드층의 외표면 및 비아홀의 내벽면에 도전막을 형성하는 단계를 더 수행할 수 있다.
본 발명에 따르면, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 시드층이 형성된 전사필름을 이용해 다층 인쇄회로기판을 용이하게 제조할 수 있으며, 정밀한 미세회로패턴을 구현할 수 있는 인쇄회로기판 제조방법이 제공된다.
도 1은 본 발명에 적용되는 전사필름의 다양한 형태를 나타낸 단면도,
도 2 내지 도 3은 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 4 내지 도 5는 본 발명의 제1실시예의 제1변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 6 내지 도 7은 본 발명의 제1실시예의 제2변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 8 내지 도 9는 본 발명의 제1실시예의 제3변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 10 내지 도 11은 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 12 내지 도 13은 본 발명의 제2실시예의 제1변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 14는 본 발명의 제2실시예의 제2변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 15 내지 도 16은 본 발명의 제3실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 17 내지 도 18은 본 발명의 제3실시예에 따른 인쇄회로기판 제조방법의 빌드업층 형성단계를 나타낸 공정별 단면도,
도 19 내지 도 20은 본 발명의 제3실시예의 제1변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 21 내지 도 22는 본 발명의 제4실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도,
도 23 내지 도 24는 본 발명의 제4실시예에 따른 인쇄회로기판 제조방법의 빌드업층 형성단계를 나타낸 공정별 단면도이고,
도 25는 본 발명의 제3 및 제4실시예에 따른 인쇄회로기판 제조방법의 코어기판을 제조하는 단계를 나타낸 공정별 단면도이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법에 대하여 상세하게 설명한다.
첨부도면 중, 도 1은 본 발명에 적용되는 전사필름의 다양한 형태를 나타낸 단면도이고, 도 2 내지 도 3은 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 2 내지 도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법은, 전사필름을 제조하는 단계(S110), 제1회로패턴 형성단계(S120), 절연코어층 및 금속층 형성단계(S130), 통전부 형성단계(S140), 제2회로패턴 형성단계(S150), 전사단계(S160)를 포함한다.
상기 전사필름을 제조하는 단계(S110)에 있어서, 전사필름(10)은 도 1의 (a)와 같이 캐리어부재(11) 및 제1시드층(12)으로 구성될 수도 있으며, 상기 캐리어부재(11)는 평활도가 우수하면서도, 제1시드층(12)으로부터 쉽게 박리될 수 있는 재질로 이루어지는 것이 바람직하다.
한편, 전사필름(10)의 제1시드층(12)은 도 1의 (a)에 도시된 바와 같이 1층으로 형성될 수도 있고, 도 1의 (b)에서와 같이, 2층 또는 2층 이상으로 다층 구성할 수도 있다. 여기서, 복수 회 코팅으로 복수 층으로 형성하는 경우 핀홀 형성을 억제할 수도 있다.
또한, 도 1의 (b)에서와 같이, 2층으로 형성되는 경우 2층은 서로 다른 특성으로 형성되는 것이 바람직하다.
캐리어부재(11) 상에 형성되는 하부 제1시드층(12b)은, 캐리어부재(11)와 하부 제1시드층(12b)이 초기에 부착상태를 유지하고 있을 때의 초기 부착 유지력 및 추후 하부 제1시드층(12b)로부터 캐리어부재(11)가 박리될 때의 박리/이형력에 있어서 우수한 특성을 갖는 층으로 구현되는 것이 바람직하다.
이와는 달리, 제1회로패턴(30) 및 절연코어층(40)에 접하는 상부 제1시드층(12a)은, 하부 제1시드층(12b) 보다 빠른 에칭속도와 낮은 저항의 특성을 갖는 층으로 구현되는 것이 바람직하다. 또한 상부 제1시드층(12a)은 하부 제1시드층(12b) 보다 높은 표면반사율의 특성을 갖는 것이 바람직할 수 있다.
이와 같이, 상부 및 하부 제1시드층(12a, 12b)이 서로 다른 특성을 갖도록, 2층의 양자 바인더 수지 함량을 달리하여 층을 달리 형성할 수도 있고, 바인더 수지의 종류를 달리 선택하여 다른 종류의 바인더 수지를 이용하여 층을 형성할 수도 있고, 바인더 수지 없는 순수 은(Ag) 잉크를 사용하여 층을 형성할 수도 있고, 각 층의 경도를 달리할 수도 있고, 두께를 달리할 수도 있다.
구체적으로는 상부 및 하부 제1시드층(12a, 12b)이 은(Ag) 나노 입자를 바인더 수지에 분산시켜 제조한 은(Ag) 페이스트로 형성하는 경우, 하부 제1시드층(12b) 보다 상부 제1시드층(12a)의 바인더 수지 함량을 최소화하는 것으로 2층을 달리하여 에칭 시 하부 제1시드층(12b) 보다 상부 제1시드층(12a)의 빠른 제거가 가능한 층으로 구성할 수 있다. 또한 이 경우, 바인더 수지의 함량이 적기 때문에 시드층 제거단계(S162, 도 3의 (j) 참조)를 통해 제1시드층(12)을 제거한 후 절연코어층(40)과 제1회로패턴(30)에 바인더 수지 잔사가 남지 않고 깨끗하게 제거되어 제1회로패턴(30)의 오염되는 것을 방지할 수 있게 된다.
또는 전술한 바와 같이 각 층의 경도를 달리 하여 핫프레스(Hot press) 등의 기판 제작 공정에서의 상부 및 하부 제1시드층(12a, 12b)의 변형을 최소화 할 수 있고, 각 층의 두께를 달리하여 이형력 개선, 선택적 에칭력 개선 등의 특성을 확보할 수도 있다.
한편, 전사필름(10)은, 도 1의 (c)에서와 같이 캐리어부재(11), 접착조절층(14) 및 제1시드층(12)으로 구성될 수 있고, 도 1의 (d)에서와 같이 캐리어부재(11), 제1시드층(12) 및 제2시드층(13)으로 구성될 수 있고, 도 1의 (e)에서와 같이 캐리어부재(11), 접착조절층(14), 제1시드층(12) 및 제2시드층(13)으로 구성될 수 있다.
여기서, 상기 캐리어부재(11)는 폴리이미드(PI; Polyimide), 및/또는 나일론일 수도 있고, 금속 캐리어층으로 이루어질 수 있다. 이러한 금속 캐리어층은, 다양한 종류의 예컨대 구리, 알루미늄 등의 메탈 시트일 수 있으며, 한 예로 구리(Cu)시트인 것이 바람직하나 이로 한정되는 것은 아니며, 두께의 경우 18㎛인 것이 바람직하나 이로 한정되는 것은 아니며, 다양한 두께로 적용 가능할 수 있다.
여기서, 접착조절층(14)은 캐리어부재(11)와 제1시드층(12)이 제조 공정이 진행되는 동안에 서로 접착되어 있을 정도의 접착성을 유지하면서도 추후 캐리어부재(11)를 분리하는 단계에서 잘 분리될 수 있는 이형력을 확보하기 위해 형성한 층이다. 이러한 접착조절층(14)은 예컨대 우레탄 수지, 에폭시 수지, 폴리이미드, 에스테르 수지 등의 고분자 수지에, 이형력 조절을 위한 첨가제 및 충진제를 포함하여 형성할 수 있다. 접착 조절층의 이형력(인장 박리강도)은, 0.005 kgf/cm~0.5 kgf/cm일 수 있으며, 바람직하게는 0.01 kgf/cm~0.05 kgf/cm일 수 있다.
한편, 도 1의 (d), (e)의 제2시드층(13)의 경우, 다양한 금속으로 층을 형성할 수 있으나, 한 예로 구리(Cu)로 형성할 수 있고, 이로 한정되는 것은 아니며, 두께는1~5㎛인 것이 바람직하나, 이로 한정되는 것은 아니며, 다양한 두께로 적용 가능할 수 있다.
이와 같은 전사필름(10)을 제조하는 단계의 한 예로서, 도 2의 (a)와 같이 전사필름을 제조하는 단계(S110)에서는, 표면평활도가 우수한 캐리어부재(11)에 은(Ag) 재질로 이루어진 제1전도성 물질을 코팅하여 제1시드층(12)을 형성한다.
상기 제1시드층(12)은 코팅, 스크린인쇄, 스퍼터링, 화학증착법, 전해도금, 무전해도금 등의 방법으로 캐리어부재(11) 상에 형성할 수 있으며, 상기 제1전도성물질은 은(Ag) 나노 입자를 열경화수지에 분산시켜 제조한 은(Ag) 페이스트로 이루어질 수 있다. 여기서, 제1시드층(12)을 은(Ag)으로 형성하였으나, 이에 한정되는 것은 아니며 추후 에칭을 고려하여 제1시드층(12)을 형성하는 금속이 회로패턴을 형성하는 금속과 다른 종류의 금속이라면 다양하게 적용될 수 있다.
상기 제1회로패턴 형성단계(S120)에서는, 상기 제1시드층(12) 상에 제1회로패턴(30)을 형성한다.
구체적으로, 상기 제1회로패턴 형성단계(S120)는, 상기 제1시드층(12) 상에 감광층(20)을 형성하는 단계(S121)와, 상기 감광층(20)에 패턴홈(21)을 형성하는 단계(S122)와, 상기 패턴홈(21)에 전도성 물질을 충진하는 단계(S123)와, 상기 감광층을 제거하는 단계(S124)를 포함한다.
상기 감광층을 형성하는 단계(S121)에서는, 도 2의 (b)와 같이 상기 시드층 (12)상에 감광층(20)을 형성한다. 감광층(20)은 제1시드층(12) 상에 회로패턴을 형성하기 위한 사전 단계이다. 감광층을 형성하는 단계(S121)에서는 일반적인 감광성 드라이필름(Dry Film)을 합지하여 진행하는 방법과 감광성 에칭(Photo Etching) 레지스트 잉크를 도포하여 형성하는 방법 등, 당 기술분야에서 널리 알려진 공정을 통하여 감광층(20)을 형성할 수 있다.
상기 패턴홈 형성단계(S122)에서는, 도 2의 (c)와 같이 노광 및 현상공정 등을 통해 감광층(20)을 부분적으로 제거하여 회로패턴이 형성될 부분에 패턴홈(21)을 형성한다.
여기서, 은(Ag) 재질의 제1시드층(12) 위에 감광층(20)을 형성한 후, 도 2의 (c)와 같이 노광 및 현상공정 등을 통해 감광층(20)을 부분적으로 제거하여 회로패턴이 형성될 부분에 패턴홈(21)을 형성할 수 있다. 이러한 경우, 은(Ag) 재질의 제1시드층(12)이 감광층(20)의 UV 경화 조건에서의 반사효율이 매우 좋기 때문에, 구체적으로 은(Ag)이 가지고 있는 기본적인 자체 특성으로 반사효율이 높고, 은(Ag)의 표면조도가 우수함에 따라, UV 경화 조건에서 정반사효율이 우수하기 때문에 직진도가 향상되어 패턴홈(21)이 매우 매끄럽고 균일하며, 직진도가 매우 우수한 형태로 형성될 수 있다.
기존에 일반적인 방식으로 회로패턴을 형성하는 경우 회로패턴이 불균일하고 직진도가 떨어지게 형성되어 예컨대 사선 형태로 형성되기도 하기 때문에 미세한 회로패턴을 구현하기 어려웠던 종래와는 달리, 본 발명에 따르면 전술한 바와 같이 매우 매끄럽고 균일하며, 직진도가 매우 우수한 형태의 패턴홈(21)에 전기전도율이 우수한 구리와 같은 제2전도성 물질을 충진할 수 있게 됨에 따라, 매우 매끄럽고 균일하며, 직진도가 매우 우수한 미세 제1회로패턴(30)을 매우 용이하게 형성할 수 있게 된다.
상기 전도성물질을 충진하는 단계(S123)에서는, 도 2의 (d)와 같이 전해도금 공정을 통해 전기전도율이 우수한 구리와 같은 제2전도성 물질을 상기 패턴홈(21)에 충진시킴으로써 제1회로패턴(30)을 형성할 수 있다. 여기서, 전해도금을 통해 패턴홈(21)에 전도성물질을 충진하는 것이 바람직할 수 있으며, 스크린 인쇄, 잉크젯팅, 무전해도금을 단독 수행하여 충진하거나 이들 중 선택하여 2종 이상의 방법을 함께 사용하여 충진하는 것도 가능하다.
상기 감광층을 제거하는 단계(S124)에서는, 도 2의 (e)와 같이 상기 시드층 상(12)에 형성된 감광층(20)을 박리하여 제거한다.
상기 절연코어층 및 금속층 형성단계(S130)에서는, 도 3의 (f)와 같이 상기 제1회로패턴(30) 상에 절연코어층(40)과 금속층(50)을 차례로 적층한 후 접합한다.
상기 절연코어층(40)은 글라스에폭시에 열경화수지가 함침되어 반경화상태로 제공되는 프리프레그(Prepreg) 시트나, 본딩 시트 또는 핫 멜트(Hot-melt) 열경화수지 등이 이용될 수 있다. 또한, 절연코어층(40)과 금속층(50)을 적층한 후에는 완전한 접합을 위해 핫프레스 공정을 통해 기판의 두께방향으로 열과 압력을 동시에 제공할 수 있다.
상기 금속층(50)은 제2회로패턴(51)을 형성하기 위한 것으로서, 전기전도율이 우수한 구리 재질로 이루어질 수 있다. 상기 금속층(50)은 스퍼터링, 코팅, 도금 등 다양한 방법으로 형성될 수도 있으며, 또는 구리 금속층이 형성된 전사필름을 이용하여 절연코어층(40) 상에 구리 금속층을 전사하여 금속층(50)으로 형성할 수도 있다.
한편, 상기 절연코어층 및 금속층 형성단계(S130)에 있어서, 절연코어층(40)을 형성한 후에, 도 1의 (a)~(e)에 도시된 전사필름을 사용하여 절연코어층(40) 상에 추가 전사필름(10)을 형성할 수도 있다. 예컨대 도 1의 (a)~(e)의 전사필름(10)을 절연코어층(40)상에 적층한 후, 핫프레스 공정을 통해 기판의 두께방향으로 열과 압력을 동시에 제공하여 접합하는 단계와, 도 1의 (a)~(e)에 도시된 전사필름(10)의 캐리어부재(11) 또는 접착조절층(14)이 형성된 캐리어부재(11)를 박리하여, 제1시드층(12); 또는 2층으로 형성된 제1시드층(12a, 12b); 또는 제1 및 제2시드층(12,13);을 절연코어층(40) 측으로 전사하는 단계를 더 수행할 수 있다.
도 1의 (a)~(e)의 전사필름(10)을 절연코어층(40)상에 적층하는 단계에서는, 제1시드층(12)이 절연코어층(40)에 접하게 적층되거나, 2층의 제1시드층(12a, 12b)이 절연코어층(40)에 접하게 적층되거나, 제1 및 제2시드층(12,13)의 제2시드층(13)이 절연코어층(40)에 접하게 적층될 수 있다.
그리고, 제1시드층(12); 또는 2층으로 형성된 제1시드층(12a, 12b); 또는 제1 및 제2시드층(12,13);을 절연코어층(40) 측으로 전사하는 단계 후에, 절연코어층(40)측으로 전사된 제1시드층(12); 또는 2층의 제1시드층(12a, 12b); 또는 제1 및 제2시드층(12,13)의 제1시드층(12);을 제거하지 않고 유지한 상태에서 제1시드층(12); 또는 2층의 제1시드층(12a, 12b); 또는 제1 및 제2시드층(12,13)의 제1시드층(12); 상에 금속층(50)을 형성할 수도 있다. 또는 절연코어층(40)측으로 전사된 제1시드층(12); 또는 2층의 제1시드층(12a, 12b); 또는 제1 및 제2시드층(12,13)의 제1시드층(12);만을 제거할 수 있는 에칭용액으로 선택적 에칭하여 제거한 후, 금속층(50)을 형성할 수도 있다.
상기 통전부 형성단계(S140)에서는, 도 3의 (g)와 같이 상기 금속층(50)과 절연코어층(40)을 관통하는 비아홀(V)을 형성하는 비아홀 형성단계와, 상기 비아홀(V)에 전도성물질을 충진시켜 상기 제1회로패턴(30)과 금속층(50)을 전기적으로 연결하는 통전부(60)를 형성하는 전도성물질 충진단계를 포함한다. 상기 전도성물질 충진단계에서는 전해도금 공정을 통해 구리와 같은 전기전도율이 우수한 전도성물질로 통전부(60)를 형성할 수 있다. 여기서, 상기 전도성물질은 전해도금을 통해 충진하는 것이 바람직할 수 있으며, 스크린 인쇄, 잉크젯팅, 무전해도금을 단독 수행하여 충진하거나 이들 중 선택하여 2종 이상의 방법을 함께 사용하여 충진하는 것도 가능하다.
상기 제2회로패턴 형성단계(S150)에서는, 도 3의 (h)와 같이 상기 금속층(50)을 패터닝함으로써 제2회로패턴(51)을 형성할 수 있다. 이러한 금속층(50)의 패터닝은 포토리소그래피 공정을 통해 수행될 수 있다.
상기 전사단계(S160)는 캐리어부재 박리단계(S161)와 시드층 제거단계(S162)를 포함한다.
상기 캐리어부재 박리단계에서는(S161), 도 3의 (i)와 같이 캐리어부재(11) 상에 형성된 제1시드층(12)과 제1회로패턴(30)을 절연코어층(40)에 전사시키기 위해, 캐리어부재(11)를 제1시드층(12)으로부터 박리한다. 제1시드층(12)으로부터 캐리어부재(11)를 박리하면, 제1시드층(12)과 제1회로패턴(30)이 절연코어층(40) 측으로 전사된다. 이때, 상기 캐리어부재(11)와 제1시드층(12)의 결합력은 상기 제1시드층(12)과 제1회로패턴(30)의 결합력 또는 제1시드층(12)과 절연코어층(40)의 결합력에 비해 상대적으로 낮게 설정된다. 따라서, 상기 캐리어부재(11)를 제1시드층(12)으로부터 용이하게 박리시킬 수 있는 동시에, 캐리어부재(11)를 박리하는 과정에서 제1시드층(12)과 제1회로패턴(30)의 결합면이 박리되거나 제1시드층(12)과 절연코어층(40)의 결합면이 박리되는 것을 방지할 수 있다.
상기 시드층 제거단계에서는(S162), 도 3의 (j)와 같이 캐리어부재(11)의 박리 후 노출된 제1시드층(12)을 에칭 등의 방법으로 제거할 수 있다. 이때, 상기 제1시드층(12)은 제1회로패턴(30)을 구성하는 제2전도성 물질과 상이한 제1전도성 물질로 구성되므로, 제1전도성 물질을 선택적으로 용해시킬 수 있는 에칭용액을 이용해 제1시드층(12)을 선택적으로 제거할 수 있다. 따라서, 제1시드층(12)을 제거하는 과정에서 제1회로패턴(30)이 손상되는 것을 방지할 수 있다. 기존에 일반적인 방식에서는 제1회로패턴(30)이 손상되는 현상 예컨대 제1회로패턴(30)이 안쪽으로 파고들어 가는 손상 현상이 발생하는 것과는 달리, 본 발명에 따르면, 제1시드층(12)만 선택적으로 에칭하는 방법으로 에칭하여 제1시드층(12)과 다른 금속으로 형성된 제1회로패턴(30)에 손상 없이 제1시드층(12)만 깨끗하게 제거할 수 있게 된다. 이에 제1시드층(12)과 경계를 맞대고 있었던 도면의 단면 기준 제1회로패턴(30)의 아래 바닥면 손상 없이 제1시드층(12)만 깨끗하게 제거됨에 따라, 회로 연결 시 우수한 접촉 저항을 제공할 수 있게 된다.
상기와 같은 본 실시예에 따르면, 제1회로패턴(30)이 절연코어층(40)의 일면에 패턴 매립형 기판(embedded trace substrate; ETS) 방식으로 형성된 인쇄회로기판을 제조할 수 있으며, 상기 제1회로패턴(30)은 세미 애디티브법(Semi additive process; SAP)으로도 형성할 수 있다.
첨부도면 중, 도 4 내지 도 5는 본 발명의 제1실시예의 제1변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 4 내지 도 5에 도시된 본 발명의 제1실시예의 제1변형예는, 전사필름을 제조하는 단계(S110), 제1회로패턴 형성단계(S120), 절연코어층 및 금속층 형성단계(S130), 통전부 형성단계(S140), 제2회로패턴 형성단계(S150), 전사단계(S160)를 포함하며, 상기 전사필름을 제조하는 단계(S110)에서 도 1의 (b)에 도시된 전사필름이 제조되는 점에서 도 2 및 도 3의 제1실시예와 차이가 있다.
즉, 전사필름을 제조하는 단계(S110)에 있어서, 전사필름(10)은 도 1의 (b)와 같이 캐리어부재(11)와, 하부 제1시드층(12b) 및 상부 제1시드층(12a)으로 구성되는 제1시드층(12)을 포함할 수 있다.
여기서, 상기 하부 제1시드층(12b)은 기재층의 부착력 및 이형력 유지를 위한 층으로 하고, 상부 제1시드층(12a)은 표면 반사율을 높게 하거나 바인더의 함량을 최소화 하여 선택적 에칭시 보다 빨리 제거가 가능한 층으로 구성 할 수 있다.
또한, 하부 제1시드층(12b) 및 상부 제1시드층(12a)의 경도를 달리하여 핫프레스 등의 기판 제작 공정에서의 제1시드층(12)의 변형을 최소화 할 수 있고, 하부 제1시드층(12b) 및 상부 제1시드층(12a)의 두께를 달리하여 이형력 개선, 선택적 에칭력 개선 등을 특성을 확보 할 수 있다.
상기와 같이 구성된 전사필름(10)은, 제1회로패턴 형성단계(S120), 절연코어층 및 금속층 형성단계(S130), 통전부 형성단계(S140), 제2회로패턴 형성단계(S150)를 거친 후, 상기 전사단계(S160)의 캐리어부재 박리단계(S161)와 시드층 제거단계(S162)를 통해 제거될 수 있다.
상기 캐리어부재 박리단계(S161)에서는 도 5의 (i)와 같이 물리적인 힘을 가해 캐리어부재(11)를 박리할 수 있다.
또한, 상기 시드층 제거단계(S162)에서는 도 5의 (j)와 같이 에칭용액을 이용해 절연코어층(40)으로부터 하부 제1시드층(12b) 및 상부 제1시드층(12a)으로 구성된 제1시드층(12)을 제거할 수 있다. 구체적으로, 상기 구리 재질로 구성된 하부 제1시드층(12b)은 구리 에칭용액을 이용해 제거할 수 있으며, 은 재질로 구성된 상부 제1시드층(12a)은 은 에칭용액을 이용해 제거할 수 있다.
이때, 상기 은 재질로 구성된 상부 제1시드층(12a)은, 순수 Ag 잉크를 사용하거나, 바인더 없이, 바인더 함량을 낮추거나, 바인더 수지 종류를 변경하여 제조될 수 있으므로, 상부 제1시드층(12a)의 제거 후 노출되는 회로패턴(30)에 바인더 수지 잔사가 남지 않도록 할 수 있다.
첨부도면 중, 도 6 내지 도 7은 본 발명의 제1실시예의 제2변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 6 내지 도 7에 도시된 본 발명의 제1실시예의 제2변형예에서는, 제1실시예와 같이 전사필름을 제조하는 단계(S110), 제1회로패턴 형성단계(S120), 절연코어층 및 금속층 형성단계(S130), 통전부 형성단계(S140), 제2회로패턴 형성단계(S150), 전사단계(S160)를 포함하며, 상기 전사필름을 제조하는 단계(S110)에서 도 1의 (c)에 도시된 전사필름이 제조되는 점에서 도 2 및 도 3의 제1실시예와 차이가 있다.
즉, 전사필름을 제조하는 단계(S110)에 있어서, 전사필름(10)은 도 1의 (c)와 같이 캐리어부재(11)로서 메탈시트 예컨대 구리 시트, 접착조절층(14) 및 제1시드층(12)으로 구성될 수 있다. 물론 캐리어부재(11)의 재질은 구리 시트 이외에도 앞서 설명한 다양한 재질로 형성될 수 있음은 물론이다.
상기와 같이 구성된 전사필름(10)은, 제1회로패턴 형성단계(S120), 절연코어층 및 금속층 형성단계(S130), 통전부 형성단계(S140), 제2회로패턴 형성단계(S150)를 거친 후, 상기 전사단계(S160)의 캐리어부재 박리단계(S161)와 시드층 제거단계(S162)를 통해 제거될 수 있다.
한편, 제1회로패턴 형성단계(S120)에 있어서, 은(Ag) 재질의 제1시드층(12) 위에 감광층(20)을 형성한 후, 노광 및 현상공정 등을 통해 감광층(20)을 부분적으로 제거하여 회로패턴이 형성될 부분에 패턴홈(21)을 형성하는 경우, 은(Ag) 재질의 제1시드층(12)이 감광층(20)의 UV 경화 조건에서의 반사효율이 매우 좋기 때문에, 구체적으로 은(Ag)이 가지고 있는 기본적인 자체 특성으로 반사효율이 높고, 은(Ag)의 표면조도가 우수함에 따라, UV 경화 조건에서 정반사효율이 우수하기 때문에 직진도가 향상되어 패턴홈(21)이 매우 매끄럽고 균일하며, 직진도가 매우 우수한 형태로 형성될 수 있다.
기존에 일반적인 방식으로 회로패턴을 형성하는 경우 회로패턴이 불균일하고 직진도가 떨어지게 형성되어 예컨대 사선 형태로 형성되기도 하기 때문에 미세한 회로패턴을 구현하기 어려웠던 종래와는 달리, 본 발명에 따르면 전술한 바와 같이 매우 매끄럽고 균일하며, 직진도가 매우 우수한 형태의 패턴홈(21)에 전기전도율이 우수한 구리와 같은 제2전도성 물질을 충진할 수 있게 됨에 따라, 매우 매끄럽고 균일하며, 직진도가 매우 우수한 미세 제1회로패턴(30)을 매우 용이하게 형성할 수 있게 된다.
또한, 상기 캐리어부재 박리단계(S161)에서는 도 7의 (i)와 같이 물리적인 힘을 가해 캐리어부재(11)를 박리할 수 있으며, 이 과정에서 접착조절층(14)은 캐리어부재(11)와 함께 제1시드층(12)으로부터 박리된다.
상기 시드층 제거단계(S162)에서는 도 7의 (j)와 같이 에칭용액을 이용해 절연코어층(40)으로부터 제1시드층(12)을 제거할 수 있다.
다음으로 본 발명의 제1실시예의 제3변형예에 따른 인쇄회로기판 제조방법에 대하여 설명한다.
첨부도면 중, 도 8 내지 도 9는 본 발명의 제1실시예의 제3변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
본 발명의 제1실시예의 제3변형예에 따른 인쇄회로기판 제조방법은, 도 8 내지 도 9에 도시된 바와 같이 전사필름을 제조하는 단계(S110), 접합단계(S111), 제1회로패턴 형성단계(S120), 절연코어층 및 금속층 형성단계(S130), 통전부 형성단계(S140), 제2회로패턴 형성단계(S150), 전사단계(S160)를 포함하며, 상기 전사필름을 제조하는 단계(S110)와 제1회로패턴 형성단계(S120) 사이에서, 한 쌍의 전사필름(10)의 캐리어부재(11)를 접합층(70)을 이용해 접합하는 접합단계(S111)를 수행하여, 양면에 제1시드층(12)이 형성된 필름을 제공하는 점에서 도 2 및 도 3의 제1실시예와 차이를 갖는다.
구체적으로, 상기 접합단계(S111)에서는, 도 8의 (b)와 같이 한 쌍의 전사필름(10)의 캐리어부재(11) 사이에 접합층(70)을 배치한 다음, 접함함으로써 양면에 제1시드층(12)이 형성된 양면 필름을 제공할 수 있다.
여기서, 상기 접합층(70)은 글라스에폭시에 열경화수지가 함침되어 반경화상태로 제공되는 프리프레그(Prepreg) 시트나, 본딩 시트 또는 핫 멜트(Hot-melt) 열경화수지 등이 이용될 수 있으며, 완전한 접합을 위해 기판의 두께 방향으로 열과 압력을 동시에 제공하는 핫프레스 공정이 이용될 수 있다.
한편, 상기 접합단계(S111)를 제외한 나머지 단계는 제1실시예와 동일하므로, 동일 단계에 대한 구체적인 설명은 생략한다.
이러한 제3변형예에 따르면, 접합단계(S111) 이후, 제1회로패턴 형성단계(S120), 절연코어층 및 금속층 형성단계(S130), 통전부 형성단계(S140), 제2회로패턴 형성단계(S150)가 양면에 제1시드층(12)이 형성된 필름의 양측면에서 각각 또는 동시에 수행되어, 양면에 제1시드층(12)이 형성된 필름의 양측면에 인쇄회로기판이 각각 형성된다.
즉, 한 번의 공정을 통해 두 개의 인쇄회로기판을 제조할 수 있으므로 생산효율을 향상시킬 수 있다.
다음으로 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법에 대하여 설명한다.
첨부도면 중, 도 10 내지 도 11은 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 10 내지 도 11에 도시된 바와 같은 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법은, 캐리어기판을 제조하는 단계(S200), 제1회로패턴 형성단계(S230), 절연코어층 및 금속층 형성단계(S240), 통전부 형성단계(S250), 제2회로패턴 형성단계(S260), 박리단계(S270)를 포함한다.
상기 캐리어기판을 제조하는 단계(S200)을 제조하는 단계는, 전사필름을 제조하는 단계(S210), 접합단계(S211), 전사단계(S220)를 포함한다.
상기 전사필름을 제조하는 단계(S210)에서는, 도 10의 (a)와 같이 표면평활도가 우수한 캐리어부재(11)에 은(Ag) 재질로 이루어진 제1시드층(12)을 형성하고, 상기 제1시드층(12) 상에 구리(Cu) 재질로 이루어진 1~5㎛ 두께의 제2시드층(13)을 형성하여 전사필름(10)을 제조한다. 이와 같이 본 실시예에서는 도 1의 (d)에 도시된 바와 같이 폴리이미드(PI; Polyimide) 필름 또는 메탈시트 예컨대 구리시트로 이루어진 캐리어부재(11), 제1시드층(12), 및 제2시드층(13)으로 구성된 전사필름(10)을 사용할 수 있다. 또한, 도 1의 (e)와 같이 폴리이미드(PI; Polyimide) 필름 또는 메탈시트 예컨대 구리시트로 이루어진 캐리어부재(11), 접착조절층(14), 제1시드층(12) 및 제2시드층(13)으로 구성된 전사필름(10)을 사용할 수도 있다.
전사필름(10)은 도 1의 (a) 및 (c)와 같이 캐리어부재(11) 상에 단독 제1시드층(12)이 적층된 형태로 구성되거나, 도 1의 (d) 및 (e)와 같이 캐리어부재(11) 상에 제1시드층(12)과 제2시드층(13)이 적층된 형태로 구성될 수 있다.
상기 제1시드층(12)은 은(Ag) 나노 입자를 열경화수지에 분산시켜 제조한 은(Ag) 페이스트로 이루어지는 제1전도성 물질을 코팅, 스크린인쇄, 스퍼터링, 화학증착법, 전해도금, 무전해도금 등의 방법으로 캐리어부재(11) 상에 형성할 수 있다.
상기 제2시드층(13)은 도금 공정을 통해 제1시드층(12) 상에 형성할 수 있다. 이때, 상기 제1시드층(12)이 전극역할을 하게 되므로 제1시드층(12) 상에 구리 재질의 제2시드층(13)을 전해도금할 수 있다. 한편, 본 실시예에서는 전해도금 공정으로 제2시드층(13)을 형성하는 것으로 설명하였으나, 무전해도금 공정, 스퍼터링, 코팅 법 등을 통해 형성하는 것도 가능할 수 있다. 여기서, 일반 기재에 구리 도금을 바로 하여 층을 형성하면 평활도가 좋지 않게 형성되는 것과 달리, 본 발명에 따라 평활도가 좋은 은(Ag) 재질의 제1시드층(12) 위에, 예컨대 구리 도금하여 제2시드층(13)을 형성하게 되면 앞서 전술한 이슈가 발생하는 것을 방지하면서 평활도가 좋은 제2시드층(13)을 용이하게 형성할 수 있게 된다.
상기 접합단계(S211)에서는, 도 10의 (b)와 같이 전사필름(10)의 제2시드층(13)을 접합층(70)에 접합한다.
구체적으로, 캐리어부재(11)의 일면에 제1시드층(12)과 제2시드층(13)이 형성된 전사필름(10)을 준비하고, 접합층(70)을 전사필름(10)의 제2시드층(13)과 마주하도록 배치한 다음, 접합함으로써 접합층(70)에 전사필름(10)의 제2시드층(13)이 접합되도록 할 수 있다. 여기서, 상기 접합층(70)은 글라스에폭시에 열경화수지가 함침되어 반경화상태로 제공되는 프리프레그(Prepreg) 시트나, 본딩 시트 또는 핫 멜트(Hot-melt) 열경화수지 등이 이용될 수 있으며, 완전한 접합을 위해 기판의 두께 방향으로 열과 압력을 동시에 제공하는 핫프레스 공정이 이용될 수 있다. 한편, 상기 접합층(70)과 제2시드층(13) 사이에는 이형력을 제공하는 접착조절층을 더 추가로 배치함으로써, 박리단계(S270)에서 상기 접합층(70)이 제2시드층(13)으로부터 쉽게 박리될 수 있도록 하는 것이 바람직할 것이다. 물론 접합층(70)과 제2시드층(13) 사이에 접착조절층을 더 형성할 수도 하지 않을 수도 있다.
상기 전사단계(S220)에서는, 도 10의 (c)와 같이 상기 전사필름(10)의 캐리어부재(11)를 제거하여 상기 접합층(70)의 일면에 제1시드층(12)과 제2시드층(13)을 각각 전사한다.
이때, 상기 캐리어부재(11)와 제1시드층(12)의 결합력은 상기 제1시드층(12)과 제2시드층(13) 또는 상기 제2시드층(13)과 접합층(70)의 결합력에 비해 상대적으로 낮게 설정된다. 따라서, 상기 캐리어부재(11)를 제1시드층(12)으로부터 용이하게 박리시킬 수 있는 동시에, 캐리어부재(11)를 제1시드층(12)으로부터 박리하는 과정에서 제1시드층(12)과 제2시드층(13)의 결합면이 박리되거나 제2시드층(13)과 접합층(70)의 결합면이 박리되는 것을 방지할 수 있다.
이와 같이, 상기 캐리어기판을 제조하는 단계(S200)에서는 접합층(70)의 일면에 제2시드층(13)과 제1시드층(12)이 차례로 적층된 캐리어기판을 제조할 수 있다.
한편, 상기 전사필름 제조단계(S210)에서는, 표면평활도가 우수한 캐리어부재(11)의 양면에 은(Ag) 재질로 이루어진 제1시드층(12)을 각각 형성하고, 상기 제1시드층(12) 상에 구리(Cu) 재질로 이루어진 1~5㎛ 두께의 제2시드층(13)을 각각 형성하여 도 25의 (a)와 같은 양면 전사필름(10)을 제조할 수 있다.
본 실시예에서는 도 1의 (a)에 도시된 전사필름(10)이 적용된 것으로 예를 들어 설명하였으나, 상기 제1시드층(12)은, 도 1의 (b)와 같이 에칭속도가 서로 다른 2층 이상으로 형성할 수 있으며, 상부 제1시드층(12a)은, 하부 제1시드층(12b) 보다 빠른 에칭속도와 낮은 저항의 특성을 갖는 층으로 구현할 수 있다.
이어, 상기 접합단계(S211)에서는, 복수의 양면 전사필름(10)들 사이에 접합층(70)을 각각 배치한 후 두께 방향으로 열과 압력을 제공하여 접합하고, 상기 전사단계(S220)에서는 전사필름(10)의 캐리어부재(11)를 제거하여 접합층(70)의 양면에 제1시드층(12)과 제2시드층(13)을 각각 전사한다.
상기와 같이, 복수 마련되는 양면 전사필름(10)들 사이에 각각 접합층(70)을 배치하고 기판의 두께 방향으로 열과 압력을 가해 접합한 다음 캐리어부재(11)를 제거하면, 한 번의 공정으로 접합층(70)의 양면에 제1시드층(12)과 제2시드층(13)이 각각 적층된 캐리어기판을 다수 제조할 수 있다.
상기 제1회로패턴 형성단계(S230)는, 상기 제1시드층(12) 상에 감광층(20)을 형성하는 단계(S231)와, 상기 감광층(20)에 패턴홈(21)을 형성하는 단계(S232)와, 상기 패턴홈(21)을 통해 노출된 제1시드층을 제거하는 단계(S233)와, 상기 패턴홈(21)에 전도성 물질을 충진하는 단계(S234)와, 상기 감광층을 제거하는 단계(S235)와, 감광층 제거 후 노출되는 나머지 제1시드층을 모두 제거하는 단계(S236)로 이루어진다.
여기서, 상기 감광층을 형성하는 단계(S231)와, 패턴홈을 형성하는 단계(S232)와, 전도성 물질을 충진하는 단계(S234) 및 감광층을 제거하는 단계(S235)는, 제1실시예의 시드층 상에 감광층을 형성하는 단계(S121, 도 2의 (b) 참조)와, 감광층 상에 패턴홈을 형성하는 단계(S122, 도 2의 (c) 참조)와, 패턴홈에 전도성 물질을 충진하는 단계(S123, 도 2의 (d) 참조)와, 감광층을 제거하는 단계(S124, 도 2의 (e) 참조)와 동일한 방법으로 수행되는 것이므로, 이에 대한 구체적인 설명은 생략한다.
상기 패턴홈을 통해 노출된 제1시드층을 제거하는 단계(S233)에서는, 도 10의 (f)와 같이 감광층(20)에 형성된 패턴홈(21)을 통해 노출되는 제1시드층(12)을 제거한다. 이때, 상기 제1시드층(12)을 구성하는 제1전도성 물질은 제2시드층(13)을 구성하는 제2전도성 물질과 상이한 재질로 이루어지므로, 제1전도성 물질을 선택적으로 용해시킬 수 있는 에칭용액을 이용해 제1시드층(12)을 선택적으로 제거할 수 있다. 따라서, 제1시드층(12)을 제거하는 과정에서 제2시드층(13)이 손상되는 것을 방지할 수 있다.
또한, 상기 감광층 제거 후 노출되는 나머지 제1시드층을 모두 제거하는 단계(S236)에서는, 도 10의 (i)와 같이 외부로 노출된 제1시드층(12)을 제거한다. 이때에도, 상기 제1시드층(12)을 구성하는 제1전도성 물질을 선택적으로 용해시킬 수 있는 에칭용액을 이용해 제1시드층(12)을 제거할 수 있다. 따라서, 제1시드층(12)을 제거하는 과정에서 구리 재질의 제1회로패턴(30)과 제2시드층(13)이 손상되는 것을 방지할 수 있다.
특히, 본 실시예에서, 상기 감광층(20)은 은(Ag) 재질의 제1시드층(12) 상에 형성되고 노광 및 현상 공정을 통해 패턴홈(21)이 형성된다. 이때, 은(Ag) 재질의 제1시드층(12)이 감광층(20)의 UV 경화 조건에서의 반사효율이 매우 좋기 때문에, 구체적으로 은(Ag)이 가지고 있는 기본적인 자체 특성으로 반사효율이 높고, 은(Ag)의 표면조도가 우수함에 따라, UV 경화 조건에서 정반사효율이 우수하기 때문에 직진도가 향상되어 패턴홈(21)이 매우 매끄럽고 균일하며, 직진도가 매우 우수한 형태로 형성될 수 있다.
한편, 상기 절연코어층 및 금속층 형성단계(S240), 통전부 형성단계(S250), 제2회로패턴 형성단계(S260)는 제1실시예의 절연코어층 및 금속층 형성단계(S130, 도 3의 (f) 참조), 통전부 형성단계(S140, 도 3의 (g) 참조), 제2회로패턴 형성단계(S150, 도 3의 (h) 참조)와 동일한 방법으로 수행 되는 것이므로, 이에 대한 구체적인 설명은 생략한다.
상기 박리단계(S270)는 접합층 제거단계(S271)와 제2시드층 제거단계(S272)를 포함할 수 있다.
상기 접합층 제거단계(S271)에서는, 도 11의 (m)과 같이 접합층(70) 상에 형성된 제2시드층(13)과 제1회로패턴(30)을 절연코어층(40)에 전사시키기 위해, 접합층(70)을 제2시드층(13)으로부터 박리한다.
이어, 제2시드층 제거단계(S272)에서는, 도 11의 (n)과 같이 절연코어층(40)의 상기 제1회로패턴(30)이 형성된 면으로부터 제2시드층(13)을 제거한다. 이러한 제2시드층(13)은 소프트 에칭 등의 공정을 통해 제거할 수 있다.
상기와 같은 본 실시예에 따르면, 제1회로패턴(30)이 절연코어층(40)의 일면에 패턴 매립형 기판(embedded trace substrate; ETS) 방식으로 형성된 인쇄회로기판을 제조할 수 있으며, 상기 제1회로패턴(30)은 세미 애디티브법(Semi additive process; SAP)으로도 형성할 수 있다.
첨부도면 중, 도 12 내지 도 13은 본 발명의 제2실시예의 제1변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
본 발명의 제2실시예의 제1변형예는 도 10 및 도 11의 제2실시예와 동일한 단계로 이루어지며, 접합단계(S211)에서 도 12의 (b)와 같이 한 쌍의 전사필름(10)의 제2시드층(13)을 접합층(70)의 양면에 각각 접합하고, 전사단계(S220)에서 도 12의 (c)와 같이 전사필름(10)의 캐리어부재(11)를 제거함으로써, 접합층(70)의 양면에 제1시드층(12)과 제2시드층(13)이 각각 적층되는 점에서 도 10 및 도 11의 제2실시예와 차이를 갖는다.
한편, 상기 접합단계(S211)와 전사단계(S220)를 제외한 나머지 단계는, 제2실시예와 동일하므로, 동일 단계에 대한 구체적인 설명은 생략한다.
이러한 제2실시예의 제1변형예에 따르면, 전사단계(S220) 이후 제1회로패턴 형성단계(S230), 절연코어층 및 금속층 형성단계(S240), 통전부 형성단계(S250), 제2회로패턴 형성단계(S260)를 접합층(70)의 양면에서 각각 또는 동시에 수행한 다음 박리단계(S270)를 수행함으로써, 한 번의 공정을 통해 한 쌍의 인쇄회로기판을 제조할 수 있으므로, 생산효율을 향상시킬 수 있다.
첨부도면 중, 도 14는 본 발명의 제2실시예의 제2변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
본 발명의 제2실시예의 제2변형예는 전사필름을 제조하는 단계(S210), 접합단계(S211), 전사단계(S220), 제1회로패턴 형성단계(S230), 절연코어층 및 추가 전사필름 접합단계(S241), 캐리어부재 박리단계(S242), 금속층 형성단계(S243), 통전부 형성단계(S250), 제2회로패턴 형성단계(S260), 박리단계(S270)를 포함한다.
여기서, 상기 전사필름을 제조하는 단계(S210), 접합단계(S211), 전사단계(S220), 제1회로패턴 형성단계(S230)는 도 12에 도시된 제2실시예의 제1변형예와 동일하게 이루어지므로, 동일 단계에 대한 구체적인 설명은 생략한다.
상기 절연코어층 및 추가 전사필름 접합단계(S241)에서는, 도 14의 (j)와 같이 제1회로패턴(30) 상에 절연코어층(40)과 추가 전사필름(10)을 적층한 후 접합한다.
상기 절연코어층(40)은 글라스에폭시에 열경화수지가 함침되어 반경화상태로 제공되는 프리프레그(Prepreg) 시트나, 본딩 시트 또는 핫 멜트(Hot-melt) 열경화수지 등이 이용될 수 있다.
상기 추가 전사필름(10)은 도 1의 (d)에 도시된 캐리어부재(11), 제1시드층(12) 및 제2시드층(13)이 차례로 적층된 전사필름(10)이 적용될 수 있으며, 상기 추가 전사필름(10)의 제2시드층(13)이 절연코어층(40)과 밀착되도록 적층된다.
상기와 같이, 절연코어층(40)에 추가 전사필름(10)을 적층한 후에는 완전한 접합을 위해 핫프레스 공정을 통해 기판의 두께방향으로 열과 압력을 동시에 제공할 수 있다.
상기 캐리어부재 박리단계(S242)에서는, 도 14의 (k)와 같이 캐리어부재(11)를 제1시드층(12)으로부터 박리한다. 이때, 상기 캐리어부재(11)와 제1시드층(12)의 결합력은 제1시드층(12)과 제2시드층(13)의 결합력 또는 상기 제2시드층(12)과 절연코어층(40)의 결합력에 비해 상대적으로 낮게 설정되는 것이 바람직하다. 제1시드층(12)으로부터 캐리어부재(11)를 박리하면, 제1시드층(12)과 제2시드층(13)이 절연코어층(40) 측으로 전사된다.
상기 금속층 형성단계(S243)에서는, 도 14의 (k)와 같이 상기 절연코어층(40) 상에 제2시드층(13)이 적층되고, 제2시드층(13) 상에 제1시드층(12)이 적층된 상태에서, 제1시드층(12) 상에 금속층(90)을 형성한다. 이러한 금속층(90)은 제2회로패턴(51)을 형성하기 위한 것으로서, 전기전도율이 우수한 구리 재질로 이루어질 수 있다. 여기서 제1시드층(12) 상에 금속층(90)을 형성하였으나, 캐리어부재(11)의 박리 후, 절연코어층(40) 상에 제2시드층(13)이 적층되고, 제2시드층(13) 상에 제1시드층(12)이 적층된 상태에서, 제1시드층(12)만을 에칭할 수 있는 에칭용액을 이용하여 제1시드층(12)만을 에칭 제거하여, 제2시드층(13) 상에 금속층(90)을 형성할 수도 있다.
이와 같이, 도 14에서는, 도 1의 (d)의 캐리어부재(11), 제1시드층(12), 및 제2시드층(13)을 포함하는 전사필름을 사용하였으나, 도 1의 (a)에 도시된 캐리어부재(11) 및 제1시드층(12)을 포함하는 추가 전사필름을 사용할 수 있으며, 이 경우에 금속층(90)은 절연코어층(40)으로 전사된 제1시드층(12) 상에 형성된다. 물론 도 14의 상기 절연코어층 및 추가 전사필름 접합단계(S241)에서, 도 1의 (b), (c) 및 (e)에 도시된 전사필름을 사용할 수도 있음은 물론이다.
한편, 상기 통전부 형성단계(S250), 제2회로패턴 형성단계(S260), 박리단계(S270)는, 제2회로패턴(51)이 제2시드층(13), 제1시드층(12) 및 금속층(90)으로 구성되는 점에서 제2실시예와 차이가 있을 뿐, 통전부(60)와 제2회로패턴(51)을 형성하고 전사필름(10)을 박리하는 과정은 도 13 내지 도 14에 도시된 제2실시예의 제1변형예와 동일하게 이루어지므로, 동일 단계에 대한 구체적인 설명은 생략한다.
다음으로 본 발명의 제3실시예에 따른 인쇄회로기판 제조방법에 대하여 설명한다.
첨부도면 중, 도 15 내지 도 16은 본 발명의 제3실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 15 내지 도 16에 도시된 바와 같은 본 발명의 제3실시예에 따른 인쇄회로기판 제조방법은, 코어기판을 준비하는 단계(S300), 천공단계(S330), 회로패턴 및 통전부 형성단계(S340), 제1시드층을 제거하는 단계(S350) 및 제2시드층을 제거하는 단계(S360)를 포함한다.
상기 코어기판을 준비하는 단계(S300)는, 전사필름을 제조하는 단계(S310), 접합단계(S311), 전사단계(S320)를 포함하며, 이러한 공정을 통해 절연코어층(40)의 양면에 제2시드층(13) 및 제1시드층(12)이 각각 차례로 적층된 코어기판을 제조할 수 있다.
여기서, 상기 전사필름을 제조하는 단계(S310)는 제2실시예의 전사필름을 제조하는 단계(S210, 도 10의 (a) 참조)와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
상기 접합단계(S311)에서는 도 15의 (b)와 같이 한 쌍의 전사필름(10)의 제2시드층(13)을 절연코어층(40)의 양면에 각각 접합할 수 있다.
상기 전사단계(S320)에서는 도 15의 (c)와 같이 상기 전사필름(10)의 캐리어부재(11)를 제거함으로써, 절연코어층(40)의 양면에 제1시드층(12)과 제2시드층(13)이 각각 적층된 코어기판(CS)을 마련하는 점에서 도 10 및 도 11의 제2실시예와 차이를 갖는다.
한편, 상기 접합단계(S311)와 전사단계(S320)는 절연코어층(40)의 양면에 제1시드층(12)과 제2시드층(13)을 각각 전사하는 점에서 도 10 및 도 11의 제2실시예와 차이가 있을 뿐, 접합하는 방법과 전사하는 방법은 제2실시예의 접합단계(S211, 도 10의 (b) 참조)와 전사단계(S220, 도 10의 (c) 참조)와 동일하므로 이에 대한 구체적인 설명은 생략한다.
상기 천공단계(S330)에서는, 도 15의 (d)와 같이 절연코어층(40) 및 이의 양면에 각각 적층되어 있는 제1시드층(12) 및 제2시드층(13)을 관통하는 비아홀(Via Hole, V)을 형성한다. 이러한 비아홀(V)은 층간 접속을 위한 구현하기 위해 형성되는 것으로서, 기계적인 드릴링 공정이나 레이저를 이용한 드릴링 공정 등을 통해 형성될 수 있다.
상기 회로패턴 및 통전부 형성단계(S340)에서는, 도 16의 (e) 내지 (i)와 같이 제1시드층(12)의 외표면과 비아홀(V)의 내벽면에 도전막(C)을 형성하는 단계(S341)와, 상기 제1시드층(12) 상에 각각 감광층(20)을 형성하는 단계(S342)와, 상기 감광층(20)을 부분적으로 제거하여 상기 비아홀(V)이 형성된 부분과 제1회로패턴(30)과 제2회로패턴(51)이 형성될 부분에 패턴홈(21)을 형성하는 단계(S343)와, 상기 패턴홈(21)과 비아홀(V)에 전도성물질을 충진하여 제1회로패턴(30)과 제2회로패턴(51)을 형성하는 동시에 상기 비아홀(V)에 통전부(60)를 형성하는 전도성물질 충진단계(S344) 및 상기 감광층을 제거하는 단계(S345)를 포함한다.
상기 도전막을 형성하는 단계(S341)에서는, 도 16의 (e)와 같이 제1시드층(12)의 외표면과 비아홀의 내벽면에 무전해 동 도금 공정을 통해 도전막(C)을 형성한다. 여기서 도전막(C)을 무전해 도금을 통해 형성하였으나, 전해 도금을 통해 형성할 수도 있으며, 또 다른 방법으로는 금속 페이스트를 프린팅하여 형성할 수 있다. 한 예로서 비아홀(V) 내벽에 은(Ag) 페이스트를 프린팅(printing)하여 형성할 수도 있다.
상기 감광층을 형성하는 단계(S342)에서는, 도 16의 (f)와 같이 상기 도전막(C) 상에 감광층(20)을 형성한다. 감광층을 형성하는 단계(S342)에서는 일반적인 감광성 드라이필름(Dry Film)을 합지하여 진행하는 방법과 감광성 에칭(Photo Etching) 레지스트 잉크를 도포하여 형성하는 방법 등, 당 기술분야에서 널리 알려진 공정을 통하여 감광층을 형성할 수 있다.
상기 패턴홈을 형성하는 단계(S343)에서는, 도 16의 (g)와 같이 노광 및 현상공정 등을 통해 감광층(20)을 부분적으로 제거하여 제1회로패턴(30)과 제2회로패턴(51)이 형성될 부분에 패턴홈(21)을 형성한다.
상기 전도성물질 충진단계(S344)에서는, 도 16의 (h)와 같이 전해도금 공정을 통해 전기전도율이 우수한 구리와 같은 전도성물질을 상기 패턴홈(21)을 통해 노출된 도전막(C)의 외면에 도금하여 제1회로패턴(30)과 제2회로패턴(51)을 형성하는 동시에 상기 비아홀(V)의 내벽면에 도금하여 제1회로패턴(30)과 제2회로패턴(51)을 전기적으로 연결하는 통전부(60)를 형성한다. 여기서 상기 전도성물질 충진단계(S344)는 전해도금 공정을 통해 제1회로패턴(30)과 제2회로패턴(51) 및 통전부(60)를 형성하는 것으로 예를 들어 설명하였으나, 무전해도금을 통해 형성할 수도 있다. 또 다른 방법으로는 금속 페이스트를 프린팅하여 제1 및 제2회로패턴(30,51)과 통전부(60)를 형성할 수도 있다.
상기 감광층 제거단계(S345)에서는, 도 16의 (i)와 같이 상기 도전막(C) 상에 형성된 감광층(20)을 박리하여 제거한다.
상기 제1시드층을 제거하는 단계(S350)에서는, 도 16의 (j)와 같이 감광층(20)의 박리 후 제1회로패턴(30)과 제2회로패턴(51)이 형성되지 않은 부분을 통해 노출된 제1시드층(12)을 제거한다. 한편, 제1시드층(12)을 제거하기에 앞서, 플래시 에칭(Flash etching)이나 소프트 에칭(Soft etching) 등의 공정을 통해 제1시드층(12)의 표면에 형성된 구리 재질의 도전막(C)을 제거하는 공정을 추가로 수행할 수 있다. 여기서, 도전막(C) 및 제1시드층(12)을 각각 순차적으로 에칭할 수도 있고, 함께 한꺼번에 1회 공정으로 에칭할 수도 있다.
한편, 상기 제1시드층(12)은 제1회로패턴(30) 및 제2회로패턴(51)을 구성하는 제2전도성 물질과 상이한 제1전도성 물질로 구성되므로, 제1전도성 물질을 선택적으로 용해시킬 수 있는 에칭용액을 이용해 제1시드층(12)을 제거할 수 있다. 이 경우, 제1시드층(12)을 제거하는 과정에서 제1회로패턴(30)과 제2회로패턴(51)이 손상되는 것을 방지할 수 있다.
상기 제2시드층을 제거하는 단계(S360)에서는, 도 16의 (k)와 같이 상기 제1시드층(12)의 제거 후 노출되는 제2시드층(13)을 제거한다. 상기 제2시드층(13)을 제거하기 위해, 플래시 에칭(Flash etching)이나 소프트 에칭(Soft etching) 등의 방법이 이용될 수 있다.
상기와 같은 본 실시예에 따르면, 양면에 제1회로패턴(30)과 제2회로패턴(51)이 형성되고, 제1회로패턴(30)과 제2회로패턴(51)이 통전부(80)를 통해 전기적으로 연결되는 양면 인쇄회로기판(100)을 제조할 수 있다.
또한, 도 16의 (k)와 같이 제1회로패턴(30)과 제2회로패턴(51)이 양면에 형성된 인쇄회로기판(100)은 다층 인쇄회로기판의 코어회로기판으로 사용될 수 있으며, 빌드업층을 형성하는 단계를 통해 코어회로기판의 양면에 단층 또는 다층의 빌드업층을 형성할 수 있다.
한편, 본 실시예에서는, 도 1의 (d)에 도시된 캐리어부재(11), 제1시드층(12) 및 제2시드층(13)으로 구성된 전사필름(10)을 이용하여 인쇄회로기판을 제조하는 것으로 예를 들어 설명하였으나, 도 1의 (a)에 도시된 캐리어부재(11) 및 제1시드층(12)으로 구성된 전사필름(10)이나, 도 1의 (e)에 도시된 캐리어부재(11), 접착조절층(14), 제1시드층(12) 및 제2시드층(13)으로 구성된 전사필름(10)을 이용하여 인쇄회로기판을 제조하는 것도 가능하다. 도 1의 (a)에 도시된 전사필름(10)을 이용하여 인쇄회로기판을 제조하는 경우에는, 전사필름(10)에 제2시드층(13)이 존재하지 않으므로, 상기 제2시드층을 제거하는 단계(S360)를 생략할 수 있다.
또한, 상기 제1시드층(12)은, 에칭속도가 서로 다른 2층 이상으로 형성할 수 있으며, 상부 제1시드층(12a)은, 하부 제1시드층(12b) 보다 빠른 에칭속도와 낮은 저항의 특성을 갖는 층으로 구현되는 것이 바람직하다.
첨부도면 중, 도 17 내지 도 18은 본 발명의 제3실시예에 따른 인쇄회로기판 제조방법의 빌드업층 형성단계를 나타낸 공정별 단면도이다.
이러한 빌드업층을 형성하는 단계는, 도 17 내지 도 18에 도시된 바와 같이, 상기 제1회로패턴(30)과 제2회로패턴(51) 상에 절연층(81) 및 추가시드층(82)을 형성하는 단계(S371)와, 상기 제1회로패턴(30)과 제2회로패턴(51)의 일부가 노출되도록 상기 추가시드층(82)과 절연층(81)을 관통하는 비아홀(V)을 형성하는 단계(S372)와, 상기 추가시드층(82)의 외표면 및 비아홀(V)의 내벽면에 도전막(83)을 형성하는 단계(S373)와, 상기 도전막(83) 상에 감광층(84)을 형성하는 단계(S374)와, 상기 감광층(84)에 패턴홈(84a)을 형성하는 단계(S375)와, 상기 패턴홈(84a)을 통해 노출된 부위에 도전성물질을 충진하여 회로패턴(85)을 형성하는 도전성물질 충진단계(S376)와, 상기 감광층(84)을 제거하는 단계(S377) 및 상기 회로패턴(85)이 형성되지 않은 부분을 통해 노출된 추가시드층(82)을 제거하는 단계(S378)를 포함한다.
상기 절연층 및 추가시드층을 형성하는 단계(S371)에서는, 도 17의 (a)와 같이, 상기 제1회로패턴(30)과 제2회로패턴(51) 상에 절연층(81)과, 추가시드층(82)을 차례로 적층한 후 접합한다.
상기 절연층(81)은 글라스에폭시에 열경화수지가 함침되어 반경화상태로 제공되는 프리프레그(Prepreg) 시트나, 본딩 시트 또는 핫 멜트(Hot-melt) 열경화수지 등이 이용될 수 있다. 또한, 절연층(81)과 추가시드층(82)을 적층한 후에는 완전한 접합을 위해 핫프레스 공정을 통해 기판의 두께방향으로 열과 압력을 동시에 제공할 수 있다.
상기 추가시드층(82)은 1~5㎛ 두께의 구리(Cu) 박막으로 이루어질 수 있다.
상기 비아홀을 형성하는 단계(S372)에서는, 도 17의 (b)와 같이, 상기 추가시드층(82)과 절연층(81)을 관통하는 비아홀(V)을 형성한다. 이러한 비아홀(V)의 형성 후에는 비아홀(V)을 통해 제1회로패턴(30)과 제2회로패턴(51)의 일부가 노출되도록 할 수 있다.
상기 도전막을 형성하는 단계(S373)에서는, 도 17의 (c)와 같이, 상기 추가시드층(82)의 외표면과 상기 비아홀(V)의 내벽면에 도금 공정을 통해 도전막(83)을 형성한다. 여기서, 전해도금 공정 또는 무전해 도금 공정을 통해 도전막(83)을 형성하는 것이 바람직할 수 있으나, 스크린 인쇄, 잉크젯팅을 단독 수행하거나 이들 중 선택하여 2종 이상의 방법을 함께 사용하여 형성할 수도 있다.
상기 감광층을 형성하는 단계(S374)에서는, 도 17의 (d)와 같이, 상기 도전막(83) 상에 감광층(84)을 형성한다. 감광층(84)은 도전막(83) 상에 회로패턴을 형성하기 위한 사전 단계이다. 감광층을 형성하는 단계(S374)에서는 일반적인 감광성 드라이필름(Dry Film)을 합지하여 진행하는 방법과 감광성 에칭(Photo Etching) 레지스트 잉크를 도포하여 형성하는 방법 등, 당 기술분야에서 널리 알려진 공정을 통하여 감광층을 형성할 수 있다.
상기 패턴홈을 형성하는 단계(S375)에서는, 도 18의 (e)와 같이, 노광 및 현상공정 등을 통해 감광층(84)을 부분적으로 제거하여 회로패턴이 형성될 부분에 패턴홈(84a)을 형성한다.
상기 도전성물질 충진단계(S376)에서는, 도 18의 (f)와 같이, 전해도금 공정을 통해 전기전도율이 우수한 구리와 같은 전도성물질을 상기 패턴홈(84a)에 충진시켜 회로패턴(85)을 형성하는 동시에, 상기 회로패턴(85)이 비아홀(V)을 통해 노출된 하부의 제1회로패턴(30) 또는 제2회로패턴(51)과 전기적으로 연결되도록 한다. 도전성물질을 충진하기 위한 또 다른 방법으로는 금속 페이스트를 프린팅하는 방법이 이용될 수 있다. 또는 코팅, 스크린인쇄, 전해도금, 무전해도금, 잉크젯팅을 단독 수행하거나 이들 중 선택하여 2종 이상의 방법을 함께 사용하여 형성할 수도 있다.
상기 감광층을 제거하는 단계(S377)에서는, 도 18의 (g)와 같이, 상기 도전막(83) 상에 형성된 감광층(84)을 박리하여 제거한다.
상기 추가시드층을 제거하는 단계(S378)에서는, 도 18의 (h)와 같이, 상기 감광층(84)의 제거 후 회로패턴(85)이 형성되지 않은 부분을 통해 노출된 도전막(83)과 추가시드층(82)을 제거한다. 상기 도전막(83)과 추가시드층(82)은 동일한 구리 재질로 이루어지므로, 플래시 에칭(Flash etching)이나 소프트 에칭(Soft etching) 등의 방법을 통해 상기 도전막(83)과 추가시드층(82)을 동시에 제거할 수 있다. 물론 순차적으로 각각 제거하는 것도 가능하다
첨부도면 중, 도 19 내지 도 20은 본 발명의 제3실시예의 제1변형예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
본 발명의 제3실시예의 제1변형예에서는, 상술한 제3실시예와 같이 코어기판을 준비하는 단계(S300), 천공단계(S330), 회로패턴 및 통전부 형성단계(S340), 제1시드층을 제거하는 단계(S350) 및 제2시드층을 제거하는 단계(S360)를 포함하며, 상기 코어기판을 준비하는 단계(S300)의 전사필름을 제조하는 단계(S310)에서 도 1의 (e)에 도시된 전사필름(10)이 제조되는 점에서 도 15 및 도 16의 제3실시예와 차이가 있다.
즉, 전사필름을 제조하는 단계(S310)에 있어서, 전사필름(10)은 도 19의 (a)와 같이 캐리어부재(11), 접착조절층(14), 제1시드층(12) 및 제2시드층(13)이 차례로 적층된 형태로 구성될 수 있다. 즉 본 실시예에서는 도 1의 (e)에 도시된 전사필름 형태로 제조하여 사용할 수 있다.
상기와 같이 구성된 전사필름(10)은 도 19의 (b)와 같이 접합단계(S311)를 통해 절연코어층(40)의 양면에 각각 접합될 수 있으며, 전사필름(10)의 캐리어부재(11)와 접착조절층(14)은 도 19의 (c)와 같이 전사단계(S320)를 통해 제1시드층(12)으로부터 제거될 수 있다. 구체적으로 전사단계(S320)에서는 캐리어부재(11)에 물리적인 힘을 가하여 캐리어부재(11)를 제1시드층(12)으로부터 박리할 수 있으며, 이 과정에서 접착조절층(14)은 캐리어부재(11)와 함께 제1시드층(12)으로부터 박리될 수 있다.
이와 같이, 코어기판을 준비하는 단계(S300)에서는, 전사필름을 제조하는 단계(S310)와 접합단계(S311) 및 전사단계(S320)를 통해 절연코어층(40)의 양면에 제2시드층(13)과 제1시드층(12)이 각각 차례로 적층된 코어기판(CS)을 마련할 수 있다.
한편, 상기 코어기판을 준비하는 단계(S300) 이후에 수행되는 천공단계(S330), 회로패턴 및 통전부 형성단계(S340), 제1시드층을 제거하는 단계(S350) 및 제2시드층을 제거하는 단계(S360)는 상술한 도 15 내지 도 16의 제3실시예와 동일하므로 이에 대한 구체적인 설명은 생략한다.
다음으로 본 발명의 제4실시예에 따른 인쇄회로기판 제조방법에 대하여 설명한다.
첨부도면 중, 도 21 내지 도 22는 본 발명의 제4실시예에 따른 인쇄회로기판 제조방법의 공정별 단면도이다.
도 21 내지 도 22에 도시된 바와 같은 본 발명의 제4실시예에 따른 인쇄회로기판 제조방법은, 코어기판을 준비하는 단계(S400), 제1시드층을 제거하는 단계(S450), 천공단계(S430), 회로패턴 및 통전부 형성단계(S440)와, 제2시드층을 제거하는 단계(S460)를 포함하고, 상기 코어기판을 준비하는 단계(S400)는 전사필름을 제조하는 단계(S410)와 접합단계(S411) 및 전사단계(S420)를 포함한다.
본 발명의 제4실시예에 따른 인쇄회로기판 제조방법은, 도 21에 도시된 바와 같이 전사단계(S420) 이후에 제1시드층을 제거하는 단계(S450)를 수행하는 점에서 상술한 도 15 내지 도 16의 제3실시예와 차이를 갖는다.
즉, 상술한 제3실시예에서는 회로패턴 및 통전부 형성단계(S340, 도 16의 (e) 내지 (i) 참조)를 통해 제1회로패턴(30)과 제2회로패턴(51)을 형성한 다음, 제1시드층 제거단계(S350, 도 16의 (j) 참조)에서 외부로 노출된 제1시드층(12)을 제거하는 것과 달리, 제4실시예에서는 전사단계(S420) 이후에 제1시드층을 제거하는 단계(S450)를 수행함으로써 제1회로패턴(30)과 제2회로패턴(51)을 형성하기에 앞서 제1시드층(12) 전체를 제거하는 차이가 있는 것이다. 이에, 제3실시예를 도시한 도 16의 (k)에서 제1시드층(12) 일부가 회로 내측에 내장되어 있는 것과는 달리 제4실시예에서는 도 22의 (j)에서 제1시드층(12)이 회로 내측에 내장되어 있지 않다는 차이가 있다. 한편, 제1회로패턴(30)과 제2회로패턴(51)을 형성하기에 앞서 제1시드층(12) 전체를 제거하기 때문에, 예컨대 은(Ag) 재질의 제1시드층(12)을 회수하여 재활용할 수 있음에 따라 제조비용을 절감하고, 환경 이슈 발생을 방지할 수 있게 된다.
상기 코어기판을 준비하는 단계(S400)에서는, 도 21의 (a) 내지 (c)와 같이 전사필름을 제조하는 단계(S410), 접합단계(S411), 전사단계(S420)를 통해 절연코어층(40)의 양면에 제2시드층(13) 및 제1시드층(12)이 각각 차례로 적층된 코어기판(CS)을 제조할 수 있다.
이어, 상기 제1시드층 제거단계(S450)에서는, 도 21의 (d)와 같이 캐리어부재(11)의 박리 후 노출된 제1시드층(12)을 에칭 등의 방법으로 제거할 수 있다. 이때, 상기 제1시드층(12)은 제2시드층(13)과 상이한 제1전도성 물질로 구성되므로, 제1전도성 물질을 선택적으로 용해시킬 수 있는 에칭용액을 이용해 제1시드층(12)을 제거할 수 있다. 따라서, 제1시드층(12)을 제거하는 과정에서 제2시드층(13)이 손상되는 것을 방지할 수 있다.
이와 같이 전사필름을 제조하는 단계(S410), 접합단계(S411), 전사단계(S420) 및 제1시드층 제거단계(S450)를 통해, 예컨대 구리 제2시드층(13)을 캐리어부재(11)에 직접 형성하지 않고 평활도가 좋은 예컨대 은(Ag) 제1시드층(12) 위에 형성하고 기존 산세, 소프트 에칭 대신에 제2시드층(13)과 상이한 제1전도성 물질의 제1시드층(12)을 선택적으로 에칭하여 제거함에 따라, 제2시드층(13)의 우수한 평활도를 확보한 상태와, 제1시드층(12)에 의해 일면이 커버, 보호되어 절연코어층(40)으로 전사됨에 따라 제2시드층(13)이 기존 방식에서 오염되고 산화되던 것이 해결된 상태에서, 회로를 형성하는 그 이후 공정이 진행됨에 따라, 매우 매끄럽고 균일하며 직진도가 우수한 미세 제1 및 제2회로패턴(30,51)을 용이하게 구현할 수 있게 된다. 즉 미세한 회로패턴을 매우 용이하게 구현할 수 있게 되는 것이다. 또한, 앞서, 설명한 바와 같이, 예컨대 구리 제2시드층(13)이 평활도가 좋기에, 구리의 정반사로 높은 레졸루션(resolution)을 구현할 수 있게 된다.
한편, 제4실시예의 천공단계(S430), 회로패턴 및 통전부 형성단계(S440)는 제3실시예의 천공단계(S330, 도 15의 (d)참조), 회로패턴 및 통전부 형성단계(S340, 도 16의 (e) 내지 (i)참조)와 동일한 방법으로 이루어지므로, 동일 단계에 대한 구체적인 설명은 생략한다.
상기 제2시드층을 제거하는 단계(S460)에서는, 도 22의 (j)와 같이 감광층(20)의 제거 후 노출된 제2시드층(13)을 제거한다. 상기 제2시드층(13)을 제거하기 위해, 플래시 에칭(Flash etching)이나 소프트 에칭(Soft etching) 등의 방법이 이용될 수 있다. 한편, 상기 제2시드층(13) 상에 형성된 동박층(C)은 제2시드층(13)과 동일한 구리 재질로 이루어지므로, 제2시드층(13)을 제거하는 과정에서 제2시드층(13)과 함께 제거될 수 있다. 이와 같이, 본 실시예에서는 제1시드층 제거단계(S450)에서 제1시드층(12)을 제거한 후, 천공단계(S430)를 수행하기 때문에, 제2시드층을 제거하는 단계(S460)단계에서 제1시드층(12)이 존재하지 않게 된다. 즉, 제2시드층(13) 및 동박층(C)이 같은 물질이므로 1번의 에칭으로 한꺼번에 제거할 수 있게 됨에 따라, 제조 공수를 줄일 수 있게 되고, 제조비 및 생산성을 향상시킬 수 있게 된다.
한편, 본 실시예에서는, 도 1의 (d)에 도시된 캐리어부재(11), 제1시드층(12) 및 제2시드층(13)으로 구성된 전사필름(10)을 이용하여 인쇄회로기판을 제조하는 것으로 예를 들어 설명하였으나, 도 1의 (e)에 도시된 캐리어부재(11), 접착조절층(14), 제1시드층(12) 및 제2시드층(13)으로 구성된 전사필름(10)을 이용하여 인쇄회로기판을 제조하는 것도 가능하다.
첨부도면 중, 도 23 내지 도 24는 본 발명의 제4실시예에 따른 인쇄회로기판 제조방법의 빌드업층 형성단계를 나타낸 공정별 단면도이다.
도 23 내지 도 24에 도시된 바와 같이, 제4실시예에서 제조된 양면 인쇄회로기판(100)은 코어회로기판으로 사용될 수 있으며, 제3실시예에서 설명한 빌드업층을 형성하는 단계(도 17 및 도 18)와 동일한 방법으로 양면 인쇄회로기판(100)의 제1회로패턴(30) 및 제2회로패턴(51) 상에 단층 또는 다층의 빌드업층을 형성할 수 있다. 이러한 빌드업층을 형성하는 과정(S461 ~ S468)은 제3실시예의 빌드업층 형성단계와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
첨부도면 중, 도 25는 본 발명의 제3 및 제4실시예에 따른 인쇄회로기판 제조방법의 코어기판을 제조하는 단계를 나타낸 공정별 단면도이다.
제3실시예의 코어기판(CS, 도 15의 (c) 참조)과, 제3실시예의 제1변형예의 코어기판(CS, 도 19의 (c) 참조) 및 제4실시예의 코어기판(CS, 도 21의 (c) 참조)은, 도 25에 도시된 바와 같이, 코어기판을 제조하는 단계를 통해 제조될 수 있다.
이러한 코어기판을 제조하는 단계는, 전사필름을 제조하는 단계(S11)와 접합단계(S12) 및 전사단계(S13)을 포함한다.
구체적으로, 상기 전사필름을 제조하는 단계(S11)에서는, 도 25의 (a)와 같이 표면평활도가 우수한 캐리어부재(11)의 양면에 은(Ag) 재질로 이루어진 제1시드층(12)을 각각 형성하고, 상기 제1시드층(12) 상에 구리(Cu) 재질로 이루어진 1~5㎛ 두께의 제2시드층(13)을 각각 형성하여 양면 전사필름(10)을 제조할 수 있다.
이러한 전사필름을 제조하는 단계(S11)는 캐리어부재(11)의 양면에 제1시드층(12)과 제2시드층(13)을 각각 형성하는 점에서 제3실시예의 전사필름을 제조하는 단계(S310, 도 15의 (a) 참조)와 차이가 있으나, 캐리어부재(11)의 표면에 제1시드층(12) 및 제2시드층(13)을 차례로 형성하는 과정은 제3실시예와 동일하므로 이에 대한 구체적인 설명은 생략한다.
이어, 상기 접합단계(S12)에서는, 도 25의 (b)와 같이 복수의 양면 전사필름(10)들 사이에 절연코어층(40)을 각각 배치한 후 두께 방향으로 열과 압력을 제공하여 접합하고, 상기 전사단계(S13)에서는 도 25의 (c)와 같이 전사필름(10)의 캐리어부재(11)를 제거하여 절연코어층(40)의 양면에 제1시드층(12)과 제2시드층(13)을 각각 전사한다.
여기서, 상기 절연코어층(40)은 제3실시예의 절연코어층(40)과 동일한 재질로 이루어지고, 상기 접합단계(S12) 및 전사단계(S13)는 제3실시예의 접합단계(S311, 도 15의 (b) 참조) 및 전사단계(S320, 도 15의 (c) 참조)과 동일한 방법으로 수행되므로, 이에 대한 구체적인 설명은 생략한다.
상기와 같이, 복수 마련되는 양면 전사필름(10)들 사이에 각각 절연코어층(40)을 배치하고 기판의 두께 방향으로 열과 압력을 가해 접합한 다음 캐리어부재(11)를 제거하면, 절연코어층(40)의 양면에 제1시드층(12)과 제2시드층(13)이 각각 적층된 코어기판(CS)을 마련할 수 있다.
예를 들어, 도 25의 (b)와 같이 4개의 양면 전사필름(10)들 사이에 절연코어층(40)을 각각 접합한 다음, 도 25의 (c)와 같이 캐리어부재(11)를 제거하면, 3개의 코어기판(CS)을 제조할 수 있다.
즉, 단면 전사필름(10)을 이용하여 3개의 코어기판(CS)을 제조하는 경우에는 6개의 단면 전사필름이 요구되는 것은 물론, 각각의 제조공정을 통해 코어기판(CS)을 하나씩만 제조할 수 있으나, 상기와 같이 양면 전사필름(10)을 이용하는 경우에는 4개의 양면 전사필름(10)으로 3개의 코어기판(CS)을 동시에 제조할 수 있다.
한편, 본 실시예에서는 4개의 양면 전사필름(10)을 이용해 3개의 코어기판(CS)을 제조하는 것으로 예를 들어 설명하였으나, 접합단계(S12)에서의 접합 환경에 따라 더 많은 수의 양면 전사필름(10)을 이용해 코어기판(CS)을 제조하는 것도 가능할 것이다.
따라서, 한 번의 제조공정을 통해 다수의 코어기판을 제조할 수 있으므로, 생산성의 향상 및 제조 공정의 간소화를 이룰 수 있으며, 단면 전사필름을 이용하는 것에 비해 캐리어부재의 소비를 절감할 수 있다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
[부호의 설명]
10:전사필름, 11:캐리어부재, 12:제1시드층,
13:제2시드층, 14:접합조절층, 20:감광층,
21:패턴홈, 30:제1회로패턴, 40:절연코어층,
50,90:금속층, 51:제2회로패턴, 60:통전부,
70:접합층, 81:절연층, 82:추가시드층,
83:도전막, 84:감광층, 84a:패턴홈,
85:회로패턴C:도전막, V:비아홀, CS:코어기판

Claims (49)

  1. 캐리어부재의 일면에 제1시드층을 형성하여 전사필름을 제조하는 단계;
    상기 제1시드층 상에 제1회로패턴을 형성하는 단계;
    상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계;
    상기 제1회로패턴과 상기 금속층을 전기적으로 연결하는 통전부를 형성하는 단계;
    상기 금속층을 패터닝하여 제2회로패턴을 형성하는 단계; 및
    상기 전사필름을 제거하여 상기 제1회로패턴을 상기 절연코어층에 전사하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  2. 제 1항에 있어서,
    상기 전사필름을 제조하는 단계는,
    상기 캐리어부재와 상기 제1시드층의 사이에 접합조절층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제 1항에 있어서,
    상기 전사필름을 제조하는 단계 이후, 제조된 한 쌍의 전사필름의 캐리어부재를 각각 접합층의 양면에 접합하는 접합단계를 더 수행하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제 1항에 있어서,
    상기 전사필름을 제조하는 단계는,
    상기 제1시드층을 형성하는 제1전도성 물질과 상이한 제2시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제 1항에 있어서,
    상기 전사필름을 제조하는 단계는,
    상기 캐리어부재와 상기 제1시드층의 사이에 접합조절층을 형성하는 단계와, 상기 제1시드층을 형성하는 제1전도성 물질과 상이한 제2시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제 1항에 있어서,
    상기 전사필름을 제조하는 단계에서,
    상기 제1시드층은 에칭속도가 서로 다른 2층 이상으로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제 1항에 있어서,
    상기 캐리어부재와 상기 제1시드층의 결합력은, 상기 제1시드층과 상기 제1회로패턴의 결합력에 비해 상대적으로 낮게 설정되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제 1항에 있어서,
    상기 제1회로패턴 형성단계는,
    상기 제1시드층 상에 감광층을 형성하는 단계와,
    상기 감광층 상에 패턴홈을 형성하는 단계와,
    상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여 상기 제1회로패턴을 형성하는 도전성물질 충진단계와,
    상기 감광층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계에서,
    상기 금속층을 형성하기 전에, 추가 전사필름을 형성하는 단계를 더 포함하며,
    상기 추가 전사필름은, 캐리어부재 및 제1시드층을 포함하는 전사필름 또는 캐리어부재, 제1시드층 및 제2시드층을 포함하는 전사필름을 사용하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  10. 제 9항에 있어서,
    상기 추가 전사필름을 형성하는 단계는,
    상기 추가 전사필름의 제1시드층이 상기 절연코어층 상에 접촉되도록 상기추가 전사필름을 상기 절연코어층 상에 접합하는 단계와,
    상기 추가 전사필름의 캐리어부재를 제거하여 상기 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며,
    상기 금속층은, 상기 절연코어층에 전사된 상기 제1시드층 상에 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  11. 제 9항에 있어서,
    상기 추가 전사필름을 형성하는 단계는,
    상기 추가 전사필름의 제2시드층이 상기 절연코어층 상에 접촉되도록 상기 추가 전사필름을 상기 절연코어층 상에 접합하는 단계와,
    상기 추가 전사필름의 캐리어부재를 제거하여, 상기 절연코어층에 상기 추가 전사필름의 제2시드층이 접하고, 상기 추가 전사필름의 제2시드층에 상기 추가 전사필름의 제1시드층이 접하도록, 상기 추가 전사필름의 제2시드층 및 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며,
    상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층과 접하는 상기 제1시드층 상에 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제 9항에 있어서,
    상기 추가 전사필름을 형성하는 단계는,
    상기 추가 전사필름의 제2시드층이 상기 절연코어층 상에 접촉되도록 상기 추가 전사필름을 상기 절연코어층 상에 접합하는 단계와,
    상기 추가 전사필름의 캐리어부재를 제거하여, 상기 절연코어층에 상기 추가 전사필름의 제2시드층이 접하고, 상기 추가 전사필름의 제2시드층에 상기 추가 전사필름의 제1시드층이 접하도록, 상기 추가 전사필름의 제2시드층 및 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며,
    상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층 상에 형성된 상기 제1시드층을 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 선택적으로 에칭 제거한 후, 상기 절연코어층에 전사된 상기 제2시드층 상에 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 제1회로패턴을 상기 절연코어층에 전사하는 단계는,
    상기 제1시드층으로부터 상기 캐리어부재를 박리하는 단계와, 상기 제1시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  14. 제 13항에 있어서,
    상기 제1시드층은 제1전도성 물질로 이루어지고, 상기 제1회로패턴은 상기 제1전도성 물질과 상이한 제2전도성 물질로 이루어지며,
    상기 제1시드층을 제거하는 단계에서는, 상기 제1회로패턴을 제외하고 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 상기 제1시드층만을 선택적으로 제거하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  15. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 제1회로패턴을 상기 절연코어층에 전사하는 단계에서는,
    상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해, 상기 절연코어층 및 상기 제1회로패턴에 접촉된 상태의 상기 제1시드층만을 선택적으로 에칭 제거하고, 상기 제1시드층만 에칭되면서 상기 제1시드층에 접촉된 상태였던 상기 캐리어부재가 상기 제1시드층으로부터 탈락되어, 상기 전사필름이 제거되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  16. 접합층에 제2시드층과 제1시드층이 형성된 캐리어기판을 제조하는 단계;
    상기 제1시드층 상에 제1회로패턴을 형성하는 단계;
    상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계;
    상기 제1회로패턴과 상기 금속층을 전기적으로 연결하는 통전부를 형성하는 단계;
    상기 금속층을 패터닝하여 제2회로패턴을 형성하는 단계; 및
    상기 캐리어기판을 박리하는 박리단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  17. 제 16항에 있어서,
    상기 캐리어기판을 제조하는 단계는,
    상기 접합층과 상기 제2시드층의 사이에 접합조절층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  18. 제 16항에 있어서,
    상기 캐리어기판을 제조하는 단계는,
    캐리어부재의 일면에 제1시드층과 제2시드층을 형성하여 전사필름을 제조하는 단계와,
    상기 전사필름의 제2시드층에 접합층을 접합하는 접합단계와,
    상기 캐리어부재를 제거하여 제1시드층과 제2시드층을 접합층에 전사하는 전사단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  19. 제 16항에 있어서,
    상기 캐리어기판을 제조하는 단계는,
    캐리어부재의 일면에 제1시드층과 제2시드층을 형성하여 전사필름을 제조하는 단계와,
    상기 전사필름을 제조하는 단계 이후, 한 쌍의 전사필름의 제2시드층을 접합층의 양면에 각각 접합하는 접합단계와,
    상기 한 쌍의 전사필름의 캐리어부재를 각각 제거하여, 상기 접합층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 접합층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  20. 제 16항에 있어서,
    상기 캐리어기판을 제조하는 단계는,
    캐리어부재 양면의 각각에 제1 및 제2시드층을 형성하여 양면 전사필름을 제조하는 단계와,
    복수 마련되는 상기 양면 전사필름 사이 사이에 접합층을 각각 배치한 후 접합하는 접합단계와,
    상기 캐리어부재를 각각 제거하여, 상기 접합층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 접합층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함하여, 복수의 캐리어 기판을 제조하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  21. 제 16항에 있어서,
    상기 캐리어기판을 제조하는 단계에서,
    상기 제1시드층은 에칭속도가 서로 다른 2층 이상으로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  22. 제 16항에 있어서,
    상기 제1회로패턴 형성단계는,
    상기 제1시드층 상에 감광층을 형성하는 단계와,
    상기 감광층 상에 패턴홈을 형성하는 단계와,
    상기 패턴홈을 통해 노출된 제1시드층을 제거하는 단계와,
    상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여 제1회로패턴을 형성하는 도전성물질 충진단계와,
    상기 감광층을 제거하는 단계 및
    상기 감광층의 제거 후 노출된 제1시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  23. 제 16항에 있어서,
    상기 캐리어기판을 박리하는 박리단계는,
    상기 제2시드층으로부터 상기 접합층을 박리하는 단계와,
    상기 제2시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  24. 제 16항 내지 제 23항 중 어느 한 항에 있어서,
    상기 제1회로패턴 상에 절연코어층 및 금속층을 형성하는 단계에서,
    상기 금속층 형성에 앞서, 추가 전사필름을 형성하는 단계를 더 포함하며,
    상기 추가 전사필름은, 캐리어부재 및 제1시드층을 포함하는 전사필름 또는 캐리어부재, 제1시드층 및 제2시드층을 포함하는 전사필름을 사용하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  25. 제 24항에 있어서,
    상기 추가 전사필름을 형성하는 단계는,
    상기 추가 전사필름의 제 1시드층이 상기 절연코어층 상에 접촉되도록 상기추가 전사필름을 상기 절연코어층 상에 접합하는 단계와,
    상기 추가 전사필름의 캐리어부재를 제거하여 상기 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며,
    상기 금속층은, 상기 절연코어층에 전사된 상기 제1시드층 상에 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  26. 제 24항에 있어서,
    상기 추가 전사필름을 형성하는 단계는,
    상기 추가 전사필름의 제 2시드층이 상기 절연코어층 상에 접촉되도록 상기추가 전사필름을 상기 절연코어층 상에 접합하는 단계와,
    상기 추가 전사필름의 캐리어부재를 제거하여, 상기 절연코어층에 상기 추가 전사필름의 제2시드층이 접하고, 상기 추가 전사필름의 제2시드층에 상기 추가 전사필름의 제1시드층이 접하도록, 상기 추가 전사필름의 제2시드층 및 제1시드층을 상기 절연코어층에 전사하는 단계를 포함하며,
    상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층과 접하는 상기 제1시드층 상에 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  27. 제 26항에 있어서,
    상기 금속층은, 상기 절연코어층에 전사되어 상기 제2시드층 상에 형성된 상기 제1시드층을 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 선택적으로 에칭 제거한 후, 상기 절연코어층에 전사된 상기 제2시드층 상에 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  28. 제 26항에 있어서,
    상기 제1시드층은 제1전도성 물질로 이루어지고, 상기 제1회로패턴 및 상기 제2시드층은 상기 제1전도성 물질과 상이한 제2전도성 물질로 이루어지며,
    상기 제1회로패턴 및 상기 제2시드층을 제외하고 상기 제1시드층만을 용해할 수 있는 에칭용액을 이용해 상기 제1시드층만을 선택적으로 제거하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  29. 제 28항에 있어서,
    상기 제1시드층은 은(Ag) 재질로 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  30. 제 28항에 있어서,
    상기 제2시드층은 구리 또는 알루미늄으로 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  31. 절연코어층의 양면에 제1시드층이 각각 형성된 코어기판을 준비하는 단계;
    상기 코어기판을 관통하는 비아홀을 형성하는 천공단계;
    상기 코어기판의 양면에 제1회로패턴과 제2회로패턴을 형성하고, 상기 비아홀에 양면의 제1회로패턴과 제2회로패턴을 전기적으로 연결하는 통전부를 형성하는 회로패턴 형성단계; 및
    상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제1시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  32. 제 31항에 있어서,
    상기 코어기판을 준비하는 단계는
    상기 절연코어층의 양면에 상기 제1시드층을 각각 차례로 적층하기 전에, 상기 제1시드층과 접하는 접합조절층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  33. 절연코어층의 양면에 제2시드층 및 제1시드층이 각각 차례로 적층된 코어기판을 준비하는 단계;
    상기 코어기판을 관통하는 비아홀을 형성하는 천공단계;
    상기 코어기판의 양면에 제1회로패턴과 제2회로패턴을 형성하고, 상기 비아홀에 양면의 제1회로패턴과 제2회로패턴을 전기적으로 연결하는 통전부를 형성하는 회로패턴 형성단계;
    상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제1시드층을 제거하는 단계; 및
    상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제2시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  34. 제 33항에 있어서,
    상기 코어기판을 준비하는 단계는
    상기 절연코어층의 양면에 제2 및 제1시드층을 각각 차례로 적층하기 전에, 상기 제1시드층과 접하는 접합조절층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  35. 절연코어층의 양면에 제2시드층 및 제1시드층이 각각 차례로 적층된 코어기판을 준비하는 단계;
    상기 제1시드층을 제거하는 단계;
    상기 코어기판을 관통하는 비아홀을 형성하는 천공단계;
    상기 코어기판의 양면에 제1회로패턴과 제2회로패턴을 형성하고, 상기 비아홀에 양면의 제1회로패턴과 제2회로패턴을 전기적으로 연결하는 통전부를 형성하는 회로패턴 형성단계; 및
    상기 제1회로패턴과 제2회로패턴이 형성되지 않은 부분을 통해 노출된 제2시드층을 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
  36. 제 35항에 있어서,
    상기 코어기판을 준비하는 단계는
    상기 절연코어층의 양면에 제2 및 제1시드층을 각각 차례로 적층하기 전에, 상기 제1시드층과 접하는 접합조절층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  37. 제 33항 내지 제 36항 중 어느 한 항에 있어서,
    상기 코어기판을 준비하는 단계는,
    캐리어부재의 일면에 제1시드층과 제2시드층을 형성하여 전사필름을 제조하는 단계와,
    상기 전사필름을 제조하는 단계 이후, 한 쌍의 전사필름의 제2시드층을 상기절연코어층의 양면에 각각 접합하는 접합단계와,
    상기 한 쌍의 전사필름의 캐리어부재를 각각 제거하여, 상기 절연코어층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 절연코어층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  38. 제 37항에 있어서,
    상기 캐리어부재와 제1시드층의 결합력은 상기 제1시드층과 제2시드층의 결합력에 비해 상대적으로 낮게 설정되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  39. 제 33항 내지 제 36항 중 어느 한 항에 있어서,
    상기 코어기판을 준비하는 단계는,
    캐리어부재 양면의 각각에 제1 및 제2시드층을 형성하여 양면 전사필름을 제조하는 단계와,
    복수 마련되는 상기 양면 전사필름 사이 사이에 절연코어층을 각각 배치한 후 접합하는 접합단계와,
    상기 캐리어부재를 각각 제거하여, 상기 절연코어층 양면에 각각 상기 제2시드층이 접하고 상기 제2시드층 각각에 상기 제1시드층이 접하도록, 상기 절연코어층 양면의 각각에 상기 제1 및 제2시드층을 전사하는 전사단계를 포함하여, 복수의 코어기판을 제조하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  40. 제 38항에 있어서,
    상기 캐리어부재와 제1시드층의 결합력은 상기 제1시드층과 제2시드층의 결합력에 비해 상대적으로 낮게 설정되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  41. 제 31항 내지 제 36항 중 어느 한 항에 있어서,
    상기 코어기판을 제조하는 단계에서,
    상기 제1시드층은 에칭속도가 서로 다른 2층 이상으로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  42. 제 31항 내지 제 36항 중 어느 한 항에 있어서,
    상기 제1시드층을 제거하는 단계에서는, 상기 제1시드층만 용해할 수 있는 에칭용액을 이용해 제1시드층을 용해시키는 것을 특징으로 하는 인쇄회로기판 제조방법.
  43. 제 31항 내지 제34항 중 어느 한 항에 있어서,
    상기 회로패턴 형성단계는,
    상기 절연코어층의 양면에 위치한 제1시드층 상에 감광층을 형성하는 감광층 형성단계와,
    상기 감광층을 부분적으로 제거하여 상기 비아홀이 형성된 부분과 제1회로패턴과 제2회로패턴이 형성될 부분에 패턴홈을 형성하는 패턴홈 형성단계와,
    상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여, 상기 절연코어층 양면의 제1시드층에 제1회로패턴과 제2회로패턴을 각각 형성하고, 상기 비아홀의 내벽면에 통전부를 형성하는 도전성물질 충진단계와
    상기 감광층을 제거하는 감광층 제거단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  44. 제 43항에 있어서,
    상기 회로패턴 형성단계는,
    상기 감광층 형성단계에 앞서, 상기 제1시드층의 외표면 및 비아홀의 내벽면에 도전막을 형성하는 도전막 형성단계를 더 수행하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  45. 제 35항 또는 제 36항에 있어서,
    상기 회로패턴 형성단계는,
    상기 절연코어층의 양면에 위치한 제2시드층 상에 감광층을 형성하는 단계와,
    상기 감광층을 부분적으로 제거하여 상기 비아홀이 형성된 부분과 제1회로패턴과 제2회로패턴이 형성될 부분에 패턴홈을 형성단계와,
    상기 패턴홈을 통해 노출된 부위에 도전성 물질을 충진하여, 상기 절연코어층 양면의 제2시드층에 제1회로패턴과 제2회로패턴을 각각 형성하고, 상기 비아홀의 내벽면에 통전부를 형성하는 도전성물질 충진단계와,
    상기 감광층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  46. 제 45항에 있어서,
    상기 회로패턴 형성단계는, 상기 감광층 형성단계에 앞서, 상기 제2시드층의 외표면 및 비아홀의 내벽면에 도전막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  47. 제 31항 내지 제 36항 중 어느 한 항에 있어서,
    상기 제1회로패턴과 제2회로패턴 상에 빌드업층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  48. 제 47항에 있어서,
    상기 빌드업층을 형성하는 단계는,
    상기 제1회로패턴과 제2회로패턴 상에 절연층 및 추가시드층을 형성하는 단계와,
    상기 제1회로패턴과 제2회로패턴의 일부가 노출되도록 상기 추가시드층과 절연층을 관통하는 비아홀을 형성하는 단계와,
    상기 추가 시드층 상에 감광층을 형성하는 감광층 형성단계와,
    상기 감광층 상에 패턴홈을 형성하는 패턴홈 형성단계와,
    상기 패턴홈을 통해 노출된 부위에 도전성물질을 충진하여 회로패턴을 형성하는 도전성물질 충진단계와,
    상기 감광층을 제거하는 감광층 제거단계와,
    상기 회로패턴이 형성되지 않은 부분을 통해 노출된 추가시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  49. 제 48항에 있어서,
    상기 빌드업층을 형성하는 단계는,
    상기 감광층 형성단계에 앞서, 상기 추가시드층의 외표면 및 비아홀의 내벽면에 도전막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 인쇄회로기판 제조방법.
PCT/KR2018/014201 2017-11-29 2018-11-19 인쇄회로기판 제조방법 WO2019107819A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020549528A JP7045475B2 (ja) 2017-11-29 2018-11-19 印刷回路基板の製造方法
CN201880077706.4A CN111434193B (zh) 2017-11-29 2018-11-19 印刷电路板制备方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0162020 2017-11-29
KR1020170162020A KR102465117B1 (ko) 2017-11-29 2017-11-29 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
WO2019107819A1 true WO2019107819A1 (ko) 2019-06-06

Family

ID=66665146

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/014201 WO2019107819A1 (ko) 2017-11-29 2018-11-19 인쇄회로기판 제조방법

Country Status (5)

Country Link
JP (1) JP7045475B2 (ko)
KR (1) KR102465117B1 (ko)
CN (1) CN111434193B (ko)
TW (1) TWI763953B (ko)
WO (1) WO2019107819A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114390783A (zh) * 2020-10-20 2022-04-22 深南电路股份有限公司 线路板的制作方法及线路板
CN114914222A (zh) 2022-03-01 2022-08-16 珠海越亚半导体股份有限公司 用于制备封装基板的承载板、封装基板结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
KR20110060370A (ko) * 2009-11-30 2011-06-08 엘지이노텍 주식회사 인쇄회로기판 제조방법
KR20140073757A (ko) * 2012-12-07 2014-06-17 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
KR101555014B1 (ko) * 2014-04-07 2015-09-22 (주) 화인켐 미세배선용 인쇄회로기판 및 이의 제조방법
KR20160014433A (ko) * 2014-07-29 2016-02-11 삼성전기주식회사 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196795A (ja) * 1984-10-17 1986-05-15 日本写真印刷株式会社 印刷配線板の製造方法
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
JPWO2009034857A1 (ja) * 2007-09-11 2010-12-24 味の素株式会社 金属膜転写用フィルム及び金属膜付き接着フィルム
KR101008676B1 (ko) * 2008-05-07 2011-01-18 삼성전기주식회사 인쇄회로기판 제조방법
KR101009157B1 (ko) * 2008-11-13 2011-01-18 삼성전기주식회사 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
US8936219B2 (en) 2012-03-30 2015-01-20 The Boeing Company Performance-enhancing winglet system and method
WO2014182094A1 (ko) * 2013-05-08 2014-11-13 주식회사 잉크테크 인쇄회로기판의 제조방법 및 인쇄회로기판
JP2015059244A (ja) * 2013-09-19 2015-03-30 学校法人関東学院 金属パターン付樹脂材の製造方法及び金属パターン付樹脂材
KR102392045B1 (ko) 2014-12-23 2022-04-28 에스케이넥실리스 주식회사 전해 동박, 그리고 이를 포함하는 fccl 및 ccl
JP5843992B1 (ja) * 2015-05-01 2016-01-13 株式会社イオックス 無電解めっき用転写フィルム用触媒組成物及び無電解めっき用転写フィルム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
KR20110060370A (ko) * 2009-11-30 2011-06-08 엘지이노텍 주식회사 인쇄회로기판 제조방법
KR20140073757A (ko) * 2012-12-07 2014-06-17 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
KR101555014B1 (ko) * 2014-04-07 2015-09-22 (주) 화인켐 미세배선용 인쇄회로기판 및 이의 제조방법
KR20160014433A (ko) * 2014-07-29 2016-02-11 삼성전기주식회사 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
CN111434193A (zh) 2020-07-17
JP7045475B2 (ja) 2022-03-31
KR20190063147A (ko) 2019-06-07
TWI763953B (zh) 2022-05-11
CN111434193B (zh) 2023-06-02
JP2021504981A (ja) 2021-02-15
KR102465117B1 (ko) 2022-11-11
TW201927095A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
WO2015119396A1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
WO2012087058A2 (en) Printed circuit board and method for manufacturing the same
WO2014054921A1 (en) The printed circuit board and the method for manufacturing the same
WO2015072775A1 (ko) 연성인쇄회로기판과 그 제조 방법
WO2018151578A1 (ko) 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
WO2012087059A2 (en) Printed circuit board and method for manufacturing the same
WO2015106480A1 (zh) 电磁波屏蔽膜以及包含屏蔽膜的线路板的制作方法
WO2020262961A1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
WO2018101503A1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
WO2018147678A1 (ko) 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
WO2019107819A1 (ko) 인쇄회로기판 제조방법
WO2018044053A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2012087072A2 (ko) 인쇄회로기판 및 이의 제조 방법
WO2012087060A2 (en) Printed circuit board and method for manufacturing the same
WO2019022580A1 (ko) 인쇄회로기판
WO2019124624A1 (ko) 전자파 차폐필름, 인쇄회로기판 제조방법 및 전자파 차폐필름 제조방법
WO2014182094A1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
WO2021251795A1 (ko) 회로기판
WO2018221876A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2021145664A1 (ko) 회로기판
WO2014109593A1 (ko) 절연수지 필름, 상기 필름을 포함하는 금속박 적층판 및 인쇄회로기판, 및 상기 필름을 포함하는 회로기판의 제조방법
WO2015156540A1 (ko) 미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판
WO2022060166A1 (ko) 회로기판
WO2021251794A1 (ko) 회로기판
WO2021080325A1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18882831

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020549528

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18882831

Country of ref document: EP

Kind code of ref document: A1