WO2015156540A1 - 미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판 - Google Patents

미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판 Download PDF

Info

Publication number
WO2015156540A1
WO2015156540A1 PCT/KR2015/003317 KR2015003317W WO2015156540A1 WO 2015156540 A1 WO2015156540 A1 WO 2015156540A1 KR 2015003317 W KR2015003317 W KR 2015003317W WO 2015156540 A1 WO2015156540 A1 WO 2015156540A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
plating layer
substrate
electroless
metal
Prior art date
Application number
PCT/KR2015/003317
Other languages
English (en)
French (fr)
Inventor
박광수
이은화
조인혜
신창우
김경민
Original Assignee
(주) 화인켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140041284A external-priority patent/KR101555014B1/ko
Priority claimed from KR1020140041615A external-priority patent/KR101591654B1/ko
Application filed by (주) 화인켐 filed Critical (주) 화인켐
Publication of WO2015156540A1 publication Critical patent/WO2015156540A1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • C25D13/16—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a double-sided flexible copper foil laminate for microwiring, a method for manufacturing the same, and a printed circuit board for microwiring, and more particularly, to a double-sided flexible copper foil laminate which can be used for the production of a printed circuit board capable of forming a fine pattern.
  • the present invention relates to a microcircuit printed circuit board including a wiring layer formed by the manufacturing method and the plating method thereof.
  • a flexible metal clad laminate such as copper clad laminates (CCL) may be basically used.
  • the flexible metal laminate may be manufactured by directly applying an electrically insulating resin solution on a metal conductive layer in the form of a thin film, or bonding an electrically insulating film on the metal conductive layer using an adhesive.
  • the former manufacturing method may cause problems such as curl generation, wavy wrinkles, foaming of the resin layer, and oxidative deterioration of the metal conductive layer, and the latter manufacturing method may cause deterioration of electrical properties by adhesives. have.
  • a flexible copper clad laminate is composed of a flexible polyimide layer and a copper foil layer, in which a copper foil layer is laminated on a polyimide film, or a polyimide layer is laminated on a copper foil layer. Is prepared.
  • a method of manufacturing the flexible copper foil laminate (FCCL) includes a cast method, an adhesive (laminating) method, a sputtering method, and the like, as shown in FIG. 1.
  • the said cast system forms a polyimide layer on a copper foil layer by apply
  • FCCL flexible copper foil laminate
  • the bonding method is to attach a copper foil layer using an adhesive film on a polyimide film.
  • the adhesive film is weak to heat, and in an environment of high temperature and high pressure. Copper ions in the copper foil layer may move in the adhesive film layer, causing short circuits between the circuit wiring lines, and because they are inferior in flexibility to other manufacturing methods, they may be difficult to apply to high specification products requiring repeatability.
  • FCCL flexible copper foil laminate
  • FCCL flexible copper foil laminate
  • a through-hole is formed in the double-sided FCCL, and a double-sided FCCL in which the through-hole is formed is electroless plated to form a conductive layer on the inner wall of the through-hole.
  • electroless plating the electroless plated double-sided FCCL completely filling through-holes with a conductive layer, and patterning by etching to form a circuit set on both sides of the electrolytic plated double-sided FCCL. After patterning, and finally forming a solder resist or other finishing treatment, a flexible printed circuit board can be obtained.
  • the surface that is thermally compressed in the polyimide substrate direction is used as a roughened surface, and the joint strength between the substrate and the copper foil is exhibited by exerting the projection effect on the substrate on the roughened surface. It is possible to secure the reliability as a printed wiring board by increasing the.
  • the rough surface of the copper foil is previously coated with an adhesive resin such as an epoxy resin to form an adhesive film of the insulating layer, and the insulating layer side of the film is thermocompressed onto the substrate to form a printed circuit board substrate. It can manufacture.
  • a cross-section FCCL is formed by laminating a polyimide layer on a first copper foil layer using a cast method to form the polyimide layer.
  • a method for producing a double-sided FCCL comprising electrolytic plating to form a second copper foil layer on the polyimide layer after forming a metal seed layer through deposition such as sputtering on it, is also disclosed.
  • Korean Patent Application Laid-Open No. 10-2007-0076716 (2007.07.25.) Forms a plating layer by plating a surface of a copper foil resin layer coated with copper foil on an insulating layer, and after forming an etching resist pattern, the etching resist pattern is not formed. Removing the plating layer by etching to form a circuit pattern, applying a solder resist to expose a portion of the circuit pattern on the upper surface of the circuit pattern, and then performing flash etching on the exposed circuit pattern by not applying the solder resist. A method of manufacturing a printed circuit board is described.
  • the wiring pattern is also required to be high density, and a fine pattern printed wiring board composed of wiring having a fine line width and line pitch is required.
  • a printed wiring board used in a semiconductor package is required.
  • a printed wiring board having a high density ultrafine wiring having a line width and an interline pitch of about 30 ⁇ m is required.
  • H is the thickness of the copper foil
  • B is the bottom width of the formed wiring pattern
  • T is the top width of the formed wiring pattern.
  • the projections pressed into the substrate are not completely removed, the projections become remnants, resulting in poor insulation when the line pitch of the wiring pattern is narrow. Therefore, in the process of removing the pressed projections by etching, the etching of the sidewalls of the wiring patterns already formed also proceeds, so that the Ef value eventually decreases.
  • substrate is large, and it can manufacture by research and development about a flexible copper foil laminated body which can form a fine wiring pattern, and a more economical method, and the residue which originates from the rough part of the rough surface of a copper foil layer
  • a printed circuit board including a metal wiring circuit which does not include (i) and has a large bonding strength with a substrate and which can form a fine wiring pattern.
  • the present invention can cope with high integration of electronic components, and enables wiring patterns to be formed at high density, has a high bonding strength with the substrate, and finally, obtains a fine wiring pattern by etching the obtained copper foil layer.
  • a double-sided flexible copper foil laminate which can be formed by a more economical method, and a method for producing the same.
  • the present invention can form a fine wiring pattern in response to the high integration of electronic components, and does not use a metal laminate such as copper clad laminates (CCL), but directly to an insulating substrate such as a polyimide film
  • a metal laminate such as copper clad laminates (CCL)
  • CCL copper clad laminates
  • an insulating substrate such as a polyimide film
  • PCB manufacturing method using a plating method it is possible to form a wiring layer excellent in electrical conductivity without containing any residual material resulting from the projection of the rough surface of the copper foil layer in the substrate, and a wiring layer having a large bonding strength with the substrate. It provides a double-sided printed circuit board for fine wiring.
  • the present invention does not use a metal laminate such as copper clad laminates (CCL) used in the prior art, a novel method for manufacturing a double-sided printed circuit board for microwiring that can be manufactured by a more economical method. To provide.
  • a metal laminate such as copper clad laminates (CCL) used in the prior art
  • the present invention includes a flexible substrate containing a polymeric material and the thickness of 5um to 100um; And an electroless copper plating layer having a thickness of 1 ⁇ m to 10 ⁇ m formed on the front and rear surfaces of the flexible substrate, respectively, to provide a double-sided flexible copper foil laminate for microwiring.
  • the present invention is a flexible substrate comprising a polymer material and the thickness of 5um to 100um; An electroless copper plating layer having a thickness of 1 um to 10 um formed on the front and rear surfaces of the flexible substrate, respectively; And an electrolytic metal plating layer formed on top of the electroless copper plating layer, and selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or an Ni-P alloy. 2.
  • the copper foil laminated body is provided.
  • the flexible substrate is any one selected from polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyarylate, polyimide and FR-4 Can be.
  • a primer layer having a thickness of 0.02 to 10 um is further formed on the flexible substrate, and an electroless copper plating layer may be formed on the primer layer.
  • the flexible substrate may be formed with an electroless plating layer so that at least 30% or more of each substrate area of both surfaces thereof is included.
  • the flexible substrate may be formed with an electroless plating layer so that at least 40% or more of each substrate area of both surfaces thereof is included.
  • a protective layer may be formed on a portion of the front surface or the rear surface of the substrate so that the electroless copper plating layer and the electrolytic metal plating layer are not formed on a portion of the substrate.
  • a seed metal layer of may be formed.
  • the present invention also provides a flexible printed circuit board comprising a patterned wiring layer formed by etching the double-sided flexible copper foil laminate described above.
  • the present invention comprises the steps of: a) pre-treating both sides of the flexible substrate to form a seed layer by immersing the flexible substrate comprising a polymer material on both sides of the flexible substrate in an acidic aqueous solution containing a metal salt and then drying; b) any one metal selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or alloys thereof on both sides of the substrate for forming an electroless copper plating layer on both sides of the pretreated flexible substrate.
  • the present invention comprises the steps of: a) pre-treating both sides of the flexible substrate for seed layer formation by immersing and then drying the flexible substrate comprising a polymer material on both sides of the flexible substrate in an acidic aqueous solution containing a metal salt; b) any one metal selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or alloys thereof on both sides of the substrate for forming an electroless copper plating layer on both sides of the pretreated flexible substrate.
  • a seed layer comprising a; c) forming an electroless copper plating layer having a thickness of 1 um to 10 um by performing electroless copper plating on both sides of the flexible substrate on which the seed layer is formed; And d) any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof on the electroless copper plating layer to improve electrical conductivity of the flexible substrate on which the electroless copper plating layer is formed.
  • Performing an electroplating made of an alloy to form a metal plating layer It provides a method for producing a double-sided flexible copper foil laminate for fine wiring comprising a.
  • it may include a step of rust prevention to further prevent the oxidation on top of the electroless copper plating layer or the electrolytic metal plating layer finally formed.
  • the metal salt in step a) is any one selected from metal halides, metal sulfates, metal acetates, the acidic aqueous solution may be an inorganic acid aqueous solution of 0.01 ⁇ 1 M concentration.
  • the forming of the seed layer may include immersing the substrate in an aqueous solution containing any one metal salt selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof. It may include a step.
  • the method may further include a plasma treatment step on the substrate prior to the pretreatment of the flexible substrate in step a), or the substrate may include at least one selected from NH 3 , KOH, NaOH, and an organic amine.
  • the substrate may include at least one selected from NH 3 , KOH, NaOH, and an organic amine.
  • this invention provides the double-sided flexible copper foil laminated body obtained by the said manufacturing method.
  • the present invention also provides a flexible printed circuit board comprising a patterned wiring layer formed by etching a double-sided flexible copper foil laminate manufactured by the above manufacturing method.
  • the present invention comprises the steps of: a) forming at least one via hole in an insulating substrate; b) forming an electroless metal plating layer on both sides of the substrate including the via holes and on the surfaces of the via holes; c) forming a plating resist layer on a portion other than a region to be patterned as a wiring layer on both sides of the substrate on which the electroless metal plating layer is formed; d) forming an electrolytic metal plating layer on an upper portion of the electroless metal plating layer on which the plating resist layer is not formed and on the outside of the electroless metal plating layer formed in the via hole; e) removing the plating resist layers formed on both sides of the substrate; And f) etching the electroless metal plating layer exposed due to the removal of the plating resist layer.
  • the forming of the plating resist layer may include exposing and developing a photocurable material to prevent electroplating, or the plating resist layer may be formed by a printing method.
  • the invention is selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or alloys thereof to form the electroless metal plating layer prior to forming the electroless metal plating layer. It may further comprise the step of forming any one seed metal layer.
  • the step of etching the electroless metal plating layer exposed due to the removal of the plating resist layer is characterized in that it proceeds under acidic conditions.
  • the forming of the via hole may further include removing the char using a plasma or char removal agent to remove the char (smear) smear generated during the via hole processing and remaining in the via. have.
  • the method may further include plasma treatment for improving adhesion on the insulating substrate.
  • the present invention provides a double-sided printed circuit board for fine wiring obtained by the method for producing a double-sided printed circuit board for fine wiring described above.
  • the present invention includes a substrate including at least one via hole; A patterned electroless metal plating layer formed on both sides of the substrate as a lower wiring layer; And an electrolytic metal plating layer formed as an upper wiring layer on the patterned electroless metal plating layer, wherein the via hole of the printed circuit board has an electroless metal plating layer formed on a surface thereof.
  • the substrate has a thickness of 8um to 200um, polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyarylate, polyimide and FR It may be any one selected from -4.
  • the thickness of the electroless metal plating layer is 0.3 um to 15 um
  • the metal used for electroless metal plating is any one selected from Cu, Sn, Ag, Au, Ni or their alloys
  • the electrolytic metal plating layer may be any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or may be a Ni-P alloy.
  • an electroless metal plating layer may be formed on the primer layer.
  • the double-sided flexible copper foil laminate for microwiring of the present invention has a simpler structure than the flexible copper foil laminate produced by using a copper foil film for producing a copper foil laminate including a conventional carrier layer, has a larger bonding strength with the substrate, and finally
  • the obtained copper foil layer has the advantage that formation of a fine wiring pattern at the time of an etching is possible.
  • the CO2 gas laser can be used for direct drilling on copper foil, and there is no defect caused by the projection residue of the rough surface of the copper foil laminate, and it can be used to manufacture a fine circuit board by forming an ultra thin copper layer. Can be.
  • the manufacturing method of the double-sided flexible copper foil laminate for microwiring according to the present invention has an advantage that the copper foil laminate can be economically produced compared to the manufacturing method according to the prior art.
  • a double-sided printed circuit board for microwiring is manufactured by casting or laminating a method by attaching a very thin ultrathin foil having a thickness of 1 to 5 um to a carrier copper foil or a film according to the prior art, or by sputtering or the like.
  • an electroless plating layer is formed directly on an insulating substrate such as polyimide having via holes, thereby forming a lower wiring layer, and then an electroplating layer patterned thereon.
  • the double-sided printed circuit board for micro-wiring of the present invention can form a fine wiring pattern in response to the high integration of electronic components, and does not contain any residues resulting from the projections of the roughened surface of the copper foil layer in the substrate.
  • a printed circuit board for wiring can be provided.
  • the present invention does not use the copper foil laminate according to the prior art, it is more economical than the prior art method of manufacturing a printed circuit board in which a wiring layer is formed by etching or the like after the copper foil laminate is manufactured. By providing a novel method for producing the printed circuit board for the fine wiring.
  • FIG. 1 is a diagram showing a method for manufacturing a flexible copper foil laminate according to the prior art.
  • Figure 2a is a view showing a cross section of a double-sided flexible copper foil laminate according to an embodiment of the present invention
  • Figure 2b is a view showing a cross section of a double-sided flexible copper foil laminate according to another embodiment of the present invention.
  • FIG. 3 is a flowchart illustrating a method of manufacturing a double-sided flexible copper foil laminate according to an embodiment of the present invention.
  • FIG. 4 is a flowchart illustrating a method of manufacturing a double-sided flexible copper foil laminate according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a printed circuit board for fine wirings according to the present invention.
  • FIG. 6 is a flowchart illustrating a method of manufacturing a printed circuit board for fine wiring according to an embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a laminate according to a method of manufacturing a printed circuit board for fine wirings according to an embodiment of the present invention.
  • Figure 2a is a view showing a cross-sectional view of a double-sided flexible copper foil laminate according to an embodiment of the present invention.
  • the double-sided flexible copper foil laminate for microwiring includes a flexible substrate 10 including a polymer material and having a thickness of 5 um to 100 um; An electroless copper plating layer 30 having a thickness of 1 um to 10 um formed on the front and rear surfaces of the flexible substrate 10, respectively; And an electrolytic metal plating layer 40 formed on the electroless copper plating layer 30 and made of Ni, Cu, Sn, Au, Ag, or an alloy thereof, or an Ni-P alloy. It is done by
  • the flexible substrate 10 is flexible and may be formed of a polymer material, and may be formed without being limited to a type of substrate having an insulating property, but preferably polybutylene terephthalate, Any one selected from polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyarylate, polyimide and FR-4 can be used.
  • the thickness of the flexible substrate is suitable as long as it has a flexible range, preferably may have a range of 3 um to 1000 um, more preferably may have a range of 5 um to 100 um.
  • a primer layer 20 may be additionally formed on the substrate.
  • the thickness of the primer layer is possible in the range of 0.02 to 10um, preferably 0.2 to 2um.
  • the primer layer improves adhesion (adhesiveness) between the substrate material and the electroless copper plating layer, and a silane primer may be used.
  • silane primers include vinyltris (2-methoxyethoxy) silane, 3-glycidoxypropyl trimethoxysilane, and N- (2-aminoethyl) -3-aminopropyltrimethoxysilane. And 3-aminopropyltriethoxysilane.
  • epoxy, acrylic, silicone primers can be used.
  • FIG. 2B a double-sided flexible copper foil laminate in which a primer layer 20 is formed on both surfaces of the substrate, respectively, is illustrated.
  • the substrate may be additionally plasma treated to improve adhesion with the primer layer or the electroless copper plating layer.
  • an electroless copper plating layer 30 may be formed on the front and rear surfaces of the substrate, respectively.
  • the thickness of the electroless copper plating layer may be 1 um to 10 um, preferably 1.5 um to 7 um, and more preferably 2 to 6 um, which may be finally manufactured. It may vary depending on the structure or state of the copper foil laminate.
  • the thickness of the electroless copper plating layer of the present invention is 1 um or less, adhesion to the electroplating layer to be formed on the electroless plating layer may be reduced, and in particular, the electrical conductivity of the wiring layer may be reduced by the electroless plating. Since the stability of the subsequent electroplating process may be poor, and by bringing the thickness of the electroless copper plating layer higher than 1.0um it may have a uniform plating thickness because it can reduce the resistance during electrolytic plating.
  • the thickness of the electroless copper plating layer is more than 10 um, plating for a long time may be required, and thus stability of the substrate may be deteriorated, and the thickness in the above range is preferable.
  • the electroless copper plating layer may be formed to include at least 30% or more of each substrate area, preferably at least 50% or more of the substrate area, and more preferably at least 70% or more of the substrate area. May be included.
  • the electroless copper plating layer may be plated on all areas of the front surface of the substrate to be used as a copper foil laminate, and according to the use of the copper laminate or the user's needs, the area of the predetermined portion may be an electroless plating layer and the electroless
  • a protective layer resist layer described below may be formed to form the electroless plating layer only as much as necessary.
  • the electroless plating layer may be formed on the entirety or a part of the upper portion of the substrate where the user intends to form the wiring layer through etching, and the wiring layer may be formed by etching the formed electroless copper plating layer and the electrolytic plating layer formed thereon. .
  • a protective layer formed on a portion of the front or rear surface of the substrate is coated with light after coating like photoresist. It may be formed by patterning or by printing of a polymer material in solution or molten state, or by adhering a film form.
  • the protective layer may be formed to be 70% or less of each substrate area, preferably at least 50% or less of the substrate area, and more preferably at least 30% or less of the substrate area. can do.
  • a seed metal layer for forming the electroless copper plating layer may be further formed between the upper portions of both sides of the flexible substrate and the electroless copper plating layer.
  • the seed metal layer may improve the reaction rate and selectivity of electroless plating by adsorbing seed metal on the substrate and reducing copper ions forming the electroless chemical plating layer, and the seed metal layer may be a metal salt.
  • the metal for forming the seed metal layer may be selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof, and seed metal components such as halides, sulfates, acetates, complex salts of seed metal components, and the like. Any component can be used as long as it is a transition metal salt.
  • the seed metal layer may contain other additional transition metal components other than the seed metal component.
  • transition metal components other than the seed metal may be contained using transition metal salts such as metal halides, metal sulfates, metal acetates, and the like.
  • the present invention may include an electrolytic metal plating layer 40 further formed on the electroless copper plating layer as shown in FIG. 2.
  • the electrolytic metal plating layer may be any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or may be a Ni-P alloy, and is formed on the electroless copper plating layer 30 to further increase the conductivity of the wiring layer. Can be improved.
  • the thickness of the electrolytic metal plating layer 40 may be 1 to 15um, preferably 2 to 10um.
  • the electrolytic copper plating layer formed when the electrolytic copper plating layer in the present invention is directly formed on the substrate or the primer layer has a weak adhesive strength with the substrate, and thus may be peeled off or disconnected in an etching process for forming a printed circuit board in the future.
  • the electroless copper plating layer when the electroless copper plating layer is formed to strengthen the adhesion between the electroless copper plating layer and the substrate, the electrolytic plating on the electroless copper plating layer improves the electrical conductivity of the copper foil and the substrate.
  • the adhesive strength of the film may also be enhanced, and thus a double-sided flexible copper foil laminate having a thin wiring layer and capable of a fine patterning process may be manufactured.
  • the copper foil layer including the electroless copper plating layer and the electrolytic metal plating layer of the present invention has better selectivity according to the etching process than the copper foil layer formed according to the prior art, and thus has the advantage of controlling the etching degree according to the process conditions. have.
  • the formation of the copper foil layer becomes dense, so that etching must be performed under stronger conditions, but in the case of the copper foil layer formed by the plating method of the present invention, even if the process conditions are relaxed There is an advantage that can be achieved.
  • the copper foil laminate may be constituted only by the electroless copper plating layer without forming the electrolytic metal plating layer.
  • the electroless copper plating layer is 3 ⁇ m, preferably 5 ⁇ m or more, the electrolytic plating may be omitted, and the copper foil laminate may be configured by only the electroless copper plating layer.
  • the copper foil laminate comprising only the electroless copper plating layer comprises a flexible substrate having a polymer material and having a thickness of 5 um to 100 um; And an electroless copper plating layer having a thickness of 1 ⁇ m to 10 ⁇ m formed on the front and rear surfaces of the flexible substrate, respectively.
  • the double-sided flexible copper foil laminate in the present invention prevents further oxidation on top of the finally formed electrolytic metal plating layer or on top of the electroless copper plating layer when the electroplating is omitted and the electroless copper plating layer is formed only. It may include an anti-rust treatment layer formed through the anti-rust treatment step to.
  • the formation method of the said antirust process layer is mentioned later in detail in the manufacturing method of the double-sided flexible copper foil laminated body.
  • the double-sided flexible copper foil laminate for microwiring according to the present invention may include at least one via hole (not shown) for connecting circuit wirings respectively formed on the front and rear surfaces of the flexible substrate.
  • the via hole means a hole processed for electrical conduction between layers in a printed circuit board, and generally means that both sides are perforated. In contrast, in the case of a blind via hole, one side of the printed circuit board is blocked. Means via hole.
  • the via hole may be formed by mechanical drilling or laser drilling.
  • the via hole may be etched by UV or CO 2 laser, and the size of the laser beam may be larger than the diameter of the via hole.
  • the present invention also provides a method for producing the double-sided flexible copper foil laminate for microwiring. This will be described with reference to FIGS. 3 and 4.
  • FIG. 3 is a flowchart illustrating a method of manufacturing a double-sided flexible copper foil laminate according to an embodiment of the present invention
  • FIG. 4 is a diagram illustrating a cross-section of the laminate according to the method of FIG. 3.
  • pretreatment of both sides of the flexible substrate may be performed by immersing the flexible substrate including a polymer material on both sides of the flexible substrate in an acidic aqueous solution containing a metal salt and then drying the both sides of the flexible substrate. Pretreatment for seed layer formation.
  • the acidic aqueous solution in the pretreatment step may be an inorganic acid aqueous solution of 0.01 ⁇ 1 M concentration.
  • the exemplary inorganic acid hydrochloric acid, nitric acid, sulfuric acid, hydrofluoric acid, or the like may be used, and preferably hydrochloric acid or nitric acid may be used.
  • the metal salt contained in the aqueous solution in the pretreatment step in the present invention can be used as a transition metal salt or an aqueous solution of any one metal salt selected from Ga, Ge, In, Sn, Sb, Pb, Bi.
  • the metal salt may be any one selected from a transition metal or any one metal halide, metal sulfate, or metal acetate selected from Ga, Ge, In, Sn, Sb, Pb, and Bi.
  • Immersion time of the flexible substrate in the acidic aqueous solution containing the metal salt may have a range of 10 seconds to 30 minutes, preferably 30 seconds to 10 minutes.
  • the temperature of the aqueous solution to be immersed may have a range of 0 degrees to 40 degrees, preferably immersed at room temperature (25 degrees).
  • the adhesion between the electroless copper plating layer and the substrate is more improved than the method of forming the seed layer without performing the pretreatment step to form the electroless copper plating layer. Can be.
  • the present invention may include the step of additionally forming a primer layer on the substrate before the pretreatment step.
  • the primer layer can improve the adhesion (adhesiveness) between the flexible substrate material and the electroless copper plating layer as described above, and the silane-based primer ( silane primer) can be used.
  • the thickness of the primer layer is possible in the range of 0.1 to 10um, preferably 0.2 to 2um.
  • the method may further include increasing a surface area of the flexible substrate and enhancing adhesion with the plating layer.
  • the alkaline aqueous solution used at this time may be an aqueous solution of 0.01 ⁇ 1 M concentration.
  • 4B shows a cross section of the laminate in which the primer layer is formed on the flexible substrate.
  • the substrate may be plasma treated to improve adhesion with the primer layer or the electroless copper plating layer.
  • the method for manufacturing a double-sided flexible copper foil laminate for microwiring may form a seed layer on top of both sides of the flexible substrate after the pretreatment step for forming the seed layer.
  • the electroless copper plating layer is quickly formed on both sides of the flexible substrate, and also functions to help bond with the substrate by forming an appropriate strength.
  • Au a component of the seed layer, Au, Ag, Pt, Cu, Ni, Fe It may include any one metal component selected from Pd, Co or alloys thereof.
  • the palladium salt can be used as the seed metal layer.
  • it may further contain other transition metal components other than palladium which is the seed metal component.
  • the forming of the seed layer may include the flexible substrate subjected to the pretreatment step and optionally any one of metal salts selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or alloys thereof. It is immersed in an aqueous solution containing a reducing agent for reducing the metal salt.
  • the immersion time of the flexible substrate in the aqueous solution may have a range of 10 seconds to 30 minutes, preferably 30 seconds to 10 minutes.
  • the temperature of the aqueous solution to be immersed may have a range of 0 degrees to 40 degrees, preferably immersed at room temperature (25 degrees).
  • the pretreatment step for forming the seed layer on the flexible substrate, or the step of forming the seed layer is by immersing the substrate in an aqueous solution and then applying an ultrasonic wave to the immersed substrate, thereby promoting a reaction and adhesion to the plating layer Can be improved.
  • the step of forming the electroless copper plating layer on the flexible substrate on which the seed layer is formed may form an electroless copper plating layer on the substrate using a copper salt, a reducing agent, a complex, or the like.
  • the electroless copper plating may be carried out by reducing copper ions with a reducing agent by reducing and depositing copper on a substrate or the like by using a plating solution in which a compound containing copper ions and a reducing agent are mixed.
  • non-limiting examples of the metal used in the electroless plating may be Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au, and the like. It may be used alone or two or more kinds may be used in combination, and in the present invention, an electroless plating layer is obtained by reducing Cu ions.
  • the electroless copper plating is carried out in a plating bath containing a plating solution containing a reducing agent, an additive, and a stabilizer, and the plating is performed for 1 to 60 minutes so that the electroless plating layer having the required thickness is plated on the wiring layer.
  • Typical examples include formaldehyde, hydrazine or salts thereof, cobalt sulfate (II), formalin, glucose, glyoxylic acid, hydroxyalkylsulfonic acid or salts thereof, hypophosphoric acid or salts thereof, boron hydride compounds, dialkylamineborane Etc., in addition to this, various reducing agents may be used depending on the type of metal.
  • the electroless plating solution may be formed with a copper salt, a metal ion, and a ligand to maintain the electroless plating solution at an appropriate pH so that the complexing agent for preventing the metal from being reduced in the liquid phase and the solution becomes unstable and the reducing agent is oxidized.
  • pH adjusters may be included.
  • the thickness of the electroless copper plating layer can be adjusted to the electroless plating conditions to be 1 um to 10 um.
  • an electroless plating layer may be formed to a thickness of 1 to 10 um using an aqueous solution containing copper sulfate, formarin, sodium hydroxide, ethylene diamin tera acetate acid (EDTA), and 2.2-bipyridyl as an accelerator.
  • aqueous solution containing copper sulfate, formarin, sodium hydroxide, ethylene diamin tera acetate acid (EDTA), and 2.2-bipyridyl as an accelerator.
  • the electroless copper plating step may use a barrel plating apparatus.
  • FIG. 4C the cross-section of the laminated body in which the said electroless copper plating layer was formed on the flexible substrate is shown.
  • the final step of the manufacturing method of the double-sided flexible copper foil laminate in the present invention is the step of forming an electrolytic metal plating layer on top of the electroless copper plating layer in order to improve the electrical conductivity of the flexible substrate on which the electroless copper plating layer is formed.
  • the metal used in the electrolytic metal plating layer may be any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or may be a Ni-P alloy, preferably Cu, Ag, or Ni. have.
  • An electrolytic plating layer can be formed.
  • the electrolytic copper plating can be carried out by the step of temperature 40 ⁇ 60 °C condition.
  • the electrolytic copper plating may be increased to increase the content of the metal to be plated, thereby having a low resistance.
  • FIG. 4D the cross section of the laminated body in which the said electrolytic metal plating layer was formed on the electroless copper plating layer is shown.
  • this invention can comprise a copper foil laminated body only by an electroless copper plating layer, without forming the said electrolytic metal plating layer.
  • electrolytic plating may be omitted and the method of manufacturing a copper foil laminate using only the electroless copper plating layer may omit forming the electrolytic metal plating layer.
  • the double-sided flexible copper foil laminate in the present invention further comprises an antirust treatment step to prevent oxidation of the plating layer on top of the electrolytic metal plating layer to be finally formed, or by omitting the electroplating with only the electroless copper plating layer
  • an antirust treatment step may be additionally included to prevent oxidation on the upper portion of the electroless copper plating layer, and an organic antirust coating or zinc / zinc alloy antirust coating may be formed by the antirust treatment.
  • the organic rust preventive coating may be formed of a triazole compound, dicarboxylic acids, amines, or a tetrazole compound, dicarboxylic acids, amines.
  • triazole compound examples include benzotriazole, tolyltriazole, carboxybenzotriazole, chloro benzotriazole, ethyl benzotriazole, naphthotriazole and the like.
  • the blending ratio of the triazole compound, dicarboxylic acid, and amine can be blended 0.4 to 2 times dicarboxylic acid, 0.5 to 2 times amines relative to the triazole compound by weight, the tetrazole compound, dica
  • the compounding ratio of main acids and amines 0.4-2 times and amines can be mix
  • concentration of the solution with the triazole compound, dicarboxylic acid, and amine which form an rustproof film on the copper foil surface into 50-6,000 ppm. If it is less than 50 ppm, the organic rust preventive coating is not thick enough to maintain the rust prevention function. If it exceeds 6,000 ppm, the thickness of the organic rust preventive coating becomes thicker, which impedes the bonding condition, and the effect of improving the rust prevention function can be expected very much. Because there is not.
  • the temperature of the solution at the time of forming the said rustproof film should just be 30-70 degreeC, but it is not limited to this.
  • the deposition time to the solution for rust prevention can be appropriately determined by the relationship between the dissolution concentration of the triazole compound, the tetrazole compound, the dicarboxylic acids and the amines, the solution temperature and the thickness of the organic rustproof film to be formed. It will take about 0.5 to 300 seconds.
  • an electrolytic copper foil is acid washed, washed with water or washed with water and dried, and the copper foil is then added to a triazole compound as a rust preventive solution or a tetrazole compound. It is immersed in the rust inhibitor solution which added dicarboxylic acid and amines, and an organic rustproof film is deposited.
  • the zinc / zinc alloy antirust treatment can be obtained by forming a zinc or zinc alloy plated rustproof layer on the surface of the copper foil, and by forming an electrolytic chromate layer on the surface of the rustproof plating layer.
  • the zinc alloy it is possible to use zinc-copper, zinc-copper-nickel, zinc-copper-tin and the like.
  • the concentration is 2-20 g / l zinc, 1-15 g / l copper, potassium pyrophosphate 70 to 350 g / l, solution temperature 30 to 60 ° C, pH 9 to 10, current density 3 to 8 A / dm 2, antirust treatment under conditions of 5 to 15 seconds electrolysis time, zinc-copper-nickel 3
  • Antirust treatment is possible under conditions of pH 9-10, current density 3-8 A / dm 2, electrolysis time 5-15 seconds.
  • the obtained zinc-copper plating layer may be in the composition range of 70 to 20% by weight of zinc, 30 to 70% by weight of copper, and the plating layer of the zinc-copper-nickel ternary alloy is 66.9 to 20% by weight of zinc, It may be 30 to 70 wt% of copper and 0.1 to 10 wt% of nickel, and the electrolytic chromate treatment is performed on the zinc alloy plated layer in this composition region.
  • chromate treatment is performed under conditions of 3-7 g / l chromic acid, solution temperature 30-40 ° C., pH 10-12, current density 5-8 A / dm 2, and electrolysis time 5-15 seconds.
  • this invention provides the double-sided flexible copper foil laminated body obtained by the said manufacturing method.
  • the double-sided flexible copper foil laminate produced by the present invention has a simpler structure than the flexible copper foil laminate produced using a copper foil film for producing a copper foil laminate including a conventional carrier layer as described above, and has a high bond strength with the substrate.
  • the large and finally obtained copper foil layer has the advantage that a fine wiring pattern can be formed during etching, and there is no defect caused by protrusion residue on the rough surface of the copper foil laminate, and the fine thin copper layer is formed by forming a copper layer. It can be used to manufacture circuit boards.
  • the polyimide substrate having a thickness of 25 um was immersed in an aqueous solution containing 0.25 M of hydrochloric acid and 0.1 M of SnCl 2 at room temperature for 30 seconds, and then dried.
  • the substrate pretreated in the aqueous solution was immersed for 3 to 5 minutes using an aqueous solution containing 500 ppm of palladium, 0.1 wt% of copper sulfate, and 1 wt% of stabilizer, followed by drying. Electroless chemical copper plating was performed.
  • the electroless copper plating is a mixture of 85% D / I water, 10 ⁇ 15% supplements, 25%-NaOH 2 ⁇ 5%, stabilizer 0.1 ⁇ 1%, 37% formalin 0.5 ⁇ 2% components and stirred in the air for 10 to 15 minutes After that, the plating process may be performed for 25 to 30 minutes at a temperature of 40 to 50 ° C. and a pH of 13 or more.
  • copper sulfate 90g / L, copper stabilizer 2ml / L, copper luminous agent 5l / L, HCl 16ml / L in a 10 wt% aqueous solution of sulfuric acid was subjected to electrolytic copper plating by a step of temperature 40 ⁇ 60 °C conditions.
  • the step of immersing the polyimide substrate which is a pretreatment process for forming the seed layer in Example 1 on an aqueous hydrochloric acid solution containing SnCl 2, it is a process for forming a seed layer, the palladium component is 500 ppm, copper sulfate
  • a polyimide substrate was immersed in the aqueous solution for 3 to 5 minutes using an aqueous solution of 0.1 wt% and stabilizer 1 wt%, and dried.
  • aqueous solution component for forming a seed layer in an aqueous solution containing 0.25 M hydrochloric acid and SnCl 2 0.1 M concentration, palladium component 500 ppm, copper sulfate 0.1 wt%, stabilizer
  • the seed layer was formed by including 1 wt% of the component.
  • the cross cut test was advanced. To this end, 10 lines were drawn at intervals of 2 mm x 2 mm to form a cross cut, and then the adhesive tape was attached and peeled off to measure the number of peeled cross cuts.
  • the surface plating state of the plating layer on the substrate surface was measured by the sensory test.
  • Example 1 Comparative Example 1 Comparative Example 2 Number of cross cuts peeled off 0 23 17 Plated surface Very good Non-Exchange Plating on Part of Surface Relatively good
  • the copper foil laminate according to the present invention has a greater adhesive strength with the substrate than the copper foil laminate produced by the comparative example.
  • the double-sided flexible copper foil laminate prepared according to Example 1 of the present invention was able to be punched directly on the copper foil by using a CO 2 gas laser.
  • FIG. 5 is a cross-sectional view of a double-sided printed circuit board for fine wiring according to an embodiment of the present invention.
  • the double-sided printed circuit board for fine wirings includes an insulating substrate 100 including at least one via hole; A patterned electroless metal plating layer 300 formed on both surfaces of the substrate as a lower wiring layer; And an electrolytic metal plating layer 500 formed as an upper wiring layer on the patterned electroless metal plating layer, the via hole of the printed circuit board having an electroless metal plating layer 300 formed on a surface thereof.
  • the outer surface of the electroless metal plating layer formed on the surface of the via hole is characterized in that the electrolytic metal plating layer 500 is formed.
  • the insulating substrate 100 may be formed of a polymer material and may be applied as long as it is an insulating substrate, without being limited thereto, but preferably polybutylene terephthalate, polyethylene terephthalate, poly Any one selected from sulfone, polyether, polyetherimide, heat resistant epoxy, polyarylate, polyimide and FR-4 can be used.
  • the substrate in the present invention can be used both a flexible substrate having a flexible (flexible), or a rigid substrate, preferably a flexible substrate may be used, but is not limited thereto.
  • the thickness of the flexible substrate is suitable as long as it has a flexible range, preferably may have a range of 5um to 1,000um, more preferably may have a range of 8um to 200um.
  • the primer layer 200 may be additionally formed on the substrate.
  • the primer layer may have a thickness in the range of 0.02 to 10 um, preferably 0.1 to 3 um.
  • the primer layer improves the adhesion (adhesion) between the substrate material and the electroless metal plating layer, and a silane primer may be used.
  • silane primers include vinyltris (2-methoxyethoxy) silane, 3-glycidoxypropyl trimethoxysilane, and N- (2-aminoethyl) -3-aminopropyltrimethoxysilane. And 3-aminopropyltriethoxysilane.
  • epoxy, acrylic, silicone primers can be used.
  • FIG. 5 a double-sided printed circuit board for fine wiring, in which a primer layer 200 is formed on both surfaces of the substrate, is illustrated.
  • the substrate before the primer layer is coated on the substrate, the substrate may be plasma treated to improve adhesion with the electroless metal plating layer on the primer layer or the substrate layer.
  • the substrate of the present invention may have a patterned electroless metal plating layer 300 formed on the front and rear surfaces of the substrate, respectively, as a lower wiring layer.
  • the thickness of the electroless metal plating layer may be 0.3 um to 15 um, preferably 0.4 um to 10 um, which may vary depending on the structure or state of the finally manufactured printed circuit board.
  • the metal used in the electroless metal plating may be any one selected from Cu, Sn, Ag, Au, Ni, or an alloy thereof.
  • the electroless metal plating layer is plated entirely on both sides of the substrate, but is etched by an etching process to be described later, so that only the portion where the wiring layer is to be formed is formed and formed as a lower wiring layer, and an electroplating layer on the electroless plating layer. This is formed to function as an upper wiring layer.
  • the electroless metal plating layer may be formed to include at least 30% or more of each of the substrate areas, preferably, at least 50% or more of the substrate area, before the etching for forming the wiring layer. Preferably at least 70% or more of the substrate area may be included.
  • the electroless plating layer may be formed on the upper front surface of each of both sides of the substrate, and the lower portion of the wiring layer may be formed by leaving only the portion where the user intends to form the wiring layer through etching.
  • a plating resist layer may be formed on a portion other than the region to be patterned as a wiring layer on the electroless plating layer on the substrate.
  • the plating resist layer is a protective layer for preventing electroplating corresponding to a subsequent process, and is formed by patterning by a process of exposure and development by light irradiation after coating of a photocurable material such as photoresist, or in solution or melting. It may be formed by the printing method of the polymer material in the state, or by bonding the film form.
  • a seed metal layer for forming an electroless metal plating layer may be further formed between the upper portions of both surfaces of the substrate and the electroless copper plating layer.
  • the seed metal layer may improve the reaction rate and selectivity of the electroless plating by allowing the seed metal to be adsorbed on the substrate and thereby reducing the metal ions forming the electroless chemical plating layer.
  • the metal for forming the seed metal layer may be selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof, and seed metal components such as halides, sulfates, acetates, complex salts of seed metal components, and the like. Any component can be used as long as it is a transition metal salt.
  • the seed metal layer may contain other additional transition metal components other than the seed metal component.
  • transition metal components other than the seed metal may be contained using transition metal salts such as metal halides, metal sulfates, metal acetates, and the like.
  • the seed metal layer facilitates the formation of the seed metal layer through a pretreatment step on both sides of the substrate to form the seed metal, which includes a step of immersing the substrate in an acidic aqueous solution containing a metal salt and then drying.
  • the adhesion between the substrate and the electroless metal layer can be improved, and the electroless metal plating layer can be formed more quickly.
  • the present invention may include an electrolytic metal plating layer 500 further formed on the electroless metal plating layer 300 as shown in FIG. 5.
  • the electrolytic metal plating layer may be any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or may be a Ni-P alloy, and is formed on the electroless metal plating layer 300 to further increase conductivity of the wiring layer. Can be improved.
  • the thickness of the electrolytic metal plating layer 500 may be 1 to 30 um, preferably 2 to 20 um. This may vary depending on the structure or state of the final printed circuit board.
  • the electrolytic metal plating layer when only the electrolytic metal plating layer is directly formed on the substrate or the primer layer, the electrolytic metal plating layer is not well formed, and even when the electrolytic metal plating layer is formed, the adhesion to the substrate is weak, thereby forming a printed circuit board in the future.
  • the electroless metal plating layer is formed on the insulating substrate on which the via holes are formed as in the present invention, thereby providing a metal layer for electroplating to the via holes, and If the electrolytic plating is performed on the electroless metal plating layer after the adhesion between the electroless metal plating layer and the substrate is enhanced, the electrical conductivity of the wiring layer can be improved and the adhesion to the substrate can be also enhanced.
  • a printed circuit board capable of a chemical conversion process may be manufactured.
  • the electroless metal plating layer in the present invention has an advantage that the selectivity according to the etching process is better than the copper foil layer formed according to the prior art, there is an advantage that can adjust the degree of etching according to the process conditions.
  • the formation of the copper foil layer is dense, and since it is composed of one or more layers such as Ni, Cr, and Cu to increase adhesion to the substrate material,
  • etching should be performed under the conditions, in the case of the copper foil layer formed by the plating method in the present invention, there is an advantage that the etching may be well performed even if the process conditions are relaxed.
  • the substrate in the present invention includes at least one via hole 120.
  • the via hole functions to connect circuit wirings formed on the front and rear surfaces of the substrate, respectively.
  • the via hole means a hole that is processed for electrical conduction between layers in a printed circuit board, and generally means that both surfaces thereof are perforated.
  • the via hole may be formed by mechanical (CNC) drilling or laser drilling.
  • the via hole may be formed by etching by UV or CO 2 laser, and the size of the laser beam may be smaller than the diameter of the via hole.
  • an electroless metal plating layer is formed on the surface of each via hole, and an electrolytic metal is formed on the outer surface of the electroless metal plating layer formed on the surface of each via hole.
  • the plating layer is formed.
  • the electroless plating layer formed on the surface of the via hole in the printed circuit board is formed in the same process steps as the electroless plating layer formed on the substrate, and the formation conditions of the electroless plating layer are the same as the electroless plating layer formed on the substrate.
  • the electroplating layer formed on the electroless metal plating layer on the surface of the via hole is formed in the same process steps as the electroplating layer formed on both sides of the substrate, and the formation conditions of the electroplating layer are the same as the electroplating layer formed on the substrate.
  • an electroless plating layer is formed on the upper surfaces of both sides of the substrate and the surface of each via hole under the same conditions of the same step, thereby manufacturing copper foil according to the prior art and forming the via hole therefrom.
  • the process step can be shorter than the method of forming the electroless plating later, and it is more economical than the process of manufacturing a printed circuit board using a copper laminated substrate such as copper clad laminates (CCL) or flexible copper clad laminates (FCCL). There is an advantage.
  • the present invention provides a method for manufacturing the double-sided printed circuit board for the fine wiring. This will be described with reference to FIGS. 6 and 7.
  • FIG. 6 is a flow chart illustrating a method of manufacturing a double-sided printed circuit board according to an embodiment of the present invention
  • Figure 7 is a view showing a cross-section of the laminated step by step according to the method of FIG.
  • the manufacturing method includes: a) forming at least one via hole 120 in an insulating substrate, b) electroless metal on the upper surfaces of both surfaces of the substrate including the via holes 120 and on the surfaces of the via holes. Forming a plating layer 300, c) forming a plating resist layer 400 in a portion other than a region to be patterned as a wiring layer on both surfaces of the substrate on which the electroless metal plating layer 300 is formed, d) the Forming an electrolytic metal plating layer 500 on an upper portion of the electroless metal plating layer 300 on which the plating resist layer 40 is not formed and on the outside of the electroless metal plating layer 300 formed in the via hole. e) removing the plating resist layer 400 formed on both sides of the substrate, and f) etching the electroless metal plating layer exposed due to the removal of the plating resist layer.
  • forming the via hole in the substrate may be formed without any limitation as long as the via hole is formed to have a function of connecting circuit wirings formed on the front and rear surfaces of the substrate, respectively. have.
  • the via hole may be formed by mechanical drilling or laser drilling.
  • the via hole may be formed by etching by UV or CO 2 laser, and the size of the laser beam may be smaller than the diameter of the via hole, but is not limited thereto.
  • the via hole means a hole that is processed for electrical conduction between layers in a printed circuit board, and generally means that both surfaces thereof are perforated.
  • the step of forming the via hole in the present invention may further include the step of removing it by using a plasma or bullet removal chemical to remove the scars (smear, smear) remaining in the vias generated during the via hole processing.
  • a plasma or bullet removal chemical to remove the scars (smear, smear) remaining in the vias generated during the via hole processing.
  • FIG. 7B illustrates a cross section of a printed circuit board having the via holes formed on the substrate.
  • the second step is to form an electroless metal plating layer on the upper surfaces of both surfaces of the substrate including the via holes and on the surfaces of the via holes.
  • FIG. 7C shows a cross section of a printed circuit board on which the electroless metal plating layer is formed on the surface of the substrate and the via hole.
  • via holes are formed on a substrate in which a metal layer (copper foil) to be used as a wiring layer is formed on a substrate, such as a copper foil laminate (CCL), and an electroless plating layer is formed on a surface of the via hole.
  • a metal layer copper foil
  • CCL copper foil laminate
  • the present invention is characterized in that the lower portion of the wiring layer is formed by first forming the via hole on an insulating substrate on which the wiring layer is not previously formed, and then forming an electroless plating layer on the substrate.
  • the forming of the electroless metal plating layer may form an electroless metal plating layer on the substrate by using a metal salt, a reducing agent, a complex, or the like.
  • the electroless metal plating may be carried out by reducing metal ions by a reducing agent by reducing and depositing metal on a substrate or the like by using a plating solution in which a compound containing a metal ion and a reducing agent are mixed.
  • the metal ions can be reduced by the reaction scheme described below.
  • non-limiting examples of the metal used in the electroless plating may be Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au, and the like. It may be used alone or two or more kinds may be used in combination, and for example, an electroless copper plating layer may be obtained by reducing Cu ions.
  • the electroless metal plating is plated for 10 to 60 minutes so that an electroless plating layer having a thickness required to be immersed in a plating bath containing a plating solution including a reducing agent, an additive, and a stabilizer is plated on the wiring layer, and at this time,
  • Restrictive examples include formaldehyde, hydrazine or salts thereof, cobalt sulfate (II), formalin, glucose, glyoxylic acid, hydroxyalkylsulfonic acid or salts thereof, hypophosphoric acid or salts thereof, boron hydride compounds, dialkylamines Borane and the like, in addition to the various reducing agents may be used according to the type of metal.
  • the electroless plating solution may be formed with a metal salt, a metal ion, and a ligand to maintain the electroless plating solution at an appropriate pH so that the complexing agent for preventing the metal from being reduced in the liquid phase and the solution becomes unstable and the reducing agent is oxidized.
  • pH adjusters may be included.
  • the thickness of the electroless metal plating layer may be adjusted to the electroless plating conditions to be 0.3 um to 15 um.
  • an electroless plating layer may be formed using an aqueous solution to which copper sulfate, formarin, sodium hydroxide, ethylene diamin teraacetic acid (EDTA), and 2.2-bipyridyl is added as an accelerator.
  • copper sulfate formarin, sodium hydroxide, ethylene diamin teraacetic acid (EDTA), and 2.2-bipyridyl is added as an accelerator.
  • the electroless metal plating step may use a barrel plating apparatus.
  • the present invention may include the step of additionally forming a primer layer on the substrate before the electroless metal plating layer forming step.
  • 5 and 7 illustrate the primer layer 200 as an exemplary method for manufacturing a double-sided printed circuit board.
  • the primer layer may improve adhesion (adhesion) between the substrate material and the electroless metal plating layer, and a silane primer may be used.
  • the primer layer may have a thickness of the primer layer in the range of 0.02 to 10 um, preferably 0.1 to 3 um.
  • the substrate before the primer layer is coated on the substrate, the substrate may be plasma treated to improve adhesion with the electroless metal plating layer on the primer layer or the substrate layer.
  • forming a seed layer comprising a method of immersing the substrate in an acidic aqueous solution containing a metal salt and then drying
  • the method may include forming a seed layer for forming an electroless metal plating layer on both sides of the substrate after the pretreatment step and the pretreatment step.
  • the pretreatment step of the substrate for forming the seed layer may help to form the seed layer and enhance the bonding force between the substrate and the electroless plating layer.
  • the acidic aqueous solution in the pretreatment step may be an inorganic acid aqueous solution of 0.01 ⁇ 1 M concentration.
  • the exemplary inorganic acid hydrochloric acid, nitric acid, sulfuric acid, hydrofluoric acid, or the like may be used, and preferably hydrochloric acid or nitric acid may be used.
  • the metal salt contained in the aqueous solution in the pretreatment step in the present invention can be used as a transition metal salt or an aqueous solution of any one metal salt selected from Ga, Ge, In, Sn, Sb, Pb, Bi.
  • the metal salt may be any one selected from a transition metal or any one metal halide, metal sulfate, or metal acetate selected from Ga, Ge, In, Sn, Sb, Pb, and Bi.
  • Immersion time of the flexible substrate in the acidic aqueous solution containing the metal salt may have a range of 10 seconds to 30 minutes, preferably 30 seconds to 10 minutes.
  • the temperature of the aqueous solution to be immersed may have a range of 0 degrees to 40 degrees, preferably immersed at room temperature (25 degrees).
  • the adhesion between the electroless copper plating layer and the substrate is more improved than the method of forming the seed layer without performing the pretreatment step to form the electroless copper plating layer. Can be.
  • the method may further include increasing a surface area of the flexible substrate and enhancing adhesion with the plating layer.
  • the alkaline aqueous solution used at this time may be an aqueous solution of 0.01 ⁇ 1 M concentration.
  • the forming of the seed layer may be performed after the pretreatment step or may be directly formed on the substrate without passing through the pretreatment step.
  • Forming a seed layer on top of both sides of the substrate serves to help the electroless metal plating layer to be bonded to the substrate by forming an appropriate strength on both sides of the substrate, the seed layer as a component of Au, Ag, Pt , Cu, Ni, Fe, Pd, Co or an alloy thereof may include any one of the metal components selected from.
  • the palladium salt can be used as the seed metal layer.
  • it may further contain other transition metal components other than the seed metal component.
  • the substrate subjected to the pretreatment step may be added to an aqueous solution containing any one metal salt selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof. By dipping.
  • the immersion time of the flexible substrate in the aqueous solution may have a range of 10 seconds to 30 minutes, preferably 30 seconds to 10 minutes.
  • the temperature of the aqueous solution to be immersed may have a range of 0 degrees to 40 degrees.
  • the pretreatment step for forming the seed layer on the flexible substrate, or the step of forming the seed layer is by immersing the substrate in an aqueous solution and then applying an ultrasonic wave to the immersed substrate, thereby promoting a reaction and adhesion to the plating layer Can be improved.
  • a plating resist layer 400 in a portion other than a region to be patterned as a wiring layer on both sides of the substrate on which the electroless metal plating layer is formed, in forming an electroplating layer on the electroless plating layer. It is a step of forming a resist layer (protective layer) for electroplating so that the electroplating layer can be formed only on a desired portion.
  • 7D illustrates a cross section of the printed circuit board on which the plating resist layer 400 is formed on the electroless metal plating layer.
  • the plating resist layer may be obtained by exposing and developing a photocurable material to prevent electroplating, or by forming a plating resist layer on the electroless plating layer by a printing method.
  • the plating resist layer may be formed by printing the plating resist layer in the liquid form only through an undesired printing method.
  • a photosensitive material such as a photoresist is applied to each of the upper surfaces of both sides of the substrate on which the electroless plating layer is formed, the film on which the pattern is formed is brought into close contact, and then an exposure and development process is performed.
  • the plating resist may be formed only on the desired portion without the electroplating.
  • the electrolytic metal plating layer 500 to improve electrical conductivity on the top of the electroless metal plating layer 300 on which the plating resist layer 400 is not formed and the outside of the electroless metal plating layer 300 formed in the via hole.
  • a patterned lower wiring layer having a shape desired by a user is formed on each of both sides of the substrate, and the via hole forms an electroplating layer on the electroless plating layer in order to improve electrical conductivity.
  • FIG. 7E illustrates a cross section of a printed circuit board on which the electrolytic metal plating layer 500 is formed on a substrate.
  • the metal used in the electrolytic metal plating layer may be any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or may be a Ni-P alloy, preferably Cu, Ag, or Ni. have.
  • An electrolytic plating layer can be formed.
  • aqueous solution of sulfuric acid 90 g / L of copper sulfate, 2 ml / L of copper stabilizer, 5 ml / L of electrophoretic polisher, and 0.16 ml / L of HCl may be subjected to electrolytic copper plating by a step at a temperature of 40 to 60 ° C.
  • the electrolytic copper plating may be increased to increase the content of the metal to be plated, thereby having a low resistance.
  • removing the plating resist layer formed on both sides of the substrate is to remove the cured protective layer portion of the photocurable material or to remove the plating resist layer formed by a printing method, thereby dissolving the plating resist layer. Or by selecting a method by which the plating resist layer can be separated from the electroless plating layer.
  • the substrate may be immersed in a basic aqueous solution, and preferably, the plating resist layer formed on the electroless plating layer is removed by immersing the substrate in an aqueous NaOH or KOH solution.
  • a basic aqueous solution preferably, the plating resist layer formed on the electroless plating layer is removed by immersing the substrate in an aqueous NaOH or KOH solution.
  • 7F illustrates a cross section of the printed circuit board from which the plating resist layer is removed.
  • the step of etching the electroless metal plating layer exposed due to the removal of the plating resist layer may proceed under acidic conditions.
  • the etching of the electroless plating layer may include sulfuric acid, hydrogen peroxide, and a stabilizer.
  • the stabilizer is for suppressing the autolysis of hydrogen peroxide before or after etching.
  • the electroless plating layer may be etched.
  • a portion of the electroless metal plating layer which is a portion where the electroless plating layer is not exposed, may also be etched.
  • the thickness of the electroless plating layer is generally thinner than the thickness of the electroplating layer, the etching of the electroplating layer may be performed. It does not significantly affect the electrical conductivity.
  • a second insulating layer may be formed on the wiring layer for the purpose of preventing oxidation, wiring protection, and contamination and defects such as lead in SMT (component mounting).
  • the second insulating layer formed on the electroplating layer may be obtained by exposing and developing a photocurable insulating material or by forming an insulating layer on the wiring layer by a printing method.
  • a cover-lay film which is generally used for manufacturing a conventional FPCB may be formed through a thermocompression bonding process.
  • 7G illustrates a cross section of the printed circuit board in which the electroless metal plating layer exposed by the removal of the plating resist layer is removed by etching.
  • the present invention is an additional process after the etching of the electroless plating layer, by forming a solder resist on the substrate and by forming a surface treatment layer on the exposed surface without forming the solder resist layer, a printed circuit board I can complete it.
  • the surface treatment layer prevents the copper foil of the exposed circuit pattern from being oxidized, so that metals such as Ni, Cu, Sn, Au, Ag, Pd, Pb, etc. may form the surface treatment layer through electroplating or electroless plating.
  • organic compounds such as OSP (Fre-Flux, Organic Solderable Preservatives).
  • the present invention also provides a double-sided printed circuit board for fine wiring obtained by the manufacturing method described above.
  • the double-sided printed circuit board for fine wiring directly forms an electroless plating layer on an insulating substrate having via holes, and after forming a plating resist layer, forms an electroplating layer on an electroless plating layer on which the plating resist layer is not formed. After removing the plating resist layer, the electroless plating layer on which the electroplating layer is not formed is etched to provide a wiring layer with a pattern having an inverted form of the plating resist layer.
  • the final wiring layer of the printed circuit board of the present invention has an electroless plating layer after the etching process forms a lower structure of the wiring layer, and the electroplating layer formed on the electroless plating layer forms an upper structure of the wiring layer.
  • a wiring layer is formed in the form.
  • the double-sided printed circuit board for micro-wiring of the present invention having the structure as described above is manufactured by casting or laminating a method by producing a very thin ultra-thin ultrathin film having a thickness of 1 to 5 um in a conventional copper foil on a carrier copper foil or a film, or by sputtering or the like.
  • an electroless plating layer is formed directly on an insulating substrate such as polyimide with via holes to form a lower wiring layer and then patterned thereon.
  • the electroplated layer By forming the electroplated layer, it is advantageous to form a wiring layer having a high bonding strength with the substrate and excellent electrical conductivity, and does not contain any residual residue resulting from the projection of the roughened surface of the copper foil layer in the substrate.
  • the fine wiring pattern can be formed in response to the high integration of electronic components, and the bonding strength with the substrate is large, and the electrical It includes a wiring layer excellent in conductivity.
  • the present invention can produce the printed circuit board for fine wiring by a more economical method than the manufacturing method of the conventional printed circuit board to form a wiring layer by using an etching or the like after manufacturing the copper laminate. There is an advantage.
  • the wiring pattern can be formed at a high density in accordance with the high integration of electronic components, the bonding strength with the substrate is large, and the fine wiring pattern can be formed by etching the finally obtained copper foil layer.
  • the present invention provides a double-sided flexible copper foil laminate which can be produced by the method, and a method of manufacturing the same, and also provides a double-sided printed circuit board for fine wiring obtained by a more economical method than the conventional method of manufacturing a printed circuit board. There is a possibility.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 연성 기판, 상기 연성 기판의 전면과 후면 상부에 각각 형성된 무전해 동 도금층을 포함하는 미세배선용 양면 연성 동박 적층체 및 이의 제조방법과 적어도 하나의 비아홀을 포함하는 절연 기판, 상기 기판의 양면 상부에 하부배선층으로서 형성된, 패턴화된 무전해 금속 도금층 및 상기 패턴화된 무전해 금속 도금층의 상부에 상부배선층으로 형성된 전해 금속 도금층을 포함하는 미세배선용 양면 인쇄회로기판에 관한 것이다.

Description

미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판
본 발명은 미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판에 관한 것으로, 보다 구체적으로는 미세 패턴을 형성할 수 있는 인쇄회로기판의 제조에 사용될 수 있는 양면 연성 동박 적층체, 이의 제조방법 및 도금방식에 의해 형성된 배선층을 포함하는 미세배선용 인쇄회로기판에 관한 것이다.
전자 산업 기술 분야에서 집적도의 급속한 발전으로 소형 칩과 그 부품을 직접 탑재하는 표면 실장 기술의 발전에 의해 전자 부품들의 두께가 얇아지고 크기가 축소됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있다.
이러한 요구에 부응하여 연성 인쇄회로기판(FPCB)이 개발되고 있으며, 상기 연성 인쇄회로기판은 굴곡성이 강하고 경박단소화에 유리하다는 특성으로 인해 수요가 급격히 증가하고 있다. 이러한 연성 인쇄 회로 기판의 제조에는 기본적으로 동박 적층판(Copper Clad Laminates, CCL) 등과 같은 연성 금속 적층체(flexible metal clad laminate)가 사용될 수 있다. 상기 연성 금속 적층체는 박막 형태의 금속 전도층 상에 전기 절연성 수지 용액을 직접 도포하거나, 또는 금속 전도층 상에 전기 절연성 필름을 접착제를 사용하여 접합시키는 방법을 통해 제조될 수 있다. 그런데 전자에 의한 제조 방법은 컬 발생, 물결 주름의 발생, 수지층의 발포, 금속 전도층의 산화 열화와 같은 문제점이 발생할 수 있고, 후자에 의한 제조 방법은 접착제에 의해 전기적 특성 저하가 발생할 우려가 있다.
일반적으로, 연성 동박 적층체(flexible copper clad laminate, FCCL)는 연성의 폴리이미드층과 동박층으로 구성되며, 폴리이미드 필름상에 동박층이 적층되거나, 또는 동박층상에 폴리이미드층이 적층되는 방식으로 제조된다. 상기 연성 동박 적층체(FCCL)의 제조방법으로는 도 1에서 도시된 바와 같이 캐스트(cast) 방식, 접착(라미네이팅) 방식, 스퍼터링 방식 등이 있다.
상기 캐스트 방식은 동박층 위에 폴리이미드 바니쉬(varnish)를 도포한 후, 적정 조건하에서 열처리 함으로써, 동박층상에 폴리이미드층을 형성하는 것이다. 캐스트 방식에 의해 제조된 FCCL의 경우, 동박층과 폴리이미드층 간의 접착강도가 우수하고, 그 제조 비용이 저렴하다. 하지만, 캐스트 방식에 의해 제조된 연성 동박 적층체(FCCL)는 동박층과 폴리이미드층 간의 계면이 거칠기 때문에 미세 회로 패턴을 형성하는 데는 부적합하다.
또한, 접착 방식은 폴리이미드 필름상에 접착 필름을 이용하여 동박층을 부착하는 것으로서, 상기 접착 방식에 의해 제조된 연성 동박 적층체(FCCL)의 경우, 접착 필름이 열에 약하고, 고온 고압의 환경에서 동박층의 구리 이온이 접착 필름 층 내에 이동하여 회로 배선 간의 단락을 유발시킬 수 있으며, 또한 다른 제조방법에 비해 유연한 성질이 떨어지기 때문에 반복 굴곡성을 요구하는 고(高)사양의 제품에 적용이 어려울 뿐 아니라, 접착 방식에 의해 제조된 연성 동박 적층체(FCCL)가 고세밀화 및 고밀도화된 FPCB에 적용되는 것이 곤란하다.
한편, 연성 인쇄회로기판에 사용되는 연성 동박 적층체(FCCL)는 그 구조에 따라, 단면 FCCL과 양면 FCCL로 구분된다. 단면 FCCL은 폴리이미드층의 한쪽 면에만 동박층이 적층된 것이고, 양면 FCCL은 폴리이미드층의 양면 모두에 동박층이 적층된 것이다. 최근에는 전자기기가 소형화되고 고기능화됨에 따라, 양면 FCCL을 이용한 연성 인쇄회로기판의 사용범위와 수요가 점차 증가하고 있다.
이의 제조를 위해서는 먼저, 미리 제조된 단면 FCCL의 폴리이미드층 상에 접착 필름을 이용하여 추가의 동박층을 부착함으로써, 폴리이미드층의 양면에 동박층이 적층된 양면 FCCL가 형성된다.
그러나, 상기와 같이 접착 필름을 이용한 양면 FCCL의 경우에 접착 필름을 포함하기 때문에, 상술한 내열성 문제 및 회로 배선 간의 단락 문제를 가진다. 또, 상기의 양면 FCCL의 형성 과정에서, 접착 필름에 의해 폴리이미드층 상에 동박층이 부착된 후, 열과 압력이 가해지기 때문에, 이 열과 압력에 의해 미리 형성된 단면 FCCL의 동박층과 폴리이미드층 간의 접착 강도가 감소하고, 단면 FCCL의 물성이 저하될 수 있다.
한편, 연성 인쇄회로기판을 제조하기 위해, 상기 양면 FCCL에 쓰루-홀(through-hole)을 형성하고, 쓰루-홀이 형성된 양면 FCCL를 무전해 도금 처리하여, 쓰루-홀 내벽에 도전층을 형성하고, 상기 무전해 도금 처리된 양면 FCCL을 전해 도금 처리하여, 쓰루-홀을 도전층으로 완전히 매립하며, 상기 전해 도금 처리된 양면 FCCL의 양면에 설정된 회로를 형성할 수 있도록 에칭 등을 이용하여 패터닝(patterning) 하고, 마지막으로 솔더 레지스트(solder resist)의 형성이나 그 외의 마무리 처리를 행하면 연성 인쇄회로기판이 얻어질 수 있다.
이때, 사용되는 동박의 경우 폴리이미드 기판 방향으로 열압착되는 표면을 조화면(粗化面)으로 하고, 이 조화면에 상기 기판에 대한 투묘(投錨) 효과를 발휘시킴으로써, 기판과 동박의 접합 강도를 높여서 프린트 배선 기판으로서의 신뢰성을 확보할 수 있다. 한편, 접착필름을 사용하는 경우 동박의 조화면을 미리 에폭시 수지와 같은 접착용 수지로 피복하여 절연층의 접착 필름을 형성하고, 상기 필름의 절연층 쪽을 기판에 열압착하여 인쇄회로 기판 기판을 제조할 수 있다.
이와 같은 종래기술로서 공개특허공보 10-2008-0087622호(2008.10.01.)에서는 캐스트 방식을 이용하여, 제1 동박층 상에 폴리이미드층을 적층 함으로써, 단면 FCCL을 형성하고, 상기 폴리이미드층 상에 스퍼터링 등의 증착을 통해 금속 씨드 층을 형성한 이후에 상기 폴리이미드층 상에 제2 동박층이 형성되도록 전해 도금하는 단계를 포함하는 양면 FCCL의 제조방법에 관해 기재되어 있고, 또한 공개특허공보 특2013-0039749호(2013.04.22.)에서는 동박층과, 상기 동박층의 일면에 형성되어 동박 적층체의 제조시 상기 프리프레그에 접합되는 요철 형태의 요철 도금층과, 상기 동박층의 타면을 덮으며 상기 동박층에 회로패턴을 형성하기 전 상기 동박층으로부터 박리되는 알루미늄 재질의 캐리어층을 포함하는 동박 적층체 제조용 동박 필름을 이용하여 기판상에 요철도금층 및 동박층이 형성된 FCCL의 제조방법에 관해 기재되어 있다.
또한 공개특허공보 10-2007-0076716호(2007.07.25.)에서는 절연층에 동박을 입힌 동박수지층의 표면을 도금하여 도금층을 형성하고 이에 에칭 레지스트 패턴을 형성한 후 상기 에칭 레지스트 패턴이 형성되지 않은 도금층을 에칭으로 제거하여 회로패턴을 형성하고 상기 회로패턴의 상면에 일부 회로패턴이 노출되도록 솔더 레지스트를 도포한 후 솔더 레지스트가 도포되지 않음으로써 노출된 상기 회로패턴에 플래시 에칭을 수행하는 단계를 포함하는 인쇄회로기판의 제조방법에 관해 기재되어 있다.
그러나 전자 부품의 고도 집적화에 대응하여, 배선 패턴도 고밀도화가 요구되고, 미세한 선폭 및 선간 피치의 배선으로 이루어진 미세 패턴의 프린트 배선 기판이 요구되며, 예를 들면, 반도체 패키지에 사용되는 프린트 배선 기판의 경우는, 선폭과 선간 피치가 각각 30 um 전후인 고밀도 극미세 배선을 갖는 프린트 배선 기판이 요구되고 있다.
이 경우에 배선 형성용 동박으로서 두꺼운 동박을 사용하면, 기재의 표면까지 에칭하기 위한 필요 시간이 길어지고, 그 결과 형성된 배선 패턴에 있어서 측벽의 수직성이 확보되지 않아, 아래의 식으로 표현된 에칭 인자(Ef)가 작아진다.
Ef = 2 H / ( B - T )
여기서, H는 동박의 두께, B는 형성된 배선 패턴의 하부(bottom) 폭, T는 형성된 배선 패턴의 상부(top) 폭이다.
이와 같은 문제는, 형성되는 배선 패턴에 있어서 배선의 선폭이 넓은 경우에는 그다지 심각한 문제가 되지 않으나, 선폭이 좁은 배선 패턴의 경우에는 단선(斷線)이 발생할 수도 있다.
한편, 통상의 9 um 동박 또는 12 um 동박과 같은 비교적 얇은 동박을 하프 에칭(half etching)에 의해 3 um 내지 5 um 정도로 더욱 얇게 한 동박의 경우는, 사실상 Ef값을 크게 하는 것이 가능하다. 그러나, 기판과의 접합 강도를 확보하기 위하여, 상기와 같은 종래기술에 따른 동박 적층체의 경우에 동박의 기재 쪽의 표면은 통상 Rz로 5 um내지 6 um 정도의 조도를 갖는 조화면으로 되어 있다. (여기서, 표면 조도 Rz는, JIS-B-0601-1994 「표면 조도의 정의와 표시」의 「5.1 십점 평균 조도」의 정의에서 규정된 Rz를 의미한다.)
따라서 이 조화면의 돌기부가 기판으로 눌려 들어가기 때문에, 인쇄회로기판을 제조하기 위해 에칭을 하는 경우 이 돌기부를 완전히 에칭으로 제거하기 위해서는 장시간의 에칭 처리가 필요하다.
또한 기판내로 눌려 들어간 돌기부를 완전히 제거하지 않으면, 돌기부는 잔동(殘銅)이 되고, 배선 패턴의 선간 피치가 좁은 경우에는 절연 불량을 초래한다. 따라서, 눌려 들어간 돌기부를 에칭으로 제거하는 과정에서, 이미 형성되어 있는 배선 패턴의 측벽의 에칭도 진행되므로, 결국은 Ef값이 감소한다.
또한, 두께가 9 um 또는 12 um로 비교적 얇은 동박의 경우는, 그 기계적 강도가 작기 때문에, 프린트 배선 기판의 제조 시에 주름이나 접힘 현상이 쉽게 발생하고, 때로는 동박이 파단되는 경우도 있으므로, 취급에 세심한 주의를 기울여야만 하는 문제도 있다.
따라서, 기판과의 접합 강도가 크며, 또한 미세 배선 패턴을 형성할 수 있는 연성 동박 적층체에 관한 연구개발과 보다 경제적인 방법에 의해 제조가 가능하며, 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않고, 또한 기판과의 접합 강도가 크며, 미세 배선 패턴을 형성할 수 있는 금속 배선 회로를 포함하는 인쇄회로기판의 필요성은 지속적으로 요구되고 있는 실정이다.
따라서 상기 문제점을 해결하기 위하여 본 발명은 전자 부품의 고도 집적화에 대응하여, 배선 패턴을 고밀도로 형성이 가능하며, 기판과의 접합 강도가 크고, 또한 최종적으로 얻어지는 동박층을 에칭함으로써 미세 배선 패턴의 형성이 가능한, 보다 경제적인 방법에 의해 제조될 수 있는 양면 연성 동박 적층체 및 이의 제조방법을 제공한다.
또한 본 발명은 상기 양면 연성 동박 적층체를 에칭함으로써 형성되는 패턴화된 배선층을 포함하는 연성 인쇄회로기판을 제공하는 것을 또 다른 발명의 목적으로 한다.
또한 본 발명은 전자 부품의 고도 집적화에 대응하여 미세 배선 패턴을 형성할 수 있으며, 동박 적층판(Copper Clad Laminates, CCL) 등과 같은 금속 적층체를 사용하지 않고, 폴리이미드 필름과 같은 절연기판에 직접적으로 도금방식을 사용한 PCB 제조방법으로서, 기판내에 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않고, 전기전도성이 우수한 배선층의 형성이 가능하며 또한 기판과의 접합 강도가 큰 배선층을 갖는 미세배선용 양면 인쇄회로기판을 제공한다.
또한 본 발명은 종래기술에서 사용된 동박 적층판(Copper Clad Laminates, CCL) 등과 같은 금속 적층체를 사용하지 않기 때문에 보다 경제적인 방법에 의해 제조될 수 있는 상기 미세배선용 양면 인쇄회로기판의 신규한 제조방법을 제공한다.
본 발명은 고분자 재료를 포함하며 두께가 5 um 내지 100 um인 연성 기판; 및 상기 연성 기판의 전면과 후면 상부에 각각 형성된 두께가 1 um 내지 10 um인 무전해 동 도금층;을 포함하는, 미세배선용 양면 연성 동박 적층체를 제공한다.
또한 본 발명은 고분자 재료를 포함하며 두께가 5 um 내지 100 um인 연성 기판; 상기 연성 기판의 전면과 후면 상부에 각각 형성된 두께가 1 um 내지 10 um인 무전해 동 도금층; 및 상기 무전해 동 도금층의 상부에 형성되며, Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금으로 이루어지는 전해 금속 도금층;을 포함하는, 미세배선용 양면 연성 동박 적층체를 제공한다.
일 실시예로서, 상기 연성 기판은 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 연성기판 상에 두께 0.02 내지 10 um의 프라이머층이 추가로 형성되며, 상기 프라이머층 상에 무전해 동 도금층이 형성될 수 있다.
일 실시예로서, 상기 연성기판은 양면의 각각의 기판면적의 적어도 30% 이상이 포함되도록 무전해 도금층이 형성될 수 있다.
일 실시예로서, 상기 연성기판은 양면의 각각의 기판면적의 적어도 40% 이상이 포함되도록 무전해 도금층이 형성될 수 있다.
일 실시예로서, 상기 기판은 기판상부의 일부 표면에 무전해 동도금층 및 전해 금속 도금층이 형성되지 않도록 전면 또는 후면의 일부에 보호층(레지스트 필름)이 형성될 수 있다.
일 실시예로서, 상기 연성기판의 상부와 무전해 동 도금층의 사이에는 무전해 동 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층이 형성될 수 있다.
또한, 본 발명은 상기 기재된 양면 연성 동박 적층체를 에칭함으로써 형성되는 패턴화된 배선층을 포함하는 연성 인쇄회로기판을 제공한다.
또한, 본 발명은 a) 연성 기판의 양면에 고분자 재료를 포함하는 연성 기판을 금속염을 포함하는 산성 수용액에 침지한 후 건조함으로써, 연성 기판의 양면을 시드층 형성을 위해 전처리하는 단계; b) 상기 전처리된 연성 기판의 양면에 무전해 동 도금층의 형성을 위해, 기판 양면의 상부에 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속을 포함하는 시드층을 형성하는 단계; 및 c) 상기 시드층이 형성된 연성기판의 양면의 상부에 무전해 동 도금을 진행하여 두께가 1 um 내지 10 um인 무전해 동 도금층을 형성하는 단계;를 포함하는 미세배선용 양면 연성 동박 적층체의 제조방법을 제공한다.
또한, 본 발명은 a) 연성 기판의 양면에 고분자 재료를 포함하는 연성 기판을 금속 염을 포함하는 산성 수용액에 침지한 후 건조함으로써, 연성 기판의 양면을 시드층 형성을 위해 전처리하는 단계; b) 상기 전처리된 연성 기판의 양면에 무전해 동 도금층의 형성을 위해, 기판 양면의 상부에 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속을 포함하는 시드층을 형성하는 단계; c) 상기 시드층이 형성된 연성기판의 양면의 상부에 무전해 동 도금을 진행하여 두께가 1 um 내지 10 um인 무전해 동 도금층을 형성하는 단계; 및 d) 상기 무전해 동 도금층이 형성된 연성기판의 전기 전도도를 향상하기 위해, 상기 무전해 동 도금층상에 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금으로 이루어지는 전해도금을 진행하여 금속도금층을 형성하는 단계; 를 포함하는 미세배선용 양면 연성 동박 적층체의 제조방법을 제공한다.
일 실시예로서, 상기 최종적으로 형성되는 무전해 동 도금층 또는 전해금속 도금층의 상부에 추가적으로 산화를 방지하기 위해 방청처리하는 단계를 포함할 수 있다.
일 실시예로서, 상기 a) 단계에서의 금속염은 금속 할라이드, 금속 설페이트, 금속 아세테이트 중에서 선택되는 어느 하나이고, 상기 산성 수용액은 0.01 ~ 1 M 농도의 무기 산 수용액일 수 있다.
일 실시예로서, 상기 시드층을 형성하는 단계는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 염이 포함된 수용액에 상기 기판을 침지하는 단계를 포함할 수 있다.
일 실시예로서, 상기 a) 단계에서의 연성기판의 전처리 단계이전에 기판상에 플라즈마 처리 단계를 추가적으로 포함하거나, 또는 기판을 NH3, KOH, NaOH, 유기 아민계로부터 선택되는 어느 하나 이상을 포함하는 알카리 수용액에 침지한 후 건조함으로써, 연성 기판의 표면적을 증가시키며 도금층과의 밀착력을 강화시켜 주는 단계를 추가적으로 포함할 수 있다.
또한 본 발명은 상기 제조방법에 의해 얻어지는 양면 연성 동박 적층체를 제공한다.
또한 본 발명은 상기 제조방법에 의해 제조된 양면 연성 동박 적층체를 에칭함으로써 형성되는 패턴화된 배선층을 포함하는 연성 인쇄회로기판을 제공한다.
본 발명은 a) 절연기판에 적어도 하나 이상의 비아홀을 형성하는 단계; b) 상기 비아홀을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계; c) 상기 무전해 금속 도금층이 형성된 기판 양면의 상부에 배선층으로서 패턴화될 영역 이외의 부분에 도금 레지스트층을 형성하는 단계; d) 상기 도금 레지스트층이 형성되지 않은 무전해 금속 도금층의 상부와, 비아홀에 형성된 무전해 금속 도금층의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층을 형성하는 단계; e) 상기 기판 양면에 형성된 도금 레지스트층을 제거하는 단계; 및 f) 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계;를 포함하는 미세배선용 양면 인쇄회로기판의 제조방법을 제공한다.
일 실시예로서, 상기 도금 레지스트층을 형성하는 단계는 전해도금을 방지하기 위한 광경화성 재료의 노광 및 현상공정을 포함하거나, 또는 인쇄방식에 의해 도금 레지스트층이 형성되는 것일 수 있다.
일 실시예로서, 본 발명은 상기 무전해 금속 도금층을 형성하는 단계 이전에, 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성하는 단계를 추가적으로 포함할 수 있다.
일 실시예로서, 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계는 산성 조건하에서 진행하는 것을 특징으로 한다.
일 실시예로서, 상기 비아홀을 형성하는 단계는 상기 비아홀 가공시 발생하여 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가적으로 포함할 수 있다.
일 실시예로서, 상기 무전해 금속 도금층을 형성하는 단계이전에, 절연기판 상에 접착력 개선을 위한 플라즈마 처리하는 단계를 추가적으로 포함할 수 있다.
또한, 본 발명은 상기 기재된 미세배선용 양면 인쇄회로기판의 제조방법에 의해 얻어지는 미세배선용 양면 인쇄회로기판을 제공한다.
또한, 본 발명은 적어도 하나의 비아홀을 포함하는 기판; 상기 기판의 양면 상부에 하부배선층으로서 형성된, 패턴화된 무전해 금속 도금층; 및 상기 패턴화된 무전해 금속 도금층의 상부에 상부배선층으로 형성된 전해 금속 도금층을 포함하는 미세배선용 양면 인쇄회로기판으로서, 상기 인쇄회로기판의 비아홀은 표면에는 무전해 금속 도금층이 형성되어 있으며, 상기 비아홀의 표면에 형성된 무전해 금속 도금층의 외부 표면에는 전해 금속 도금층이 형성된 것을 특징으로 하는 미세배선용 양면 인쇄회로기판을 제공한다.
일 실시예로서, 상기 기판은 두께가 8um 내지 200 um이고, 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 무전해 금속 도금층의 두께는 0.3 um 내지 15 um이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나이고, 상기 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있다.
일 실시예로서, 본 발명의 인쇄회로기판은 상기 절연기판 상에 두께 0.02 내지 10 um의 프라이머층이 추가로 형성된 후, 상기 프라이머층 상에 무전해 금속 도금층이 형성될 수 있다.
본 발명의 미세배선용 양면 연성 동박 적층체는 종래의 캐리어층을 포함하는 동박 적층체 제조용 동박 필름을 이용하여 제조된 연성 동박 적층체 보다 구조가 간단하며, 기판과의 접합 강도가 크고, 또한 최종적으로 얻어지는 동박층이 에칭시 미세 배선 패턴의 형성이 가능한 장점이 있다.
특히 CO2가스 레이저를 이용하여 동박 상에서 직접 천공 가공이 가능할 수 있고, 동박 적층체의 조화면의 돌기부 잔동(殘銅)에 의한 불량이 없을 뿐 아니라 초박막의 구리층을 형성함으로써 미세 회로기판 제조에 사용될 수 있다.
또한 본 발명에 의한 미세배선용 양면 연성 동박 적층체의 제조방법은 종래 기술에 따른 제조방법에 비해 경제적으로 동박 적층체를 제조할 수 있는 장점이 있다.
본 발명의 미세배선용 양면 인쇄회로기판은 종래기술에 따른, 동박의 두께가 1 내지 5um의 매우 얇은 초 극박을 캐리어 동박 또는 필름에 부착하여, 캐스팅이나 라미네이팅 방법으로 제조하거나, 또는 스퍼터링 등의 공정을 이용하여 제조된 동박 적층체를 에칭하여 배선층을 형성하는 방법을 사용하지 않고, 비아홀이 형성된 폴리이미드와 같은 절연기판상에 직접 무전해 도금층을 형성하여 하부 배선층을 형성한 후 이에 패턴화된 전해도금층을 형성함으로써, 기판과의 접합 강도가 크고 전기전도성이 우수한 배선층의 형성이 가능한 장점이 있다.
또한 본 발명의 미세배선용 양면 인쇄회로기판은 전자 부품의 고도 집적화에 대응하여 미세 배선 패턴을 형성할 수 있으며, 기판내에 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않는 미세 배선용 인쇄회로기판을 제공할 수 있다.
또한 본 발명은 종래기술에 따른 동박 적층체를 사용하지 않기 때문에, 동박적층체를 제조한 이후에 에칭 등을 이용하여 배선층을 형성하는 종래 기술의 인쇄회로기판의 제조방법에 비해 보다 경제적인 방법에 의해 상기 미세 배선용 인쇄회로기판을 제조할 수 있는 신규한 방법을 제공한다.
도 1은 종래 기술에 따른 연성 동박 적층체의 제조방법을 도시한 그림이다.
도 2a)는 본 발명의 일 실시예에 따른 양면 연성 동박 적층체의 단면을 나타낸 그림이고, 도 2b)는 본 발명의 또 다른 일 실시예에 따른 양면 연성 동박 적층체의 단면을 나타낸 그림이다.
도 3은 본 발명의 일 실시예에 따른 양면 연성 동박 적층체의 제조방법을 나타낸 순서도이다.
도 4는 본 발명의 일 실시예에 따른 양면 연성 동박 적층체의 제조방법을 나타낸 순서도이다.
도 5은 본 발명에 따른 미세 배선용 인쇄회로기판의 단면을 도시한 그림이다.
도 6는 본 발명의 일 실시예에 따른 미세 배선용 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 7은 본 발명의 일 실시예에 따른 미세 배선용 인쇄회로기판의 제조방법에 따른 적층체의 단면을 도시한 그림이다.
이하, 첨부한 도면을 참조하여 본 발명의 양면 연성 동박 적층체, 이의 제조방법 및 미세 배선용 인쇄회로기판에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
도 2a)는 본 발명의 일 실시예에 따른 양면 연성 동박 적층체의 단면도를 나타낸 그림이다.
상기 도 2a)에서 볼 수 있듯이, 본 발명에 따른 미세배선용 양면 연성 동박 적층체는 고분자 재료를 포함하며 두께가 5 um 내지 100 um인 연성 기판(10); 상기 연성 기판(10)의 전면과 후면 상부에 각각 형성된 두께가 1 um 내지 10 um인 무전해 동 도금층(30); 및 상기 무전해 동 도금층(30)의 상부에 형성되며, Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금으로 이루어지는 전해 금속 도금층(40);을 포함하여 이루어진다.
본 발명에 있어서, 상기 연성 기판(10)은 가요성을 가지며, 고분자 재료를 포함하여 형성될 수 있고 절연성을 가지는 기판이면 그 종류에 제한되지 않고 적용가능하나, 바람직하게는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나가 사용될 수 있다.
또한 상기 연성기판의 두께는 가요성을 가지는 범위이면 적합하며, 바람직하게는 3 um 내지 1000 um 의 범위를 가질 수 있고, 더욱 바람직하게는 5 um 내지 100 um 의 범위를 가질 수 있다.
한편, 본 발명에서 상기 기판상에 프라이머층(20)이 추가적으로 형성될 수 있다. 상기 프라이머층의 두께는 0.02 내지 10um의 범위로 가능하며, 바람직하게는 0.2 내지 2 um로 가능하다.
상기 프라이머층은 기판 소재와 무전해 동 도금층간의 부착력(밀착력)을 향상시켜주며, 실란 계열 프라이머(silane primer)가 사용될 수 있다. 이러한 실란계열 프라이머로는, 예를 들면 비닐트리스(2-메톡시에톡시)실란, 3-글리시독시프로필 트리메톡시실란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란 등을 들 수 있다. 또한 에폭시, 아크릴, 실리콘 계열의 프라이머를 사용할 수 있다.
도 2b)에서는 상기 기판의 양면 상부에 프라이머층(20)이 각각 형성된 양면 연성 동박 적층체를 도시하고 있다.
또한 본 발명에서 상기 프라이머 층이 기판상에 코팅되기 전에 상기 기판은 프라이머층 또는 무전해 동 도금층과 접착력이 개선시키기 위해 플라즈마 처리가 추가적으로 이루어질 수 있다.
한편, 본 발명의 상기 연성 기판은 기판의 전면과 후면 상부에 각각 무전해 동 도금층(30)이 형성될 수 있다.
본 발명에서 상기 무전해 동 도금층의 두께는 1 um 내지 10 um 일 수 있으며, 바람직하게는 1.5 um 내지 7 um 일 수 있고, 더욱 바람직하게는 2 내지 6 um 일 수 있으며, 이는 최종적으로 제조되는 연성 동박 적층체의 구조 또는 상태에 따라 달라질 수 있다.
본 발명에서의 무전해 동 도금층의 두께는 1 um이하가 되는 경우에 무전해도금층상에 형성될 전해도금층과의 밀착력이 떨어질 수 있고, 특히, 상기 무전해도금에 의한 배선층의 전기전도도가 떨어질 수 있어 이후의 전해도금공정의 안정성이 좋지 않게 될 수 있으며, 무전해 동 도금층의 두께를 1.0um이상 높게 가져감으로써 이후 전해 도금시 저항을 감소시킬 수 있기 때문에 균일한 도금 두께를 가질 수 있다.
한편, 상기 무전해동 도금층의 두께가 10 um이상이 되게 되면 장시간의 도금이 필요하게 되어 기판의 안정성이 떨어질 수 있어, 상기 범위의 두께가 바람직하다.
상기 무전해 동 도금층은 각각의 기판면적의 적어도 30% 이상이 포함되도록 형성될 수 있고, 바람직하게는 기판면적의 적어도 50% 이상이 포함될 수 있으며, 더욱 바람직하게는 기판면적의 적어도 70% 이상이 포함될 수 있다.
예컨대, 상기 무전해 동 도금층은 기판의 전면의 모든 면적상에 도금되어 동박적층체로 사용될 수 있고, 동박적층체의 용도, 또는 사용자의 필요에 따라, 미리 설정된 부분의 면적은 무전해도금층 및 상기 무전해도금층상에 전해도금층이 형성되지 않도록 하기 위해 이하에서 설명되는 보호층(레지스트층)을 형성하여 필요한 면적만큼만을 무전해도금층을 형성하도록 할 수 있다.
즉, 상기 무전해 도금층은 사용자가 에칭을 통해 배선층을 형성하고자 하는 기판부분의 상부 전체, 또는 일부분에 형성되도록 하며, 상기 형성된 무전해 동 도금층 및 이에 형성된 전해 도금층을 에칭함으로써 배선층이 형성될 수 있다.
한편, 상기 연성 기판상에 무전해 도금층 및 이에 형성되는 전해도금층을 형성하지 않도록 하기 위해 상기 기판의 전면 또는 후면의 일부분에 형성되는 보호층(레지스트 층)은 포토레지스트와 같이 코팅 후에 광조사에 의해 패턴화되어 형성되거나, 또는 용액상태이거나 용융상태의 고분자 재료의 인쇄방식에 의해 형성되거나, 또는 필름형태를 접착함에 의해 형성될 수 있다.
이 경우에 상기 보호층을 각각의 기판 면적의 70% 이하가 되도록 형성할 수 있고, 바람직하게는 기판면적의 적어도 50% 이하가 되도록 할 수 있으며, 더욱 바람직하게는 기판면적의 적어도 30% 이하로 할 수 있다.
한편, 본 발명에서 상기 연성기판의 양면의 각각의 상부와 무전해 동도금층의 사이에는 무전해 동 도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.
상기 시드 금속층은 상기 기판상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 구리이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있으며, 또한, 상기 시드 금속층은 금속 염을 포함하는 산성 수용액에 침지한 후 건조함으로써 기판 양면의 전처리 단계를 통하여 기판과 무전해금속층과의 접착성을 개선시켜 줄 수 있고, 무전해 동 도금층이 보다 신속히 형성될 수 있도록 할 수 있다.
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.
또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다.
상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있다.
한편, 본 발명은 도 2에서 보는 바와 같이 상기 무전해 동 도금층상에 추가로 형성된 전해 금속 도금층(40)을 포함할 수 있다. 상기 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 동 도금층(30)상에 형성됨으로써, 배선층의 전도도가 더욱 향상될 수 있다.
상기 전해 금속 도금층(40)의 두께는 1 내지 15um 일 수 있고, 바람직하게는 2 내지 10 um일 수 있다.
한편, 본 발명에서의 전해 동 도금층을 상기 기판 또는 프라이머층 상부에 직접 형성하게 되는 경우에 형성된 전해 동 도금층은 기판과의 접착력이 약하여 향후 인쇄회로기판을 형성하기 위한 에칭 공정에서 박리되거나 또는 단선 될 수 있으나, 본 발명에서와 같이 무전해 동 도금층을 형성하여 무전해 동 도금층과 기판과의 접착력을 강화시킨 후에 상기 무전해 동 도금층상에 전해도금을 하게 되면 동박의 전기전도도가 향상됨과 동시에 기판과의 접착력도 강화될 수 있어, 얇은 배선층을 가지면서도 미세패턴화 공정이 가능한 양면 연성 동박 적층체가 제조될 수 있다.
또한, 본 발명에서의 무전해 동도금층 및 전해 금속 도금층을 포함하여 이루어지는 동박층은 종래기술에 따라 형성된 동박층보다 에칭공정에 따른 선택성이 양호해짐으로써, 공정조건에 따른 에칭 정도를 조절가능한 장점이 있다. 예컨대 스퍼터링 공정에 의해 형성된 동박층의 경우 동박층의 형성이 치밀하게 되어 이를 에칭하려면 보다 강한 조건에서 에칭이 이루어져야 하나, 본 발명에서의 도금방식에 의해 형성된 동박층의 경우 공정 조건을 완화시키더라도 에칭이 이루어질 수 있는 장점이 있다.
한편 본 발명에서, 상기 전해 금속 도금층을 형성하지 않고 무전해 동 도금층만으로 동박 적층체를 구성할 수 있다.
예컨대, 상기 무전해 동 도금층이 3 um, 바람직하게는 5um 두께 이상이 되면 전해도금을 생략하고 무전해 동도금층만으로 동박 적층체를 구성할 수 있다.
이 경우에, 상기 무전해 동도금층만으로 구성된 동박 적층체는 고분자 재료를 포함하며 두께가 5 um 내지 100 um인 연성 기판; 및 상기 연성 기판의 전면과 후면 상부에 각각 형성된 두께가 1 um 내지 10 um인 무전해 동 도금층;을 포함하여 이루어 질 수 있다.
한편, 본 발명에서의 양면 연성 동박 적층체는 상기 최종적으로 형성되는 전해금속 도금층의 상부에, 또는 상기 전해도금을 생략하고 무전해 동 도금층만으로 이루어지는 경우에는 무전해 동 도금층의 상부에 추가적으로 산화를 방지하기 위해 방청처리단계를 통해 형성되는 방청 처리층을 포함할 수 있다.
상기 방청처리층의 형성 방법은 이후의 양면 연성 동박 적층체의 제조방법에서 상세히 후술한다.
또한, 본 발명에서의 상기 미세배선용 양면 연성 동박 적층체는 연성 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하기 위한 비아홀(미도시)을 적어도 하나이상 포함할 수 있다.
상기 비아홀은 인쇄회로기판에서 층과 층사이의 전기적인 통전을 위해 가공한 구멍을 의미하며, 통상적으로 양면이 뚫려있는 것을 의미하며, 이와는 달리 블라인드 비아홀의 경우 인쇄회로기판내 어느 한쪽면이 막혀있는 비아홀을 의미한다.
상기 비아홀은 기계적 드릴링 또는 레이저 드릴링에 의해 형성될 수 있다.
예시적으로 상기 비아홀은 UV 또는 CO2 레이저에 의해 식각되어 형성될 수 있으며, 이때 레이저 빔의 사이즈는 비아 홀의 직경보다는 큰 것을 사용할 수 있다.
또한, 본 발명은 상기 미세배선용 양면 연성 동박 적층체의 제조방법을 제공한다. 이에 대해서는 도 3 및 도 4를 통해 설명한다.
도 3은 본 발명의 일 실시예에 따른 양면 연성 동박 적층체의 제조방법을 나타낸 순서도이고, 도 4는 상기 도 3의 방법에 따른 단계별 적층체의 단면을 도시한 그림이다.
상기 제조방법은 도 3에 기재된 바와 같이, 연성기판의 양면을 전처리하는 단계, 상기 연성기판 양면의 상부에 시드층을 형성하는 단계, 상기 시드층이 형성된 기판의 상부에 무전해 동도금층을 형성하는 단계 및 상기 무전해 동 도금층의 상부에 전해 금속 도금층을 형성하는 단계를 포함한다.
이를 보다 구체적으로 살펴보면, 첫 번째 단계로서 연성기판의 양면을 전처리하는 단계는 연성 기판의 양면에 고분자 재료를 포함하는 연성 기판을 금속염을 포함하는 산성 수용액에 침지한 후 건조함으로써, 연성 기판의 양면을 시드층 형성을 위해 전처리하는 단계를 포함한다.
여기서, 상기 전처리 단계에서의 산성 수용액은 0.01 ~ 1 M 농도의 무기 산 수용액일 수 있다. 이 경우에 예시적인 상기 무기산으로서는 염산, 질산, 황산, 불산 등이 사용될 수 있고, 바람직하게는 염산 또는 질산이 사용될 수 있다.
또한 본 발명에서의 상기 전처리 단계에서의 수용액내 포함되는 금속염은 전이금속염 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속염의 수용액이 사용가능하다. 이 경우에 상기 금속염은 전이금속 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속 할라이드, 금속 설페이트, 금속 아세테이트 중에서 선택되는 어느 하나일 수 있다.
상기 금속염을 포함하는 산성 수용액내 연성기판의 침지시간은 10초 내지 30분의 범위를 가질 수 있고, 바람직하게는 30초 내지 10분의 범위를 가질 수 있다. 이 경우에 침지되는 수용액의 온도는 0 도 내지 40도의 범위를 가질 수 있으며, 바람직하게는 상온(25도)에서 침지할 수 있다.
본 발명에서 상기 시드층 형성을 위한 전처리 단계를 수행하는 경우에, 상기 전처리 단계를 수행하지 않고 시드층을 형성하여 무전해 동 도금층을 형성하는 방법보다 무전해 동 도금층과 기판사이의 밀착력이 보다 향상될 수 있다.
한편, 본 발명에서는 상기 전처리 단계 이전에 기판상에 프라이머층을 추가적으로 형성하는 단계를 포함할 수 있다. 이는 도 2b)에 따른 양면 연성 동박 적층체를 제조하기 위한 방법으로서, 상기 프라이머층은 앞서 기재한 바와 같이 연성 기판 소재와 무전해 동 도금층간의 부착력(밀착력)을 향상시켜줄 수 있고, 실란 계열 프라이머(silane primer)가 사용될 수 있다.
상기 프라이머층의 두께는 0.1 내지 10um의 범위로 가능하며, 바람직하게는 0.2 내지 2 um로 가능하다.
또한 본 발명에서, 상기 연성기판의 전처리 단계이전에 기판 또는 프라이머층을 포함하는 기판을 NH3, KOH, NaOH, 유기 아민계로부터 선택되는 어느 하나 이상을 포함하는 알카리 수용액에 침지한 후 건조함으로써, 연성 기판의 표면적을 증가시키며 도금층과의 밀착력을 강화시켜 주는 단계를 추가적으로 포함할 수 있다.
이때 사용되는 알카리 수용액은 0.01 ~ 1 M 농도의 수용액일 수 있다.
도 4의 b)에서는 상기 프라이머층이 연성 기판상에 형성된 적층체의 단면을 도시하고 있다.
또한 본 발명에서 상기 프라이머 층이 기판상에 코팅되기 전에 상기 기판은 프라이머층 또는 무전해 동 도금층과 접착력이 개선시키기 위해 플라즈마 처리가 이루어질 수 있다.
본 발명에서의 미세배선용 양면 연성 동박 적층체의 제조방법은 상기 시드층 형성을 위한 전처리 단계를 거친 후에 연성 기판 양면의 상부에 시드층을 형성할 수 있다.
이는 연성 기판의 양면에 무전해 동 도금층이 신속히 형성되며, 또한 기판과 적절한 강도를 형성하여 결합될 수 있도록 도와주는 기능을 하며, 상기 시드층의 성분으로서는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 성분을 포함할 수 있다.
바람직하게는 상기 시드 금속층으로서 바람직하게는 팔라듐 염을 사용할 수 있다. 이 경우에 상기 시드 금속 성분인 팔라듐이외의 다른 전이금속성분을 추가로 함유할 수 있다.
본 발명에서 상기 시드층의 형성 단계는 상기 전처리 단계를 거친 연성기판을 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 염과 선택적으로, 상기 금속염을 환원시키기 위한 환원제가 포함된 수용액에 침지하는 것을 포함한다.
이때 상기 수용액내 연성기판의 침지시간은 10초 내지 30분의 범위를 가질 수 있고, 바람직하게는 30초 내지 10분의 범위를 가질 수 있다. 이 경우에 침지되는 수용액의 온도는 0 도 내지 40도의 범위를 가질 수 있으며, 바람직하게는 상온(25도)에서 침지할 수 있다.
본 발명에서 상기 연성기판에 시드층 형성을 위한 전처리 단계, 또는 시드층을 형성하는 단계는 기판을 수용액에 침지한 이후에 침지된 기판에 초음파를 가함으로써, 반응을 촉진시키고, 도금층과의 밀착성을 향상시킬 수 있다.
본 발명에서 상기 시드층이 형성된 연성 기판의 상부에 무전해 동도금층을 형성하는 단계는 구리염, 환원제, 착제 등을 이용하여 상기 기판상에 무전해 동 도금층을 형성할 수 있다.
상기 무전해 동도금은 구리이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 구리를 환원 석출시키는 것으로 구리이온을 환원제에 의해 환원시킴으로써 진행될 수 있다.
주반응으로서 하기에 기재된 반응식에 의해 구리이온이 환원될 수 있다.
Cu ion + 2HCHO + 4OH- => Cu(0) + 2HCOO- + H2 + 2H2O
일반적으로 상기 무전해 도금에 사용되는 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있으며, 본 발명에서는 Cu이온을 환원함으로써 무전해 도금층을 얻는다.
상기 무전해 동도금은 환원제, 첨가제, 안정화물을 포함하는 도금액이 들어 있는 도금조에 담가 필요한 두께의 무전해 도금층이 상기 배선층상에 도금되도록 1 분 내지 60분 동안 도금을 행하며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(II), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.
나아가, 상기의 무전해 도금액은 구리 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다.
본 발명에서 상기 무전해 동 도금층의 두께는 1 um 내지 10 um가 되도록 무전해 도금 조건을 조절할 수 있다.
예시적인 동 도금의 조건으로서, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 1 ~ 10 um 의 두께로 무전해 도금층을 형성할 수 있다.
상기 무전해 동도금 단계는 바렐도금장치를 이용할 수 있다.
도 4의 c)에서는 상기 무전해 동 도금층이 연성 기판상에 형성된 적층체의 단면을 도시하고 있다.
본 발명에서의 양면 연성 동박 적층체의 제조방법의 마지막 단계는 상기 무전해 동 도금층이 형성된 연성기판의 전기 전도도를 향상하기 위해, 무전해 동 도금층의 상부에 전해 금속 도금층을 형성하는 단계이다.
상기 전해 금속 도금층에 사용되는 금속의 종류로서는 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 바람직하게는 Cu, Ag, 또는 Ni일 수 있다.
예시적인 전해도금의 방법으로서, 황산구리(CuSO4), 황산(H2SO4) 및 광택제를 혼합한 수용액에 상기 도금을 하기 위한 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다.
예컨대, 황산 10 wt% 수용액에 황산구리 90 g/L, 전기동 안정제 2 ml/L, 전기동 광택제 5 ml/L, HCl 0.16 ml/L 를 온도 40 ~ 60 ℃ 조건의 단계에 의한 전해 동도금을 진행할 수 있다.
본 발명에서 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다.
도 4의 d)에서는 상기 전해 금속 도금층이 무전해 동 도금층상에 형성된 적층체의 단면을 도시하고 있다.
한편 본 발명은 상기 전해 금속 도금층을 형성하지 않고 무전해 동 도금층만으로 동박 적층체를 구성할 수 있다.
예컨대, 상기 무전해 동 도금층이 3 um, 바람직하게는 5um 두께 이상이 되면 전해도금을 생략하고 무전해 동도금층만으로 동박 적층체의 제조방법은 상기 전해 금속 도금층을 형성하는 단계를 생략할 수 있고, a) 연성 기판의 양면에 고분자 재료를 포함하는 연성 기판을 금속염을 포함하는 산성 수용액에 침지한 후 건조함으로써, 연성 기판의 양면을 시드층 형성을 위해 전처리하는 단계; b) 상기 전처리된 연성 기판의 양면에 무전해 동 도금층의 형성을 위해, 기판 양면의 상부에 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속을 포함하는 시드층을 형성하는 단계; 및 c) 상기 시드층이 형성된 연성기판의 양면의 상부에 무전해 동 도금을 진행하여 두께가 1 um 내지 10 um인 무전해 동 도금층을 형성하는 단계;를 포함하여 이루어 질 수 있다.
한편, 본 발명에서의 양면 연성 동박 적층체는 상기 최종적으로 형성되는 전해금속 도금층의 상부에 도금층의 산화를 방지하기 위해 추가적으로 방청처리 단계를 포함하거나, 또는 상기 전해도금을 생략하고 무전해 동 도금층만으로 이루어지는 경우에는 무전해 동 도금층의 상부에 산화를 방지하기 위해 추가적으로 방청처리단계포함할 수 있고 상기 방청처리 단계에 의해 유기 방청 피막, 또는 아연/아연합금 방청피막이 형성될 수 있다.
일반적으로 유기 방청 피막은 트리아졸 화합물, 디카본산류, 아민류로, 또는 테트라졸 화합물, 디카본산류, 아민류에 의해 형성될 수 있다.
여기서 상기 트리아졸 화합물로는 벤조트리아졸, 토릴트리아졸, 카복시벤조트리아졸, 클로로 벤조트리아졸, 에틸벤조트리아졸, 나프토트리아졸 등을 들 수 있다.
한편, 상기 트리아졸 화합물, 디카본산류, 아민류의 배합 비율은 중량으로 트리아졸 화합물에 대하여 디카본산류를 0.4배 ~ 2배, 아민류를 0.5 ~ 2배 배합할 수 있으며, 상기 테트라졸 화합물, 디카본산류와 아민류의 배합 비율은 중량으로 테트라졸 화합물에 대하여 0.4 ~ 2배, 아민류를 0.5 ~ 2배 배합할 수 있다.
또한, 동박 표면에 방청 피막을 형성하는 트리아졸 화합물, 디카본산, 아민류와의 용액의 농도는 50 ~ 6,000 ppm으로 하는 것이 바람직하다. 여기서, 50 ppm을 밑돌면 방청 기능을 유지할 수 있을 정도의 두께의 유기 방청 피막이 되지 않고, 6,000 ppm을 넘으면 유기 방청 피막의 두께가 두꺼워져 접합 조건을 저해하게 되어, 방청 기능 향상의 효과도 그다지 기대할 수 없기 때문이다.
또한 상기 트리아졸 화합물, 디카본산, 아민류 용액의 pH는 6 ~ 9가 바람직하다.
또한, 상기 방청 피막 형성시의 용액의 온도는 30 ~ 70 ℃이면 되지만, 이에 제한되지 않는다.
한편, 방청을 위한 용액으로의 침적 시간은 트리아졸 화합물, 테트라졸 화합물, 디카본산류 및 아민류의 용해 농도, 용액 온도나 형성하는 유기 방청 피막의 두께와의 관계에 의해 적절하게 정할 수 있는데, 통상 0.5 ~ 300초 정도면 된다.
예시적인 유기 방청 피막의 형성 방법으로, 전해 동박의 경우에는 산 세정하여, 수세 내지는 수세와 건조 처리를 수행하고, 이후 동박을 트리아졸 화합물에 디카본산, 아민류를 가한 방청제 용액, 혹은 테트라졸 화합물에 디카본산, 아민류를 가한 방청제 용액에 침적하여, 유기 방청 피막을 피착한다.
한편, 상기 아연/아연합금 방청 처리는 동박 표면에 아연 또는 아연합금도금 방청층을 형성하고, 상기 방청도금층의 표면에 전해 크로메이트층을 형성하여 얻을 수 있다.
여기서 상기 아연합금으로는, 아연-동, 아연-동-니켈, 아연-동-주석 등을 이용하는 것이 가능하다.
아연도금을 행하는 경우의 조건은, 아연 5~ 30 g/ℓ, 황산 50 ~ 150 g/ℓ, 용액 온도 30 ~ 60 ℃, 전류밀도 10 ~ 15 A/d㎡, 전해시간 3 ~ 10초의 조건에서 이루어질 수 있다.
예컨대, 아연-동의 황동 조성의 아연합금도금을 행하기 위해 피로인산계(pyrophosphate) 도금욕 등을 이용하는 경우에는, 농도가 아연 2 ~ 20 g/ℓ, 동 1~ 15 g/ℓ, 피로인산칼륨 70 ~ 350 g/ℓ, 용액 온도 30 ~ 60℃, pH 9 ~ 10, 전류밀도 3 ~ 8 A/d㎡, 전해시간 5 ~ 15초의 조건에서 방청처리할 수 있고, 아연-동-니켈의 3원 합금 조성의 도금을 행하는 경우는, 아연 2 ~ 20 g/ℓ, 동 1 ~ 15 g/ℓ, 니켈 0.5 ~ 5 g/ℓ, 피로인산칼륨 70 ~ 350g/ℓ, 용액 온도 30 ~ 60℃, pH 9 ~ 10, 전류밀도 3 ~ 8 A/d㎡, 전해시간 5~ 15초의 조건에서 방청 처리가 가능하다.
이 경우에 상기 얻어진 아연-동 도금층은 아연 70 ~ 20 중량%, 동 30 ~ 70 중량%의 조성 범위로 될 수 있으며, 아연-동-니켈의 3원 합금의 도금층은 아연 66.9 ~ 20 중량%, 동 30 ~ 70 중량%, 니켈 0.1 ~ 10 중량%로 될 수 있고, 이 조성 영역의 아연합금도금층에 대하여, 전해 크로메이트처리를 실시한다. 이를 위해서 크롬산 3 ~ 7 g/ℓ, 용액 온도 30 ~ 40 ℃, pH 10 ~ 12, 전류밀도 5 ~ 8 A/d㎡, 전해시간 5 ~ 15초의 조건을 주고 크로메이트 처리를 수행한다.
또한 본 발명은 상기 제조방법에 의해 얻어지는 양면 연성 동박 적층체를 제공한다. 본 발명에 의해 제조되는 양면 연성 동박 적층체는 앞서 기재된 바와 같이 종래의 캐리어층을 포함하는 동박 적층체 제조용 동박 필름을 이용하여 제조된 연성 동박 적층체 보다 구조가 간단하며, 기판과의 접합 강도가 크고, 또한 최종적으로 얻어지는 동박층이 에칭시 미세 배선 패턴의 형성이 가능한 장점이 있으며, 동박 적층체의 조화면의 돌기부 잔동(殘銅)에 의한 불량이 없을 뿐 아니라 초박막의 구리층을 형성함으로써 미세 회로기판 제조에 사용될 수 있다.
이하, 실시예를 통하여 본 발명 과정의 세부사항을 설명하고자 한다. 이는 본 발명에 관련한 대표적 예시로서, 이것만으로 본 발명의 적용 범위를 결코 제한할 수 없음을 밝히는 바이다.
1) 연성동박 적층체의 제조
실시예 1)
두께 25 um의 폴리이미드 기판을 0.25 M농도의 염산과 SnCl2 0.1 M농도를 포함하는 수용액상에 상온에서 30초간 침지한 후에 건조한다.
이후에 시드층을 형성하기 위해 팔라듐성분이 500 ppm, 황산구리 0.1 wt%, 안정제 1 wt%의 성분으로 된 수용액을 사용하여 상기 수용액내에 전처리된 기판을 3분 내지 5분 담그어 꺼낸 후 건조과정을 거쳐 무전해 화학동 도금을 진행하였다.
상기 무전해 동도금은 D/I Water 85%, 보충제 10 ~15%, 25%-NaOH 2 ~ 5%, 안정제 0.1 ~ 1%, 37% 포르말린 0.5 ~ 2% 의 성분으로 10 ~ 15분간 대기중에서 교반한 후 온도 40 ~ 50 ℃, pH 13 이상에서 25 ~ 30분간 도금공정을 진행할 수 있다.
이후 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5 l/L, HCl 16ml/L 를 온도 40 ~ 60 ℃ 조건의 단계에 의한 전해 동도금을 진행하였다.
비교예 1)
상기 실시예 1에서의 시드층 형성을 위한 전처리 공정인 폴리이미드 기판을 SnCl2를 포함하는 염산 수용액상에 침지하는 단계를 진행하지 않고, 바로 시드층 형성을 위한 공정으로서, 팔라듐성분이 500 ppm, 황산구리 0.1 wt%, 안정제 1 wt%의 성분으로 된 수용액을 사용하여 상기 수용액내에 폴리이미드 기판을 3분 내지 5분 담그어 꺼낸 후 건조하였다.
이후 과정으로서 무전해 동 도금층과 전해 동 도금층의 형성은 실시예 1에서와 동일한 공정을 진행하였다.
비교예 2)
상기 비교예 1에서와 동일한 공정을 진행하되, 시드층 형성을 위한 수용액성분으로서, 0.25 M농도의 염산과 SnCl2 0.1 M농도를 포함하는 수용액상에, 팔라듐성분이 500 ppm, 황산구리 0.1 wt%, 안정제 1 wt%의 성분을 포함하도록 하여, 시드층을 형성하였다.
이후 과정으로서 무전해 동 도금층과 전해 동 도금층의 형성은 실시예 1에서와 동일한 공정을 진행하였다.
2) 제조된 연성동박 적층체의 밀착성 평가
실시예 및 비교예로부터 얻어진 동박적층체의 기판재료와 도금층의 밀착도를 평가하기 위해 크로스 컷 테스트를 진행하였다. 이를 위해 가로 2mm × 2mm 간격으로 10선을 그어 크로스 컷을 형성한 후에 점착테이프를 붙이고 이를 벗겨서 박리된 크로스컷의 갯수를 측정하였다.
또한 기판 표면의 도금층의 표면도금상태를 관능검사로 측정하였다.
표 1
실시예 1 비교예 1 비교예 2
박리된 크로스 컷 수 0 23 17
도금 표면 매우 양호 표면 일부에 불환전 도금 존재 비교적 양호
상기 밀착성 평가로부터 본 발명에 의한 동박 적층체의 경우 비교예에 의해 제조된 동박 적층체보다 기판과의 접착강도가 큰 것을 알 수 있다.
또한 본 발명에서의 실시예 1에 따라 제조된 양면 연성 동박 적층체는 CO2가스 레이저를 이용하여 동박 상에서 직접 천공 가공이 가능하였다.
한편, 본 발명에서의 또 다른 기술적 특징을 가지는 미세배선용 양면 인쇄회로기판에 관해 이하에서 상세히 설명하고자 한다.
도 5은 본 발명의 일 실시예에 따른 미세 배선용 양면 인쇄회로기판의 단면도를 나타낸 그림이다.
상기 도 5에서 볼 수 있듯이, 본 발명에 따른 미세 배선용 양면 인쇄회로기판은 적어도 하나의 비아홀을 포함하는 절연 기판(100); 상기 기판의 양면 상부에 하부 배선층으로서 형성된, 패턴화된 무전해 금속 도금층(300); 및 상기 패턴화된 무전해 금속 도금층의 상부에 상부 배선층으로 형성된 전해 금속 도금층(500)을 포함하여 이루어지며, 상기 인쇄회로기판의 비아홀은 표면에는 무전해 금속 도금층(300)이 형성되어 있으며, 상기 비아홀의 표면에 형성된 무전해 금속 도금층의 외부 표면에는 전해 금속 도금층(500)이 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 절연 기판(100)은 고분자 재료를 포함하여 형성될 수 있고 절연성을 가지는 기판이면 그 종류에 제한되지 않고 적용가능하나, 바람직하게는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나가 사용될 수 있다.
본 발명에서의 상기 기판은 가요성(可撓性)을 가지는 연성(flexible) 기판, 또는 경성 기판이 모두 사용가능하며, 바람직하게는 연성기판이 사용될 수 있으나, 이에 제한되지는 않는다.
또한 상기 연성기판의 두께는 가요성을 가지는 범위이면 적합하며, 바람직하게는 5 um 내지 1,000 um 의 범위를 가질 수 있고, 더욱 바람직하게는 8um 내지 200 um 의 범위를 가질 수 있다.
한편, 본 발명에서 상기 기판상에 프라이머층(200)이 추가적으로 형성될 수 있다. 상기 프라이머층의 두께는 0.02 내지 10 um의 범위로 가능하며, 바람직하게는 0.1 내지 3 um로 가능하다.
상기 프라이머층은 기판 소재와 무전해 금속 도금층간의 부착력(밀착력)을 향상시켜주며, 실란 계열 프라이머(silane primer)가 사용될 수 있다. 이러한 실란계열 프라이머로는, 예를 들면 비닐트리스(2-메톡시에톡시)실란, 3-글리시독시프로필 트리메톡시실란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란 등을 들 수 있다. 또한 에폭시, 아크릴, 실리콘 계열의 프라이머를 사용할 수 있다.
도 5에서는 예시적으로, 상기 기판의 양면 상부에 프라이머층(200)이 각각 형성된 미세배선용 양면 인쇄회로기판을 도시하고 있다.
또한 본 발명에서 상기 프라이머 층이 기판상에 코팅되기 전에 상기 기판은 프라이머층 또는 기판층에 무전해 금속 도금층과 접착력이 개선시키기 위해 플라즈마 처리가 이루어질 수 있다.
한편, 본 발명의 상기 기판은 기판의 전면과 후면 상부에 각각 하부배선층으로서 형성된, 패턴화된 무전해 금속 도금층(300)이 형성될 수 있다.
본 발명에서 상기 무전해 금속 도금층의 두께는 0.3 um 내지 15 um 일 수 있으며, 바람직하게는 0.4 um 내지 10 um 일 수 있으며, 이는 최종적으로 제조되는 인쇄회로기판의 구조 또는 상태에 따라 달라질 수 있다.
또한 상기 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
본 발명에서 상기 무전해 금속 도금층은 기판 양면에 전면적으로 도금되나, 후술될 에칭공정에 의해 식각됨으로써, 배선층이 형성될 부분만 남도록 패턴화되어 하부배선층으로 형성되며, 상기 무전해 도금층 상부에는 전해도금층이 형성되어 상부 배선층으로서의 기능을 하게 된다.
상기 무전해 금속 도금층은 배선층 형성을 위한 에칭이 되기 전을 기준으로 각각의 기판면적의 적어도 30% 이상이 포함되도록 형성될 수 있고, 바람직하게는 기판면적의 적어도 50% 이상이 포함될 수 있으며, 더욱 바람직하게는 기판면적의 적어도 70% 이상이 포함될 수 있다.
즉, 상기 무전해 도금층은 기판의 양면 각각의 상부 전면에 형성되고, 사용자가 에칭을 통해 배선층을 형성하고자 하는 부분만을 남겨둠으로써, 배선층의 하부부분이 형성될 수 있다.
이를 위해서는 상기 기판상의 무전해 도금층의 상부에 배선층으로서 패턴화될 영역이외의 부분에 도금 레지스트층을 형성할 수 있다.
상기 도금 레지스트층은 이후 공정에 해당하는 전해도금을 방지하기 위한 보호층으로서, 포토레지스트 등 광경화성 재료의 코팅후에 광조사에 의한 노공 및 현상공정에 의해 패턴화되어 형성되거나, 또는 용액상태이거나 용융상태의 고분자 재료의 인쇄방식에 의해 형성되거나, 또는 필름형태를 접착함에 의해 형성될 수 있다.
따라서, 상기 도금 레지스트층이 형성되지 않은 부분만이 이후공정에서의 전해도금에 의해 상기 무전해도금층 상에 전해도금층이 형성되게 한다. 이에 관해서는 본 발명에 따른 인쇄회로기판의 제조방법에서 상세히 기술하고자 한다.
한편, 본 발명에서 상기 기판의 양면의 각각의 상부와 무전해 동도금층의 사이에는 무전해 금속 도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.
상기 시드 금속층은 상기 기판상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 금속이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있다.
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.
또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다.
상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있다.
또한, 상기 시드 금속층은 금속 염을 포함하는 산성 수용액에 기판을 침지한 후 건조하는 과정을 포함하는, 시드금속을 형성하기 위해 기판 양면에의 전처리 단계를 통하여 시드금속층의 형성을 촉진시켜주며, 또한 기판과 무전해금속층과의 접착성을 개선시켜 줄 수 있고, 무전해 금속 도금층이 보다 신속히 형성될 수 있도록 할 수 있다.
한편, 본 발명은 도 5에서 보는 바와 같이 상기 무전해 금속 도금층(300)상에 추가로 형성된 전해 금속 도금층(500)을 포함할 수 있다. 상기 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 금속 도금층(300)상에 형성됨으로써, 배선층의 전도도가 더욱 향상될 수 있다.
상기 전해 금속 도금층(500)의 두께는 1 내지 30 um 일 수 있고, 바람직하게는 2 내지 20 um일 수 있다. 이는 최종적으로 제조되는 인쇄회로기판의 구조 또는 상태에 따라 달라질 수 있다.
한편, 상기 전해 금속 도금층만을 상기 기판 또는 프라이머층 상부에 직접 형성하게 되는 경우에 전해 금속 도금층이 잘 형성이 되지 않을뿐 아니라, 전해 금속 도금층이 형성되더라도 기판과의 접착력이 약하여 향후 인쇄회로기판을 형성하기 위한 에칭 공정에서 박리되거나 또는 단선 될 수 있으나, 본 발명에서와 같이 무전해 금속 도금층을 상기 비아홀이 형성된 절연기판상에 형성함으로써, 비아홀에 전해도금을 위한 금속층을 부여함과 동시에, 기판전면에는 무전해 금속 도금층과 기판과의 접착력을 강화시킨 후에 상기 무전해 금속 도금층상에 전해도금을 하게 되면 배선층의 전기전도도가 향상됨과 동시에 기판과의 접착력도 강화될 수 있어, 얇은 배선층을 가지면서도 미세 패턴화 공정이 가능한 인쇄회로기판이 제조될 수 있다.
또한, 본 발명에서의 무전해 금속 도금층은 종래기술에 따라 형성된 동박층보다 에칭공정에 따른 선택성이 양호해짐으로써, 공정조건에 따른 에칭 정도를 조절가능한 장점이 있다. 예컨대 스퍼터링 공정에 의해 형성된 시드 동박층의 경우 동박층의 형성이 치밀하게 되어있고, 기판소재와의 밀착력을 증대시키기 위해 Ni, Cr, Cu등의 하나 이상의 층으로 구성되어 있기 때문에 이를 에칭하려면 보다 강한 조건에서 에칭이 이루어져야 하나, 본 발명에서의 도금방식에 의해 형성된 동박층의 경우 공정 조건을 완화시키더라도 에칭이 잘 이루어질 수 있는 장점이 있다.
한편, 본 발명에서의 기판은 적어도 하나의 비아홀(120)을 포함하게 된다. 상기 비아홀은 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하는 기능을 한다.
상기 비아홀은 인쇄회로기판에서 층과 층사이의 전기적인 통전을 위해 가공한 구멍을 의미하며, 통상적으로 양면이 뚫려있는 것을 의미한다.
상기 비아홀은 기계적(CNC) 드릴링 또는 레이저 드릴링에 의해 형성될 수 있다.
예시적으로 상기 비아홀은 UV 또는 CO2 레이저에 의해 식각되어 형성될 수 있으며, 이때 레이저 빔의 사이즈는 비아 홀의 직경보다는 작은 것을 사용할 수 있다.
또한 상기 비아홀 가공시 발생하여, 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가로 할 수 있다.
본 발명의 인쇄회로기판의 주요한 기술적 특징으로서, 상기 인쇄회로기판은 각각의 비아홀의 표면에는 무전해 금속 도금층이 형성되어 있으며, 상기 각각의 비아홀의 표면에 형성된 무전해 금속 도금층의 외부 표면에는 전해 금속 도금층이 형성되어 있다.
즉, 상기 인쇄회로기판내의 비아홀의 표면에 형성된 무전해 도금층은 기판상에 형성된 무전해도금층과 동일한 공정단계에서 형성된 것으로서, 무전해도금층의 형성조건이 기판상에 형성된 무전해 도금층과 동일하며, 또한 상기 비아홀의 표면의 무전해 금속 도금층상에 형성된 전해도금층은 기판양면에 형성된 전해도금층과 동일한 공정단계에서 형성된 것으로서, 전해도금층의 형성조건이 기판상에 형성된 전해 도금층과 동일하게 된다.
도 5에 도시된 바와 같은 구조의 인쇄회로기판은 기판 양면의 상부와 각각의 비아홀의 표면에 무전해 도금층이 동일한 단계의 동일한 조건하에서 형성됨으로써, 종래기술에 의해 동박을 제조하고 이에 비아홀을 형성한 후에 무전해 도금을 형성하는 방법보다 공정단계가 줄어들 수 있고, 또한 CCL(Copper Clad Laminates) 또는 FCCL(Flexible Copper Clad Laminates)과 같이 동박을 적층한 기판을 이용하여 인쇄회로기판을 제조하는 공정보다 경제적으로 유리한 잇점이 있다.
또한, 본 발명은 상기 미세배선용 양면 인쇄회로기판의 제조방법을 제공한다. 이에 대해서는 도 6 및 도 7을 통해 설명한다.
도 6는 본 발명의 일 실시예에 따른 양면 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 7은 상기 도 6의 방법에 따른 단계별 적층체의 단면을 도시한 그림이다.
상기 제조방법은 도 6에 기재된 바와 같이, a) 절연 기판에 적어도 하나 이상의 비아홀(120)을 형성하는 단계, b) 상기 비아홀(120)을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층(300)을 형성하는 단계, c) 상기 무전해 금속 도금층(300)이 형성된 기판 양면 의상부에 배선층으로서 패턴화될 영역 이외의 부분에 도금 레지스트층(400)을 형성하는 단계, d) 상기 도금 레지스트층(40)이 형성되지 않은 무전해 금속 도금층(300)의 상부와, 비아홀에 형성된 무전해 금속 도금층(300)의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층(500)을 형성하는 단계, e) 상기 기판 양면에 형성된 도금 레지스트층(400)을 제거하는 단계 및 f) 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계를 포함한다.
이를 보다 구체적으로 살펴보면, 첫 번째 단계로서 기판에 비아홀을 형성하는 단계는 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하는 기능을 가지도록 상기 비아홀을 생성하는 것이면 종류에 제한되지 않고 형성될 수 있다. 예시적으로 상기 비아홀은 기계적 드릴링 또는 레이저 드릴링에 의해 형성될 수 있다.
보다 구체적으로 상기 비아홀은 UV 또는 CO2 레이저에 의해 식각되어 형성될 수 있으며, 이때 레이저 빔의 사이즈는 비아 홀의 직경보다는 작은 것을 사용할 수 있으나, 이에 제한되지 않는다.
상기 비아홀은 인쇄회로기판에서 층과 층사이의 전기적인 통전을 위해 가공한 구멍을 의미하며, 통상적으로 양면이 뚫려있는 것을 의미한다.
또한 본 발명에서 상기 비아홀을 형성하는 단계는 상기 비아홀 가공시 발생하여, 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가로 포함할 수 있다.
도 7의 b)에서는 상기 비아홀이 기판상에 형성된 인쇄회로기판의 단면을 도시하고 있다.
두 번째 단계는 상기 비아홀을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계이다.
도 7의 c)에서는 상기 무전해 금속 도금층이 기판 및 비아홀의 표면상에 형성된 인쇄회로기판의 단면을 도시하고 있다.
일반적으로 인쇄회로기판을 제조하는 경우에 종래기술로서 동박 적층체(CCL)와 같이 기판상에 배선층으로 사용할 금속층(동박)이 미리 형성된 기판에 비아홀을 형성하고 상기 비아홀의 표면에 무전해도금층을 형성하는 것이 알려져 있으나, 본 발명에서는 배선층이 미리 형성되지 않은 절연 기판상에 상기 비아홀을 먼저 형성한 후에 상기 기판상에 무전해 도금층을 형성함으로써, 배선층의 하부가 형성되는 것을 특징으로 한다.
본 발명에서 상기 무전해 금속 도금층을 형성하는 단계는 금속염, 환원제, 착제 등을 이용하여 상기 기판상에 무전해 금속 도금층을 형성할 수 있다.
보다 구체적으로, 상기 무전해 금속 도금은 금속이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 금속을 환원 석출시키는 것으로 금속이온을 환원제에 의해 환원시킴으로써 진행될 수 있다.
주반응으로서 하기에 기재된 반응식에 의해 금속이온이 환원될 수 있다.
Metal ion + 2HCHO + 4OH- => Metal(0) + 2HCOO- + H2 + 2H2O
일반적으로 상기 무전해 도금에 사용되는 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있으며, 예시적으로 Cu이온을 환원함으로써 무전해 동 도금층을 얻을 수 있다.
상기 무전해 금속 도금은 환원제, 첨가제, 안정화물을 포함하는 도금액이 들어 있는 도금조에 담가 필요한 두께의 무전해 도금층이 상기 배선층상에 도금되도록 10분 내지 60분 동안 도금을 행하며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(II), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.
나아가, 상기의 무전해 도금액은 금속 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다.
본 발명에서 상기 무전해 금속 도금층의 두께는 0.3 um 내지 15 um가 되도록 무전해 도금 조건을 조절할 수 있다.
예시적인 동 도금의 조건으로서, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 무전해 도금층을 형성할 수 있다.
상기 무전해 금속 도금 단계는 바렐도금장치를 이용할 수 있다.
한편, 본 발명에서는 상기 무전해 금속도금층 형성 단계 이전에 기판상에 프라이머층을 추가적으로 형성하는 단계를 포함할 수 있다. 도 5 및 도 7에서는 양면 인쇄회로기판을 제조하기 위한 예시적 방법으로서, 상기 프라이머층(200)을 도시하였다. 상기 프라이머층은 앞서 기재한 바와 같이 기판 소재와 무전해 금속 도금층간의 부착력(밀착력)을 향상시켜줄 수 있고, 실란 계열 프라이머(silane primer)가 사용될 수 있다.
상기 프라이머층의 두께는 상기 프라이머층의 두께는 0.02 내지 10 um의 범위로 가능하며, 바람직하게는 0.1 내지 3 um로 가능하다.
또한 본 발명에서 상기 프라이머 층이 기판상에 코팅되기 전에 상기 기판은 프라이머층 또는 기판층에 무전해 금속 도금층과 접착력이 개선시키기 위해 플라즈마 처리가 이루어질 수 있다.
한편, 본 발명에서 상기 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계이전에 선택적으로, 기판을 금속 염을 포함하는 산성 수용액에 침지한 후 건조하는 방법을 포함하는 시드층 형성을 위한 기판의 전처리 단계 및 상기 전처리 단계 이후에 기판의 양면에 무전해 금속 도금층의 형성을 위한 시드층을 형성하는 단계를 포함할 수 있다.
상기 시드층 형성을 위한 기판의 전처리 단계는 시드층의 형성을 도우며 기판과 무전해 도금층과의 결합력을 강화시킬 수 있다.
여기서, 상기 전처리 단계에서의 산성 수용액은 0.01 ~ 1 M 농도의 무기 산 수용액일 수 있다. 이 경우에 예시적인 상기 무기산으로서는 염산, 질산, 황산, 불산 등이 사용될 수 있고, 바람직하게는 염산 또는 질산이 사용될 수 있다.
또한 본 발명에서의 상기 전처리 단계에서의 수용액내 포함되는 금속염은 전이금속염 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속염의 수용액이 사용가능하다. 이 경우에 상기 금속염은 전이금속 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속 할라이드, 금속 설페이트, 금속 아세테이트 중에서 선택되는 어느 하나일 수 있다.
상기 금속염을 포함하는 산성 수용액내 연성기판의 침지시간은 10초 내지 30분의 범위를 가질 수 있고, 바람직하게는 30초 내지 10분의 범위를 가질 수 있다. 이 경우에 침지되는 수용액의 온도는 0 도 내지 40도의 범위를 가질 수 있으며, 바람직하게는 상온(25도)에서 침지할 수 있다.
본 발명에서 상기 시드층 형성을 위한 전처리 단계를 수행하는 경우에, 상기 전처리 단계를 수행하지 않고 시드층을 형성하여 무전해 동 도금층을 형성하는 방법보다 무전해 동 도금층과 기판사이의 밀착력이 보다 향상될 수 있다.
또한 본 발명에서, 상기 연성기판의 전처리 단계이전에 기판 또는 프라이머층을 포함하는 기판을 NH3, KOH, NaOH, 유기 아민계로부터 선택되는 어느 하나 이상을 포함하는 알카리 수용액에 침지한 후 건조함으로써, 연성 기판의 표면적을 증가시키며 도금층과의 밀착력을 강화시켜 주는 단계를 추가적으로 포함할 수 있다.
이때 사용되는 알카리 수용액은 0.01 ~ 1 M 농도의 수용액일 수 있다.
한편, 상기 시드층을 형성하는 단계는 상기 전처리 단계 이후에 수행될 수 있거나, 또는 상기 전처리 단계를 거치지 않고 직접적으로 기판상에 형성할 수 있다.
상기 기판 양면의 상부에 시드층을 형성하는 단계는 기판의 양면에 무전해 금속 도금층이 기판과 적절한 강도를 형성하여 결합될 수 있도록 도와주는 기능을 하며, 상기 시드층의 성분으로서는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 성분을 포함할 수 있다.
바람직하게는 상기 시드 금속층으로서 바람직하게는 팔라듐 염을 사용할 수 있다. 이 경우에 상기 시드 금속 성분이외의 다른 전이금속성분을 추가로 함유할 수 있다.
상기 시드층을 형성하기 위해서, 본 발명에서는 상기 전처리 단계를 거친 기판을 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 염이 포함된 수용액에 침지함으로써 이루어진다.
이때 상기 수용액내 연성기판의 침지시간은 10초 내지 30분의 범위를 가질 수 있고, 바람직하게는 30초 내지 10분의 범위를 가질 수 있다. 이 경우에 침지되는 수용액의 온도는 0 도 내지 40도의 범위를 가질 수 있다.
본 발명에서 상기 연성기판에 시드층 형성을 위한 전처리 단계, 또는 시드층을 형성하는 단계는 기판을 수용액에 침지한 이후에 침지된 기판에 초음파를 가함으로써, 반응을 촉진시키고, 도금층과의 밀착성을 향상시킬 수 있다.
세 번째 단계로서 상기 무전해 금속 도금층이 형성된 기판 양면의 상부에 배선층으로서 패턴화될 영역이외에 부분에 도금 레지스트층(400)을 형성하는 단계는 상기 무전해 도금층상에 전해도금층을 형성함에 있어, 상기 전해도금층이 원하는 부분에만 형성될 수 있도록 전해도금에 대한 레지스트층(보호층)을 형성하는 단계이다.
도 7의 d)에서는 상기 무전해 금속 도금층상에 도금 레지스트층(400)이 형성된 인쇄회로기판의 단면을 도시하고 있다.
이를 위해서 상기 도금 레지스트층은 전해도금을 방지하기 위한 광경화성 재료의 노광 및 현상공정을 통해 이루어지거나, 또는 인쇄방식에 의해 도금 레지스트층을 상기 무전해 도금층 상에 형성함으로써 얻을 수 있다.
즉, 상기 광경화성 재료를 이용하여 전해도금을 원하지 않는 부분에만 자외선 등에 의해 경화시킴으로써 도금 레지스트층을 형성하고 현상과정을 통해 나머지 부분은 용해시키거나 에칭함으로써 도금 레지스트층을 형성하거나, 또는 전해도금을 원하지 않는 부분에만 액상형태의 도금 레지스트층을 인쇄방식을 통해 프린팅함으로써 도금 레지스트층을 형성할 수 있다.
예시적으로 상기 광경화성 재료를 이용하는 방법으로서, 상기 무전해 도금층이 형성된 기판 양면의 각각의 상면에 포토레지스트 등의 감광성 물질을 도포하고 패턴이 형성된 필름을 밀착시킨후, 노광 및 현상공정을 수행하여 전해도금이 진행되지 않고자 원하는 부분에만 도금 레지스트를 형성할 수 있다.
네 번째 단계로서 상기 도금 레지스트층(400)이 형성되지 않은 무전해 금속 도금층(300)의 상부와, 비아홀에 형성된 무전해 금속 도금층(300)의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층(500)을 형성하는 단계는 기판의 양면 각각의 상부에는 사용자가 원하는 형태의 패턴화된 하부 배선층을 형성하며, 비아홀은 전기전도도를 향상하기 위해 무전해 도금층상에 전해도금층을 형성하는 단계이다.
도 7의 e)에서는 상기 전해 금속 도금층(500)이 기판상에 형성된 인쇄회로기판의 단면을 도시하고 있다.
상기 전해 금속 도금층에 사용되는 금속의 종류로서는 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 바람직하게는 Cu, Ag, 또는 Ni일 수 있다.
예시적인 전해도금의 방법으로서, 황산구리(CuSO4), 황산(H2SO4) 및 광택제를 혼합한 수용액에 상기 도금을 하기 위한 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다.
예컨대, 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5ml/L, HCl 0.16ml/L 를 온도 40 ~ 60 ℃조건의 단계에 의한 전해 동도금을 진행할 수 있다.
본 발명에서 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다.
다섯 번째 단계로서 상기 기판 양면에 형성된 도금 레지스트층을 제거하는 단계는 상기 광경화성 재료의 경화된 보호층 부분을 제거하거나 또는 인쇄방식에 의해 형성된 도금 레지스트층을 제거하는 것으로서, 상기 도금 레지스트층을 용해시키거나 또는 도금 레지스트층이 무전해 도금층으로부터 분리될 수 있는 방법을 선택함으로써 이루어질 수 있다.
상기 도금 레지스트층의 제거방법에 관한 예시적인 방법으로서, 염기성 수용액상에 상기 기판을 침지할 수 있고, 바람직하게는 NaOH 또는 KOH 수용액하에서 상기 기판을 침지함으로써 무전해도금층 상에 형성된 도금 레지스트층이 제거될 수 있다.
도 7의 f)에서는 상기 도금 레지스트층이 제거된 인쇄회로기판의 단면을 도시하고 있다.
마지막 단계로서 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계는 산성 조건하에서 진행될 수 있다.
예시적으로 상기 무전해도금층의 에칭은 황산 및 과산화수소와 안정제를 포함할 수 있다. 상기 안정제는 에칭전후 또는 에칭중의 과산화수소의 자기분해반응을 억제하기 위한 것이다. 본 발명에서의 상기 보호층이 제거된 양면 인쇄회로기판을 상기 황산 및 과산화수소와 안정제를 포함하는 에칭액에 담그면, 무전해도금층이 에칭될 수 있다. 이 경우에 상기 무전해도금층이 노출되지 않은 부분인 전해 금속 도금층의 부분도 에칭될 수 있으나, 일반적으로 무전해도금층의 두께가 전해도금층의 두께보다 얇은 층으로 구성되므로, 전해도금층의 에칭은 배선층의 전기전도도에 크게 영향을 미치지 않게 된다.
한편, 본 발명에서 에칭이후, 형성된 배선층에 대해 산화나 배선 보호 그리고 이후 SMT(부품실장)에서의 납 등의 오염, 불량 들을 방지하기 위한 목적으로 배선층 위에 제2의 절연층을 형성할 수 있다.
이 경우에 상기 전해도금층 상부에 형성되는 제2의 절연층은 광경화성 절연 재료의 노광 및 현상공정을 통해 이루어지거나, 또는 인쇄방식에 의해 절연층을 상기 배선층 상에 형성함으로써 얻을 수 있다.
또한 상기와 같이 인쇄방식에 의한 절연층의 형성 방법 이외에 종래의 FPCB 제조에 일반적으로 사용되고 있는 Cover-lay Film을 열압착 공정을 거쳐 형성 할 수 있다.
도 7의 g)에서는 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층이 에칭에 의해 제거된 인쇄회로기판의 단면을 도시하고 있다.
한편, 본 발명은 상기 무전해도금층의 에칭 이후에 추가적인 공정으로서, 기판 상부에 솔더 레지스트를 형성하고 상기 솔더 레지스트층이 형성되지 않고 노출된 부분의 상면에 표면처리층을 형성함으로써, 인쇄회로기판을 완성할 수 있다. 상기 표면처리층은 노출된 회로패턴의 동박이 산화되는 것을 방지하는 것으로 Ni, Cu, Sn, Au, Ag, Pd, Pb, 등의 금속이 전해도금 또는 무전해 도금을 통해 표면처리층을 형성 할 수 있으나, 이에 한정하지 않으며, OSP (Fre-Flux, Organic Solderable Preservatives)와 같은 유기화합물의 사용도 가능하다.
또한 본 발명은 상기 기재된 제조방법에 의해 얻어지는 미세배선용 양면 인쇄회로기판을 제공한다.
상기 미세배선용 양면 인쇄회로기판은 비아홀이 형성된 절연 기판상에 무전해도금층을 직접 형성시키고, 이에 도금 레지스트층을 형성한 후에 상기 도금 레지스트층이 형성되지 않은 무전해 도금층상에 전해도금층을 형성하고, 상기 도금 레지스트층을 제거한 후에 전해도금층이 형성되지 않은 무전해도금층을 에칭함으로써, 상기 도금 레지스트층의 역상의 형태를 갖는 패턴을 배선층으로 구비하게 된다.
이 경우에 본 발명에서 최종적으로 얻어지는 인쇄회로기판의 배선층은 상기 에칭공정을 거친 이후의 무전해 도금층이 배선층의 하부구조를 이루게 되며, 상기 무전해도금층상에 형성된 전해도금층은 배선층의 상부구조를 이루는 형태로 배선층이 형성된다.
상기와 같은 구조를 가지는 본 발명의 미세배선용 양면 인쇄회로기판은 종래의 동박의 두께가 1 내지 5 um의 매우 얇은 초 극박을 캐리어 동박 또는 필름에 부작하여, 캐스팅이나 라미네이팅 방법으로 제조하거나, 스퍼터링 등의 공정을 이용하여 제조된 동박 적층체를 에칭하여 배선층을 형성하는 방법을 사용하지 않고, 비아홀이 형성된 폴리이미드와 같은 절연기판상에 직접 무전해도금층을 형성하여 하부배선층을 형성한 후 이에 패턴화된 전해도금층을 형성함으로써, 기판과의 접합 강도가 크고 전기전도성이 우수한 배선층의 형성이 가능한 장점이 있다., 기판내에 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않으며, 전자 부품의 고도 집적화에 대응하여 미세 배선 패턴을 형성할 수 있고, 또한 기판과의 접합 강도가 크고 전기전도성이 우수한 배선층을 포함한다.
또한, 본 발명은 동박적층체를 제조한 이후에 에칭 등을 이용하여 배선층을 형성하는 종래 기술의 인쇄회로기판의 제조방법에 비해 보다 경제적인 방법에 의해 상기 미세 배선용 인쇄회로기판을 제조할 수 있는 장점이 있다.
이상 본 발명의 구성을 세부적으로 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 전자 부품의 고도 집적화에 대응하여, 배선 패턴을 고밀도로 형성이 가능하며, 기판과의 접합 강도가 크고, 또한 최종적으로 얻어지는 동박층을 에칭함으로써 미세 배선 패턴의 형성이 가능한, 보다 경제적인 방법에 의해 제조될 수 있는 양면 연성 동박 적층체 및 이의 제조방법을 제공하며, 또한 종래 인쇄회로기판의 제조방법에 비해 보다 경제적인 방법에 의해 얻어지는 미세배선용 양면 인쇄회로 기판을 제공하기 때문에 산업상 이용 가능성이 있다.

Claims (22)

  1. 고분자 재료를 포함하며 두께가 5 um 내지 100 um인 연성 기판; 및
    상기 연성 기판의 전면과 후면 상부에 각각 형성된 두께가 1 um 내지 10 um인 무전해 동 도금층;을 포함하는, 미세배선용 양면 연성 동박 적층체.
  2. 고분자 재료를 포함하며 두께가 5 um 내지 100 um인 연성 기판;
    상기 연성 기판의 전면과 후면 상부에 각각 형성된 두께가 1 um 내지 10 um인 무전해 동 도금층; 및
    상기 무전해 동 도금층의 상부에 형성되며, Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금으로 이루어지는 전해 금속 도금층;을 포함하는, 미세배선용 양면 연성 동박 적층체.
  3. 제1항 또는 제2항에 있어서,
    상기 연성기판 상에 두께 0.02 내지 10 um의 프라이머층이 추가로 형성되며, 상기 프라이머층 상에 무전해 동 도금층이 형성되는 것을 특징으로 하는 미세배선용 양면 연성 동박 적층체.
  4. 제1항 또는 제2항에 있어서,
    상기 연성기판의 상부와 무전해 동 도금층의 사이에는 무전해 동 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층이 형성된 것을 특징으로 하는 미세배선용 양면 연성 동박 적층체.
  5. 미세배선용 양면 연성 동박 적층체의 제조방법에 있어서,
    a) 연성 기판의 양면에 고분자 재료를 포함하는 연성 기판을 금속염을 포함하는 산성 수용액에 침지한 후 건조함으로써, 연성 기판의 양면을 시드층 형성을 위해 전처리하는 단계;
    b) 상기 전처리된 연성 기판의 양면에 무전해 동 도금층의 형성을 위해, 기판 양면의 상부에 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속을 포함하는 시드층을 형성하는 단계; 및
    c) 상기 시드층이 형성된 연성기판의 양면의 상부에 무전해 동 도금을 진행하여 두께가 1 um 내지 10 um인 무전해 동 도금층을 형성하는 단계;를 포함하는 미세배선용 양면 연성 동박 적층체의 제조방법.
  6. 미세배선용 양면 연성 동박 적층체의 제조방법에 있어서,
    a) 연성 기판의 양면에 고분자 재료를 포함하는 연성 기판을 금속염을 포함하는 산성 수용액에 침지한 후 건조함으로써, 연성 기판의 양면을 시드층 형성을 위해 전처리하는 단계;
    b) 상기 전처리된 연성 기판의 양면에 무전해 동 도금층의 형성을 위해, 기판 양면의 상부에 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속을 포함하는 시드층을 형성하는 단계;
    c) 상기 시드층이 형성된 연성기판의 양면의 상부에 무전해 동 도금을 진행하여 두께가 1 um 내지 10 um인 무전해 동 도금층을 형성하는 단계; 및
    d) 상기 무전해 동 도금층이 형성된 연성기판의 전기 전도도를 향상하기 위해, 상기 무전해 동 도금층상에 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금으로 이루어지는 전해도금을 진행하여 금속도금층을 형성하는 단계;를 포함하는 미세배선용 양면 연성 동박 적층체의 제조방법.
  7. 제5항 또는 제6항에 있어서,
    상기 최종적으로 형성되는 무전해 동 도금층 또는 전해금속 도금층의 상부에 추가적으로 산화를 방지하기 위해 방청처리하는 단계를 포함하는 미세배선용 양면 연성 동박 적층체의 제조방법.
  8. 제5항 또는 제6항에 있어서,
    상기 a) 단계에서의 금속염은 금속 할라이드, 금속 설페이트, 금속 아세테이트 중에서 선택되는 어느 하나이고,
    상기 산성 수용액은 0.01 ~ 1 M 농도의 무기 산 수용액인 것을 특징으로 하는 양면 연성 동박 적층체의 제조방법.
  9. 제5항 또는 제6항에 있어서,
    상기 시드층을 형성하는 단계는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 염이 포함된 수용액에 상기 기판을 침지하는 단계를 포함하는 것을 특징을 하는 양면 연성 동박 적층체의 제조방법.
  10. 제5항 또는 제6항에 있어서,
    상기 a) 단계에서의 연성기판의 전처리 단계이전에 기판상에 플라즈마 처리 단계를 추가적으로 포함하거나, 또는 기판을 NH3, KOH, NaOH, 유기 아민계로부터 선택되는 어느 하나 이상을 포함하는 알카리 수용액에 침지한 후 건조함으로써, 연성 기판의 표면적을 증가시키며 도금층과의 밀착력을 강화시켜 주는 단계를 추가적으로 포함하는 것을 특징으로 하는 양면 연성 동박 적층체의 제조방법.
  11. 제1항 및 제2항 중 어느 한 항에 기재된 양면 연성 동박 적층체, 또는 제5항 및 제6항 중 어느 한 항에 기재된 방법에 의해 제조된 양면 연성 동박 적층체를 에칭함으로써 형성되는 패턴화된 배선층을 포함하는 연성 인쇄회로기판.
  12. a) 절연 기판에 적어도 하나 이상의 비아홀을 형성하는 단계;
    b) 상기 비아홀을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계;
    c) 상기 무전해 금속 도금층이 형성된 기판 양면의 상부에 배선층으로서 패턴화될 영역이외의 부분에 도금 레지스트층을 형성하는 단계;
    d) 상기 도금 레지스트층이 형성되지 않은 무전해 금속 도금층의 상부와, 비아홀에 형성된 무전해 금속 도금층의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층을 형성하는 단계;
    e) 상기 기판 양면에 형성된 도금 레지스트층을 제거하는 단계; 및
    f) 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계;를 포함하는 미세배선용 양면 인쇄회로기판의 제조방법.
  13. 제12항에 있어서,
    상기 도금 레지스트층을 형성하는 단계는 전해도금을 방지하기 위한 광경화성 재료의 노광 및 현상공정을 포함하거나, 또는 인쇄방식에 의해 도금 레지스트층 형성되는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.
  14. 제12항에 있어서,
    상기 무전해 금속 도금층을 형성하는 단계 이전에, 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.
  15. 제12항에 있어서,
    상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계는 산성 조건하에서 진행하는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.
  16. 제12항에 있어서,
    상기 비아홀을 형성하는 단계는 상기 비아홀 가공시 발생하여 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가적으로 포함하는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.
  17. 제12항에 있어서,
    상기 무전해 금속 도금층을 형성하는 단계이전에, 절연기판 상에 접착력 개선을 위한 플라즈마 처리하는 단계를 추가적으로 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  18. 제12항 내지 제17항 중 어느 한 항에 기재된 제조방법에 의해 얻어지는 미세배선용 양면 인쇄회로기판.
  19. 적어도 하나의 비아홀을 포함하는 절연 기판;
    상기 기판의 양면 상부에 하부배선층으로서 형성된, 패턴화된 무전해 금속 도금층; 및
    상기 패턴화된 무전해 금속 도금층의 상부에 상부배선층으로 형성된 전해 금속 도금층을 포함하는 미세배선용 양면 인쇄회로기판으로서,
    상기 인쇄회로기판의 비아홀은 표면에는 무전해 금속 도금층이 형성되어 있으며, 상기 비아홀의 표면에 형성된 무전해 금속 도금층의 외부 표면에는 전해 금속 도금층이 형성된 것을 특징으로 하는 미세배선용 양면 인쇄회로기판.
  20. 제19항에 있어서,
    상기 기판은 두께가 8 um 내지 200 um이고,
    폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나인 것을 특징으로 하는 미세배선용 양면 인쇄회로기판.
  21. 제19항에 있어서,
    상기 무전해 금속 도금층의 두께는 0.3 um 내지 15 um이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나이고,
    상기 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금인 것을 특징으로 하는 미세배선용 양면 인쇄회로기판.
  22. 제19항에 있어서,
    상기 절연기판 상에 두께 0.02 내지 10 um 의 프라이머층이 추가로 형성된 후, 상기 프라이머층 상에 무전해 금속 도금층이 형성되는 것을 특징으로 하는 포함하는 인쇄회로기판.
PCT/KR2015/003317 2014-04-07 2015-04-02 미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판 WO2015156540A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2014-0041284 2014-04-07
KR1020140041284A KR101555014B1 (ko) 2014-04-07 2014-04-07 미세배선용 인쇄회로기판 및 이의 제조방법
KR1020140041615A KR101591654B1 (ko) 2014-04-08 2014-04-08 미세배선용 양면 연성 동박 적층체 및 이의 제조방법
KR10-2014-0041615 2014-04-08

Publications (1)

Publication Number Publication Date
WO2015156540A1 true WO2015156540A1 (ko) 2015-10-15

Family

ID=54288067

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/003317 WO2015156540A1 (ko) 2014-04-07 2015-04-02 미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판

Country Status (1)

Country Link
WO (1) WO2015156540A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139490A (ko) * 2015-04-23 2017-12-19 니폰 메크트론 가부시키가이샤 플렉시블 프린트 적층판의 제조 장치 및 플렉시블 프린트 적층판의 제조 방법
CN114683633A (zh) * 2020-12-25 2022-07-01 律胜科技股份有限公司 积层板及其制造方法
CN117777522A (zh) * 2023-12-27 2024-03-29 广东盈华电子科技有限公司 一种用于柔性电路的复合铜箔及其制备方法和应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06107834A (ja) * 1992-09-28 1994-04-19 Dainippon Printing Co Ltd 易接着コーティング芳香族ポリアミド樹脂基材及びその製造方法
KR20060077798A (ko) * 2004-12-31 2006-07-05 디엠아이텍 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
KR20060122591A (ko) * 2005-05-27 2006-11-30 엘에스전선 주식회사 금속층과의 접착력 향상을 위한 연성필름 및 이를 이용한연성금속 적층판
KR20090040253A (ko) * 2006-06-20 2009-04-23 니폰 가야꾸 가부시끼가이샤 프라이머 수지층을 갖는 동박 및 그것을 사용한 적층판
JP2009290003A (ja) * 2008-05-29 2009-12-10 Ube Ind Ltd ポリイミド配線基板
JP2012186211A (ja) * 2011-03-03 2012-09-27 Jx Nippon Mining & Metals Corp プリント配線板用銅箔及びそれを用いた積層板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06107834A (ja) * 1992-09-28 1994-04-19 Dainippon Printing Co Ltd 易接着コーティング芳香族ポリアミド樹脂基材及びその製造方法
KR20060077798A (ko) * 2004-12-31 2006-07-05 디엠아이텍 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
KR20060122591A (ko) * 2005-05-27 2006-11-30 엘에스전선 주식회사 금속층과의 접착력 향상을 위한 연성필름 및 이를 이용한연성금속 적층판
KR20090040253A (ko) * 2006-06-20 2009-04-23 니폰 가야꾸 가부시끼가이샤 프라이머 수지층을 갖는 동박 및 그것을 사용한 적층판
JP2009290003A (ja) * 2008-05-29 2009-12-10 Ube Ind Ltd ポリイミド配線基板
JP2012186211A (ja) * 2011-03-03 2012-09-27 Jx Nippon Mining & Metals Corp プリント配線板用銅箔及びそれを用いた積層板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139490A (ko) * 2015-04-23 2017-12-19 니폰 메크트론 가부시키가이샤 플렉시블 프린트 적층판의 제조 장치 및 플렉시블 프린트 적층판의 제조 방법
KR102385839B1 (ko) 2015-04-23 2022-04-11 니폰 메크트론 가부시키가이샤 플렉시블 프린트 적층판의 제조 장치 및 플렉시블 프린트 적층판의 제조 방법
CN114683633A (zh) * 2020-12-25 2022-07-01 律胜科技股份有限公司 积层板及其制造方法
CN117777522A (zh) * 2023-12-27 2024-03-29 广东盈华电子科技有限公司 一种用于柔性电路的复合铜箔及其制备方法和应用

Similar Documents

Publication Publication Date Title
WO2018151578A1 (ko) 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
WO2015119396A1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
WO2012087058A2 (en) Printed circuit board and method for manufacturing the same
WO2014054921A1 (en) The printed circuit board and the method for manufacturing the same
WO2012087059A2 (en) Printed circuit board and method for manufacturing the same
WO2019124624A1 (ko) 전자파 차폐필름, 인쇄회로기판 제조방법 및 전자파 차폐필름 제조방법
WO2015156540A1 (ko) 미세배선용 양면 연성 동박 적층체, 이의 제조방법 및 미세배선용 인쇄회로기판
WO2012087060A2 (en) Printed circuit board and method for manufacturing the same
JP2006086513A (ja) 電気電子部品ケースまたはシールドケースの材料及びその製造方法
KR101422262B1 (ko) 동박층이 형성된 기판과 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
WO2012087072A2 (ko) 인쇄회로기판 및 이의 제조 방법
WO2018101503A1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
WO2012011701A2 (en) Radiant heat circuit board and method for manufacturing the same
WO2018147678A1 (ko) 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
WO2021251795A1 (ko) 회로기판
WO2021145664A1 (ko) 회로기판
WO2018221876A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2014109593A1 (ko) 절연수지 필름, 상기 필름을 포함하는 금속박 적층판 및 인쇄회로기판, 및 상기 필름을 포함하는 회로기판의 제조방법
WO2019107819A1 (ko) 인쇄회로기판 제조방법
KR101573913B1 (ko) 표면에 돌기가 형성된 초박형 무전해 동박 및 이를 이용한 인쇄회로기판의 제조방법
WO2015099451A1 (ko) 연성 인쇄회로기판 형성용 절연 수지 시트 및 이의 제조방법, 이를 포함하는 인쇄회로기판
WO2021040364A1 (ko) 회로기판
WO2021080325A1 (ko) 인쇄회로기판
JP2001110939A (ja) 半導体パッケージ用基板とその製造方法
WO2020105957A1 (ko) 비아 홀 가공을 위한 지그, 비아 홀 가공 장치 및 이를 이용한 비아 홀 가공방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15777116

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 03/02/2017)

122 Ep: pct application non-entry in european phase

Ref document number: 15777116

Country of ref document: EP

Kind code of ref document: A1