CN114914222A - 用于制备封装基板的承载板、封装基板结构及其制作方法 - Google Patents

用于制备封装基板的承载板、封装基板结构及其制作方法 Download PDF

Info

Publication number
CN114914222A
CN114914222A CN202210206314.1A CN202210206314A CN114914222A CN 114914222 A CN114914222 A CN 114914222A CN 202210206314 A CN202210206314 A CN 202210206314A CN 114914222 A CN114914222 A CN 114914222A
Authority
CN
China
Prior art keywords
layer
dielectric layer
dielectric
metal
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210206314.1A
Other languages
English (en)
Inventor
陈先明
冯进东
黄本霞
黄高
黄聚尘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202210206314.1A priority Critical patent/CN114914222A/zh
Publication of CN114914222A publication Critical patent/CN114914222A/zh
Priority to KR1020230022425A priority patent/KR20230129300A/ko
Priority to JP2023025429A priority patent/JP7428837B2/ja
Priority to TW112106737A priority patent/TW202336950A/zh
Priority to US18/115,043 priority patent/US20230282490A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种用于制备封装基板的承载板，包括介质层、在所述介质层内的种子层和在所述种子层上的铜柱层，所述种子层的底端高于所述介质层的下表面，所述铜柱层的顶端低于所述介质层的上表面，所述介质层的上下表面上分别设置有第一金属层和第二金属层。还公开了一种封装基板结构以及封装基板结构的制作方法。

Description

用于制备封装基板的承载板、封装基板结构及其制作方法
技术领域
本发明涉及半导体封装领域，具体涉及用于制备封装基板的承载板、封装基板结构及其制作方法。
背景技术
现有技术制作核心层实心铜柱采用机械钻盲钻后再进行填孔电镀，制备得到的机械盲孔的底部会存在残余突起(Stub)，影响到铜柱的制作，导致层与层之间的连接导通不好。
此外，机械盲孔的孔径纵横比大，填孔电镀后得到的铜柱品质较差。
发明内容
本发明的实施方案涉及提供一种用于制备封装基板的承载板、封装基板结构及其制作方法。
本发明第一方面涉及一种用于制备封装基板的承载板，包括介质层、在所述介质层内的种子层和在所述种子层上的铜柱层，所述种子层的底端高于所述介质层的下表面，所述铜柱层的顶端低于所述介质层的上表面，所述介质层的上下表面上分别设置有第一金属层和第二金属层。
在一些实施方案中，所述介质层包括沿纵向排布的第一介质层和第二介质层，所述第一介质层的上表面和所述第二介质层的下表面贴合，所述第二介质层内设置有种子层和在所述种子层上的铜柱层，所述种子层的下表面与所述第二介质层的下表面平齐，所述铜柱层的顶端低于所述第二介质层的上表面，所述第一介质层的下表面上设置有第一金属层，所述第二介质层的上表面上设置有第二金属层。
在一些实施方案中，所述第一介质层内设置有暴露所述种子层的第一导通孔，所述第一导通孔贯穿所述第一金属层，所述第二介质层内设置有暴露所述铜柱层顶端的第二导通孔，所述第二导通孔贯穿所述第二金属层。
在一些实施方案中，所述第一金属层和所述第二金属层的厚度相同或相近。
本发明的第二方面提供一种封装基板结构，包括沿纵向排布的第一介质层和第二介质层，所述第一介质层的上表面和所述第二介质层的下表面贴合，所述第二介质层内设置有种子层、在所述种子层上的铜柱层和在所述铜柱层上的第二导通柱层，所述种子层与所述第二介质层的下表面平齐，所述第一介质层内设置有第一导通柱层，所述第一导通柱层与所述种子层连通，所述第一介质层的下表面上设置有第一线路层，所述第二介质层的上表面上设置有第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层、所述铜柱层和所述第二导通柱层导通连接。
在一些实施方案中，所述第一介质层和所述第二介质层相同或不同。
在一些实施方案中，所述铜柱层包括至少一个铜柱。
在一些实施方案中，还包括在所述第一线路层上的第三介质层和在所述第二线路层上的第四介质层，所述第三介质层内设置有第三导通柱层，所述第三介质层的下表面上设置有第三线路层，所述第一线路层和所述第三线路层通过所述第三导通柱层导通连接，所述第四介质层内设置有第四导通柱层，所述第四介质层的上表面上设置有第四线路层，所述第二线路层和所述第四线路层通过所述第四导通柱层导通连接。
在一些实施方案中，导通柱层包括至少一个导通柱。
在一些实施方案中，还包括在所述第三线路层外的第一阻焊层和在所述第四线路层外的第二阻焊层，所述第一阻焊层和所述第二阻焊层内分别设置有第一阻焊开窗和第二阻焊开窗。
本发明的第三方面提供一种封装基板结构的制造方法，包括如下步骤：
(a)准备第一介质层，并在所述第一介质层的上下表面上分别形成第一金属层；
(b)在所述第一介质层上表面的第一金属层上制备铜柱层，并蚀刻所述第一介质层上表面上暴露的第一金属层形成种子层；
(c)在所述铜柱层上形成第二介质层，所述第二介质层的下表面和所述第一介质层的上表面贴合，所述铜柱层的顶端低于所述第二介质层的上表面；
(d)在所述第二介质层的上表面上形成第二金属层；
(e)在所述第一介质层内形成暴露所述种子层的第一导通孔，且所述第一导通孔贯穿所述第一金属层，在所述第二介质层内形成暴露所述铜柱层顶端的第二导通孔，且所述第二导通孔贯穿所述第二金属层，所述种子层形成所述铜柱层的底端，所述第二导通孔和所述第一导通孔分别暴露所述铜柱层的顶端和底端。
在一些实施方案中，还包括：
(f)在步骤(e)之后，电镀所述第一导通孔形成第一导通柱层，电镀所述第二导通孔形成第二导通柱层，所述第一介质层下表面上的第一金属层和所述第二金属层通过所述第一导通柱层、所述铜柱层和所述第二导通柱层导通连接。
在一些实施方案中，还包括：
(g)在步骤(f)之后，处理所述第一金属层形成第一线路层，处理所述第二金属层形成第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层、所述铜柱层和所述第二导通柱层导通连接。
在一些实施方案中，还包括：
(h)在步骤(g)之后，在所述第一线路层上形成第三介质层，在所述第二线路层上形成第四介质层；
(i)在所述第三介质层上形成第三金属层，在所述第四介质层上形成第四金属层；
(j)在所述第三介质层内形成第三导通柱层，在所述第四介质层内形成第四导通柱层，所述第一线路层和所述第三金属层通过所述第三导通柱层导通连接，所述第二线路层和所述第四金属层通过所述第四导通柱层导通连接；
(k)处理所述第三金属层形成第三线路层，处理所述第四金属层形成第四线路层，所述第一线路层和所述第三线路层通过所述第三导通柱层导通连接，所述第二线路层和所述第四线路层通过所述第四导通柱层导通连接；
(l)在所述第三线路层外形成第一阻焊层，在所述第四线路层外形成第二阻焊层，并分别在所述第一阻焊层和所述第二阻焊层内形成第一阻焊开窗和第二阻焊开窗。
从上面所述可以看出，本发明提供的用于制备封装基板的承载板、封装基板结构及其制作方法，预先在介质层内制作铜柱层，且制备分别与铜柱层连通的上导通柱和下导通柱，缩短了导通柱的纵向高度，降低了导通柱的孔径纵横比，提升了填孔电镀后得到的导通柱的品质，使得制备得到的导通柱和铜柱具有良好的电性能和优越的可靠性能；并且该封装基板结构的制作方法可以适用于厚芯板，降低了基板的翘曲不良率，与线路接触的导通孔可以做的更小，实现core层精细线路设计需求，提高良率。
附图说明
为了更好地理解本发明并示出本发明的实施方式，以下纯粹以举例的方式参照附图。
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必须的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
图1为现有技术中机械钻的结构示意图；
图2为本发明一个实施例的用于制备封装基板的承载板100的截面示意图；
图3为本发明一个实施例的封装基板结构200的截面示意图；
图4(a)～4(j)示出本发明一个实施方案的封装基板结构200的制造方法的各步骤中间结构的截面示意图。
具体实施方式
随着电子技术的发展与进步，电子产品朝着短小轻薄的方向演进，促使电子产品的封装结构朝着高度集成化、小型化的方向发展，从而使得电子元件及线路板基板线路越来越集成化、小型化和多功能化。进一步引起作为元器件载体的基板的层数增加和更小的线宽、线距以及导通孔/柱；同时高频信号的传输以及对传输信号完整度的要求对层间导通要求也越来越高，层间采用实心的铜柱具有良好的电性能和优越的可靠性能。
现有技术制作核心层实心铜柱采用机械钻盲钻后再进行填孔电镀，机械钻结构如图1所示，由于机械钻的钻咀存在钻尖角，则盲钻后形成的机械盲孔的底部会存在Stub，影响到铜柱的制作，导致层与层之间的连接导通不好。且Stub的长度为机械钻工作部分的长度减去切削部分的长度。此外，由于机械盲孔的孔径纵横比大，则填孔电镀后得到的铜柱品质偏差。
为了解决该问题，本发明提供了一种用于制备封装基板的承载板，包括介质层、在介质层内的种子层以及在种子层上的铜柱层，种子层的底端高于介质层的下表面，铜柱层的顶端低于介质层的上表面，介质层的下表面上设置有第一金属层，介质层的上表面上设置有第二金属层。
本发明通过预先在介质层内制作铜柱层，且制备分别与铜柱层连通的上导通柱和下导通柱，缩短了导通柱的纵向高度，降低了导通柱的孔径纵横比，提升了填孔电镀后得到的导通柱的品质，使得制备得到的导通柱和铜柱具有良好的电性能和优越的可靠性能。
参照图2，示出用于制备封装基板的承载板100的截面示意图。承载板100包括沿纵向排布的第一介质层101和第二介质层102，第一介质层101和第二介质层102共同组成承载板100的介质层。
第一介质层101的上表面和第二介质层102的下表面贴合，第二介质层102内设置有种子层1021，在种子层1021上设置有铜柱层1022，种子层1021的下表面与第二介质层102的下表面平齐，铜柱层1022的顶端低于第二介质层102的上表面，第一介质层101的下表面上设置有第一金属层1011，第二介质层102的上表面上设置有第二金属层1023。
通常，铜柱层1022可以包括多个铜柱，其截面尺寸可以相同，也可以不同。优选，铜柱层1022上下尺寸均匀，对于嵌埋封装结构的散热以及信号传输稳定更具优势。
通常，第一介质层101内可以设置有暴露种子层1021的第一导通孔1012，第一导通孔1012贯穿第一金属层1011。第二介质层102内可以设置有暴露铜柱层1022顶端的第二导通孔1024，第二导通孔1024贯穿第二金属层1023。
可选地，第一金属层1011和第二金属层1023的厚度可以相同或相近。
参照图3，示出封装基板结构200的截面示意图。封装基板结构200包括沿纵向排布的第一介质层101和第二介质层102，第一介质层101的上表面和第二介质层102的下表面贴合。
第二介质层102内设置有种子层1021，在种子层1021上设置有铜柱层1022，在铜柱层1022上设置有第二导通柱层1025，种子层1021与第二介质层102的下表面平齐。
第一介质层101内设置有第一导通柱层1013，第一导通柱层1013与种子层1021连通，第一介质层101的下表面上设置有第一线路层1014，第二介质层102的上表面上设置有第二线路层1026，第一线路层1014和第二线路层1026通过第一导通柱层1013、铜柱层1022和第二导通柱层1025导通连接。第一导通柱层1013、铜柱层1022和第二导通柱层1025配合导通连接第一线路层1014和第二线路层1026，代替传统采用单一导通柱将线路层导通，能够有效缩短导通柱的纵向高度，降低了导通柱的孔径纵横比，提升了导通柱的品质。
可选地，第一介质层101和第二介质层102可以相同，也可以不同。
通常，铜柱层1022包括至少一个铜柱；优选铜柱层1022包括多个铜柱，其截面尺寸可以相同，也可以不同。铜柱层1022上下尺寸均匀，对于嵌埋封装结构的散热以及信号传输稳定更具优势。
参照图3，封装基板结构200还包括在第一线路层1014上的第三介质层103，第三介质层103内设置有第三导通柱层1031，第三介质层的下表面上设置有第三线路层1032，第一线路层1014和第三线路层1032通过第三导通柱层1031导通连接。
在第二线路层1026上还设置有第四介质层104，第四介质层104内设置有第四导通柱层1041，第四介质层104的上表面上设置有第四线路层1042，第二线路层1026和第四线路层1042通过第四导通柱层1041导通连接。
通常，导通柱层可以包括至少一个导通柱，优选导通柱层包括多个导通铜柱，其截面尺寸可以相同，也可以不同。
参照图3，封装基板结构200还包括在第三线路层1032外的第一阻焊层105，在第一阻焊层105内设置有第一阻焊开窗1051。在第四线路层1042外设置有第二阻焊层106，在第二阻焊层106内设置有第二阻焊开窗1061。
参照图4(a)～4(j)，示出本发明一个实施方案的封装基板结构的制造方法的各个步骤的中间结构的截面示意图。
所述制造方法包括如下步骤：准备第一介质层101，并在第一介质层101的上下表面上分别形成第一金属层1011—步骤(a)，如图4(a)所示。
通常，可以通过层压介质材料形成介质层，介质层可以选自PP、ABF或PID，优选PP。可以通过在第一介质层101的上下表面分别施加铜箔的方式形成第一金属层1011，具体不做限定，优选第一金属层1011包括铜。
接着，在第一介质层101上表面的第一金属层1011上施加第一光刻胶层，曝光显影形成第一特征图案，在第一特征图案中镀铜形成铜柱层1022，移除第一光刻胶层，蚀刻第一介质层101上表面上暴露的第一金属层1011形成种子层1021，种子层1021相当于铜柱层1022的底端—步骤(b)，如图4(b)所示。
然后，在铜柱层1022上形成第二介质层102，第二介质层102的下表面和第一介质层101的上表面贴合，铜柱层1022的顶端低于第二介质层102的上表面，并在第二介质层102的上表面上形成第二金属层1023—步骤(c)，如图4(c)所示。
铜柱层1022的顶端远低于第二介质层102的上表面，能够减少由于层压介质层而造成的铜柱损坏。
通常，可以通过施加铜箔的方式形成第二金属层1023，具体不做限定。
接着，在第一介质层101内形成暴露种子层1021的第一导通孔1012，第一导通孔1012贯穿第一金属层1011，在第二介质层102内形成暴露铜柱层1022顶端的第二导通孔1024，且第二导通孔1024贯穿第二金属层1023，第二导通孔1024和第一导通孔1012分别暴露铜柱层1022的顶端和底端—步骤(d)，如图4(d)所示。
通常，可以通过激光钻孔的方式形成导通孔。
然后，电镀第一导通孔1012形成第一导通柱层1013，电镀第二导通孔1024形成第二导通柱层1025，且第一介质层101下表面上的第一金属层1011和第二金属层1023通过第一导通柱层1013、铜柱层1022和第二导通柱层1025导通连接—步骤(e)，如图4(e)所示。
接着，在第一金属层1011和第二金属层1023上分别施加第二光刻胶层和第三光刻胶层，分别曝光显影形成第二特征图案和第三特征图案，在第二特征图案和第三特征图案中分别蚀刻暴露的第一金属层1011和第二金属层1023，形成第一线路层1014和第二线路层1026，移除第二光刻胶层和第三光刻胶层—步骤(f)，如图4(f)所示。
然后，在第一线路层1014上形成第三介质层103，在第二线路层1026上形成第四介质层104，并在第三介质层103上形成第三金属层1033，在第四介质层104上形成第四金属层1043—步骤(g)，如图4(g)所示。
接着，在第三介质层103内形成暴露第一线路层1014的第三导通孔1034，且第三导通孔1034贯穿第三金属层1033，在第四线路层104内形成暴露第二线路层1026的第四导通孔1044，且第四导通孔1044贯穿第四金属层1043，分别电镀第三导通孔1034和第四导通孔1044形成第三导通柱层1031和第四导通柱层1041，且第一线路层1014和第三金属层1033通过第三导通柱层1031导通连接，第二线路层1026和第四金属层1043通过第四导通柱层1041导通连接—步骤(h)，如图4(h)所示。
然后，在第三金属层1033和第四金属层1043上分别施加第四光刻胶层和第五光刻胶层，分别曝光显影形成第四特征图案和第五特征图案，在第四特征图案和第五特征图案中分别蚀刻暴露的第三金属层1033和第四金属层1043，形成第三线路层1032和第四线路层1042，移除第四光刻胶层和第五光刻胶层，并且第一线路层1014和第三线路层1032通过第三导通柱层1031导通连接，第二线路层1026和第四线路层1042通过第四导通逐层1041导通连接—步骤(i)，如图4(i)所示。
最后，在第三线路层1032外形成第一阻焊层105，在第四线路层1042外形成第二阻焊层106，并分别在第一阻焊层105和第二阻焊层106内形成第一阻焊开窗1051和第二阻焊开窗1061，形成封装基板结构200—步骤(j)，如图4(j)所示。
本领域技术人员将会认识到，本发明不限于上下文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。

Claims (14)

1.一种用于制备封装基板的承载板，包括介质层、在所述介质层内的种子层和在所述种子层上的铜柱层，所述种子层的底端高于所述介质层的下表面，所述铜柱层的顶端低于所述介质层的上表面，所述介质层的上下表面上分别设置有第一金属层和第二金属层。
2.根据权利要求1所述的用于制备封装基板的承载板，其中所述介质层包括沿纵向排布的第一介质层和第二介质层，所述第一介质层的上表面和所述第二介质层的下表面贴合，所述第二介质层内设置有种子层和在所述种子层上的铜柱层，所述种子层的下表面与所述第二介质层的下表面平齐，所述铜柱层的顶端低于所述第二介质层的上表面，所述第一介质层的下表面上设置有第一金属层，所述第二介质层的上表面上设置有第二金属层。
3.根据权利要求2所述的用于制备封装基板的承载板，其中所述第一介质层内设置有暴露所述种子层的第一导通孔，所述第一导通孔贯穿所述第一金属层，所述第二介质层内设置有暴露所述铜柱层顶端的第二导通孔，所述第二导通孔贯穿所述第二金属层。
4.根据权利要求2所述的用于制备封装基板的承载板，其中所述第一金属层和所述第二金属层的厚度相同或相近。
5.一种封装基板结构，包括沿纵向排布的第一介质层和第二介质层，所述第一介质层的上表面和所述第二介质层的下表面贴合，所述第二介质层内设置有种子层、在所述种子层上的铜柱层和在所述铜柱层上的第二导通柱层，所述种子层与所述第二介质层的下表面平齐，所述第一介质层内设置有第一导通柱层，所述第一导通柱层与所述种子层连通，所述第一介质层的下表面上设置有第一线路层，所述第二介质层的上表面上设置有第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层、所述铜柱层和所述第二导通柱层导通连接。
6.根据权利要求5所述的封装基板结构，其中所述第一介质层和所述第二介质层相同或不同。
7.根据权利要求5所述的封装基板结构，其中所述铜柱层包括至少一个铜柱。
8.根据权利要求5所述的封装基板结构，还包括在所述第一线路层上的第三介质层和在所述第二线路层上的第四介质层，所述第三介质层内设置有第三导通柱层，所述第三介质层的下表面上设置有第三线路层，所述第一线路层和所述第三线路层通过所述第三导通柱层导通连接，所述第四介质层内设置有第四导通柱层，所述第四介质层的上表面上设置有第四线路层，所述第二线路层和所述第四线路层通过所述第四导通柱层导通连接。
9.根据权利要求5或8所述的封装基板结构，其中导通柱层包括至少一个导通柱。
10.根据权利要求8所述的封装基板结构，还包括在所述第三线路层外的第一阻焊层和在所述第四线路层外的第二阻焊层，所述第一阻焊层和所述第二阻焊层内分别设置有第一阻焊开窗和第二阻焊开窗。
11.一种封装基板结构的制作方法，包括如下步骤：
(a)准备第一介质层，并在所述第一介质层的上下表面上分别形成第一金属层；
(b)在所述第一介质层上表面的第一金属层上制备铜柱层，并蚀刻所述第一介质层上表面上暴露的第一金属层形成种子层；
(c)在所述铜柱层上形成第二介质层，所述第二介质层的下表面和所述第一介质层的上表面贴合，所述铜柱层的顶端低于所述第二介质层的上表面；
(d)在所述第二介质层的上表面上形成第二金属层；
(e)在所述第一介质层内形成暴露所述种子层的第一导通孔，且所述第一导通孔贯穿所述第一金属层，在所述第二介质层内形成暴露所述铜柱层顶端的第二导通孔，且所述第二导通孔贯穿所述第二金属层，所述种子层形成所述铜柱层的底端，所述第二导通孔和所述第一导通孔分别暴露所述铜柱层的顶端和底端。
12.根据权利要求11所述的制作方法，还包括：
(f)在步骤(e)之后，电镀所述第一导通孔形成第一导通柱层，电镀所述第二导通孔形成第二导通柱层，所述第一介质层下表面上的第一金属层和所述第二金属层通过所述第一导通柱层、所述铜柱层和所述第二导通柱层导通连接。
13.根据权利要求12所述的制作方法，还包括：
(g)在步骤(f)之后，处理所述第一金属层形成第一线路层，处理所述第二金属层形成第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层、所述铜柱层和所述第二导通柱层导通连接。
14.根据权利要求13所述的制作方法，还包括：
(h)在步骤(g)之后，在所述第一线路层上形成第三介质层，在所述第二线路层上形成第四介质层；
(i)在所述第三介质层上形成第三金属层，在所述第四介质层上形成第四金属层；
(j)在所述第三介质层内形成第三导通柱层，在所述第四介质层内形成第四导通柱层，所述第一线路层和所述第三金属层通过所述第三导通柱层导通连接，所述第二线路层和所述第四金属层通过所述第四导通柱层导通连接；
(k)处理所述第三金属层形成第三线路层，处理所述第四金属层形成第四线路层，所述第一线路层和所述第三线路层通过所述第三导通柱层导通连接，所述第二线路层和所述第四线路层通过所述第四导通柱层导通连接；
(l)在所述第三线路层外形成第一阻焊层，在所述第四线路层外形成第二阻焊层，并分别在所述第一阻焊层和所述第二阻焊层内形成第一阻焊开窗和第二阻焊开窗。
CN202210206314.1A 2022-03-01 2022-03-01 用于制备封装基板的承载板、封装基板结构及其制作方法 Pending CN114914222A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210206314.1A CN114914222A (zh) 2022-03-01 2022-03-01 用于制备封装基板的承载板、封装基板结构及其制作方法
KR1020230022425A KR20230129300A (ko) 2022-03-01 2023-02-20 패키지 기판 제조용 캐리어판, 패키지 기판 구조 및 이의 제조 방법
JP2023025429A JP7428837B2 (ja) 2022-03-01 2023-02-21 パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法
TW112106737A TW202336950A (zh) 2022-03-01 2023-02-23 用於製備封裝基板的承載板、封裝基板結構及其製作方法
US18/115,043 US20230282490A1 (en) 2022-03-01 2023-02-28 Carrier plate for preparing package substrate, package substrate structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210206314.1A CN114914222A (zh) 2022-03-01 2022-03-01 用于制备封装基板的承载板、封装基板结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114914222A true CN114914222A (zh) 2022-08-16

Family

ID=82763445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210206314.1A Pending CN114914222A (zh) 2022-03-01 2022-03-01 用于制备封装基板的承载板、封装基板结构及其制作方法

Country Status (5)

Country Link
US (1) US20230282490A1 (zh)
JP (1) JP7428837B2 (zh)
KR (1) KR20230129300A (zh)
CN (1) CN114914222A (zh)
TW (1) TW202336950A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734860B2 (ja) 2009-09-28 2015-06-17 京セラ株式会社 構造体およびその製造方法
JP2014168007A (ja) 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR102465117B1 (ko) 2017-11-29 2022-11-11 주식회사 잉크테크 인쇄회로기판 제조방법
KR20210072940A (ko) 2019-12-10 2021-06-18 삼성전기주식회사 전자부품 내장기판
CN112103195B (zh) 2020-11-09 2021-07-23 珠海越亚半导体股份有限公司 一种具有围坝的封装结构及其制造方法

Also Published As

Publication number Publication date
US20230282490A1 (en) 2023-09-07
TW202336950A (zh) 2023-09-16
JP7428837B2 (ja) 2024-02-06
JP2023127550A (ja) 2023-09-13
KR20230129300A (ko) 2023-09-08

Similar Documents

Publication Publication Date Title
US7348677B2 (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR19990035858A (ko) 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US20040003494A1 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US20060121255A1 (en) Parallel multilayer printed circuit board having interlayer conductivity due to via ports and method of fabricating same
JP5100989B2 (ja) 部品内蔵配線板
US5142775A (en) Bondable via
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP2009283739A (ja) 配線基板および配線基板の製造方法
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
US20080251494A1 (en) Method for manufacturing circuit board
JP4753380B2 (ja) 下面電極型固体電解コンデンサ
KR100315588B1 (ko) 다층배선기판의제조방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR100722625B1 (ko) 미소 홀랜드를 갖는 비아홀 및 그 형성 방법
US6946737B2 (en) Robust interlocking via
JP2010103435A (ja) 配線基板及びその製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN114914222A (zh) 用于制备封装基板的承载板、封装基板结构及其制作方法
CN113314425B (zh) 具有导通柱和内埋线路的基板及其制作方法
DE102015109965A1 (de) Eingebettete Chipverpackungstechnologie
CN211457534U (zh) 微细层间线路结构
KR102175184B1 (ko) 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법
CN114269065B (zh) 内埋导电线路的线路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination