KR20210143997A - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210143997A
KR20210143997A KR1020200060674A KR20200060674A KR20210143997A KR 20210143997 A KR20210143997 A KR 20210143997A KR 1020200060674 A KR1020200060674 A KR 1020200060674A KR 20200060674 A KR20200060674 A KR 20200060674A KR 20210143997 A KR20210143997 A KR 20210143997A
Authority
KR
South Korea
Prior art keywords
width
region
insulating layer
via part
inflection point
Prior art date
Application number
KR1020200060674A
Other languages
English (en)
Inventor
김동선
남상혁
류성욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200060674A priority Critical patent/KR20210143997A/ko
Priority to US17/926,294 priority patent/US20230217592A1/en
Priority to PCT/KR2021/095047 priority patent/WO2021235920A1/ko
Publication of KR20210143997A publication Critical patent/KR20210143997A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시 예에 따른 인쇄회로기판은 상부에 위치한 제1 영역과, 하부에 위치한 제2 영역과, 상기 제1 영역 및 제2 영역 사이의 제3 영역을 포함하는 절연층; 및 상기 제1 영역에 형성되는 제1 비아 파트와, 상기 제2 영역에 형성되는 제2 비아 파트와, 상기 제3 영역에 형성되는 제3 비아 파트를 포함하며, 상기 절연층을 관통하며 형성되는 비아를 포함하고, 상기 비아는, 상기 제1 비아 파트와 상기 제3 비아 파트 사이에 제1 변곡점이 형성되고, 상기 제2 비아 파트와 상기 제3 비아 파트 사이에 제2 변곡점이 형성되며, 상기 제1 및 제2 변곡점을 기준으로 폭이 변화한다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
실시 예는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.
인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰셉(MSAP; modified semi-additive process) 등이 제안되었다.
이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.
한편, 최근 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 여기에서, 5G 통신 시스템은 높은 데이터 전송률을 달성하기 위해 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다.
그리고, 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가 시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발 되고 있다. 이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커진다.
이러한 안테나 및 AP 모듈은 인쇄회로기판에 패턴닝되거나 실장되기 때문에, 인쇄회로기판의 저손실이 매우 중요하다. 이는, 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.
한편, 이와 같은 인쇄회로기판에는 비아를 포함하고 있다. 상기 비아는 다양한 기능을 하며, 일 예로 신호 전달, 방열 및 차폐 기능 등을 할 수 있다. 그러나, 종래의 인쇄회로기판은, 0.15T 이상의 원자재에 비아를 형성함에 있어 보이드(void)와 같은 문제를 가지고 있다.
실시 예에서는 새로운 구조의 비아를 포함하는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 적어도 2개 이상의 측면 변곡점을 가지는 비아를 포함하는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 상부에 위치한 제1 영역과, 하부에 위치한 제2 영역과, 상기 제1 영역 및 제2 영역 사이의 제3 영역을 포함하는 절연층; 및 상기 제1 영역에 형성되는 제1 비아 파트와, 상기 제2 영역에 형성되는 제2 비아 파트와, 상기 제3 영역에 형성되는 제3 비아 파트를 포함하며, 상기 절연층을 관통하며 형성되는 비아를 포함하고, 상기 비아는, 상기 제1 비아 파트와 상기 제3 비아 파트 사이에 제1 변곡점이 형성되고, 상기 제2 비아 파트와 상기 제3 비아 파트 사이에 제2 변곡점이 형성되며, 상기 제1 및 제2 변곡점을 기준으로 폭이 변화한다.
상기 제1 비아 파트는 상부에서 상기 제1 변곡점으로 갈수록 폭이 감소하고, 상기 제2 비아 파트는 하부에서 상기 제2 변곡점으로 갈수록 폭이 감소한다.
또한, 상기 비아는, 상기 제1 및 제2 변곡점 사이의 상기 제3 비아 파트의 측면에 제3 변곡점이 형성되고, 상기 제3 비아 파트는, 상기 제1 변곡점에서 상기 제3 변곡점으로 갈수록 폭이 폭이 증가하고, 상기 제3 변곡점에서 상기 제2 변곡점으로 갈수록 폭이 감소한다.
또한, 상기 절연층의 상기 제1 영역에는 제1 함량의 유리 섬유가 포함되고, 상기 절연층의 상기 제2 영역에는 제2 함량의 유리 섬유가 포함되며, 상기 절연층의 상기 제3 영역에는 상기 제1 및 제2 함량보다 작은 제3 함량의 유리 섬유가 포함된다.
또한, 상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고, 상기 절연층의 상기 제3 영역은 레진만을 포함한다.
또한, 상기 절연층은 단일층으로 구성된다.
또한, 상기 제3 변곡점에서의 상기 제3 비아 파트의 폭은, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 크다.
또한, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭은, 70㎛ 내지 150㎛ 사이의 범위를 가지고, 상기 제3 변곡점에서의 제3 비아 파트의 폭은, 70㎛ 내지 200㎛ 사이의 범위를 가진다.
또한, 상기 제3 비아 파트의 측면은 곡면을 포함한다.
또한, 상기 제3 비아 파트는 마름모 형상을 가진다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 상부에 위치한 제1 영역과, 하부에 위치한 제2 영역과, 상기 제1 영역 및 제2 영역 사이의 제3 영역을 포함하는 절연층을 준비하고, 상기 절연층의 상측에서 1차 홀을 형성하고, 상기 절연층의 하측에서 2차 홀을 형성하여, 상기 절연층을 관통하는 비아 홀을 형성하고, 상기 비아 홀 내부를 채우는 비아를 형성하는 것을 포함하고, 상기 절연층은, 상기 제2 영역에서의 유리 섬유 함량이 상기 제1 및 제2 영역에서의 유리 섬유 함량보다 낮고, 상기 비아는, 상기 제1 영역에 형성되는 제1 비아 파트와, 상기 제2 영역에 형성되는 제2 비아 파트와, 상기 제3 영역에 형성되는 제3 비아 파트를 포함하며, 상기 절연층을 관통하며 형성되는 비아를 포함하고, 상기 비아는, 상기 제1 비아 파트와 상기 제3 비아 파트 사이에 제1 변곡점이 형성되고, 상기 제2 비아 파트와 상기 제3 비아 파트 사이에 제2 변곡점이 형성되며, 상기 제1 및 제2 변곡점을 기준으로 폭이 변화하는 형상을 가진다.
또한, 상기 제1 비아 파트는 상부에서 상기 제1 변곡점으로 갈수록 폭이 감소하고, 상기 제2 비아 파트는 하부에서 상기 제2 변곡점으로 갈수록 폭이 감소한다.
또한, 상기 비아는, 상기 제1 및 제2 변곡점 사이의 상기 제3 비아 파트의 측면에 제3 변곡점이 형성되고, 상기 제3 비아 파트는, 상기 제1 변곡점에서 상기 제3 변곡점으로 갈수록 폭이 폭이 증가하고, 상기 제3 변곡점에서 상기 제2 변곡점으로 갈수록 폭이 감소하는 형상을 가진다.
또한, 상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고, 상기 절연층의 상기 제3 영역은 레진만을 포함한다.
또한, 상기 제3 변곡점에서의 상기 제3 비아 파트의 폭은, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 크다.
또한, 상기 제3 비아 파트의 측면은 곡면을 포함한다.
또한, 상기 제3 비아 파트는 마름모 형상을 가진다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡점을 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡점을 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡점으로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡점에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2 및 도 3는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4 내지 도 10은 도 2에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 11은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 12는 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.
본 실시 예의 설명에 앞서, 본 실시 예와 비교되는 비교 예에 대해 설명하기로 한다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 비교 예의 인쇄회로기판은 절연층(10), 상기 절연층의 표면에 형성된 회로 패턴(20) 및 상기 절연층(10) 내에 형성된 비아(30)를 포함한다.
절연층(10)은 CCL(Copper Clad Laminate)이다. 상기 절연층(10)은 레진(11) 내에 유리 섬유(12) 및 필러(13)가 함침된 구조를 가진다.
절연층(10)의 표면에는 회로 패턴(20)에 형성된다.
회로 패턴(20)은 절연층(10)의 상면 및 하면에 각각 배치된다.
또한, 비교 예의 인쇄회로기판은 절연층(10) 내에 비아(30)가 형성된다. 비아(30)는 절연층(10)의 상면에 배치된 회로 패턴(20)과 상기 절연층(10)의 하면에 배치된 회로 패턴(20)을 전기적으로 연결한다. 이를 위해, 비아(30)는 상기 절연층(10)을 관통하며 형성된다.
비아(30)는 절연층(10)을 관통하는 비아 홀을 형성하고, 상기 형성된 비아 홀 내부를 금속 물질로 도금하는 것에 의해 형성된다.
이때, 절연층(10)은 0.15T 이상의 두께를 가진다.
그리고, 절연층(10)이 0.15T 이상의 두께를 가지는 경우, 상기 절연층(10)에 1회 공정으로 비아 홀을 형성하기 어려울 수 있다.
이에 따라, 비교 예에서는 절연층(10)의 상측에서 비아 홀 가공 공정을 하고, 절연층(10)의 하측에서 다시 한번 비아 홀 가공 공정을 하여 최종적인 비아 홀을 형성한다. 따라서, 비교 예에서의 비아 홀은 모래시계 형상을 가지게 된다. 또한, 비아(30)는 상기 비아 홀의 형상에 대응하게 모래 시계 형상을 가지게 된다.
상기와 같이 비교 예에서의 비아 홀은 상부 또는 하부 대비 센터부의 폭이 좁은 형상을 가진다. 따라서, 비교 예에서, 상기 비아 홀 내부에 금속 물질을 도금하는 공정 진행 시, 상기 센터부에서 도금이 먼저 진행됨에 따라 도금이 막히게 되면, 비아 내부에 도금이 진행되지 않은 빈 공간과 같은 보이드(void) 문제가 발생할 수 있다.
그리고, 상기와 같은 비아는, 보이드(void)에 의해 두께가 얇아질 수 있으며, 이에 따라 비아에 크랙이 발생하고, 최종적으로 고온이나 고습 환경에 노출 시 비아 크랙에 의한 오픈 불량이 발생하는 문제를 가진다.
따라서 실시 예에서는 상기와 같은 비교 예에서의 보이드(void) 문제를 해결하는 새로운 구조의 인쇄회로기판을 제공하도록 한다.
이하에서는 실시 예에 따른 인쇄회로기판에 대해 구체적으로 설명하기로 한다.
도 2 및 도 3는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 인쇄회로기판은 절연층(110), 회로 패턴(120) 및 비아(130)를 포함한다.
먼저, 도 2 및 도 3에서는 인쇄회로기판이 절연층을 기준으로 1층 구조를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 인쇄회로기판은 도 2 및 도 3에 도시된 절연층(110)의 상면 및 하면에 각각 적어도 1개 이상의 절연층이 추가 적층될 수 있으며, 이에 따른 다층 구조를 가질 수 있을 것이다. 다만, 실시 예에서는 다층 구조를 가지는 인쇄회로기판 중 내부에 배치된 특정 절연층(110)만을 도시한 것이다.
절연층(110)은 평판 구조를 가질 수 있다.
상기 절연층(110)은 인쇄회로기판(PCB: Printed Circuit Board)의 일층을 구성할 수 있다. 여기에서, 상기 절연층(110)은 상기 설명한 바와 같이 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.
그리고, 절연층(110)의 표면에는 회로 패턴(120)이 배치될 수 있다. 예를 들어, 절연층(110)의 상면 하면에는 각각 회로 패턴(120)이 배치될 수 있다. 이때, 회로 패턴은 비아와 연결되는 비아 패드, 외부 기판과 연결되는 연결 패드, 전자 부품이 실장되는 실장 패드 및 상기 패드들 사이의 신호 전달 라인인 트레이스를 포함할 수 있다.
상기 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 절연층의 표면에 회로 패턴을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 절연층(110)은 유리섬유를 포함하는 프리프레그(prepreg)를 포함할 수 있다. 자세하게, 절연층(110)은 에폭시 수지 및 상기 에폭시 수지에 유리 섬유 및 필러(filler)가 분산된 물질을 포함할 수 있다. 일 예로, 절연층(110)은 CCL(Copper Clad Laminate)로 구성될 수 있다.
이에 따라, 절연층(110)은 레진을 포함하고, 상기 레진 내에 유리 섬유 및 필러가 분산된 구조를 가질 수 있다.
상기 유리 섬유는 열팽창 계수가 매우 낮고, 모듈러스(modulus)가 매우 높아 인쇄회로기판의 강도를 증가시키는데 있어 매우 중요한 역할을 하게 된다. 이에 따라, 일반적인 인쇄회로기판의 최내층에는 유리 섬유가 함침된 절연층을 사용하게 된다. 여기에서, 실시 예에서 절연층(110) 내에 함침된 유리 섬유는 E-글래스, D-글래스, T-글래스, 또는 NE-글래스 등을 포함할 수 있다. 특히, D-글래스나 NE-글래스는 E-글래스나 T-글래스에 비하여 유전 손실율이 낮다. 따라서, 실시 예에서의 절연층(110) 내에 D-글래스나 NE-글래스와 같은 유리 섬유가 함침되는 경우, 열팽창계수를 획기적으로 낮추는 효과뿐만 아니라 절연층에 필수적으로 요구되는 절연특성을 향상시키고 불필요한 전력손실을 방지할 수 있다.
한편, 실시 예에서의 절연층(110)은 영역별로 서로 다른 물질 특성을 가질 수 있다. 예를 들어, 절연층(110)의 특정 영역에는 유리 섬유 및 필러가 함침될 수 있다. 또한, 절연층(110)의 상기 특정 영역을 제외한 다른 영역에는 유리 섬유 및 필러가 포함되지 않을 수 있다. 예를 들어, 상기 절연층(110)의 다른 영역은 레진만이 포함될 수 있으나, 이에 한정되지는 않는다. 바람직하게, 실시 예에서의 상기 다른 영역에는 상기 특정 영역보다 낮은 함량의 유리 섬유가 포함될 수 있다.
다만, 실시 예에서의 절연층(110)은 수직 방향으로 복수의 영역으로 구분되고, 상기 복수의 영역에서의 내부 물질 구조가 서로 다를 수 있다.
예를 들어, 절연층(110)은 제1 영역(111), 제2 영역(112) 및 제3 영역(113)을 포함할 수 있다. 즉, 절연층(110)은 단일층이며, 단일층이 3개의 영역으로 구분될 수 있다.
상기 절연층(110)의 제1 영역(111)은 상부 영역일 수 있다.
상기 절연층(110)의 제2 영역(112)은 하부 영역일 수 있다.
상기 절연층(110)의 제3 영역(113)은 상기 제1 영역(111) 및 제2 영역(112)의 사이 영역일 수 있다. 바람직하게, 상기 절연층(110)의 제3 영역(113)은 센터 영역일 수 있다.
이때, 실시 예에서의 절연층(110) 제1 영역(111), 제2 영역(112) 및 제3 영역(113) 중 적어도 하나의 영역에 포함된 유리 섬유의 함량은 다른 영역에 포함된 유리 섬유의 함량보다 낮을 수 있다.
예를 들어, 실시 예에서의 절연층(110)의 제1 영역(111) 및 제2 영역(112)에는 인쇄회로기판의 강도 향상을 위해, 레진 내에 유리 섬유 및 필러가 함침될 수 있다. 이와 다르게, 절연층(110)의 제3 영역(113)은 레진만으로 구성될 수 있으나, 이에 한정되지는 않는다. 즉, 실시 예에서의 절연층(110)의 제3 영역(113)은 레진만으로 구성될 수 있으나, 일정 함량의 유리 섬유를 포함할 수도 있다. 다만, 실시 예에서의 절연층(110)의 제3 영역(113)에 유리 섬유가 포함되는 경우, 상기 제3 영역(113)에서의 유리 섬유 함량은 상기 제1 영역(111)에서의 유리 섬유 함량 또는 제2 영역(112)에서의 유리 섬유 함량보다 낮도록 한다.
즉, 실시 예에서는 CCL(Copper Clad Laminate)의 절연층(110)을 포함한다. 상기 절연층(110)은 단일층을 의미할 수 있다. 즉, 절연층(110)의 상면 및 하면에는 회로 패턴(120)이 배치될 수 있다. 그리고, 절연층(110)의 상면 및 하면을 제외한 내부 영역에는 회로 패턴(120)이 배치될 수 없다.
그리고, 실시 예에서는 상기 절연층(110)으로 사용되는 CCL(Copper Clad Laminate)을 제조하는데 있어, 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서의 유리 섬유 함량보다 중앙의 제3 영역(113)에서의 유리 섬유 함량이 낮게 함침되도록 한다.
한편, 상기 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량은 상기 제2 영역(112)에서의 유리 섬유 함량과 같도록 한다. 예를 들어, 상기 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량과 제2 영역(112)에서의 유리 섬유 함량이 서로 다른 경우, 인쇄회로기판의 제조 공정에서 휨이 발생할 수 있고, 이에 따른 신뢰성 문제가 발생할 수 있다. 따라서, 실시 예에서는 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량과, 절연층(110)의 제2 영역(112)에서의 유리 섬유 함량이 서로 같도록 하여 휨 문제를 해결하도록 한다.
또한, 이와 다르게 실시 예에서는 상기 절연층(110)으로 사용되는 CCL(Copper Clad Laminate)을 제조하는데 있어, 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서는 유리 섬유 및 필러가 함침되도록 한다. 그리고, 실시 예에서의 절연층(110)의 제3 영역(113)에는 유리 섬유 및 필러가 존재하지 않도록 한다. 예를 들어, 실시 예에서의 절연층(110)의 제3 영역(113)은 레진만을 포함할 수 있다.
실시 예에서는 상기와 같이 유리 섬유가 절연층(110)의 특정 영역에만 함침되도록 한다. 또한, 실시 예에서는 상기와 같이 절연층(110)의 중앙의 제3 영역(113)에서의 유리 섬유 함량이 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서의 유리 섬유 함량보다 낮도록 한다.
또한, 실시 예에서는 상기와 같은 절연층(110)의 구조에 의해, 비교 예에서와 다른 형상을 가진 비아(130)를 제공할 있다. 예를 들어, 실시 예에서의 비아(130)는 상기 제3 영역(113)에서 변곡점을 포함하여 폭이 증가하는 형상을 가질 수 있으며, 이에 따른 보이드(void) 문제를 해결할 수 있다. 이에 대해서는 하기에서 상세히 설명하기로 한다.
한편, 절연층(110)은 100㎛ 내지 500㎛ 사이의 두께를 가질 수 있다. 예를 들어, 절연층(110)은 120㎛ 내지 400㎛ 사이의 두께를 가질 수 있다. 예를 들어, 절연층(110)은 150㎛ 내지 250㎛ 사이의 두께를 가질 수 있다.
절연층(110)의 상면 및 하면에는 각각 회로 패턴(120)이 배치된다.
상기 회로 패턴(120)은 비아와 연결되는 비아 패드, 외부 기판과 연결되는 연결 패드, 전자 부품이 실장되는 실장 패드 및 상기 패드들 사이의 신호 전달 라인인 트레이스를 포함할 수 있다.
실시 예에서 회로 패턴(120)은 복수의 층 구조를 가질 수 있다. 일 예로, 회로 패턴(120)은 3층 구조를 가질 수 있다.
구체적으로, 회로 패턴(120)은 절연층(110) 상에 배치되는 금속층(121)을 포함할 수 있다. 상기 금속층(121)은 CCL(Copper Clad Laminate)의 일 구성일 수 있다. 예를 들어, 금속층(121)은 CCL(Copper Clad Laminate)을 구성하는 절연층(110) 상에 배치된 동박층일 수 있다.
회로 패턴(120)은 금속층(121) 상에 배치되는 제1 도금층(122)을 포함할 수 있다. 상기 제1 도금층(122)은 금속 시드층일 수 있다.
회로 패턴(120)은 제1 도금층(122) 상에 배치되는 제2 도금층(123)을 포함할 수 있다. 제2 도금층(123)은 상기 회로 패턴(120)이 일정 두께를 가질 수 있도록, 상기 제1 도금층(122)을 시드층으로 하여 도금한 도금층일 수 있다.
다만, 도면 상에서는 상기 회로 패턴(120)이 3층 구조를 가진다고 하였으나, 이에 한정되지는 않는다. 예를 들어, 회로 패턴(120)은 제조 공법에 따라 2층 구조를 가질 수도 있을 것이다. 예를 들어, 회로 패턴(120)은 제조 공정 시에, 상기 금속층(121)을 제거한 후에 제1 도금층(122)을 형성하는 공정을 진행할 수 있다. 이와 같은 경우, 상기 회로 패턴(120)은 2층 구조를 가질 수 있다.
상기 회로 패턴(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다.
또한, 상기 회로 패턴(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로 패턴(120)은 전기 전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 회로 패턴(120)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
비아(130)는 상기 절연층(110) 내에 배치될 수 있다.
예를 들어, 비아(130)는 절연층(110)을 관통하며 형성될 수 있다.
예를 들어, 비아(130)의 일단은 절연층(110)의 상면에 형성된 회로 패턴과 직접 접촉할 수 있다. 예를 들어, 비아(130)의 타단은 절연층(110)의 하면에 형성된 회로 패턴과 직접 접촉할 수 있다. 이에 따라, 비아(130)는 절연층(110)의 상면에 배치된 회로 패턴과 상기 절연층(110)의 하면에 배치된 회로 패턴 사이를 전기적으로 연결할 수 있다.
비아(130)는 복수의 파트로 구분될 수 있다.
예를 들어, 비아(130)는 절연층(110)의 제1 영역(111)에 형성된 제1 비아 파트(131)와, 절연층(110)의 제2 영역(112)에 형성된 제2 비아 파트(132)와, 상기 절연층(110)의 제3 영역(113)에 형성된 제3 비아 파트(133)를 포함할 수 있다.
비아(130)의 제1 비아 파트(131)는 제1 형상을 가질 수 있다. 예를 들어, 비아(130)의 제1 비아 파트(131)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제1 비아 파트(131)는 상면의 폭이 하면의 폭보다 큰 사다리꼴 형상을 가질 수 있다.
비아(130)의 제2 비아 파트(132)는 제2 형상을 가질 수 있다. 예를 들어, 비아(130)의 제2 비아 파트(132)는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제2 비아 파트(132)는 상면의 폭이 하면의 폭보다 작은 사다리꼴 형상을 가질 수 있다. 예를 들어, 제1 비아 파트(131)와 제2 비아 파트(132)는 상호 대칭 형상을 가질 수 있다.
비아(130)의 제3 비아 파트(133)는 제3 형상을 가질 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 측면에 변곡점을 포함할 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 상면에서 변곡점으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 변곡점에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 변곡점을 기준으로 폭이 점차 증가하였다가 감소하는 형상을 가질 수 있다. 이때, 제1 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면은 곡면을 포함할 수 있다. 이에 따라, 제1 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면은 상기 변곡점을 기준으로 제1 곡률을 가지는 제1 부분과, 상기 제1 곡률과 다른 제2 곡률을 가지는 제2 부분을 포함할 수 있다. 예를 들어, 상기 비아(130)의 제3 비아 파트(133)는 변곡점을 기준으로 폭이 점차 증가하였다가 감소하는 타원 형상을 가질 수 있다.
또한, 상기 제3 비아 파트(133)는 제1 변곡점 및 제2 변곡점을 포함할 수 있다. 그리고, 상기 제3 비아 파트(133)는 상기 제1 변곡점에서 하부로 갈수록 폭이 증가하는 제3-1 비아 파트와 상기 제2 변곡점에서 상부로 갈수록 폭이 감소하는 제3-2 비아 파트를 포함할 수 있다. 이때, 상기 제3 비아 파트의 최대 폭은, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 클 수 있다.
비아(130)는 상기 절연층(110)을 관통하는 비아 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되면, 상기 비아 홀 내벽에 화학동도금 공정을 진행하여 제1 도금층(122)을 형성할 수 있다. 그리고, 상기 제1 도금층(122)이 형성되면, 상기 제1 도금층(122)을 시드층으로 하여, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 비아(130)를 형성할 수 있다.
상기 비아(130)를 형성하는 금속물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있다. 다만, 상기에서는 비아(130)가 상기 제1 도금층(122)을 시드층으로 하여 전해 도금으로 형성되는 것으로 설명하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 비아(130)는 무전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
이하에서는 실시 예에 따른 비아(130)에 대해 구체적으로 설명하기로 한다.
상기 설명한 바와 같이, 비아(130)는 절연층(110)의 제1 영역(111)에 형성된 제1 비아 파트(131)와, 절연층(110)의 제2 영역(112)에 형성된 제2 비아 파트(132)와, 상기 절연층(110)의 제3 영역(113)에 형성된 제3 비아 파트(133)를 포함할 수 있다.
상기 제1 비아 파트(131) 및 제2 비아 파트(132)는 상기 설명한 바와 같이 서로 대칭 형상, 또는 동일 형상을 가질 수 있다.
즉, 상기 제1 비아 파트(131) 및 제2 비아 파트(132)는 절연층(110)의 제1 영역(111) 및 제2 영역(112)에 각각 형성된다. 이때, 상기 절연층(110)의 제1 영역(111)에 포함된 유리 섬유 함량은 상기 절연층(110)의 제2 영역(112)에 포함된 유리 섬유 함량과 실질적으로 동일하다. 이에 따라, 상기 제1 비아 파트(131) 및 제2 비아 파트(132)는 실질적으로 서로 동일한 형상을 가질 수 있다. 다만, 제1 비아 파트(131)는 절연층(110)의 상부에 위치하고, 제2 비아 파트(132)는 절연층(110)의 하부에 위치한다. 따라서, 상기 제1 비아 파트(131)와 제2 비아 파트(132)는 서로 대칭 형상 또는 뒤집힌 형상을 가지게 된다.
다만, 상기 제2 비아 파트(133)는 절연층(110)의 제3 영역(113)에 형성된다. 이때, 상기 절연층(110)의 제3 영역(113)은 유리 섬유가 함침되어 있지 않고 레진만으로 구성될 수 있다. 또한, 이와 다르게, 절연층(110)의 제3 영역(113)에서의 유리 섬유 함량은 상기 절연층(110)의 제1 영역(111) 또는 제2 영역(112)에서의 유리 섬유 함량보다 낮을 수 있다.
이에 따라, 실시 예에서의 비아(130)는 상기 제1 비아 파트(131)와 제3 비아 파트(133) 사이의 경계면에서 제1 변곡점을 가질 수 있다. 즉, 비아(130)는 제1 비아 파트(131)의 상면에서 상기 제3 비아 파트(133)의 상면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(130)는 상기 제1 변곡점에서 폭 변화가 발생한다. 예를 들어, 비아(130)는 상기 제1 변곡점에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(130)는 상면에서 상기 제1 변곡점까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡점에서 다시 폭이 증가하는 형상을 가질 수 있다.
또한, 비아(130)는 상기 제2 비아 파트(132)와 제3 비아 파트(133) 사이의 경계면에서 제2 변곡점을 가질 수 있다. 즉, 비아(130)는 제2 비아 파트(132)의 하면에서 상기 제3 비아 파트(133)의 하면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(130)는 상기 제2 변곡점에서 폭 변화가 발생한다. 예를 들어, 비아(130)는 상기 제2 변곡점에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(130)는 하면에서 상기 제2 변곡점까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡점에서 다시 폭이 증가하는 형상을 가질 수 있다.
상기와 같이, 실시 예에서의 비아(130)는 적어도 2개의 변곡점을 가진다. 이는, 상기 비아(130)의 중앙부에서 폭이 감소함에 따라 발생하는 도금 불량을 해결하는 효과를 가져올 수 있다.
한편, 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면에는 제3 변곡점이 형성될 수 있다.
즉, 상기 비아(130)의 제3 비아 파트(133)는 상기 제1 변곡점에서 상기 제3 변곡점으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 상기 비아(130)의 제3 비아 파트(133)는 상기 제3 변곡점에서 상기 제2 변곡점으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다.
그리고, 실시 예에서의 제3 비아 파트(133)의 측면은 곡면일 수 있다. 이에 따라, 제1 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면은 상기 제3 변곡점을 기준으로 제1 곡률을 가지는 제1 부분과, 상기 제1 곡률과 다른 제2 곡률을 가지는 제2 부분을 포함할 수 있다. 예를 들어, 상기 비아(130)의 제3 비아 파트(133)는 제3 변곡점을 기준으로 폭이 점차 증가하였다가 감소하는 타원 형상을 가질 수 있다.
한편, 실시 예에서의 비아(130)의 상면은 제1 폭(W1)을 가질 수 있다. 이때, 상기 비아(130)의 상면은 상기 제1 비아 파트(131)의 상면에 대응될 수 있다. 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 90㎛ 내지 120㎛일 수 있다.
한편, 실시 예에서의 비아(130)의 하면은 제2 폭(W2)을 가질 수 있다. 이때, 상기 비아(130)의 하면은 상기 제2 비아 파트(132)의 하면에 대응될 수 있다. 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 90㎛ 내지 120㎛일 수 있다.
즉, 실시 예에서의 비아(130)의 상면과 하면은 서로 동일한 폭을 가질 수 있다. 예를 들어, 상기 제1 폭(W1)은 상기 제2 폭(W2)과 동일할 수 있다.
한편, 실시 예에서의 비아(130)의 센터부는 제3 폭(W3)을 가질 수 있다. 이때, 비아(130)의 센터부의 폭은 상기 제3 비아 파트(133)의 제3 변곡점이 형성된 위치에서의 폭을 의미할 수 있다.
상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 상기 제1 폭(W1) 및 제2 폭(W2)과 동일하거나, 이보다 클 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 70㎛ 내지 200㎛일 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 80㎛ 내지 180㎛일 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 90㎛ 내지 170㎛일 수 있다.
상기와 같이, 실시 예에서의 비아(130)의 센터부의 제3 폭(W3)은 상기 비아(130)의 상면의 폭 또는 하면의 폭과 동일하거나, 이보다 크다. 이에 따라, 실시 예에서는 상기 비아(130)의 형성 공정에서 발생할 수 있는 보이드(void) 문제를 해결할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡점을 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡점을 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡점으로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡점에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
이하에서는 도 2 및 도 3에 도시된 인쇄회로기판의 제조 공정에 대해 설명하기로 한다.
도 4 내지 도 10은 도 2에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 4를 참조하면, 인쇄회로기판의 제조에 기초가 되는 절연층(110)을 준비한다. 절연층(110)은 평판 구조를 가질 수 있다.
상기 절연층(110)은 인쇄회로기판(PCB: Printed Circuit Board)의 일층을 구성할 수 있다. 여기에서, 상기 절연층(110)은 상기 설명한 바와 같이 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.
상기 절연층(110)은 유리섬유를 포함하는 프리프레그(prepreg)를 포함할 수 있다. 자세하게, 절연층(110)은 에폭시 수지 및 상기 에폭시 수지에 유리 섬유 및 필러(filler)가 분산된 물질을 포함할 수 있다. 일 예로, 절연층(110)은 CCL(Copper Clad Laminate)로 구성될 수 있다.
이에 따라, 절연층(110)의 상면 및 하면에는 각각 금속층(121)이 형성될 수 있다.
이때, 절연층(110)은 레진을 포함하고, 상기 레진 내에 유리 섬유 및 필러가 분산된 구조를 가질 수 있다.
상기 유리 섬유는 열팽창 계수가 매우 낮고, 모듈러스(modulus)가 매우 높아 인쇄회로기판의 강도를 증가시키는데 있어 매우 중요한 역할을 하게 된다. 이에 따라, 일반적인 인쇄회로기판의 최내층에는 유리 섬유가 함침된 절연층을 사용하게 된다. 여기에서, 실시 예에서 절연층(110) 내에 함침된 유리 섬유는 E-글래스, D-글래스, T-글래스, 또는 NE-글래스 등을 포함할 수 있다. 특히, D-글래스나 NE-글래스는 E-글래스나 T-글래스에 비하여 유전 손실율이 낮다. 따라서, 실시 예에서의 절연층(110) 내에 D-글래스나 NE-글래스와 같은 유리 섬유가 함침되는 경우, 열팽창계수를 획기적으로 낮추는 효과뿐만 아니라 절연층에 필수적으로 요구되는 절연특성을 향상시키고 불필요한 전력손실을 방지할 수 있다.
한편, 실시 예에서의 절연층(110)은 영역별로 서로 다른 물질 특성을 가질 수 있다. 예를 들어, 절연층(110)의 특정 영역에는 유리 섬유 및 필러가 함침될 수 있다. 또한, 절연층(110)의 상기 특정 영역을 제외한 다른 영역에는 유리 섬유 및 필러가 포함되지 않을 수 있다. 예를 들어, 상기 절연층(110)의 다른 영역은 레진만이 포함될 수 있으나, 이에 한정되지는 않는다. 바람직하게, 실시 예에서의 상기 다른 영역에는 상기 특정 영역보다 낮은 함량의 유리 섬유가 포함될 수 있다.
다만, 실시 예에서의 절연층(110)은 수직 방향으로 복수의 영역으로 구분되고, 상기 복수의 영역에서의 내부 물질 구조가 서로 다를 수 있다.
예를 들어, 절연층(110)은 제1 영역(111), 제2 영역(112) 및 제3 영역(113)을 포함할 수 있다. 즉, 절연층(110)은 단일층이며, 단일층이 3개의 영역으로 구분될 수 있다.
상기 절연층(110)의 제1 영역(111)은 상부 영역일 수 있다.
상기 절연층(110)의 제2 영역(112)은 하부 영역일 수 있다.
상기 절연층(110)의 제3 영역(113)은 상기 제1 영역(111) 및 제2 영역(112)의 사이 영역일 수 있다. 바람직하게, 상기 절연층(110)의 제3 영역(113)은 센터 영역일 수 있다.
이때, 실시 예에서의 절연층(110) 제1 영역(111), 제2 영역(112) 및 제3 영역(113) 중 적어도 하나의 영역에 포함된 유리 섬유의 함량은 다른 영역에 포함된 유리 섬유의 함량보다 낮을 수 있다.
예를 들어, 실시 예에서의 절연층(110)의 제1 영역(111) 및 제2 영역(112)에는 인쇄회로기판의 강도 향상을 위해, 레진 내에 유리 섬유 및 필러가 함침될 수 있다. 이와 다르게, 절연층(110)의 제3 영역(113)은 레진만으로 구성될 수 있으나, 이에 한정되지는 않는다. 즉, 실시 예에서의 절연층(110)의 제3 영역(113)은 레진만으로 구성될 수 있으나, 일정 함량의 유리 섬유를 포함할 수도 있다. 다만, 실시 예에서의 절연층(110)의 제3 영역(113)에 유리 섬유가 포함되는 경우, 상기 제3 영역(113)에서의 유리 섬유 함량은 상기 제1 영역(111)에서의 유리 섬유 함량 또는 제2 영역(112)에서의 유리 섬유 함량보다 낮도록 한다.
즉, 실시 예에서는 CCL(Copper Clad Laminate)의 절연층(110)을 포함한다. 상기 절연층(110)은 단일층을 의미할 수 있다. 즉, 절연층(110)의 상면 및 하면에는 회로 패턴(120)이 배치될 수 있다. 그리고, 절연층(110)의 상면 및 하면을 제외한 내부 영역에는 회로 패턴(120)이 배치될 수 없다.
그리고, 실시 예에서는 상기 절연층(110)으로 사용되는 CCL(Copper Clad Laminate)을 제조하는데 있어, 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서의 유리 섬유 함량보다 중앙의 제3 영역(113)에서의 유리 섬유 함량이 낮게 함침되도록 한다.
한편, 상기 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량은 상기 제2 영역(112)에서의 유리 섬유 함량과 같도록 한다. 예를 들어, 상기 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량과 제2 영역(112)에서의 유리 섬유 함량이 서로 다른 경우, 인쇄회로기판의 제조 공정에서 휨이 발생할 수 있고, 이에 따른 신뢰성 문제가 발생할 수 있다. 따라서, 실시 예에서는 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량과, 절연층(110)의 제2 영역(112)에서의 유리 섬유 함량이 서로 같도록 하여 휨 문제를 해결하도록 한다.
또한, 이와 다르게 실시 예에서는 상기 절연층(110)으로 사용되는 CCL(Copper Clad Laminate)을 준비하는데 있어, 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서는 유리 섬유 및 필러가 함침되도록 한다. 그리고, 실시 예에서의 절연층(110)의 제3 영역(113)에는 유리 섬유 및 필러가 존재하지 않도록 한다. 예를 들어, 실시 예에서의 절연층(110)의 제3 영역(113)은 레진만을 포함할 수 있다.
실시 예에서는 상기와 같이 유리 섬유가 절연층(110)의 특정 영역에만 함침되도록 한다. 또한, 실시 예에서는 상기와 같이 절연층(110)의 중앙의 제3 영역(113)에서의 유리 섬유 함량이 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서의 유리 섬유 함량보다 낮도록 한다.
한편, 절연층(110)은 100㎛ 내지 500㎛ 사이의 두께를 가질 수 있다. 예를 들어, 절연층(110)은 120㎛ 내지 400㎛ 사이의 두께를 가질 수 있다. 예를 들어, 절연층(110)은 150㎛ 내지 250㎛ 사이의 두께를 가질 수 있다.
다음으로, 도 5를 참조하면, 상기 준비된 절연층(110) 및 금속층(121)을 포함하는 CCL의 상측에서 제1 비아 홀(V1)을 형성하는 공정을 진행할 수 있다.
상기 제1 비아 홀(V1)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 제1 비아 홀(V1)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(110) 및 금속층(121)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
이때, 상기 제1 비아 홀(V1)은 영역에 따라 서로 다른 형상을 가질 수 있다. 이때, 상기 절연층(110)은 일정 두께를 가진다. 따라서, 실시 예에서는 1회 공정에 의해 상기 절연층(110)을 관통하는 비아 홀을 완전하게 형성할 수 없다. 이에 따라, 실시 예에서는 절연층(110)의 상측 및 하측에서 각각 비아 홀을 형성하는 공정을 진행한다.
한편, 상기 제1 비아 홀(V1)은 절연층(110)의 상측에서 레이저 가공을 하여 형성된다. 따라서, 상기 제1 비아 홀(V1)은 절연층(110)의 상부 영역에서 하부 영역으로 갈수록 폭이 점차 감소하는 형상을 가진다.
이때, 상기 절연층(110)은 영역별로 서로 다른 유리 섬유 함량을 가진다. 즉, 절연층(110)의 제3 영역(113)은 제1 영역(111)보다 낮은 유리 섬유 함량을 가진다. 따라서, 상기 제1 비아 홀(V1)은 제1 영역(111)에서는 상부에서 하부로 갈수록 폭이 점차 감소하는 형상을 가진다. 또한, 제1 비아 홀(V1)은 상기 절연층(110)의 제2 영역(112)에도 형성된다. 이때, 상기 제1 비아 홀(V1)은 상기 절연층(110)의 제1 영역(111) 및 제3 영역(113)의 경계면에서 제1 변곡점을 가지며 폭 변화가 발생한다. 즉, 상기 절연층(110)의 제3 영역(113)에는 유리 섬유 함량이 낮으며, 이에 따라 제1 비아 홀(V1)은 상기 제1 변곡점에서 하부로 갈수록 다시 폭이 증가하는 형상을 가질 수 있다.
다음으로, 도 6을 참조하면, 상기 준비된 절연층(110) 및 금속층(121)을 포함하는 CCL의 하측에서 제2 비아 홀(V2)을 형성하는 공정을 진행할 수 있다.
이때, 상기 제2 비아 홀(V2)은 영역에 따라 서로 다른 형상을 가질 수 있다. 이때, 상기 절연층(110)은 일정 두께를 가진다. 따라서, 실시 예에서는 1회 공정에 의해 상기 절연층(110)을 관통하는 비아 홀을 완전하게 형성할 수 없다. 이에 따라, 실시 예에서는 절연층(110)의 상측 및 하측에서 각각 비아 홀을 형성하는 공정을 진행한다.
한편, 상기 제2 비아 홀(V2)은 절연층(110)의 하측에서 레이저 가공을 하여 형성된다. 따라서, 상기 제2 비아 홀(V2)은 절연층(110)의 하부 영역에서 상부 영역으로 갈수록 폭이 점차 감소하는 형상을 가진다.
이때, 상기 절연층(110)은 영역별로 서로 다른 유리 섬유 함량을 가진다. 즉, 절연층(110)의 제3 영역(113)은 제2 영역(112)보다 낮은 유리 섬유 함량을 가진다. 따라서, 상기 제2 비아 홀(V2)은 제2 영역(112)에서는 하부에서 상부로 갈수록 폭이 점차 감소하는 형상을 가진다. 또한, 제2 비아 홀(V2)은 상기 절연층(110)의 제2 영역(112)에도 형성된다. 이때, 상기 제2 비아 홀(V2)은 상기 절연층(110)의 제2 영역(112) 및 제3 영역(113)의 경계면에서 제2 변곡점을 가지며 폭 변화가 발생한다. 즉, 상기 절연층(110)의 제3 영역(113)에는 유리 섬유 함량이 낮으며, 이에 따라 상기 제2 비아 홀(V2)은 상기 제2 변곡점에서 상부로 갈수록 다시 폭이 증가하는 형상을 가질 수 있다.
한편, 실시 예에서의 비아 홀은 절연층(110)의 상측 및 하측에서 각각 진행하여 형성한 제1 비아 홀(V1)과 제2 비아 홀(V2)의 조합에 의한 형상을 가진다. 그리고, 상기 절연층(110)의 제3 영역(113)에서는 제1 비아 홀(V1) 및 제2 비아 홀(V2)이 모두 형성되며, 이에 따라 비아 홀은 제3 영역(113)의 센터에서 가장 큰 폭을 가지게 된다.
제1 비아 홀(V1)과 제2 비아 홀(V2)의 조합에 의해 형성된 최종 비아 홀은, 절연층(110)의 제3 영역(113)의 센터에서 제3 변곡점을 가질 수 있다. 다시 말해서, 실시 예에서의 최종 비아 홀은 제1 내지 제3 변곡점을 가진다. 즉, 실시 예에서의 최종 비아 홀의 내벽은 기울기나 곡률이 변화하는 포인트가 3개 존재할 수 있다.
다음으로, 도 7을 참조하면, 상기 금속층(121)의 표면 및 상기 형성한 비아 홀의 내벽에 제1 도금층(122)을 형성하는 공정을 진행할 수 있다.
상기 제1 도금층(122)은 화학동도금 공정을 통해 형성할 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 도 8을 참조하면, 상기 제1 도금층(122) 상에 마스크(M)를 형성하는 공정을 진행할 수 있다. 상기 마스크(M)는 상기 제1 도금층(122)의 상면 중 일부를 노출하는 개구부를 가질 수 있다. 또한, 상기 마스크(M)는 상기 형성된 비아 홀을 노출하는 개구부를 가질 수 있다.
다음으로, 도 9를 참조하면, 상기 마스크(M)의 개구부를 통해 노출된 영역에 도금을 진행하여 제2 도금층(123)을 형성하는 공정을 진행할 수 있다. 이때, 제2 도금층(123) 중 상기 비아 홀 내부에 배치된 부분은 비아(130)를 구성하고, 제1 도금층(122) 상에 형성된 제2 도금층(123)은 회로 패턴(120)을 구성한다.
다음으로, 도 10에 도시된 바와 같이 상기 마스크(M)를 제거하고, 상기 금속층(121) 및 상기 제1 도금층(122)의 일부를 제거하는 공정을 진행할 수 있다.
상기와 같은 공정에 의해 형성된 실시 예에서의 비아(130)는 상기 제1 비아 파트(131)와 제3 비아 파트(133) 사이의 경계면에서 제1 변곡점을 가질 수 있다. 즉, 비아(130)는 제1 비아 파트(131)의 상면에서 상기 제3 비아 파트(133)의 상면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(130)는 상기 제1 변곡점에서 폭 변화가 발생한다. 예를 들어, 비아(130)는 상기 제1 변곡점에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(130)는 상면에서 상기 제1 변곡점까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡점에서 다시 폭이 증가하는 형상을 가질 수 있다.
또한, 비아(130)는 상기 제2 비아 파트(132)와 제3 비아 파트(133) 사이의 경계면에서 제2 변곡점을 가질 수 있다. 즉, 비아(130)는 제2 비아 파트(132)의 하면에서 상기 제3 비아 파트(133)의 하면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(130)는 상기 제2 변곡점에서 폭 변화가 발생한다. 예를 들어, 비아(130)는 상기 제2 변곡점에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(130)는 하면에서 상기 제2 변곡점까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡점에서 다시 폭이 증가하는 형상을 가질 수 있다.
상기와 같이, 실시 예에서의 비아(130)는 적어도 2개의 변곡점을 가진다. 이는, 상기 비아(130)의 중앙부에서 폭이 감소함에 따라 발생하는 도금 불량을 해결하는 효과를 가져올 수 있다. 한편, 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면에는 제3 변곡점이 형성될 수 있다. 즉, 상기 비아(130)의 제3 비아 파트(133)는 상기 제1 변곡점에서 상기 제3 변곡점으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 상기 비아(130)의 제3 비아 파트(133)는 상기 제3 변곡점에서 상기 제2 변곡점으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다.
그리고, 실시 예에서의 제3 비아 파트(133)의 측면은 곡면일 수 있다. 이에 따라, 제1 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면은 상기 제3 변곡점을 기준으로 제1 곡률을 가지는 제1 부분과, 상기 제1 곡률과 다른 제2 곡률을 가지는 제2 부분을 포함할 수 있다. 예를 들어, 상기 비아(130)의 제3 비아 파트(133)는 제3 변곡점을 기준으로 폭이 점차 증가하였다가 감소하는 타원 형상을 가질 수 있다.
한편, 실시 예에서의 비아(130)의 상면은 제1 폭(W1)을 가질 수 있다. 이때, 상기 비아(130)의 상면은 상기 제1 비아 파트(131)의 상면에 대응될 수 있다. 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 90㎛ 내지 120㎛일 수 있다.
한편, 실시 예에서의 비아(130)의 하면은 제2 폭(W2)을 가질 수 있다. 이때, 상기 비아(130)의 하면은 상기 제2 비아 파트(132)의 하면에 대응될 수 있다. 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 90㎛ 내지 120㎛일 수 있다.
즉, 실시 예에서의 비아(130)의 상면과 하면은 서로 동일한 폭을 가질 수 있다. 예를 들어, 상기 제1 폭(W1)은 상기 제2 폭(W2)과 동일할 수 있다.
한편, 실시 예에서의 비아(130)의 센터부는 제3 폭(W3)을 가질 수 있다. 이때, 비아(130)의 센터부의 폭은 상기 제3 비아 파트(133)의 제3 변곡점이 형성된 위치에서의 폭을 의미할 수 있다.
상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 상기 제1 폭(W1) 및 제2 폭(W2)과 동일하거나, 이보다 클 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 70㎛ 내지 200㎛일 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 80㎛ 내지 180㎛일 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 90㎛ 내지 170㎛일 수 있다.
상기와 같이, 실시 예에서의 비아(130)의 센터부의 제3 폭(W3)은 상기 비아(130)의 상면의 폭 또는 하면의 폭과 동일하거나, 이보다 크다. 이에 따라, 실시 예에서는 상기 비아(130)의 형성 공정에서 발생할 수 있는 보이드(void) 문제를 해결할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡점을 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡점을 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡점으로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡점에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
도 11은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 11을 참조하면 인쇄회로기판은 절연층(210), 회로 패턴(220) 및 비아(230)를 포함한다.
상기 절연층(210) 및 회로 패턴(220)은 도 2 및 도 3을 참조하여 설명한 제1 실시 예에서의 인쇄회로기판의 대응 구성과 실질적으로 동일하며, 이에 따라 이에 대한 상세한 설명은 생략하기로 한다.
제2 실시 예에서의, 비아(230)는 절연층(210)의 제1 영역(211)에 형성된 제1 비아 파트(231)와, 절연층(210)의 제2 영역(212)에 형성된 제2 비아 파트(232)와, 상기 절연층(210)의 제3 영역(213)에 형성된 제3 비아 파트(233)를 포함할 수 있다.
상기 제1 비아 파트(231) 및 제2 비아 파트(232)는 서로 대칭 형상, 또는 동일 형상을 가질 수 있다.
즉, 상기 제1 비아 파트(231) 및 제2 비아 파트(232)는 절연층(210)의 제1 영역 및 제2 영역에 각각 형성된다. 제1 실시 에에서 설명한 바와 같이 절연층(210)은 복수의 영역으로 구분되며, 상기 복수의 영역에서의 유리 섬유 함량은 서로 다를 수 있다.
이에 따라, 실시 예에서의 비아(230)는 상기 제1 비아 파트(231)와 제3 비아 파트(233) 사이의 경계면에서 제1 변곡점을 가질 수 있다. 즉, 비아(230)는 제1 비아 파트(231)의 상면에서 상기 제3 비아 파트(233)의 상면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(230)는 상기 제1 변곡점에서 폭 변화가 발생한다. 예를 들어, 비아(230)는 상기 제1 변곡점에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(230)는 상면에서 상기 제1 변곡점까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡점에서 다시 폭이 증가하는 형상을 가질 수 있다.
또한, 비아(230)는 상기 제2 비아 파트(232)와 제3 비아 파트(233) 사이의 경계면에서 제2 변곡점을 가질 수 있다. 즉, 비아(230)는 제2 비아 파트(232)의 하면에서 상기 제3 비아 파트(233)의 하면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(230)는 상기 제2 변곡점에서 폭 변화가 발생한다. 예를 들어, 비아(230)는 상기 제2 변곡점에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(230)는 하면에서 상기 제2 변곡점까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡점에서 다시 폭이 증가하는 형상을 가질 수 있다.
상기와 같이, 실시 예에서의 비아(230)는 적어도 2개의 변곡점을 가진다. 이는, 상기 비아(230)의 중앙부에서 폭이 감소함에 따라 발생하는 도금 불량을 해결하는 효과를 가져올 수 있다.
한편, 실시 예에서의 비아(230)의 제3 비아 파트(233)의 측면에는 제3 변곡점이 형성될 수 있다.
즉, 상기 비아(230)의 제3 비아 파트(233)는 상기 제1 변곡점에서 상기 제3 변곡점으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 상기 비아(230)의 제3 비아 파트(233)는 상기 제3 변곡점에서 상기 제2 변곡점으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다.
그리고, 실시 예에서의 제3 비아 파트(133)의 측면은 직선일 수 있다. 이에 따라, 제2 실시 예에서의 비아(230)의 제3 비아 파트(233)의 측면은 상기 제3 변곡점을 기준으로 제1 기울기를 가지는 제1 부분과, 상기 제1 기울기와 다른 제2 기울기를 가지는 제2 부분을 포함할 수 있다. 예를 들어, 상기 비아(230)의 제3 비아 파트(233)는 제3 변곡점을 기준으로 폭이 점차 증가하였다가 감소하는 마름모 형상을 가질 수 있다.
한편, 실시 예에서의 비아(230)의 상면은 제1 폭(W1)을 가질 수 있다. 이때, 상기 비아(230)의 상면은 상기 제1 비아 파트(231)의 상면에 대응될 수 있다. 상기 비아(230)의 상면이 가지는 제1 폭(W1)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(230)의 상면이 가지는 제1 폭(W1)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(230)의 상면이 가지는 제1 폭(W1)은 90㎛ 내지 120㎛일 수 있다.
한편, 실시 예에서의 비아(230)의 하면은 제2 폭(W2)을 가질 수 있다. 이때, 상기 비아(230)의 하면은 상기 제2 비아 파트(232)의 하면에 대응될 수 있다. 상기 비아(230)의 하면이 가지는 제2 폭(W2)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(230)의 하면이 가지는 제2 폭(W2)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(230)의 하면이 가지는 제2 폭(W2)은 90㎛ 내지 120㎛일 수 있다.
즉, 실시 예에서의 비아(230)의 상면과 하면은 서로 동일한 폭을 가질 수 있다. 예를 들어, 상기 제1 폭(W1)은 상기 제2 폭(W2)과 동일할 수 있다.
한편, 실시 예에서의 비아(230)의 센터부는 제3 폭(W3)을 가질 수 있다. 이때, 비아(230)의 센터부의 폭은 상기 제3 비아 파트(233)의 제3 변곡점이 형성된 위치에서의 폭을 의미할 수 있다.
상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 상기 제1 폭(W1) 및 제2 폭(W2)과 동일하거나, 이보다 클 수 있다. 예를 들어, 상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 70㎛ 내지 200㎛일 수 있다. 예를 들어, 상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 80㎛ 내지 180㎛일 수 있다. 예를 들어, 상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 90㎛ 내지 170㎛일 수 있다.
상기와 같이, 실시 예에서의 비아(230)의 센터부의 제3 폭(W3)은 상기 비아(230)의 상면의 폭 또는 하면의 폭과 동일하거나, 이보다 크다. 이에 따라, 실시 예에서는 상기 비아(230)의 형성 공정에서 발생할 수 있는 보이드(void) 문제를 해결할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
도 12는 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 12를 참조하면, 제3 실시 예에 따른 인쇄회로기판은 제1 절연층(311), 제2 절연층(312) 및 접착층(313)을 포함할 수 있다.
이때, 제1 및 제2 실시 예에서는 1개의 절연층에 3개의 파트의 비아가 형성되었지만, 제3 실시 에에서는 3개의 절연층에 각각 1개의 비아의 일 파트가 형성되고, 이에 따라 상기 3개의 파트의 조합에 의해 최종적으로 1개의 비아가 형성될 수 있다.
제1 및 제2 절연층(311, 312)은 CCL일 수 있다. 제1 및 제2 절연층(311, 312) 각각은 전체 영역에서 동일한 함량의 유리 섬유가 함침되어 있을 수 있다.
또한, 상기 접착층(313)은 내부에 유리 섬유가 포함되지 않을 수 있다.
이에 따라, 제1 및 제2 절연층(311, 312)에는 각각 모래시계 형상의 비아 파트가 형성될 수 있다.
즉, 제1 절연층(311)에는 모래 시계 형상의 제1 비아 파트(331)가 형성될수 있다.
또한, 제2 절연층(312)에는 모래 시계 형상의 제2 비아 파트(332)가 형성될 수 있다.
또한, 접착층(313)에는 사각 형상의 제3 비아 파트(333)가 형성될 수 있다.
상기 제3 비아 파트(333)는 상부 폭과 하부 폭이 서로 동일할 수 있다.
이때, 상기 제3 비아 파트(333)의 상부 폭 또는 하부 폭은 상기 제1 비아 파트(331)의 상부 폭 또는 상기 제2 비아 파트(332)의 하부 폭과 동일하거나, 이들보다 클 수 있다.
즉, 제3 실시 예의 인쇄회로기판에서는 복수의 절연층을 이용하여 1개의 비아를 형성하도록 하고, 이에 따라 각각의 절연층 내에 형성되는 비아 파트를 형성하도록 할 수 있다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡점을 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡점을 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡점으로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡점에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 상부에 위치한 제1 영역과, 하부에 위치한 제2 영역과, 상기 제1 영역 및 제2 영역 사이의 제3 영역을 포함하는 절연층; 및
    상기 제1 영역에 형성되는 제1 비아 파트와, 상기 제2 영역에 형성되는 제2 비아 파트와, 상기 제3 영역에 형성되는 제3 비아 파트를 포함하며, 상기 절연층을 관통하며 형성되는 비아를 포함하고,
    상기 비아는,
    상기 제1 비아 파트와 상기 제3 비아 파트 사이에 제1 변곡점이 형성되고, 상기 제2 비아 파트와 상기 제3 비아 파트 사이에 제2 변곡점이 형성되며,
    상기 제1 및 제2 변곡점을 기준으로 폭이 변화하는,
    인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 비아 파트는 상부에서 상기 제1 변곡점으로 갈수록 폭이 감소하고,
    상기 제2 비아 파트는 하부에서 상기 제2 변곡점으로 갈수록 폭이 감소하는,
    인쇄회로기판.
  3. 제1항에 있어서,
    상기 비아는,
    상기 제1 및 제2 변곡점 사이의 상기 제3 비아 파트의 측면에 제3 변곡점이 형성되고,
    상기 제3 비아 파트는,
    상기 제1 변곡점에서 상기 제3 변곡점으로 갈수록 폭이 폭이 증가하고,
    상기 제3 변곡점에서 상기 제2 변곡점으로 갈수록 폭이 감소하는,
    인쇄회로기판.
  4. 제1항에 있어서,
    상기 제3 비아 파트는,
    상기 제1 변곡점에서 하부로 갈수록 폭이 증가하는 제3-1 비아 파트와
    상기 제2 변곡점에서 상부로 갈수록 폭이 감소하는 제3-2 비아 파트를 포함하는
    인쇄회로기판.
  5. 제4항에 있어서,
    상기 제3 비아 파트의 최대 폭은,
    상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 큰,
    인쇄회로기판.
  6. 제1항에 있어서,
    상기 절연층의 상기 제1 영역에는 제1 함량의 유리 섬유가 포함되고,
    상기 절연층의 상기 제2 영역에는 제2 함량의 유리 섬유가 포함되며,
    상기 절연층의 상기 제3 영역에는 상기 제1 및 제2 함량보다 작은 제3 함량의 유리 섬유가 포함되는
    인쇄회로기판.
  7. 제1항에 있어서,
    상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고,
    상기 절연층의 상기 제3 영역은 레진만을 포함하는
    인쇄회로기판.
  8. 제1항에 있어서,
    상기 절연층은 단일층으로 구성되는
    인쇄회로기판.
  9. 제3항에 있어서,
    상기 제3 변곡점에서의 상기 제3 비아 파트의 폭은,
    상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 큰,
    인쇄회로기판.
  10. 제7항에 있어서,
    상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭은,
    70㎛ 내지 150㎛ 사이의 범위를 가지고,
    상기 제3 변곡점에서의 제3 비아 파트의 폭은,
    70㎛ 내지 200㎛ 사이의 범위를 가지는,
    인쇄회로기판.
  11. 제1항에 있어서,
    상기 제3 비아 파트의 측면은 곡면을 포함하는
    인쇄회로기판.
  12. 상부에 위치한 제1 영역과, 하부에 위치한 제2 영역과, 상기 제1 영역 및 제2 영역 사이의 제3 영역을 포함하는 절연층을 준비하고,
    상기 절연층의 상측에서 1차 홀을 형성하고, 상기 절연층의 하측에서 2차 홀을 형성하여, 상기 절연층을 관통하는 비아 홀을 형성하고,
    상기 비아 홀 내부를 채우는 비아를 형성하는 것을 포함하고,
    상기 절연층은,
    상기 제2 영역에서의 유리 섬유 함량이 상기 제1 및 제2 영역에서의 유리 섬유 함량보다 낮고,
    상기 비아는,
    상기 제1 영역에 형성되는 제1 비아 파트와, 상기 제2 영역에 형성되는 제2 비아 파트와, 상기 제3 영역에 형성되는 제3 비아 파트를 포함하며, 상기 절연층을 관통하며 형성되는 비아를 포함하고,
    상기 비아는,
    상기 제1 비아 파트와 상기 제3 비아 파트 사이에 제1 변곡점이 형성되고, 상기 제2 비아 파트와 상기 제3 비아 파트 사이에 제2 변곡점이 형성되며,
    상기 제1 및 제2 변곡점을 기준으로 폭이 변화하는 형상을 가지는,
    인쇄회로기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 비아 파트는 상부에서 상기 제1 변곡점으로 갈수록 폭이 감소하고,
    상기 제2 비아 파트는 하부에서 상기 제2 변곡점으로 갈수록 폭이 감소하는,
    인쇄회로기판의 제조 방법.
  14. 제12항에 있어서,
    상기 비아는,
    상기 제1 및 제2 변곡점 사이의 상기 제3 비아 파트의 측면에 제3 변곡점이 형성되고,
    상기 제3 비아 파트는,
    상기 제1 변곡점에서 상기 제3 변곡점으로 갈수록 폭이 폭이 증가하고,
    상기 제3 변곡점에서 상기 제2 변곡점으로 갈수록 폭이 감소하는 형상을 가지는,
    인쇄회로기판의 제조 방법.
  15. 제12항에 있어서,
    상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고,
    상기 절연층의 상기 제3 영역은 레진만을 포함하는
    인쇄회로기판의 제조 방법.
  16. 제14항에 있어서,
    상기 제3 변곡점에서의 상기 제3 비아 파트의 폭은,
    상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 큰,
    인쇄회로기판의 제조 방법.
  17. 제12항에 있어서,
    상기 제3 비아 파트의 측면은 곡면을 포함하는
    인쇄회로기판의 제조 방법.
  18. 제12항에 있어서,
    상기 제3 비아 파트는,
    상기 제1 변곡점에서 하부로 갈수록 폭이 증가하는 제3-1 비아 파트와
    상기 제2 변곡점에서 상부로 갈수록 폭이 감소하는 제3-2 비아 파트를 포함하는
    인쇄회로기판의 제조 방법.
  19. 제18항에 있어서,
    상기 제3 비아 파트의 최대 폭은,
    상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 큰,
    인쇄회로기판의 제조 방법.
KR1020200060674A 2020-05-21 2020-05-21 인쇄회로기판 및 이의 제조 방법 KR20210143997A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200060674A KR20210143997A (ko) 2020-05-21 2020-05-21 인쇄회로기판 및 이의 제조 방법
US17/926,294 US20230217592A1 (en) 2020-05-21 2021-05-21 Circuit board
PCT/KR2021/095047 WO2021235920A1 (ko) 2020-05-21 2021-05-21 회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200060674A KR20210143997A (ko) 2020-05-21 2020-05-21 인쇄회로기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210143997A true KR20210143997A (ko) 2021-11-30

Family

ID=78708695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200060674A KR20210143997A (ko) 2020-05-21 2020-05-21 인쇄회로기판 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20230217592A1 (ko)
KR (1) KR20210143997A (ko)
WO (1) WO2021235920A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024035176A1 (ko) * 2022-08-10 2024-02-15 엘지이노텍 주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992972A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2006319314A (ja) * 2005-04-13 2006-11-24 Kyocera Corp 回路基板および回路基板の製造方法
JP2011210795A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 積層板、積層板の製造方法、プリント配線基板および半導体装置
JP2013229526A (ja) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
KR102163044B1 (ko) * 2018-07-30 2020-10-08 삼성전기주식회사 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024035176A1 (ko) * 2022-08-10 2024-02-15 엘지이노텍 주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20230217592A1 (en) 2023-07-06
WO2021235920A1 (ko) 2021-11-25

Similar Documents

Publication Publication Date Title
US10714416B2 (en) Semiconductor package having a circuit pattern
JP2023530107A (ja) 回路基板
US20230217592A1 (en) Circuit board
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
US20230049806A1 (en) Circuit board
US20240057253A1 (en) Circuit board
US20220418106A1 (en) Printed circuit board
KR20220085274A (ko) 회로기판 및 이의 제조 방법
US20220369458A1 (en) Printed circuit board
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
US20230066269A1 (en) Circuit board
US20240107668A1 (en) Semiconductor package
US20220418107A1 (en) Printed circuit board
US20230199959A1 (en) Circuit board
JP2023525360A (ja) 回路基板
EP4355038A1 (en) Circuit board and semiconductor package comprising same
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
KR20210091498A (ko) 인쇄회로기판 및 이의 제조 방법
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220110919A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230071537A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20150099072A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination