JP7449743B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7449743B2
JP7449743B2 JP2020053938A JP2020053938A JP7449743B2 JP 7449743 B2 JP7449743 B2 JP 7449743B2 JP 2020053938 A JP2020053938 A JP 2020053938A JP 2020053938 A JP2020053938 A JP 2020053938A JP 7449743 B2 JP7449743 B2 JP 7449743B2
Authority
JP
Japan
Prior art keywords
buildup
insulating layer
layer
core
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020053938A
Other languages
English (en)
Other versions
JP2021158131A (ja
Inventor
林太郎 上村
聡 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2020053938A priority Critical patent/JP7449743B2/ja
Publication of JP2021158131A publication Critical patent/JP2021158131A/ja
Application granted granted Critical
Publication of JP7449743B2 publication Critical patent/JP7449743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、配線基板に関する。
特許文献1に記載のような従来の配線基板において、各絶縁層間の密着性を向上させるために、各絶縁層の外周縁から所定幅の領域には導体が形成されておらず、この領域の絶縁層同士が直に接着する接着代が存在する。信号用配線などの配線導体は、電子部品が実装されている実装領域から絶縁層の接着代近傍まで延伸されていることが多い。そのため、一部の信号用パッドやランドなども絶縁層の接着代近傍に位置することになる。
このようなパッドやランドは、通常、外部からの電磁的なノイズをガードするために、周囲に所定の間隔を設けて接地用導体層で囲まれている。しかし、絶縁層の接着代近傍に位置する信号用パッドやランドは、接地用導体層で完全に囲まれずに、一部が絶縁層の接着代に開放された状態になる。信号用パッドやランドが開放された状態にあると、外部からの電磁的なノイズが十分にガードされずに、伝送特性に影響を及ぼすことがある。
国際公開第2016/067908号
本開示の課題は、外部からの電磁的なノイズを十分にガードすることができる配線基板を提供することである。
本開示に係る配線基板は、コア絶縁層およびコア絶縁層の上下面にコア導体層を有するコア層と、コア層の上面に位置する第1ビルドアップ部と、コア層の下面に位置する第2ビルドアップ部と、第1ビルドアップ部の上面に位置する第1実装領域と、第2ビルドアップ部の下面に位置する第2実装領域とを備えている。第1ビルドアップ部は、少なくとも一層の第1ビルドアップ絶縁層と、第1ビルドアップ絶縁層の上面に位置して第1実装領域に繋がる第1ビルドアップ導体層とを含んでいる。第2ビルドアップ部は、少なくとも一層の第2ビルドアップ絶縁層と、第2ビルドアップ絶縁層の上面に位置して第2実装領域に繋がる第2ビルドアップ導体層とを含んでいる。第2ビルドアップ絶縁層は、外周縁を含む部分に接着代を有している。第2ビルドアップ導体層は、接地用導体層と、第2実装領域に行列状に位置する複数のパッドと、第1開口とを含んでいる。パッドは、第1開口内において接地用導体層と離れて外周縁に沿う方向に隣接して位置する一組の差動線路用の信号用パッドを含んでいる。第1開口および差動線路用の信号用パッドは、最外列よりも内側の列に位置し、差動線路用の信号用パッドと接着代の間の前記最外列に、接地用導体層が位置しているとともに、パッドが位置していない。
本開示に係る実装構造体は、上記の配線基板と、上記の配線基板に実装された電子部品と、上記の配線基板に接続された電気基板とを含む。
本開示によれば、外部からの電磁的なノイズを十分にガードすることができる配線基板を提供することができる。さらに、本開示によれば、より小型化(薄型化)された実装構造体を提供することができる。
(A)は本開示の一実施形態に係る配線基板の要部を示す断面図であり、(B)は(A)に示す領域Xを下から見た平面図である。 図1において第2ビルドアップ部およびコア層を下から見た平面図であり、(A)および(B)はそれぞれ第2ビルドアップ部を下から見た平面図であり、(C)はコア層を下から見た平面図である。 (A)は本開示の一実施形態に係る実装構造体の要部を示す断面図であり、(B)は(A)に示す領域Yを上から見た平面図である。
本開示の一実施形態に係る配線基板を、図1に基づいて説明する。図1(A)は、本開示の一実施形態に係る配線基板1の要部を示す断面図である。一実施形態に係る配線基板1は、コア層2、第1ビルドアップ部31、第2ビルドアップ部32およびソルダーレジスト4を含む。
コア層2は、コア絶縁層21およびコア絶縁層21の上下面に位置するコア導体層22を含む。コア絶縁層21は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。コア絶縁層21の厚みは特に限定されず、例えば200μm以上800μm以下である。コア絶縁層21の厚みは、後述の第1ビルドアップ絶縁層311および第2ビルドアップ導体層321の厚みよりも厚い。
コア絶縁層21には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、コア絶縁層21には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。
コア絶縁層21には、コア絶縁層21の上下面を電気的に接続するために、スルーホール導体22Tが位置している。スルーホール導体22Tは、コア絶縁層21の上下面を貫通するスルーホール内に位置している。スルーホール導体22Tは、例えば銅などの金属、具体的には銅めっきなどの金属めっきで形成されている。
スルーホール導体22Tは、コア絶縁層21の上下面に位置するコア導体層22を接続している。スルーホール導体22Tは、図1(A)に示すようにスルーホールの内壁面のみに形成されていてもよく、スルーホール内に充填されていてもよい。コア導体層22は、例えば銅などの金属、具体的には銅箔などの金属箔または銅めっきなどの金属めっきで形成されている。
スルーホール導体22Tは、接続されるコア導体層22に応じて、グランド用スルーホール導体、電源用スルーホール導体および信号用スルーホール導体が存在する。すなわち、グランド用スルーホール導体はグランド導体に接続され、電源用スルーホール導体は電源導体に接続され、信号用スルーホール導体は信号導体に接続されている。
コア層2の上面には第1ビルドアップ部31が位置しており、コア層2の下面には第2ビルドアップ部32が位置している。
第1ビルドアップ部31は、第1ビルドアップ絶縁層311と第1ビルドアップ導体層312とが交互に積層された構造を有している。第1ビルドアップ絶縁層311には、第1ビルドアップ絶縁層311の上下面を電気的に接続するために、第1ビアホール導体31Vが位置している。第1ビアホール導体31Vは、第1ビルドアップ絶縁層311を介して上下に対向する第1ビルドアップ導体層312同士、または第1ビルドアップ導体層312とコア導体層22とを電気的に接続している。
第2ビルドアップ部32は、第2ビルドアップ絶縁層321と第2ビルドアップ導体層322とが交互に積層された構造を有している。第2ビルドアップ絶縁層321には、第2ビルドアップ絶縁層321の上下面を電気的に接続するために、第2ビアホール導体32Vが位置している。第2ビアホール導体32Vは、第2ビルドアップ絶縁層321を介して上下に対向する第2ビルドアップ導体層322同士、または第2ビルドアップ導体層322とコア導体層22とを電気的に接続している。
第1ビアホール導体31Vおよび第2ビアホール導体32Vは、それぞれ第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321の上下面を貫通するビアホール内に位置している。第1ビアホール導体31Vおよび第2ビアホール導体32Vは、例えば銅などの金属、具体的には銅めっきなどの金属めっきで形成されている。
第1ビアホール導体31Vおよび第2ビアホール導体32Vは、図1(A)に示すようにビアホール内に充填されていてもよく、ビアホールの内壁面のみに形成されていてもよい。第1ビアホール導体31Vおよび第2ビアホール導体32Vは、接続される第1ビルドアップ導体層312および第2ビルドアップ導体層322に応じて、グランド用ビアホール導体、電源用ビアホール導体および信号用ビアホール導体を含んでいる。すなわち、グランド用ビアホール導体はグランド導体に接続され、電源用ビアホール導体は電源導体に接続され、信号用ビアホール導体は信号導体に接続されている。
第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321は、コア絶縁層21と同様、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。
第1ビルドアップ導体層312および第2ビルドアップ導体層322は、コア導体層22と同様、導体で形成されていれば特に限定されない。第1ビルドアップ導体層312および第2ビルドアップ導体層322は、例えば銅などの金属、具体的には銅箔などの金属箔または銅めっきなどの金属めっきで形成されている。
一実施形態に係る配線基板1では、第1ビルドアップ部31および第2ビルドアップ部32のそれぞれに、第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321が二層存在している。この場合、それぞれの絶縁層は、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。コア絶縁層21、第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321は、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。
さらに、第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321の厚みは特に限定されず、例えば25μm以上50μm以下である。第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321が二層以上存在する場合、それぞれの絶縁層は同じ厚みを有していてもよく、異なる厚みを有していてもよい。
第1ビルドアップ部31は、上面に第1実装領域31aを有している。第1実装領域31aは、最外層に位置する第1ビルドアップ導体層312の一部からなる複数の第1パッドP1を備えている。
第1実装領域31aには、例えば半導体集積回路素子などの電子部品が、はんだを介して実装される。電子部品は、一般的に配線基板に搭載される電子部品であれば限定されない。このような電子部品としては、上記の半導体集積回路素子の他、オプトエレクトロニクス素子などが挙げられる。
第2ビルドアップ部32は、下面に第2実装領域32aを有している。第2実装領域32aは、最外層に位置する第2ビルドアップ導体層322の一部からなる複数の第2パッドP2を備えている。第2実装領域32aに備えられる第2パッドP2は、第1実装領域31aに備えられる第1パッドP1よりも大きな径を有している。第2実装領域32aには、例えばマザーボードなどの電気基板が、はんだを介して実装される。
一実施形態に係る配線基板1の両表面の一部には、ソルダーレジスト4が形成されている。ソルダーレジスト4は、例えば、アクリル変性エポキシ樹脂で形成されている。ソルダーレジスト4は、例えば第1実装領域31aに電子部品を実装するときの熱や、第2実装領域32aをマザーボードなどに接続するときの熱から第1ビルドアップ導体層312および第2ビルドアップ導体層322を保護する機能を有している。
図1(A)に示すように、一実施形態に係る配線基板1において第2実装領域32aは、第2ビルドアップ絶縁層321の外周縁から所定幅で位置する接着代321aを開けて位置している。言い換えれば、第2実装領域32aは、接着代321aに囲まれている状態である。第2ビルドアップ絶縁層321の縁を含む接着代321aは、基本的に導体などが形成されておらず、第2ビルドアップ絶縁層321同士または第2ビルドアップ絶縁層321とコア絶縁層21とが直に接着した状態である。接着代321aは、第2ビルドアップ絶縁層321同士または第2ビルドアップ絶縁層321とコア絶縁層21との密着性を向上させるために設けられている。
第2実装領域32aに備えられる第2パッドP2には、電源用第2パッド、信号用第2パッドおよび接地用第2パッドが含まれる。信号用第2パッドには、差動線路用の信号用第2パッドP2Sのペアが含まれる。差動線路用の信号用第2パッドP2Sのペアは、第2ビルドアップ絶縁層321の縁に沿う方向に隣接して位置している。差動線路用の信号用第2パッドP2Sは、第2パッドよりも上層に位置する第1ビルドアップ導体層312や第2ビルドアップ導体層322の一部で形成された差動線路用の信号導体に接続されている。差動線路用の信号導体は、差動信号が伝送される2本の細い帯状導体が互いに隣接して延在するペアの配線である。
図1(B)において、接地用第2パッドは、ソルダーレジスト4に形成された円形状を有する開口から露出しているため、円形状を有している。しかし、接地用第2パッドを形成している第2ビルドアップ導体層322は、ソルダーレジスト4の1層内側で面状の接地用導体層322Gとして存在している。
図1(B)に示すように、第2実装領域32aの最外列(接着代321a側)には差動線路用の信号用第2パッドP2Sが存在していない。具体的には、差動線路用の信号用第2パッドP2Sは、第2実装領域32aの最外列より一列内側の列に存在している。差動線路用の信号用第2パッドP2Sは、図1(B)に示すように、差動線路用の信号用第2パッドP2Sと同一層に位置する接地用導体層322Gに形成された第1開口51内に、接地用導体層322Gと隙間を介して存在している。
一実施形態に係る配線基板1においては、図1(B)に示すように、差動線路用の信号用第2パッドP2Sと第2ビルドアップ絶縁層321の接着代321aとの間には、第2パッドP2が存在していない。すなわち、ソルダーレジスト4の一層内側において、差動線路用の信号用第2パッドP2Sは、面状の接地用導体層322Gに囲まれた状態で位置している。そのため、差動線路用の信号用第2パッドP2Sが、第2ビルドアップ絶縁層321の接着代321a側において開放された状態にならない。その結果、外部からの電磁的なノイズが十分にガードされ、伝送特性に影響を及ぼさない。
第2ビルドアップ絶縁層321の接着代321aの幅、すなわち第2ビルドアップ絶縁層321の外周縁から接地用導体層322Gの外周辺までの平均の幅は、第2ビルドアップ絶縁層321同士を密着し得る幅であれば限定されない。例えば、第2ビルドアップ絶縁層321の接着代321aの幅は、例えば300μm以上500μm以下であってもよい。
図2は、第2ビルドアップ部32およびコア層2を下から見た平面図である。第2ビルドアップ部32の下面のソルダーレジスト4は、除去した状態を示している。図2(A)は、第2ビルドアップ部32を形成している第2ビルドアップ絶縁層321および第2ビルドアップ導体層322のうち、最外層に位置する第2ビルドアップ絶縁層321および第2ビルドアップ導体層322を下からみた平面図である。図2(A)において、「P」は配線基板1の電源用第2パッドを示し、「S」は配線基板1の信号用第2パッドを示し、「G」は配線基板1の接地用第2パッドを示す。図2(B)は、第2ビルドアップ部32を形成している第2ビルドアップ絶縁層321および第2ビルドアップ導体層322のうち、最外層よりも一層コア層2側に位置する第2ビルドアップ絶縁層321および第2ビルドアップ導体層322を下からみた平面図である。図2(C)はコア層2を下から見た平面図である。
図2に示すように、最外層以外に位置する第2ビルドアップ絶縁層321および第2ビルドアップ導体層322や、コア絶縁層21およびコア導体層22についても、図2(A)に示す構造と同様の構造が採用される。すなわち、差動線路用の信号用第2パッドP2Sの代わりに、差動線路用の信号用第2パッドP2Sと電気的に接続されるランド322bである以外は、図2(A)に示す構造と同様の構造を有している。
差動線路用の信号用第2パッドP2Sと電気的に接続されるランド322bも差動線路用の信号用第2パッドP2Sと同様、ランド322bと同一層に位置する接地用導体層322Gに形成された第2開口52内に、接地用導体層322Gと隙間を介して存在している。第2開口52とは、コア絶縁層21の下面および最外層以外に位置する第2ビルドアップ絶縁層321の下面において、第2実装領域32aの最外列より一列内側の列に位置する差動線路用の信号用第2パッドP2Sと電気的に接続されているランド322bが存在する開口を意味する。
一般的にランド322bは差動線路用の信号用第2パッドP2Sよりも小さい。そのため、第2開口52は第1開口51よりも小さくてもよい。しかし、第2開口52を小さくして、例えば、電位の異なる差動線路用の信号用第2パッドP2Sと接地用導体層322Gとが対向すると、対向部分がコンデンサとなり、静電容量が増加してインピーダンスの不整合が生じる。したがって、第2ビルドアップ部32に存在する第2ビルドアップ導体層322を平面透視した場合、第2開口52は第1開口51と重なる位置に存在しているのがよく、第1開口51と第2開口52とは、ほぼ同じ位置でほぼ同じ大きさで重なり合っているのがよい。
一実施形態に係る配線基板1には、上記のように、電子部品および電気基板が実装され、実装構造体として使用される。一実施形態に係る実装構造体10は、具体的には、図3(A)に示すように、配線基板1の第1実装領域31aに、電子部品6がはんだ8を介して実装され、配線基板1の第2実装領域32aに、マザーボードなどの電気基板7がはんだ8を介して実装された構造を有する。電子部品6としては上述の通りであり、詳細な説明は省略する。
一実施形態に係る配線基板1には、上記のように、差動線路用の信号用第2パッドP2Sと第2ビルドアップ絶縁層321の接着代321aとの間には、第2パッドが存在していない。そのため、電気基板7の上面に位置する信号用パッド72aに接続される信号回路を形成する場合、電気基板7の最上面、すなわち電気基板7に備えられたソルダーレジスト4の一層内側に形成することができる。したがって、電気基板7に信号回路を形成するための絶縁層を設ける必要がなく、より小型化(薄型化)された実装構造体10を得ることができる。さらに、絶縁層を設ける必要がなくなるため、コストも低く抑えることができ、電気基板7を製造する時間も短縮することが可能となる。
図3(B)は、図3(A)に示す領域Yを上から見た平面図である。図3(B)において、「P」は電気基板7の電源用パッドを示し、「S」は電気基板7の信号用パッド72aを示し、「G」は電気基板7の接地用パッドを示す。
上述の配線基板1では、第1ビルドアップ部31および第2ビルドアップ部32のそれぞれに、第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321がそれぞれ5層存在している。しかし、本開示の配線基板1において、第1ビルドアップ絶縁層311および第2ビルドアップ絶縁層321が、第1ビルドアップ部31および第2ビルドアップ部32のそれぞれに、少なくとも1層存在していればよい。
1 配線基板
2 コア層
21 コア絶縁層
22 コア導体層
22T スルーホール導体
31 第1ビルドアップ部
311 第1ビルドアップ絶縁層
312 第1ビルドアップ導体層
31a 第1実装領域
31V 第1ビアホール導体
32 第2ビルドアップ部
321 第2ビルドアップ絶縁層
321a 接着代
322 第2ビルドアップ導体層
322G 接地用導体層
32a 第2実装領域
32V 第2ビアホール導体
4 ソルダーレジスト
51 第1開口
52 第2開口
6 電子部品
7 電気基板
72a 信号用パッド
74 ソルダーレジスト
8 はんだ
10 実装構造体
P1 第1パッド
P2 第2パッド
P2S 差動線路用の信号用第2パッド

Claims (5)

  1. コア絶縁層および該コア絶縁層の上下面にコア導体層を有するコア層と、
    前記コア層の上面に位置する第1ビルドアップ部と、
    前記コア層の下面に位置する第2ビルドアップ部と、
    前記第1ビルドアップ部の上面に位置する第1実装領域と、
    前記第2ビルドアップ部の下面に位置する第2実装領域と、
    を備え、
    前記第1ビルドアップ部は、少なくとも一層の第1ビルドアップ絶縁層と、該第1ビルドアップ絶縁層の上面に位置して前記第1実装領域に繋がる第1ビルドアップ導体層とを含み、
    前記第2ビルドアップ部は、少なくとも一層の第2ビルドアップ絶縁層と、該第2ビルドアップ絶縁層の上面に位置して前記第2実装領域に繋がる第2ビルドアップ導体層とを含み、
    前記第2ビルドアップ絶縁層は、外周縁を含む部分に接着代を有し、
    前記第2ビルドアップ導体層は、接地用導体層と、前記第2実装領域に前記外周縁に平行および垂直方向に同一ピッチで行列状に位置する複数のパッドと、第1開口とを含み、
    前記第2ビルドアップ部の下面には、前記第2ビルドアップ導体層の一部を前記パッドとして露出させる開口を有するソルダーレジストが位置し、
    前記パッドは、前記第1開口内において前記接地用導体層と離れて前記外周縁に沿う方向に隣接して位置する一組の差動線路用の信号用パッドを含み、
    前記第1開口および前記差動線路用の信号用パッドは、最外列よりも内側の列に位置し、
    前記差動線路用の信号用パッドと前記接着代の間の前記最外列に、前記接地用導体層が位置しているとともに、前記ソルダーレジストの前記開口から露出する前記パッドが位置していないことを特徴とする配線基板。
  2. 前記差動線路用の信号用パッドが、前記第2実装領域の最外列より一列内側の列に位置している請求項1に記載の配線基板。
  3. 前記外周縁から前記接地用導体層までの幅が、300μm以上500μm以下である請求項1または2に記載の配線基板。
  4. 請求項1~3のいずれか1つに記載の配線基板と、該配線基板に実装された電子部品と、前記配線基板に接続された電気基板とを含む実装構造体。
  5. 前記電気基板は、前記パッドと接続されており、前記電気基板の最上面に信号回路が位置している請求項4に記載の実装構造体。
JP2020053938A 2020-03-25 2020-03-25 配線基板 Active JP7449743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020053938A JP7449743B2 (ja) 2020-03-25 2020-03-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020053938A JP7449743B2 (ja) 2020-03-25 2020-03-25 配線基板

Publications (2)

Publication Number Publication Date
JP2021158131A JP2021158131A (ja) 2021-10-07
JP7449743B2 true JP7449743B2 (ja) 2024-03-14

Family

ID=77918783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020053938A Active JP7449743B2 (ja) 2020-03-25 2020-03-25 配線基板

Country Status (1)

Country Link
JP (1) JP7449743B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147676A (ja) 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP2014192416A (ja) 2013-03-28 2014-10-06 Fujitsu Ltd 配線基板及び電子装置
WO2018042518A1 (ja) 2016-08-30 2018-03-08 株式会社日立製作所 半導体装置及びプリント基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147676A (ja) 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP2014192416A (ja) 2013-03-28 2014-10-06 Fujitsu Ltd 配線基板及び電子装置
WO2018042518A1 (ja) 2016-08-30 2018-03-08 株式会社日立製作所 半導体装置及びプリント基板

Also Published As

Publication number Publication date
JP2021158131A (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
KR102691316B1 (ko) 인쇄회로기판
KR20150046615A (ko) 다층 인쇄회로기판
TW201936022A (zh) 中介層及包括該中介層的印刷電路板
JP7032942B2 (ja) 光導波路および光回路基板
JP6742682B2 (ja) 多層配線基板
JP2024504796A (ja) 回路基板及びこれを含むパッケージ基板
US11076482B2 (en) Printed circuit board
JP7449743B2 (ja) 配線基板
KR102518174B1 (ko) 전자 소자 모듈
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP7391184B2 (ja) 配線基板
CN116153899A (zh) 布线基板
JP7352490B2 (ja) 配線基板
JP7379140B2 (ja) 配線基板
JP2023175319A (ja) 配線基板
JP7431865B2 (ja) 配線基板
JP7433065B2 (ja) 配線基板
JP2020013917A (ja) 配線基板
JP7465823B2 (ja) 配線基板
TWI809624B (zh) 電路板結構
JP6882069B2 (ja) 配線基板
WO2022124022A1 (ja) 回路モジュール
JP4333659B2 (ja) フレキシブル配線基板
JP3796773B2 (ja) 電子部品搭載用の多層基板
JP2024098872A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7449743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150