JP2013187249A - 伝送線路構造、多層配線基板、半導体装置、および半導体システム - Google Patents
伝送線路構造、多層配線基板、半導体装置、および半導体システム Download PDFInfo
- Publication number
- JP2013187249A JP2013187249A JP2012049461A JP2012049461A JP2013187249A JP 2013187249 A JP2013187249 A JP 2013187249A JP 2012049461 A JP2012049461 A JP 2012049461A JP 2012049461 A JP2012049461 A JP 2012049461A JP 2013187249 A JP2013187249 A JP 2013187249A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor layer
- conductor
- transmission line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】伝送線路構造2Aは、第一楕円E10、第二楕円E20、第一境界線R11、および第二境界線R12を規定したときに、第一配線導体層および第二配線導体層に挟まれていない導体層31の中で第一配線との距離が最も近い第二積層部近接点P1、電源導体層21の中で第一配線との距離が最も近い電源導体層近接点P2、および、GND導体層23の中で第一配線との距離が最も近いGND導体層近接点P3の全てが、第一楕円および第二楕円の外部に配置され、かつ、第二積層部近接点、電源導体層近接点、およびGND導体層近接点の少なくとも1つが第一境界線と第二境界線との間に配置されている。
【選択図】図10
Description
高速信号を伝送する伝送線路構造には、特性インピーダンスが経路全体において一定の範囲の値に制御されていること、信号伝送時の損失が小さいこと、の2つが求められる。
リターン電流や渦電流は導体パターンから遠い導体では急激に小さくなることから、導体パターンとその周囲の導体が遠いほど信号の伝送効率は向上する。
ただし、信号伝送用の導体パターンを周囲の電極から遠ざけることは、伝送線路構造の特性インピーダンスを制御するための基準電極を、導体パターンから遠ざけることに他ならない。そのため、伝送線路構造の設計には慎重さが求められる。
ICの安定な動作には、電圧の安定した電源の供給が欠かせない。そのため、電源電圧を安定化することを目的に、多くの半導体装置で電源デカップリング用のコンデンサが搭載される。また、一部の半導体装置や実装部材では、フィルタを形成するためのコンデンサが搭載されることがある。
MIM構造のコンデンサは、ディスクリート部品のコンデンサに比べて寄生インダクタンスや等価直列抵抗が小さい。そのため電源の安定化性能が高くなったり、精度の高いフィルタ回路が得られたりするなどの長所がある。また、伝送線路構造の形成に適した多層配線基板とMIM構造はいずれも金属と誘電体の層を交互に積層した構造をとっており、プロセスに親和性があることも利点となる。
その発明の一つとして、特許文献1を挙げる。図18が特許文献1において例示される構造である。この発明では、多層配線基板1050上の導体パターン1021、1022で差動信号を伝送する伝送線路構造1060を形成する際に、多層配線基板1050の表層または内層の導体層1030のうち、導体パターン1021、1022の直上・直下の部分に開口部1031を設けている。なお、多層配線基板1050は、シリコンなどで形成された基材1066を有し、絶縁体層1040にはビア1068が形成されている。
開口部1031の幅も、導体パターン1021、1022のパターン幅から規定される。この開口部1031が形成されることで、二つの導体パターン1021、1022は互いに強く電気的に結合する一方で、周囲の導体層1030とはほとんど結合しない。この伝送線路構造1060では、導体パターン1021、1022間の強い結合で特性インピーダンスの制御を、他の導体との結合を抑制することで伝送損失の低減をそれぞれ実現している。
その一例が、特許文献2の示す発明である。図19は特許文献2において示される発明の実施例である。多層配線基板1070の表面に、導体層1032と誘電絶縁層(絶縁体層)1042を交互に積層した高周波回路部1080を追加している。この高周波回路部1080を用いて、伝送線路構造1090とMIMコンデンサ1100が形成される。
このため、上記クロストークを満足させつつ、充分な所望の容量のMIMコンデンサを内蔵させようとすると、伝送線路構造が大型化してしまうという問題がある。
本発明の伝送線路構造は、板状に形成された基材と、前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたGND導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる配線ペアと、を備え、前記第一配線の長手方向に直交する断面において、前記第一配線と前記第二配線との距離をS、前記第一配線の幅をW1、前記第二配線の幅をW2、前記第一配線の厚さをt1、前記第二配線の厚さをt2とし、前記一方の面に平行な平行方向に沿った第一軸の長さが(6S+W1)の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが(2S+t1)の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴としている。
前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴としている。
また、上記の伝送線路構造において、前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合い、前記第一配線と前記第二配線との前記平行方向の距離が0であることがより好ましい。
また、上記の伝送線路構造において、前記第一配線と前記第二配線とが同一の前記導体層に配され、前記第一配線と前記第二配線との前記厚さ方向の距離が0であることがより好ましい。
また、上記の伝送線路構造において、前記基材に形成され、前記厚さ方向に貫通して前記一方の面と前記基材の他方の面とを電気的に接続する貫通電極を備えることがより好ましい。
また、上記の伝送線路構造において、前記貫通電極が前記第一配線および前記第二配線の少なくとも一方に電気的に接続されていることがより好ましい。
また、上記の伝送線路構造において、前記基材が半導体材料で形成され、前記一方の面に絶縁性の皮膜を備えることがより好ましい。
また、上記の伝送線路構造において、前記基材の導電率が0.001Ω・cm以上100Ω・cm以下であることがより好ましい。
また、上記の多層配線基板において、前記第一積層部が電源デカップリングコンデンサであることがより好ましい。
また、上記の多層配線基板において、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドが設けられ、前記表面実装用パッドのうち少なくとも一部が第一導体パターンまたは第二導体パターンと電気的に接続されていることがより好ましい。
また、本発明の半導体装置は、上記のいずれかに記載の多層配線基板に、前記表面実装用パッドを介して少なくとも一つの半導体集積回路を実装したことを特徴としている。
また、本発明の半導体システムは、上記に記載の多層配線基板に、前記表面実装用パッドを介して少なくとも一つの半導体集積回路を実装して半導体装置を構成し、前記半導体装置を前記二次実装用パッドを介して、第二半導体装置または第二多層配線基板に実装して構成したことを特徴としている。
図1に示すように、本実施形態の多層配線基板1は、板状に形成された基材10と、基材10の一方の面10aに設けられた第一積層部20と、第一積層部20に設けられた第二積層部30と、基材10の他方の面10bに設けられた第三積層部40とを備えている。
なお、図1は、後述する導体パターン35a、35bの長手方向に直交する断面となっている。
図1に示すように、第一積層部20には、電源電位に接続された電源導体層21、第一誘電体層22、接地電位に接続されたGND導体層23、および第二誘電体層24が、一方の面10a側から電源導体層21、第一誘電体層22、GND導体層23、第二誘電体層24の順で積層されている。
なお、第一積層部20の電源導体層21、第一誘電体層22、およびGND導体層23で、MIMコンデンサ26を構成する(図2参照。)。
第二積層部30には、導体層31および絶縁体層32が、組にして交互に2組積層されている。すなわち、第二誘電体層24には、導体層33、絶縁体層34、導体層(第一配線導体層、第二配線導体層)35、および絶縁体層36が、第二誘電体層24側から導体層33、絶縁体層34、導体層35、絶縁体層36の順で積層されている。
導体パターン35a、35bの長手方向に直交する断面は、それぞれ矩形状に形成されている。導体パターン35a、35bの厚さは、導体層35の厚さと等しくなっている。
導体パターン35aおよび導体パターン35bで配線ペア51を構成し、導体パターン35a、35bは、導体パターン35a、35bの周辺の絶縁体層32とともに、伝送線路構造52を構成する。
伝送線路構造52は、特性インピーダンス50Ω(オーム)(公差10%)のシングルエンド伝送線路として用いられる。導体パターン35aを信号伝送に利用し、導体パターン35bは接地電位に接続する。
導体層35には、導体パターン35a、35b以外にも、導体パターン35c、35dが形成されている。
図2に示すように、第二絶縁体層46には第二導体層45の一部を露出させるように開口部46aが形成されている。第二導体層45における開口部46aから外部に露出された部分は、二次実装用パッド45aとして用いることができる。
各層の物性や厚さを、表1に示す。
これにより、伝送線路構造52の図1に示す断面における導体パターン35a、35bの周囲の導体配置禁止領域の形状は、長軸433μm、短軸98μmの楕円と規定された。
この開口部最適化の結果、第一積層部20には開口部を設ける必要がないことが分かった。なお、比較例として、開口部最適化を行わない構成をとった場合、第一積層部に幅338.2μmの開口部が必要になると算出された。
伝送線路構造52の構成に必要な導体層31と絶縁体層32との数を削減できるため、製造コストを低減させることができる。
貫通電極11は導体パターン35aに電気的に接続されているため、導体パターン35aにより伝送される信号を基材10の他方の面10bにも伝送することができる。
多層配線基板1は第三積層部40を備え、第二導体層43は貫通電極11と電気的に接続されている。このため、基材10の一方の面10aだけでなく他方の面10bにも第二導体層41を有する積層部を設けることができる。そして、第三積層部40の第二導体層43を基材10の一方の面10aと電気的に接続して信号の伝送などを行うことができる。
次に、本発明の第2実施形態について図3から図5を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図3に示すように、本実施形態の多層配線基板2は、前記第1実施形態の多層配線基板1の基材10、第二積層部30、および第三積層部40に代えて、基材70、および第二積層部80を備えている。
能動素子領域72は、不図示の能動素子と受動素子、および、能動素子と受動素子とを接続する配線を含むものである。
導体パターン35a、35bの近傍には、導体パターン35a、35b以外の導体層31の配置を禁止する導体配置禁止領域が設定される。導体パターン35aの幅をW1、導体パターン35a、35bの距離をS、導体パターン35a、35bの厚さをtとするとき、導体配置禁止領域は、「第一および第二の導体パターンの断面の重心を焦点とし、二つの軸の長さがそれぞれ(6S+W1)の式で求められる値、(2S+t)の式で求められる値である楕円形の領域」と定義される。
伝送線路構造52は、特性インピーダンス85Ω(公差10%)のシングルエンド伝送線路として用いる。導体パターン35aを信号伝送に利用し、導体パターン35bは電源電位に接続する。
各層の厚さや物性を、表2に示す。
これにより、伝送線路構造52の図3に示す断面における導体パターン35a、35bの周囲の導体配置禁止領域の形状は長軸44.3μm、短軸10.9μmの楕円と規定された。
この開口部最適化の結果、第一積層部20に設けられる開口部の幅は29.8μmとなった。一方、比較例である開口部最適化を行わない構成では、第一積層部の開口部幅として33.6μmが必要になると算出された。すなわち、開口部最適化を行うことによって、第一積層部20の開口部幅を約88%に削減できることが確認された。
また、ベース71を覆う絶縁皮膜73を形成することで、基材70の直流電流に対する絶縁性を確保することができる。半導体の基材70の導電率の高低は問わないため、第一積層部20の導体層21、23で信号伝送に伴う電磁界を遮断できる。これにより、高価な高抵抗ウエハを用いる必要がなくなるため、伝送線路構造52の製造コストを低減できる。
例えば、能動素子が形成される基材70として、シリコンなどの単体半導体材料や窒化ガリウムのような化合物の半導体材料が利用可能であるし、基材70の代わりに有機半導体材料によるトランジスタが形成された有機基板を用いることもできる。
また、第一積層部20および第二積層部80において、導体層をスクリーン印刷やインクジェット方式で形成したり、誘電体層や絶縁体層を各種印刷手法で形成したりすることも可能である。
次に、本発明の第3実施形態について図6から図9を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
本実施形態の多層配線基板4は、図6に示すように、前記第1実施形態の多層配線基板1の第二積層部30に代えて、第二積層部100を備えている。
導体パターン81bの長手方向に直交する断面は、矩形状に形成されている。導体パターン81bの厚さは、導体層81の厚さと等しくなっている。
導体パターン81bおよび導体パターン35bで配線ペア111を構成し、導体パターン81b、35bは、導体パターン81b、35bの周辺の絶縁体層とともに、伝送線路構造112を構成する。
導体パターン35bは、所定の信号が送信される導体パターン81bに対して反転信号伝送に用いられる。伝送線路構造112は、差動インピーダンス100Ω(公差10%)の差動信号伝送用の線路として用いられる。
絶縁体層82には、導体層81の一部を露出させるように開口部82aが形成されている。同様に、第二絶縁体層46には、第二導体層45の一部を露出させるように開口部46aが形成されている。
導体層81における露出した部分は、導体パターン81b、35bに電気的に接続される表面実装用パッド81c、電源導体層21に接続される電源実装用パッド81d、GND導体層23に接続されるGND実装用パッド81eとされる。第二導体層45における露出した部分は、二次実装用パッド45aとして用いることができる。
各層の厚さや物性を、表3に示す。
これにより、導体配置禁止領域の形状は、長軸80μm、短軸46μmの楕円と規定された。
この開口部最適化の結果、第一積層部20に設けられる開口部の幅は28.6μmとなった。一方、比較例である特許文献1のような開口部最適化を行わない構成では、第一積層部の開口部幅は70μmになると算出された。すなわち、開口部最適化を行うことによって、第一積層部20の開口部幅を約40%に削減できることが確認された。
この場合、半導体集積回路8の信号ピン121は表面実装用パッド81cに、電源ピン122は電源実装用パッド81dに、GNDピン123はGND実装用パッド81eにそれぞれ接続されている。このように実装することで、第一積層部20を半導体集積回路8に対して電源デカップリングコンデンサとして機能させることができる。
厚さ方向D1に平行に見たときに、導体パターン81bと導体パターン35bとは重なり合うように形成されていることで、導体パターン81b、35bを基材10の一方の面10aに平行な平行方向D2にコンパクトに形成するとともに、配線配置密度を高めることができる。
また、例えば、第一積層部20の形成は、真空プロセスではなく、ダマシン法や印刷プロセスで実施してもよい。基材10についても、本実施形態では半導体製シリコンウエハを用いるとしたが、任意の樹脂基材や高抵抗性半導体ウエハも当然使用可能である。また、貫通電極14の形成も、別の多層配線基板9への実装において好適ではあるものの、必須ではない。二次実装用パッドを導体層81上に設け、この二次実装用パッドと多層配線基板9をワイヤボンディングで接続することでも、本実施形態と同等の機能の半導体装置を得ることができる。
半導体装置5を多層配線基板9に実装して半導体システム6を構成したが、半導体装置5を、この半導体装置5とは別の半導体装置(第二半導体装置)に実装して半導体システムを構成してもよい。
次に、本発明の第4実施形態について図10から図16を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図10に示すように、本実施形態の多層配線基板2Aは、前記第2実施形態の多層配線基板2の第二積層部80に代えて第二積層部130を備えている。
本実施形態の第二積層部130は、導体層(第一配線導体層)81に形成された導体パターン(第一配線)81bと、導体層(第二配線導体層)35に形成された導体パターン(第二配線)35bとを有している。
この例では、導体パターン81bおよび導体パターン35bは、基材70の厚さ方向D1に重ならず、基材70の一方の面70aに平行な平行方向D2に位置をずらして配置されている。
導体パターン81bは信号伝送に用いられ、導体パターン35bは導体パターン81bに対して基準電位を提供するものとなっている。
まず、導体パターン81bの幅をW1、厚さをt1、導体パターン35bの幅をW2、厚さをt2とする。導体パターン81bと導体パターン35bとの厚さ方向D1の距離をSx、導体パターン81bと導体パターン35bとの平行方向D2の距離をSy、下記の式(1)で求められるSxとSyとの二乗平均(Sxを2乗したものとSyを2乗したものとの和の平方根)をSと規定する。
第一軸E11の長さは、(6S+W1)の式で求められる値であり、第二軸E12の長さは、(2S+t1)の式で求められる値である。
第一楕円E10は、第一軸E11と第二軸E12との交点E13が、導体パターン81bの重心を通り厚さ方向D1に延びる直線M6と、導体層81を厚さ方向D1に2等分する直線M7との交点に位置するように配置されている。本実施形態では、導体パターン81bの厚さは、導体パターン81b以外の導体層81の厚さに等しく、導体パターン81bの断面は矩形状に形成されているため、交点E13は導体パターン81bの重心に配置される。
第三軸E21の長さは、(6S+W2)の式で求められる値であり、第四軸E22の長さは、(2S+t2)の式で求められる値である。
第二楕円E20は、第三軸E21と第四軸E22との交点E23が、導体パターン35bの重心を通り厚さ方向D1に延びる直線M8と、導体層35を厚さ方向D1に2等分する直線M9との交点に位置するように配置されている。本実施形態では、導体パターン35bの厚さは、導体パターン35b以外の導体層35の厚さに等しく、導体パターン35bの断面は矩形状に形成されているため、交点E23は導体パターン35bの重心に配置される。
同様に、第二境界線R12は、厚さ方向D1に見て、導体パターン81bおよび導体パターン35bの平行方向D2における他方D22の端部から他方D22に3S離間した位置に規定される。この例では、導体パターン81bより導体パターン35bの方が他方D22側に配置されているため、第二境界線R12は、導体パターン81bの他方D22の端部から他方D22に3S離間した位置に規定される。
ここで、導体層81および導体層35に挟まれていない導体層31とは、導体層31の中で、導体層81および導体層35を除いた、導体層81および導体層35の外側に配される導体層31のことを意味する。
本実施形態では、導体層81および導体層35に挟まれていない導体層31は導体層33だけであるため、第二積層部近接点P1は、導体層33の中で導体パターン81bとの距離が最も近い点として規定される。
また、GND導体層近接点P3とは、GND導体層23の中で導体パターン81bとの距離が最も近い点のことである。
以上のように規定された第一楕円E10、第二楕円E20、第一境界線R11、第二境界線R12、第二積層部近接点P1、電源導体層近接点P2、およびGND導体層近接点P3に対して、多層配線基板2Aでは、全ての近接点P1、P2、P3が、第一楕円E10および第二楕円E20のそれぞれの外部に配置され、さらに、全ての近接点P1、P2、P3が第一境界線R11と第二境界線R12との間に配置されている。
本実施形態の多層配線基板2Aでは、導体パターン81bおよび導体パターン35bは異なる導体層31に配置されているが、以下では、これらの導体パターン81b、35bが同一の導体層31に配置されている場合で説明する。
図11は、電界強度の閾値の算出に用いた伝送線路構造141のモデルの模式図である。基材10(比誘電率3.1、厚み1mm)の表面に導体パターン81b、35bからなる銅配線ペアと、導体層31が設置されている。このモデルでは、導体パターン81b、35bは、同一の導体層31に形成されている。導体パターン81bは信号伝送に、導体パターン35bおよび導体層31は設置電位供給にそれぞれ用いることとした。これによって、伝送線路構造141はシングルエンド伝送路としてはたらく。両導体パターン81b、35bの幅は152μm、導体パターン81bと導体パターン35bとの距離Sは25μmとした。
図13は、導体パターンに対して厚さ方向に配された導体が近接できる最小の距離をシミュレーションから求める際に用いた伝送線路構造143の模式図である。距離dが距離Sの3倍である条件における図11の伝送線路構造141に、さらに導体層31aを備えた構造である。導体パターン81bと導体層31aとの厚さ方向の距離はhと定義した。
またこの時、伝送線路構造143の特性インピーダンスは45.1Ωであり、導体を近接させたことによる特性インピーダンスの変動は初期値の10%未満に抑えることができた。
導体層31bの厚さ方向の位置、ならびにせり出し長さLについて複数の水準を設けて上述のシミュレーションを繰り返した結果、発明者らは、導体層31は導体パターン81bに対して楕円形の第一楕円E10まで近接できることを見出した。
本実施形態の多層配線基板2Aでは、第二積層部近接点P1、電源導体層近接点P2、およびGND導体層近接点P3を、第一楕円E10および第二楕円E20の外部に配置するとともに、全ての近接点P1、P2、P3を第一境界線R11と第二境界線R12との間に配置している。このように構成したことによる第一の効果として、伝送線路構造の特性インピーダンスが安定するため、伝送線路構造における信号の反射が抑制され、信号の伝送効率が向上する。
第二の効果として導体パターン81b、35bからのクロストークを抑え、伝送線路構造からの放射ノイズを抑制できる。前記配線ペア間に強い電気的結合が存在することから、高速信号の電磁界を前記配線ペア間の狭い領域に閉じ込めて、伝送線路構造の外への電磁界の漏洩を防ぐことができる。
第三の効果として、高速信号の損失を抑制できる。これは、第一積層部20および第二積層部130に含まれる導体である電源導体層21、GND導体層23、および導体層31との電気的な結合が弱まることから、これらの導体に誘起されるリターン電流・渦電流が抑制されるためである。
(1)の伝送線路構造の特性インピーダンス制御は、信号伝送に用いる導体パターン81bと導体パターン35bとによる配線ペアを互いに近接させ、密な電気的結合を持たせることで実現する。
(2)の伝送特性の向上、および、(3)の十分な容量のMIMコンデンサの形成は、第二積層部100に属する導体層81、35、ならびに、導体層81、35に挟まれる導体層31においては、信号伝送用の導体パターン81bに対してそれ以外の導体を十分に離隔する一方、上記以外の導体層31では、導体パターン81bと、それ以外の導体との距離を、伝送特性に影響が出ない範囲で短縮することで両立可能となる。
また、多層配線基板2Aは、第2実施形態および第3実施形態の多層配線基板と同様に、半導体装置や半導体システムを構成することができる。
なお、所定の信号が送信される導体パターン81bに対して導体パターン35bに反転信号を伝送することで導体パターン81b、35bを差動信号伝送用の線路として用いてもよい。
3、5 半導体装置
6 半導体システム
8 半導体集積回路
9 多層配線基板(第二多層配線基板)
10、70 基材
10a 一方の面
10b 他方の面
11、14 貫通電極
20 第一積層部
21 電源導体層
22 第一誘電体層
23 GND導体層
24 第二誘電体層
30、80、130 第二積層部
31、33、81 導体層
32、34、36、82 絶縁体層
35 導体層(第一配線導体層、第二配線導体層)
35a、81b 導体パターン(第一配線)
35b 導体パターン(第二配線)
40 第三積層部
41、43、45 第二導体層
42、44、46 第二絶縁体層
45a 二次実装用パッド
51 配線ペア
52、141、143、145 伝送線路構造
73 絶縁皮膜(皮膜)
81a、81c 表面実装用パッド
D1 厚さ方向
D2 平行方向
E10 第一楕円
E11 第一軸
E12 第二軸
E13、E23 交点
E20 第二楕円
E21 第三軸
E22 第四軸
P1 第二積層部近接点
P2 電源導体層近接点
P3 GND導体層近接点
R11 第一境界線
R12 第二境界線
Claims (17)
- 板状に形成された基材と、
前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたGND導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、
前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、
複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる配線ペアと、
を備え、
前記第一配線の長手方向に直交する断面において、
前記第一配線と前記第二配線との距離をS、前記第一配線の幅をW1、前記第二配線の幅をW2、前記第一配線の厚さをt1、前記第二配線の厚さをt2とし、
前記一方の面に平行な平行方向に沿った第一軸の長さが(6S+W1)の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが(2S+t1)の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、
前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、
前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、
前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、
前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、
および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴とする伝送線路構造。 - 板状に形成された基材と、
前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたGND導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、
前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、
複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、反転信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる差動信号伝送用の配線ペアと、
を備え、
前記第一配線の長手方向に直交する断面において、
前記第一配線と前記第二配線との距離をS、前記第一配線の幅をW1、前記第二配線の幅をW2、前記第一配線の厚さをt1、前記第二配線の厚さをt2とし、
前記一方の面に平行な平行方向に沿った第一軸の長さが(6S+W1)の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが(2S+t1)の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、
前記平行方向に沿った第三軸の長さが(6S+W2)の式で求められる値、前記厚さ方向に沿った第四軸の長さが(2S+t2)の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、
前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に3S離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に3S離間した第二境界線を規定したときに、
前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、
前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、
および、前記GND導体層の中で前記第一配線との距離が最も近いGND導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記GND導体層近接点の少なくとも1つが前記第一境界線と前記第二境界線との間に配置されていることを特徴とする伝送線路構造。 - 請求項1または2に記載の伝送線路構造において、前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合う部分の幅が0であることを特徴とする伝送線路構造。
- 請求項1または2に記載の伝送線路構造において、
前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合い、
前記第一配線と前記第二配線との前記平行方向の距離が0であることを特徴とする伝送線路構造。 - 請求項1から3のいずれか一項に記載の伝送線路構造において、
前記第一配線と前記第二配線とが同一の前記導体層に配され、
前記第一配線と前記第二配線との前記厚さ方向の距離が0であることを特徴とする伝送線路構造。 - 請求項1から5のいずれか一項に記載の伝送線路構造において、前記第一誘電体層の誘電率が、前記第二誘電体層および前記絶縁体層の誘電率より大きいことを特徴とする伝送線路構造。
- 請求項1から6のいずれか一項に記載の伝送線路構造において、前記基材に形成され、前記厚さ方向に貫通して前記一方の面と前記基材の他方の面とを電気的に接続する貫通電極を備えることを特徴とする伝送線路構造。
- 請求項7に記載の伝送線路構造において、前記貫通電極が前記第一配線および前記第二配線の少なくとも一方に電気的に接続されていることを特徴とする伝送線路構造。
- 請求項7または8に記載の伝送線路構造において、前記基材の前記他方の面上に、第二導体層と第二絶縁体層とを交互に積層してなる第三積層部を備え、
前記第二導体層の少なくとも一つは、前記他方の面において前記貫通電極と電気的に接続されていることを特徴とする伝送線路構造。 - 請求項1から9のいずれか一項に記載の伝送線路構造において、
前記基材が半導体材料で形成され、
前記一方の面に絶縁性の皮膜を備えることを特徴とする伝送線路構造。 - 請求項10に記載の伝送線路構造において、前記基材の導電率が0.001Ω・cm以上100Ω・cm以下であることを特徴とする伝送線路構造。
- 請求項1から11のいずれか一項に記載の伝送線路構造を含むことを特徴とする多層配線基板。
- 請求項12に記載の多層配線基板において、前記第一積層部が電源デカップリングコンデンサであることを特徴とする多層配線基板。
- 請求項12または13に記載の多層配線基板において、
前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドが設けられ、
前記表面実装用パッドのうち少なくとも一部が前記第一配線または前記第二配線と電気的に接続されていることを特徴とする多層配線基板。 - 請求項14に記載の多層配線基板において、前記第二積層部の最外層となる導体層、および前記第三積層部の最外層となる第二導体層に、外部に露出された二次実装用パッドを備えることを特徴とする多層配線基板。
- 請求項12から15のいずれか一項に記載の多層配線基板に、前記表面実装用パッドを介して少なくとも一つの半導体集積回路を実装したことを特徴とする半導体装置。
- 請求項15に記載の多層配線基板に、前記表面実装用パッドを介して少なくとも一つの半導体集積回路を実装して半導体装置を構成し、
前記半導体装置を前記二次実装用パッドを介して、第二半導体装置または第二多層配線基板に実装して構成したことを特徴とする半導体システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049461A JP6028297B2 (ja) | 2012-03-06 | 2012-03-06 | 伝送線路構造、多層配線基板、半導体装置、および半導体システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049461A JP6028297B2 (ja) | 2012-03-06 | 2012-03-06 | 伝送線路構造、多層配線基板、半導体装置、および半導体システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013187249A true JP2013187249A (ja) | 2013-09-19 |
JP6028297B2 JP6028297B2 (ja) | 2016-11-16 |
Family
ID=49388467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012049461A Active JP6028297B2 (ja) | 2012-03-06 | 2012-03-06 | 伝送線路構造、多層配線基板、半導体装置、および半導体システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6028297B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017109974A1 (ja) * | 2015-12-25 | 2017-06-29 | 株式会社日立製作所 | 半導体装置及び半導体破断予兆システム |
JP2018200911A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | ガラス回路基板及びその製造方法 |
JP2018200912A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板及びその製造方法 |
JP2020072222A (ja) * | 2018-11-01 | 2020-05-07 | 富士通株式会社 | 半導体装置及び増幅器 |
WO2022168922A1 (ja) * | 2021-02-04 | 2022-08-11 | パナソニックIpマネジメント株式会社 | 電子制御装置 |
WO2023038256A1 (ko) * | 2021-09-09 | 2023-03-16 | 삼성전자주식회사 | 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
US12108523B2 (en) | 2021-09-09 | 2024-10-01 | Samsung Electronics Co., Ltd. | Printed circuit board for reducing power noise and electronic device including the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7424007B2 (ja) | 2019-11-26 | 2024-01-30 | 株式会社島津製作所 | 真空ポンプ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167265A (ja) * | 1991-12-11 | 1993-07-02 | Oki Electric Ind Co Ltd | 高速信号用プリント配線板 |
JPH05275862A (ja) * | 1992-03-26 | 1993-10-22 | Toshiba Lighting & Technol Corp | 高周波回路用配線板 |
JP2003289184A (ja) * | 2002-03-28 | 2003-10-10 | Canon Inc | 多層プリント配線板 |
JP2005167048A (ja) * | 2003-12-04 | 2005-06-23 | Dainippon Printing Co Ltd | 多層配線基板 |
JP2008218444A (ja) * | 2007-02-28 | 2008-09-18 | Sony Corp | プリント配線基板 |
JP2009111309A (ja) * | 2007-11-01 | 2009-05-21 | Nec Corp | 配線基板及び半導体装置 |
JP2010258390A (ja) * | 2009-04-28 | 2010-11-11 | Kyocer Slc Technologies Corp | 配線基板 |
-
2012
- 2012-03-06 JP JP2012049461A patent/JP6028297B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167265A (ja) * | 1991-12-11 | 1993-07-02 | Oki Electric Ind Co Ltd | 高速信号用プリント配線板 |
JPH05275862A (ja) * | 1992-03-26 | 1993-10-22 | Toshiba Lighting & Technol Corp | 高周波回路用配線板 |
JP2003289184A (ja) * | 2002-03-28 | 2003-10-10 | Canon Inc | 多層プリント配線板 |
JP2005167048A (ja) * | 2003-12-04 | 2005-06-23 | Dainippon Printing Co Ltd | 多層配線基板 |
JP2008218444A (ja) * | 2007-02-28 | 2008-09-18 | Sony Corp | プリント配線基板 |
JP2009111309A (ja) * | 2007-11-01 | 2009-05-21 | Nec Corp | 配線基板及び半導体装置 |
JP2010258390A (ja) * | 2009-04-28 | 2010-11-11 | Kyocer Slc Technologies Corp | 配線基板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017109974A1 (ja) * | 2015-12-25 | 2017-06-29 | 株式会社日立製作所 | 半導体装置及び半導体破断予兆システム |
JP2018200911A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | ガラス回路基板及びその製造方法 |
JP2018200912A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板及びその製造方法 |
JP7083600B2 (ja) | 2017-05-25 | 2022-06-13 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板及びその製造方法 |
JP2020072222A (ja) * | 2018-11-01 | 2020-05-07 | 富士通株式会社 | 半導体装置及び増幅器 |
JP7115222B2 (ja) | 2018-11-01 | 2022-08-09 | 富士通株式会社 | 半導体装置及び増幅器 |
WO2022168922A1 (ja) * | 2021-02-04 | 2022-08-11 | パナソニックIpマネジメント株式会社 | 電子制御装置 |
WO2023038256A1 (ko) * | 2021-09-09 | 2023-03-16 | 삼성전자주식회사 | 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
US12108523B2 (en) | 2021-09-09 | 2024-10-01 | Samsung Electronics Co., Ltd. | Printed circuit board for reducing power noise and electronic device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP6028297B2 (ja) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6028297B2 (ja) | 伝送線路構造、多層配線基板、半導体装置、および半導体システム | |
CN109863589B (zh) | 界面结构及其形成方法 | |
JP5063529B2 (ja) | プリント回路板 | |
KR102642913B1 (ko) | 적층 전자부품 및 그 제조방법 | |
TWI558291B (zh) | Multilayer circuit board and semiconductor device | |
JP4848490B2 (ja) | 伝送線路及びこれを有する配線基板並びに半導体装置 | |
JP2016143853A (ja) | 積層型半導体装置 | |
JP5891585B2 (ja) | 半導体装置及び配線基板 | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
JP2016006816A (ja) | トランスおよび多層基板 | |
JP2012039073A (ja) | 半導体装置 | |
CN115003008B (zh) | 用于改善远端串扰的导体结构、半导体封装结构和电路板 | |
WO2018229978A1 (ja) | プリント配線板 | |
JP6504960B2 (ja) | プリント基板 | |
JP5669499B2 (ja) | プリント回路板 | |
JP2009111132A (ja) | 多層配線基板 | |
US20100277851A1 (en) | Electric circuit device | |
JP2016139784A (ja) | コイル部品 | |
JP4910335B2 (ja) | 印刷配線板及び半導体集積回路装置 | |
JP6425632B2 (ja) | プリント基板 | |
US8829648B2 (en) | Package substrate and semiconductor package | |
EP2725611A2 (en) | Low inductance flex bond with low thermal resistance | |
US20100206625A1 (en) | Composite Circuit Board | |
US9648739B2 (en) | Electronic component mounting structure and printed wiring board | |
JP2015035468A (ja) | プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160426 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160712 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6028297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |