WO2023038256A1 - 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치 - Google Patents

전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
WO2023038256A1
WO2023038256A1 PCT/KR2022/009719 KR2022009719W WO2023038256A1 WO 2023038256 A1 WO2023038256 A1 WO 2023038256A1 KR 2022009719 W KR2022009719 W KR 2022009719W WO 2023038256 A1 WO2023038256 A1 WO 2023038256A1
Authority
WO
WIPO (PCT)
Prior art keywords
plate
circuit board
extension
signal
printed circuit
Prior art date
Application number
PCT/KR2022/009719
Other languages
English (en)
French (fr)
Inventor
양광모
배범희
김윤호
장창원
천정남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to EP22867525.2A priority Critical patent/EP4326010A1/en
Priority to CN202280060535.0A priority patent/CN117917190A/zh
Priority to US17/948,339 priority patent/US20230084535A1/en
Publication of WO2023038256A1 publication Critical patent/WO2023038256A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits

Definitions

  • One or more embodiments of the present disclosure relate generally to electronic devices, including, for example, electronic devices including printed circuit boards for reducing power supply noise.
  • a flexible printed circuit board may be disposed to connect the circuit board and the electronic component to transmit signals from the circuit board to an electronic component (eg, a communication module or a camera module).
  • Signal transmission characteristics eg, insertion loss
  • frequency characteristics e.g. impedance
  • power supply noise can vary from desired voltage levels and can negatively impact the performance degradation of electronic components (eg, communication modules).
  • Specific embodiments disclosed in this document may provide an electronic device that reduces power supply noise.
  • An electronic device includes a first electronic component, a second electronic component, and a printed circuit board configured to connect the first electronic component and the second electronic component and block power supply noise of a target frequency band. and the printed circuit board is a first signal layer including a first signal plate, the first signal plate having a length pattern having a length corresponding to a first parameter of the target frequency band.
  • a first ground layer comprising a signal layer, a first ground plate positioned below the first signal plate, the first ground plate having a first area, wherein the first ground layer, below the first ground plate a second signal layer including a second signal plate positioned between the first ground plate and the second signal plate and having a first thickness and a first permittivity; a first dielectric positioned below the second signal plate; a second ground layer including a second ground plate having a second ground plate having a second area corresponding to a second parameter of the target frequency band, the second ground layer, and the second signal plate and a second dielectric positioned between the second ground plates, the second dielectric having a second thickness and a second dielectric constant corresponding to the second parameter.
  • a printed circuit board may be a printed circuit board configured to block power source noise of a target frequency band.
  • the printed circuit board is a first signal layer including a first signal plate, the first signal plate having a length pattern having a length corresponding to a first parameter of the target frequency band.
  • a first ground layer including a first ground plate positioned below the first signal plate, the first ground plate having a first area, the first ground layer positioned below the first ground plate
  • a second signal layer comprising a second signal plate, a first dielectric positioned between the first ground plate and the second signal plate and having a first thickness and a first permittivity, a first dielectric positioned below the second signal plate.
  • a second ground layer comprising two ground plates, the second ground plate having a second area corresponding to a second parameter of the target frequency band, and the second ground layer, and the second signal plate and the A second dielectric positioned between the second ground plates, the second dielectric having a second thickness and a second permittivity corresponding to the second parameter.
  • An electronic device includes a power management module, an antenna module, and a flexible printed circuit board configured to connect the power management module and the antenna module and block power source noise of a target frequency band
  • a circuit board is a first signal layer including a first signal plate, wherein the first signal plate has a length pattern having a length corresponding to an inductance of the target frequency band.
  • a first ground layer including a first ground plate positioned below the signal plate, the first ground plate having a first area; a second signal plate positioned below the first ground plate;
  • a second signal layer comprising a first dielectric, a first dielectric having a first thickness and a first permittivity, positioned between the first ground plate and the second signal plate, and a second ground plate positioned under the second signal plate.
  • a second ground layer including, wherein the second ground plate has a second area corresponding to the capacitance of the target frequency band, and between the second ground layer and the second signal plate and the second ground plate.
  • a positioned second dielectric may include the second dielectric having a second thickness and a second permittivity corresponding to the capacitance.
  • a layout that does not require a separate component (eg, decoupling capacitor) to reduce power supply noise (eg, simultaneous switching noise), printing for reducing power supply noise Power supply noise can be reduced by implementing the layout of the circuit board.
  • a separate component eg, decoupling capacitor
  • power supply noise eg, simultaneous switching noise
  • FIG. 1 is a block diagram of an electronic device in a network environment according to an embodiment.
  • FIG. 2A is a perspective view of an electronic device viewed in one direction according to an exemplary embodiment
  • 2B is a perspective view of an electronic device viewed in another direction according to an exemplary embodiment
  • 2C is an exploded perspective view of an electronic device according to an exemplary embodiment.
  • 3A is a plan view illustrating a partial structure of an electronic device according to an exemplary embodiment.
  • 3B is a plan view of a printed circuit board according to an embodiment.
  • 4A is a side view of a printed circuit board according to one embodiment.
  • 4B is a plan view of a first signal layer viewed from a printed circuit board according to an exemplary embodiment.
  • 4C is a plan view of a first ground layer viewed from a printed circuit board in a state in which the first signal layer is removed from the printed circuit board according to an exemplary embodiment.
  • 4D is a plan view of a second signal layer viewed from a printed circuit board in which the first signal layer and the first ground layer are removed from the printed circuit board according to an exemplary embodiment.
  • 4E is a plan view of a second ground layer viewed from a printed circuit board in which the first signal layer, the first ground layer, and the second signal layer are removed from the printed circuit board according to an exemplary embodiment.
  • 5A is a schematic perspective view of a flexible printed circuit board according to an exemplary embodiment.
  • 5B is a schematic plan view of a flexible printed circuit board according to an embodiment.
  • 5C is a side view of a flexible printed circuit board viewed in one direction according to an exemplary embodiment.
  • 5D is a side view of a flexible printed circuit board viewed in another direction according to an exemplary embodiment.
  • 6A is a graph comparing impedance of power supply noise generated when a decoupling capacitor is applied and impedance of power supply noise generated in a flexible printed circuit board according to an embodiment.
  • 6B is a graph comparing the magnitude of the electromagnetic field emitted by the flexible printed circuit board and the magnitude of the electromagnetic field emitted when a decoupling capacitor is applied according to an embodiment.
  • 7A is a plan view of a length pattern according to an embodiment.
  • 7B is a plan view of a length pattern according to an embodiment.
  • 7C is a plan view of a length pattern according to an embodiment.
  • 7D is a plan view of a length pattern according to an embodiment.
  • FIG. 8A is a perspective view schematically illustrating a flexible printed circuit board from which a first signal layer is removed from the flexible printed circuit board according to an exemplary embodiment.
  • FIG. 8B is a schematic plan view of a first ground layer according to an embodiment.
  • FIG. 9 is a graph comparing the impedance of power supply noise generated in the flexible printed circuit boards of FIGS. 8A and 8B having a slot structure and the impedance of power supply noise generated in a flexible printed circuit board without a slot structure.
  • FIG. 1 is a block diagram of an electronic device in a network environment according to an embodiment.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or through a second network 199. It may communicate with at least one of the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199. It may communicate with at least one of the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120, a memory 130, an input module 150, an audio output module 155, a display module 160, an audio module 170, a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or the antenna module 197 may be included.
  • at least one of these components eg, the connection terminal 178) may be omitted or one or more other components may be added.
  • some of these components eg, sensor module 176, camera module 180, or antenna module 197) are integrated into one component (eg, display module 160). It can be.
  • the processor 120 for example, executes software (eg, the program 140) to cause at least one other component (eg, hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or calculations. According to one embodiment, as at least part of data processing or operation, the processor 120 transfers commands or data received from other components (eg, sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 transfers commands or data received from other components (eg, sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • the processor 120 may include a main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor).
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor.
  • NPU neural network processing unit
  • the secondary processor 123 may be implemented separately from or as part of the main processor 121 .
  • the secondary processor 123 may, for example, take the place of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, running an application). ) state, together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the auxiliary processor 123 eg, an image signal processor or a communication processor
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • AI models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself where the artificial intelligence model is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning or reinforcement learning, but in the above example Not limited.
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the foregoing, but is not limited to the foregoing examples.
  • the artificial intelligence model may include, in addition or alternatively, software structures in addition to hardware structures.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, program 140) and commands related thereto.
  • the memory 130 may include volatile memory 132 or non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120) of the electronic device 101 from the outside of the electronic device 101 (eg, a user).
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output sound signals to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • a receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display module 160 may visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display module 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device.
  • the display module 160 may include a touch sensor configured to detect a touch or a pressure sensor configured to measure the intensity of force generated by the touch.
  • the audio module 170 may convert sound into an electrical signal or vice versa. According to an embodiment, the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a bio sensor, It may include a temperature sensor, humidity sensor, or light sensor.
  • the interface 177 may support one or more designated protocols that may be used to directly or wirelessly connect the electronic device 101 to an external electronic device (eg, the electronic device 102).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card interface
  • audio interface audio interface
  • connection terminal 178 may include a connector through which the electronic device 101 may be physically connected to an external electronic device (eg, the electronic device 102).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert electrical signals into mechanical stimuli (eg, vibration or motion) or electrical stimuli that a user may perceive through tactile or kinesthetic senses.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to one embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as at least part of a power management integrated circuit (PMIC), for example.
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary battery, a rechargeable secondary battery, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). Establishment and communication through the established communication channel may be supported.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : a local area network (LAN) communication module or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : a local area network (LAN) communication module or a power line communication module.
  • a corresponding communication module is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a telecommunications network such as a computer network (eg, a LAN or a WAN).
  • a telecommunications network such as a computer network (eg, a LAN or a WAN).
  • These various types of communication modules may be integrated as one component (eg, a single chip) or implemented as a plurality of separate components (eg, multiple chips).
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199.
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, NR access technology (new radio access technology).
  • NR access technologies include high-speed transmission of high-capacity data (enhanced mobile broadband (eMBB)), minimization of terminal power and access of multiple terminals (massive machine type communications (mMTC)), or high reliability and low latency (ultra-reliable and low latency (URLLC)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low latency
  • -latency communications can be supported.
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • the wireless communication module 192 uses various technologies for securing performance in a high frequency band, such as beamforming, massive multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. Technologies such as input/output (FD-MIMO: full dimensional MIMO), array antenna, analog beam-forming, or large scale antenna may be supported.
  • the wireless communication module 192 may support various requirements defined for the electronic device 101, an external electronic device (eg, the electronic device 104), or a network system (eg, the second network 199).
  • the wireless communication module 192 is a peak data rate for eMBB realization (eg, 20 Gbps or more), a loss coverage for mMTC realization (eg, 164 dB or less), or a U-plane latency for URLLC realization (eg, Example: downlink (DL) and uplink (UL) each of 0.5 ms or less, or round trip 1 ms or less) may be supported.
  • eMBB peak data rate for eMBB realization
  • a loss coverage for mMTC realization eg, 164 dB or less
  • U-plane latency for URLLC realization eg, Example: downlink (DL) and uplink (UL) each of 0.5 ms or less, or round trip 1 ms or less
  • the antenna module 197 may transmit or receive signals or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a radiator formed of a conductor or a conductive pattern formed on a substrate (eg, PCB).
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is selected from the plurality of antennas by the communication module 190, for example. can be chosen A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC) may be additionally formed as a part of the antenna module 197 in addition to the radiator.
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first surface (eg, a lower surface) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, array antennas) disposed on or adjacent to a second surface (eg, a top surface or a side surface) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • signal e.g. commands or data
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or part of operations executed in the electronic device 101 may be executed in one or more external electronic devices among the external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 when the electronic device 101 needs to perform a certain function or service automatically or in response to a request from a user or another device, the electronic device 101 instead of executing the function or service by itself.
  • one or more external electronic devices may be requested to perform the function or at least part of the service.
  • One or more external electronic devices receiving the request may execute at least a part of the requested function or service or an additional function or service related to the request, and deliver the execution result to the electronic device 101 .
  • the electronic device 101 may provide the result as at least part of a response to the request as it is or additionally processed.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an internet of things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to intelligent services (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • Electronic devices may be devices of various types.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a camera
  • a wearable device e.g., a smart bracelet
  • first, second, or first or secondary may simply be used to distinguish a given component from other corresponding components, and may be used to refer to a given component in another aspect (eg, importance or order) is not limited.
  • a (e.g., first) component is said to be “coupled” or “connected” to another (e.g., second) component, with or without the terms “functionally” or “communicatively.”
  • the certain component may be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • each component (eg, module or program) of the above-described components may include a single object or a plurality of objects, and some of the plurality of objects may be separately disposed in other components. .
  • one or more components or operations among the corresponding components described above may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg modules or programs
  • the integrated component may perform one or more functions of each of the plurality of components identically or similarly to those performed by a corresponding component of the plurality of components prior to the integration. .
  • the electronic device 201 (eg, the electronic device 101 of FIG. 1 ) has a first surface 210a (eg, a front surface) and a second surface 210b (eg, a rear surface). ), and a third surface 210c (eg, a side surface) surrounding a space between the first surface 210a and the second surface 210b.
  • a first surface 210a eg, a front surface
  • a second surface 210b eg, a rear surface
  • a third surface 210c eg, a side surface
  • the first surface 210a may be formed by a first plate 211a, at least a portion of which is substantially transparent.
  • the first plate 211a may be implemented at least in part by a glass plate or a polymer plate including at least one coating layer.
  • the second surface 210b may be implemented by a substantially opaque second plate 211b.
  • the second plate 211b may be made of coated or colored glass, ceramic, polymer, metal (eg, aluminum, stainless steel (STS), or magnesium), or a combination thereof.
  • the third surface 210c may be implemented by a frame 211c coupled to the first plate 211a and the second plate 211b and including metal and/or polymer.
  • the second plate 211b and the frame 211c may be integrally and seamlessly formed.
  • the second plate 211b and the frame 211c may be made of substantially the same material (eg, aluminum).
  • the first plate 211a is rounded in one direction from at least a portion of the first surface 210a toward the second plate 211b and in one direction (eg, +/-Y direction).
  • a plurality of first edge regions 212a-1 extending from at least a portion of the first surface 210a to the second plate 211b and rounded in another direction (e.g., +/ ⁇ X direction) ), and a plurality of second edge regions 212a rounded in a direction from at least a portion of the first surface 210a toward the second plate 211b.
  • the second plate 211b is rounded in a direction from at least a portion of the second surface 210b toward the first plate 211a and extends in one direction (eg, +/-Y direction).
  • a plurality of fourth edge regions 212b-1 which are rounded in one direction toward the first plate 211a from at least a portion of the second surface 210b, and are rounded in the other direction (eg, +/-X direction) a plurality of fifth edge regions 212b-2 extending to , and a plurality of fourth edge regions 212b-2 rounded in a direction from at least a portion of the second surface 210b toward the first plate 211a.
  • the electronic device 201 may include a display 261 (eg, the display module 160).
  • the display 261 may be positioned on the first surface 210a.
  • the display 261 may include at least a portion of the first plate 211a (eg, a plurality of first edge regions 212a-1, a plurality of second edge regions 212a-2, and a plurality of first edge regions 212a-2). It may be exposed through the portion bordered by the third edge regions 212a-3.
  • the display 261 may have substantially the same shape as the shape of the outer rim of the first plate 211a. In some embodiments, an edge of the display 261 may substantially coincide with an outer edge of the first plate 211a.
  • the display 261 may include a touch sensing circuit, a pressure sensor capable of measuring the intensity (pressure) of a touch, and/or a digitizer that detects a magnetic stylus pen.
  • the display 261 may include a screen display area 261a that is visually exposed and displays content using pixels or voxels.
  • the screen display area 261a may include a sensing area 261a-1 and a camera area 261a-2.
  • the sensing area 261a-1 may overlap at least a portion of the screen display area 261a.
  • the sensing region 261a - 1 may allow transmission of input signal(s) related to the sensor module 276 (eg, the sensor module 176 ).
  • the sensing area 261a-1 may display content similarly to the screen display area 261a that does not overlap with the sensing area 261a-1.
  • the sensing area 261a - 1 may display content while the sensor module 276 is not operating.
  • the camera area 261a-2 may overlap at least a portion of the screen display area 261a.
  • the camera area 261a - 2 may allow optical signal(s) associated with the first camera module 280a (eg, the camera module 180 ) to pass through.
  • the camera area 261a-2 can display content similarly to the screen display area 261a that does not overlap with the camera area 261a-2.
  • the camera area 261a-2 may display content while the first camera module 280a is not operating.
  • the electronic device 201 may include an audio module 270 (eg, the audio module 170).
  • the audio module 270 may be positioned on the third side 210c.
  • the audio module 270 may acquire sound through at least one hole.
  • the electronic device 201 may include a sensor module 276 .
  • the sensor module 276 may be located on the first surface 210a.
  • the sensor module 276 may be disposed on at least a portion of the screen display area 261a to coincide with the sensing area 261a-1.
  • the sensor module 276 may receive an input signal passing through the sensing region 261a - 1 and generate an electrical signal based on the received input signal.
  • the input signal may correspond to a specific physical quantity (eg, heat, light, temperature, sound, pressure, or ultrasonic waves).
  • the input signal may include a signal related to the user's biometric information (eg, fingerprint).
  • the electronic device 201 may include a first camera module 280a, a second camera module 280b (eg, the camera module 180), and a flash 280c.
  • the first camera module 280a may be positioned on the first surface 210a
  • the second camera module 280b and flash 280c may be positioned on the second surface 210b.
  • at least a portion of the first camera module 280a may be positioned below the display 261 .
  • the first camera module 280a may receive optical signal(s) passing through the camera area 261a-2.
  • the second camera module 280b may include a plurality of camera modules (eg, a camera module implemented as a dual camera, triple camera, or quad camera).
  • the flash 280c may include a light emitting diode or a xenon lamp.
  • the electronic device 201 may include an audio output module 255 (eg, the audio output module 155).
  • the sound output module 255 may be located on the third side 210c.
  • the sound output module 255 may include one or more holes.
  • the electronic device 201 may include an input module 250 (eg, the input module 150).
  • the input module 250 may be located on the third side 210c.
  • the input module 250 may include at least one key input device.
  • the electronic device 201 may include a connection terminal 278 (eg, the connection terminal 178).
  • the connection terminals 278 may be located on the third surface 210c.
  • the connection terminal 278 when viewing the electronic device 201 in one direction (eg, the +Y direction), the connection terminal 278 is located at the center of the third surface 210c, and is located on the basis of the connection terminal 278.
  • the sound output module 255 may be located on the side (eg, the right side).
  • the electronic device 201 may include a support 240 , a first circuit board 251 , a second circuit board 252 , and a battery 289 (eg, the battery 189 ). At least a portion of the support 240 may form the housing 210 together with the first plate 211a and the second plate 211b.
  • the support 240 may include a frame structure 241 (eg, the frame 211c) and a plate structure 242 .
  • the frame structure 241 may be formed surrounding an edge of the plate structure 242 .
  • the frame structure 241 connects the edge of the first plate 211a and the edge of the second plate 211b, surrounds the space between the first plate 211a and the second plate 211b, and the electronic device 201 ) may form the third surface 210c.
  • the plate structure 242 may include a first portion 242a accommodating the first circuit board 251 and a second portion 242b accommodating the second circuit board 252 .
  • the display 261 is positioned on one surface (eg, the lower surface shown in FIG. 2C ) of the plate structure 242 , and the first circuit board is positioned on the other surface (eg, upper surface shown in FIG. 2C ) of the plate structure 242 . 251 and a second circuit board 252 may be positioned.
  • the plate structure 242 may include an opening 245 positioned between the first portion 242a and the second portion 242b and passing through both sides of the plate structure 242 . Opening 245 may receive battery 289 .
  • an electronic device 301 (eg, the electronic device 201 of FIGS. 2A to 2C) according to an embodiment includes a housing 310 (eg, the housing 210), a camera It may include a module 380 (eg, the second camera module 280b) and a circuit board 351 (eg, the first circuit board 251).
  • a housing 310 eg, the housing 210
  • a camera It may include a module 380 (eg, the second camera module 280b) and a circuit board 351 (eg, the first circuit board 251).
  • the electronic device 301 includes a connector 3511 located on the circuit board 351, an antenna module 397 located on the housing 310 (eg, the antenna module 197 of FIG. 1 or mmWave antenna module), and electronic component 388 on circuit board 351 (eg, PMIC or 5G modem in power management module 188 in FIG. 1) to antenna module 397 (eg, PMIC or RFIC in antenna module 397).
  • It may include a printed circuit board 350 to connect.
  • the printed circuit board 350 includes a first connector section 350a connected to the connector 3511, a second connector section 350b connected to the antenna module 397, and the first connector section 350a and the second connector section 350a.
  • a wiring connection section 350c between the connector sections 350b may be included.
  • the printed circuit board 350 may be a flexible printed circuit board.
  • an electronic component 388 (eg, a PMIC or a 5G modem of the power management module 188 of FIG. 1) on the circuit board 351 is referred to as a first electronic component, and the antenna The module 397 is referred to as a second electronic component, and the printed circuit board 350 may connect the first electronic component and the second electronic component.
  • the printed circuit board 350 may include the camera module 380 or the first camera module 280a of FIG. 2A as a first electronic component, and the antenna module 397 or circuit board 351 as a second electronic component. ) may be connected to an array (not shown) of a plurality of antennas.
  • the camera module 380 or the first camera module 280a of FIG. 2A may be referred to as a first electronic component
  • the antenna module 397 or an array of antennas may be referred to as a second electronic component.
  • the first electronic component eg, PMIC or 5G modem of power management module 188 in FIG. 1
  • the second electronic component eg, antenna module 397
  • the printed circuit board 350 may be configured to reduce radiation of power supply noise (eg, simultaneous switching noise) that may occur between the first electronic component and the second electronic component.
  • the printed circuit board 350 may be configured to reduce the magnitude of an impedance in a target frequency band.
  • a decoupling capacitor, and A lead pattern and a via structure for this may be omitted.
  • a printed circuit board 450 (eg, the printed circuit board 350 of FIGS. 3A and 3B) according to an embodiment includes a first signal layer 451 and a first ground layer. 452 , a second signal layer 453 , a second ground layer 454 , a first dielectric 455 , a second dielectric 456 , and a plurality of vias 457 .
  • the printed circuit board 450 includes a first signal layer 451, a first ground layer 452, a first dielectric 455, in a stacking direction (eg, -Z direction in FIG. 4A), The second signal layer 453, the second dielectric 456, and the second ground layer 454 may be sequentially stacked.
  • the plurality of vias 457 may connect the first signal layer 451 and the second signal layer 453.
  • the first ground layer 452 and the first dielectric 455 are disposed on one side (eg, upper part) of the second signal layer 453, and the second ground layer 454 and the second Since the second dielectric 456 is disposed on the other side (eg, the lower side) of the second signal layer 453, the printed circuit board 450 may have a double-sided capacitance structure.
  • the total capacitance C tot determined by the double-sided capacitance structure of the printed circuit board 450 may vary depending on the first dielectric 455 disposed on one side (eg, upper side) of the second signal layer 453.
  • the double-sided capacitance structure of the printed circuit board 450 may have a parallel capacitance structure.
  • the first signal layer 451 may include a first signal plate 4511 .
  • the first signal layer 451 may have a structure in which a dielectric 458 (eg, a third dielectric) is bonded to one surface (eg, the lower surface of FIG. 4A ) of the first signal plate 4511 .
  • the first signal plate 4511 may be made of a copper clad laminate (CCL).
  • the first signal plate 4511 includes a connector section (not shown) configured to receive a connector (not shown) for connection to an electronic component (eg, electronic component 388 or antenna module 397 in FIG. 3 ). 4512) may be included.
  • the first signal plate 4511 may include a stub section 4513 and a non-stub section 4514.
  • the stub section 4513 and the non-stub section 4514 may be spaced apart from each other by a gap, and a slot 4516 may be formed between the stub section 4513 and the non-stub section 4514.
  • the first signal plate 4511 may have a plurality of corners and may include a cutoff portion 4517 formed at at least one corner among the plurality of corners.
  • the first signal plate 4511 may include a length pattern 4518 formed on at least a portion of the first signal plate 4511 .
  • “longitudinal pattern” may refer to comprising substantially longitudinal elements. Patterns that include only longitudinal elements may also be referred to as “length patterns”. Accordingly, the length pattern may have a physically measurable “length”, and the length of the length pattern may affect a parameter (eg, inductance) of a target frequency band of noise to be reduced by the printed circuit board 450.
  • the length pattern 4518 may be formed in at least a portion of the stub section 4513.
  • length pattern 4518 can have a meander pattern or a zigzag pattern.
  • the length pattern 4518 extends in a first direction (eg, +/-X direction) on the first signal plate 4511 and extends in a second direction different from the first direction (eg, +Y direction).
  • any one of the second extensions E21 may include an end (eg, a right end in FIG. 4B ) of the one of the first extensions E11 and another adjacent to the first extension E11.
  • the other second extension portion E22 Connecting the ends (eg, the right end in FIG. 4B ) of one first extension portion E12 and extending between the ends, the other second extension portion E22 is the above-mentioned first extension portion. Connect the other end of E12 (eg, the left end in FIG. 4B) and the end of the other first extension E13 adjacent to the first extension E12 (eg, the left end in FIG. 4B), and connect the end can be extended between them.
  • the plurality of first extension parts E11 , E12 , and E13 may extend in substantially the same direction (eg, +/ ⁇ X direction) or in directions substantially opposite to each other.
  • the plurality of second extension parts E21 and E22 may extend along at least a portion of the slot 4516 between the stub section 4513 and the non-stub section 4514 .
  • each length of the plurality of first extension portions E11, E12, and E13 may be greater than each length of the plurality of second extension portions E21 and E22.
  • the respective lengths of the plurality of first extension portions E11, E12, and E13 may be substantially the same as the respective lengths of the plurality of second extension portions E21 and E22.
  • each length of the plurality of first extension portions E11, E12, and E13 may be smaller than each length of the plurality of second extension portions E21 and E22.
  • the first ground layer 452 may include a first ground plate 4521 .
  • a dielectric 458 is bonded to one surface of the first ground plate 4521 (eg, the upper surface in FIG. 4A) and the other surface of the first ground plate 4521 (eg, the upper surface in FIG. 4A). It may have a structure in which the first dielectric 455 is bonded to the lower surface in 4a).
  • the first ground plate 4521 may be made of a copper clad laminate (CCL).
  • the first ground plate 4521 includes a plurality (eg, a pair) of second slots 4522 formed at positions corresponding to positions of the slots 4516 of the first signal plate 4511.
  • the first ground plate 4521 includes a loop-shaped third slot 4523 located between the second slots 4522 and located under the stub section 4513 of the first signal plate 4511.
  • the second signal layer 453 may include a second signal plate 4531 .
  • a first dielectric 455 is bonded to one surface of the second signal plate 4531 (eg, the upper surface in FIG. 4A), and the other surface of the second signal plate 4531 : a lower surface in FIG. 4A) may have a structure in which the second dielectric 456 is bonded.
  • the second signal plate 4531 may be made of a copper clad laminate (CCL).
  • the second signal plate 4531 may serve as a power source.
  • the second signal plate 4531 is formed at a position corresponding to the position of the plurality of second slots 4522 of the first ground plate 4521 and routes the plurality of second slots 4522. It may include a plurality of fourth slots 4532 spaced apart from each other and arranged accordingly.
  • the second signal plate 4531 includes a loop-shaped fifth slot (located between the plurality of fourth slots 4532 and below the stub section 4513 of the first signal plate 4511). 4533) may be included. The plurality of fourth slots 4532 and fifth slots 4533 may form a power pattern of the second signal plate 4531 .
  • the second ground layer 454 may include a second ground plate 4541 .
  • the second ground plate 4541 may perform a shielding function of the printed circuit board 450 .
  • the second ground plate 4541 may be made of a conductive material (eg, metal).
  • the second ground plate 4541 may have a plate shape.
  • the first dielectric 455 may bond the first ground plate 4521 and the second signal plate 4531 .
  • the second dielectric 456 may bond the second signal plate 4531 and the second ground plate 4541 .
  • the first dielectric 455 may have a first permittivity (eg, about 3.4), and the second dielectric 456 may have a second permittivity greater than the first permittivity (eg, about 4.2).
  • the second dielectric 456 may be used for isolation.
  • a printed circuit board 550 (eg, the printed circuit board 450 of FIGS. 4A to 4E) according to an embodiment includes a length pattern 5518 (eg, a length pattern 4518). )) is formed on the first signal layer 551 (eg, the first signal layer 451) including the first signal plate 5511 (eg, the first signal plate 4511), and the first ground plate 5521 ) (eg, the first ground layer 552 including the first ground plate 4521) (eg, the first ground layer 452), the second signal plate 5531 (eg, the second signal plate 4531 )), the second signal layer 553 including (eg, the second signal layer 453), and the second ground layer including the second ground plate 5541 (eg, the second ground plate 4541) ( 554) (eg, the second ground layer 454), and a plurality of vias 557 (eg, vias 457) connecting the first signal plate 5511 and the second signal plate 5531.
  • a plurality of vias 557 eg, vias 457 connecting
  • the printed circuit board 550 includes a first dielectric 555 (eg, the first dielectric 455) between the first ground plate 5521 and the second signal plate 5531, and the second signal plate 5531. and a second dielectric 556 (eg, the second dielectric 456) between the second ground plates 5541 .
  • the printed circuit board 550 may include a third dielectric 558 (eg, the dielectric 458) between the first signal plate 5511 and the first ground plate 5521 .
  • Length pattern 5518 may have a meander pattern or a zigzag pattern.
  • the length pattern 5518 includes a plurality of first extensions E1 (eg, first extensions E11, E12, and E13) and a plurality of second extensions E2 (eg, second extensions ( E21, E22)) may be included.
  • first extensions E1 eg, first extensions E11, E12, and E13
  • second extensions E2 eg, second extensions ( E21, E22)
  • the first length L1 of the first extension E1 may be greater than the second length L2 of the second extension E2.
  • the first length L1 of the first extension E1 may be substantially the same as the second length L2 of the second extension E2.
  • the first length L1 of the first extension E1 may be smaller than the second length L2 of the second extension E2.
  • the length of the length pattern 5518 may affect the inductance of a target frequency band of noise that the printed circuit board 550 is to reduce.
  • the total length of the sum of the first lengths L1 of the plurality of first extension parts E1 and the second lengths L2 of the plurality of second extension parts E2 is equal to the resonance frequency of the target frequency band. can be used to determine parameters.
  • the printed circuit board 550 may have a double-sided capacitance structure that is a parallel structure of a first capacitance structure and a second capacitance structure.
  • the first ground plate 5521 and the first dielectric 55 are disposed on one side (eg, top) of the second signal plate 5531 and form a first capacitance structure
  • the second dielectric 556 may be disposed on the other side (eg, lower side) of the second signal plate 5531 and form a second capacitance structure. Accordingly, the double-sided capacitance structure may affect the capacitance of a target frequency band of noise to be reduced by the printed circuit board 550 .
  • the area of the first region A1 of the first ground plate 5521 facing the second signal plate 5531, the first thickness H1 of the first dielectric 555 and/or the first The first permittivity of dielectric 555 can affect the first capacitance of the first capacitance structure.
  • the area of the second region A2 of the second ground plate 5541 facing the second signal plate 5531, the second thickness H2 of the second dielectric 556 and/or the second The second permittivity of dielectric 556 can affect the second capacitance of the second capacitance structure.
  • the first thickness H1 may be smaller than the second thickness H2.
  • the first dielectric 555 may be relatively ultra-thin compared to the second dielectric 556 .
  • the second permittivity may be greater than the first permittivity.
  • the first dielectric constant is about 3.4 and the second dielectric constant is about 4.2, so the second dielectric 556 may have a relatively high dielectric constant compared to the first dielectric 555 .
  • the first area A1, the first thickness H1 and/or the first permittivity may be designed with fixed parameters, while the second area A2, the second thickness H2 and / or the second permittivity can be designed with variable parameters.
  • the desired final capacitance value of the double-sided capacitance structure can be tuned by varying the second area A2, the second thickness H2 and/or the second permittivity while fixing the design of the first capacitance structure.
  • the length of the length pattern 5518 low impedance can be achieved. That is, the influence caused by power supply noise in a desired band can be blocked by using LC resonance.
  • the printed circuit board 550 has a total capacitance of about 150 pF and an inductance of about 0.7 nH in order to block the influence of power supply noise in the GPS band (eg, a band with a resonant frequency of about 1.5 GHz). It can have a designed structure.
  • FIG. 6A and 6B show a comparative experimental example of a decoupling capacitance of about 22 pF, respectively, and an impedance frequency between a printed circuit board (e.g., the printed circuit board 450 of FIG. 4) having a total capacitance of about 150 pF disclosed herein. It is a graph for comparing characteristics. In contrast to the comparative experimental example of the decoupling capacitance of 22 pF, it can be seen that the printed circuit board has a reduced impedance of about 1.5 ohm, and less power switching noise is radiated. In addition, further referring to FIG. 6B showing the electromagnetic simulation results, based on the results of comparing the strength of the electromagnetic field at a distance of about 5 mm, the printed circuit board has a noise improvement effect of 8 dB compared to the comparative experimental example can confirm.
  • length patterns 7718a, 7718b, 7718c, and 7718d are signal plates (eg, first signal plate 4511) of a printed circuit board (eg, printed circuit board 450 of FIGS. 4A-4E ). ) of the stub section (eg, the stub section 4513).
  • length patterns 7718a, 7718b, 7718c, 7718d (eg, length pattern 4518 in FIG. 4B or length pattern 5518 in FIG.
  • 5A may have a first end adjacent to center C ( EA), a second end EB away from center C, and a direction (e.g., counter-clockwise) between the first end EA and the second end EB and at least partially around center C direction) (eg, the first extension portions E11, E12, and E13 and the second extension portions E21 and E22 of FIG. 4B).
  • the extension portion E may extend around the center portion C in a counterclockwise direction at least partially surrounding the center portion C, for example by at least one number of times (eg, three times). there is.
  • the first end (EA) may be located substantially in the center (C).
  • the extension E1 includes at least one first circumferential extension E1 extending around the central portion C by a first angle (eg, about 180 degrees), and a first circumferential extension E1. It may include at least one second circumferential extension portion E2 connected to the extension portion E1 and extending around the central portion C by a second angle (eg, about 0 degrees to about 180 degrees).
  • the extension part E is connected to at least one first extension part E1 extending in a first direction (eg, -/+X direction) and the first extension part E1, and At least one second extension E2 extending in a second direction (eg, +/-Y direction) intersecting the first direction, connected to the second extension E2 and intersecting the second direction and extending in the first direction at least one third extension portion E3 extending in a third direction (eg, +/-X direction) opposite to , and connected to the third extension portion E3 and intersecting the third direction and extending in the second direction. It may include at least one fourth extension portion E4 extending in the opposite fourth direction (eg, -/+Y direction).
  • first extension part E1 and the third extension part E3 may be substantially parallel to each other.
  • second extension part E2 and the fourth extension part E4 may be substantially parallel to each other.
  • the extension part E includes a plurality of first extension parts E1, a plurality of second extension parts E2, a plurality of third extension parts E3, and a plurality of fourth extension parts E3. It may include extensions E4, the plurality of first extensions E1 are spaced apart from each other in a direction away from the center C, and the plurality of second extensions E2 are in a direction away from the center C. , the plurality of third extensions E3 may be spaced apart from each other in a direction away from the center C, and the plurality of fourth extensions E4 may be spaced apart from each other in a direction away from the center C. .
  • the extension part E includes a plurality of first extension parts E1, a plurality of second extension parts E2, a plurality of third extension parts E3, and a plurality of fourth extension parts E3. Extensions E4 may be included. At least some of the fourth extension parts E4 among the plurality of fourth extension parts E4 may be connected to the first extension part E1.
  • the extension part E includes a plurality of first extension parts E1, a plurality of second extension parts E2, a plurality of third extension parts E3, and a plurality of fourth extension parts E3. Extensions E4 may be included. Among the plurality of third extension parts E3, the third extension part E3 farthest from the central part C may have a second end part EB. In one embodiment, the first extension part E1, the second extension part E2, or the fourth extension part E4 farthest from the central part C may have a second end part EB.
  • the extension portion E includes at least one first extension portion E1, at least one second extension portion E2 connected to the first extension portion E1, and a second extension portion E2. ), at least one third extension portion E3 connected to the third extension portion E3, at least one fourth extension portion E4 connected to the third extension portion E3, and at least one fifth extension portion connected to the fourth extension portion E4. (E5), and at least one sixth extension portion E6 connected to the fifth extension portion E5.
  • the first extension part E1 may extend in a first direction (eg, a direction of about +120 degrees when the origin is the central part C in FIG. 7C).
  • the second extension portion E2 forms a first angle (eg, about 120 degrees) in one rotational direction (eg, counterclockwise direction) with respect to the first extension portion E1, and forms a first angle (eg, about 120 degrees) in a second direction (eg, FIG. 7C ). It can be extended in the direction of about +60 degrees when the center (C) is the origin).
  • the third extension portion E3 forms a second angle (eg, about 120 degrees) in the rotational direction with respect to the second extension portion E2, and forms a second angle (eg, about 120 degrees) in a third direction (eg, center C in FIG. 7C as the origin). , it can be extended in about 0 degree direction).
  • the fourth extension portion E4 forms a third angle (eg, about 120 degrees) in the rotation direction with respect to the third extension portion E3, and forms a third angle (eg, about 120 degrees) in a fourth direction (eg, the center C in FIG. 7C is the origin). , it can be extended in the direction of about -60 degrees).
  • the fifth extension portion E5 forms a fourth angle (eg, about 120 degrees) in the rotational direction with respect to the fourth extension portion E4, and forms a fourth angle (eg, about 120 degrees) in the fifth direction (eg, center C in FIG. 7C as the origin). , it can be extended in about -120 degree direction).
  • the sixth extension portion E6 forms a fifth angle (eg, about 120 degrees) with respect to the fifth extension portion E5, and forms a fifth angle (eg, about 120 degrees) in a sixth direction (eg, when the center C in FIG. 7C is the origin). -180 degree direction).
  • first extension part E1 and the fourth extension part E4 may be substantially parallel to each other.
  • second extension part E2 and the fifth extension part E5 may be substantially parallel to each other.
  • third extension part E3 and the sixth extension part E6 may be substantially parallel to each other.
  • the extension part E includes a plurality of first extension parts E1, a plurality of second extension parts E2, a plurality of third extension parts E3, and a plurality of fourth extension parts. It may include parts E4, a plurality of fifth extension parts E5, and a plurality of sixth extension parts E6, and at least one sixth extension of the plurality of sixth extension parts E6 Part E6 may be connected to the first extension part E1.
  • the extension part E includes a plurality of first extension parts E1, a plurality of second extension parts E2, a plurality of third extension parts E3, and a plurality of fourth extension parts. It may include parts E4, a plurality of fifth extension parts E5, and a plurality of sixth extension parts E6.
  • the sixth extension part E6 farthest from the central part C may have a second end part EB.
  • the first extension (E1), the second extension (E2), the third extension (E3), the fourth extension (E4) or the fifth extension (E4) farthest from the center (C). (E5) may have a second end (EB).
  • the extension portion E includes at least one first extension portion E1, at least one second extension portion E2 connected to the first extension portion E1, and a second extension portion E2. ), at least one third extension portion E3 connected to the third extension portion E3, at least one fourth extension portion E4 connected to the third extension portion E3, and at least one fifth extension portion connected to the fourth extension portion E4. (E5), at least one sixth extension portion (E6) connected to the fifth extension portion (E5), at least one seventh extension portion (E7) connected to the sixth extension portion (E6), and the seventh extension portion ( It may include at least one eighth extension part E8 connected to E7).
  • the first extension part E1 may extend in a first direction (eg, a direction of about +180 degrees when the central part C is the origin in FIG. 7D ).
  • the second extension part E2 forms a first angle (eg, about 135 degrees) in one rotational direction (eg, counterclockwise direction) with respect to the first extension part E1, and forms a first angle (eg, about 135 degrees) in a second direction (eg, FIG. 7D ). It can extend in the direction of about +135 degrees when the center (C) is the origin).
  • the third extension portion E3 forms a second angle (eg, about 135 degrees) in the rotational direction with respect to the second extension portion E2, and forms a second angle (eg, about 135 degrees) in a third direction (eg, center C in FIG. 7D as the origin). , it can be extended in about +90 degree direction).
  • the fourth extension part E4 forms a third angle (eg, about 135 degrees) in the rotation direction with respect to the third extension part E3, and forms a third angle (eg, about 135 degrees) in the fourth direction (eg, the center C in FIG. 7D as the origin). , it can be extended in the direction of about +45 degrees).
  • the fifth extension portion E5 forms a fourth angle (eg, about 135 degrees) in the rotational direction with respect to the fourth extension portion E4, and forms a fourth angle (eg, about 135 degrees) in the fifth direction (eg, center C in FIG. 7D as the origin). , it can be extended in about 0 degree direction).
  • the sixth extension E6 forms a fifth angle (eg, about 135 degrees) with respect to the fifth extension part E5, and forms a fifth angle (eg, about 135 degrees) in a sixth direction (eg, when the center C in FIG. 7D is the origin). -45 degree direction).
  • the seventh extension portion E7 forms a sixth angle (eg, about 135 degrees) with respect to the sixth extension portion E6, and forms a sixth angle (eg, about 135 degrees) in a seventh direction (eg, when the center C in FIG. 7D is the origin). -90 degree direction).
  • the eighth extension portion E8 forms a seventh angle (for example, about 135 degrees) with respect to the seventh extension portion E7, and forms an eighth direction (for example, when the center C in FIG. 7D is the origin, about -135 degree direction).
  • first extension part E1 and the fifth extension part E5 may be substantially parallel to each other.
  • second extension part E2 and the sixth extension part E6 may be substantially parallel to each other.
  • third extension portion E3 and the seventh extension portion E7 may be substantially parallel to each other.
  • fourth extension portion E4 and the eighth extension portion E8 may be substantially parallel to each other.
  • the extension part E includes a plurality of first extension parts E1, a plurality of second extension parts E2, a plurality of third extension parts E3, and a plurality of fourth extension parts.
  • the portions E4, the plurality of fifth extension portions E5, the plurality of sixth extension portions E6, the plurality of seventh extension portions E7, and the plurality of eighth extension portions E8. and at least one eighth extension part E8 among the plurality of eighth extension parts E8 may be connected to the first extension part E1.
  • the extension part E includes a plurality of first extension parts E1, a plurality of second extension parts E2, a plurality of third extension parts E3, and a plurality of fourth extension parts.
  • the portions E4, the plurality of fifth extension portions E5, the plurality of sixth extension portions E6, the plurality of seventh extension portions E7, and the plurality of eighth extension portions E8. can include Among the plurality of first extension parts E1, the first extension part E1 farthest from the central part C may have a second end part EB.
  • the second extension E2, the third extension E3, the fourth extension E4, the fifth extension E5, and the sixth extension are farthest from the center C.
  • the seventh extension portion (E7) or the eighth extension portion (E8) may have a second end portion (EB).
  • a printed circuit board 850 (eg, the printed circuit board 550 of FIGS. 5A to 5D ) according to an embodiment includes a first signal plate (eg, a first signal plate ( 5511)) including a first signal layer (not shown) (eg, the first signal layer 551), and a first ground including a first ground plate 8521 (eg, the first ground plate 5521).
  • a first signal plate eg, a first signal plate ( 5511)
  • first signal layer not shown
  • a first ground including a first ground plate 8521 (eg, the first ground plate 5521).
  • a plurality of connecting vias eg, vias 557
  • a first dielectric between the first ground plate 8521 and the second signal plate eg, the first dielectric 555
  • the second signal plate and the second a second dielectric between the ground plates (eg, second dielectric 556)
  • a third dielectric between the first signal plate and the first ground plate 8521 eg, third dielectric 558.
  • the first ground layer 852 may include a slot pattern 8528 formed on the first ground plate 8521 .
  • the slot pattern 8528 increases the length of the electrical path of the first ground plate 8521 and the length of the electrical path of the second signal plate of the second signal layer 853 (eg, the length in the X direction or the length in the Y direction). ) can be increased.
  • the slot pattern 8528 extends in a first direction (eg, +/-X direction) of the first ground plate 8521 and in a second direction (eg, +/-Y direction) intersecting the first direction. direction) may include a plurality of slots SL arranged spaced apart from each other.
  • the extension lengths of the plurality of slots SL in the first direction may be substantially the same.
  • widths of the plurality of slots SL in the second direction may be substantially the same.
  • the distance between the adjacent pair of slots SL may be substantially the same as the distance between the other adjacent pair of slots SL.
  • FIG. 9 is a printed circuit board including a first ground plate (eg, the first ground plate 8521 of FIGS. 8A and 8B ) having a slot pattern (eg, the slot pattern 8528 of FIGS. 8A and 8B ) formed thereon ( Example: Compare the impedance of power supply noise of the printed circuit board 850 of FIG. 8A and the impedance of power supply noise of a printed circuit board to which no slot pattern is applied (eg, the printed circuit board 550 of FIGS.
  • 5A to 5D shows a graph that It can be seen that the impedance of the power supply noise of the printed circuit board with the slot pattern is reduced by about 6 dB in the frequency band of about 1.6 GHz compared to the impedance of the power supply noise of the printed circuit board to which the slot pattern is not applied.
  • An electronic device 301 connects a first electronic component 390, a second electronic component 397, and the first electronic component 390 and the second electronic component 397, and a printed circuit board (350, 450, 550) configured to block power supply noise of a target frequency band, wherein the printed circuit board (450, 550) includes a first signal plate (4511, 5511) to generate a first signal signal.
  • the first signal plate (4511, 5511) has a length pattern (4518, 5518) having a length corresponding to a first parameter of the target frequency band ( 451, 551) and a first ground plate (4521, 5521) positioned below the first signal plate (4511, 5511), wherein the first ground plate (4521, 552) 5521 includes a second signal plate (4531, 5531) positioned below the first ground layer (452, 552), the first ground plate (4521, 5521) having a first area (A1).
  • a first dielectric (which is positioned between two signal layers 453 and 553, the first ground plates 4521 and 5521 and the second signal plates 4531 and 5531 and has a first thickness H1 and a first permittivity) 455, 555) and a second ground plate (4541, 5541) positioned below the second signal plate (4531, 5531), wherein the second ground plate (4541, 554) 5541), the second ground layer (454, 554) and the second signal plate (4531, 5531) and the second ground layer (454, 554) having a second area (A2) corresponding to the second parameter of the target frequency band and the second area (A2).
  • the bodies 456 and 556 may include the second dielectrics 456 and 556 having a second thickness H2 and a second permittivity corresponding to the second parameter.
  • the length patterns 4518 and 5518 include first extension portions E11, E12, E13, and E1 extending in a first direction of the first signal plates 4511 and 5511 and the first extension portion E11, E12, E13, and E1. Second extension portions E21 , E22 , and E2 extending from portions E11 , E12 , E13 , and E1 may be included.
  • first extensions E11, E12, E13, E1 have a first length L1
  • second extensions E21, E22, E2 have a second length L2.
  • the first length L1 may be substantially equal to the second length L2 or larger than the second length L2.
  • the length patterns 4518 and 5518 extend from the second extensions E21 , E22 and E2 in a direction substantially opposite to the first direction and extend from the first extensions E11 and E12 . , E13, E1) and spaced apart first extensions (E11, E12, E13, E1) may be further included.
  • the first signal plates 4511 and 5511 include a stub section 4513 including the length patterns 4518 and 5518 and a non-stub section 4514 spaced apart from the stub section 4513.
  • can include A slot 4516 may be formed between the stub section 4513 and the non-stub section 4514 .
  • the length patterns 4518 and 5518 extend in a first direction of the first signal plates 4511 and 5511 and extend in a direction different from the first direction of the first signal plates 4511 and 5511.
  • a plurality of first extension parts E11, E12, E13, and E1 arranged in two directions, and a plurality of second extension parts E21 connecting the plurality of first extension parts E11, E12, E13, and E1.
  • E22, E2 each of the plurality of second extensions E21, E22, E2 along at least a portion of the slot 4516 and the plurality of first extensions E11, E12, E13, It may extend from the first extension of the corresponding one of E1).
  • the length patterns 7718a, 7718b, 7718c, and 7718d have a central portion C, and the length patterns 7718a, 7718b, 7718c, and 7718d have a central portion C around the central portion C.
  • It may include an extension (E) extending in a direction surrounding.
  • the first signal plates 4511 and 5511 include a first connector section 350a connected to the first electronic component 390 and a second connector connected to the second electronic component 397. section 350b.
  • the first thickness H1 may be smaller than the second thickness H2.
  • the second permittivity may be greater than the first permittivity
  • the first ground layer 852 further includes a slot pattern 8528 formed on the first ground plate 8521, and the slot pattern 8528 includes the first ground plate 8521 ) may include a plurality of slots SL extending in a first direction and arranged in a second direction different from the first direction.
  • the first electronic component 390 may include a communication module
  • the second electronic component 397 may include an antenna module.
  • the printed circuit boards 350, 450, and 550 may be printed circuit boards configured to block power supply noise of a target frequency band, and include a first signal layer including first signal plates 4511 and 5511 ( 451, 551), wherein the first signal plate (4511, 5511) has a length pattern (4518, 5518) having a length corresponding to a first parameter of the target frequency band.
  • first ground layer (452, 552) comprising a first ground plate (4521, 5521) positioned under the first signal plate (4511, 5511), wherein the first ground plate (4521, 5521) is a second signal comprising the first ground layer (452, 552) and the second signal plate (4531, 5531) positioned below the first ground plate (4521, 5521) having a first area (A1).
  • the second ground layer (454, 554), the second signal plate (4531, 5531) and the second ground plate having a second area (A2) corresponding to the second parameter of the target frequency band.
  • a second dielectric (456, 556) located between (4541, 5541), the second dielectric (456, 556) having a second thickness (H2) and a second permittivity corresponding to the second parameter;
  • the second dielectrics 456 and 556 may be included.
  • the length patterns 4518 and 5518 include first extension portions E11, E12, E13, and E1 extending in a first direction of the first signal plates 4511 and 5511 and the first extension portion E11, E12, E13, and E1. Second extension portions E21 , E22 , and E2 extending from portions E11 , E12 , E13 , and E1 may be included.
  • first extensions E11, E12, E13, E1 have a first length L1
  • second extensions E21, E22, E2 have a second length L2.
  • the first length L1 may be substantially equal to the second length L2 or larger than the second length L2.
  • the length patterns 4518 and 5518 extend from the second extensions E21 , E22 and E2 in a direction substantially opposite to the first direction and extend from the first extensions E11 and E12 . , E13, E1) and spaced apart first extensions (E11, E12, E13, E1) may be further included.
  • the first signal plates 4511 and 5511 include a stub section 4513 including the length patterns 4518 and 5518 and a non-stub section 4514 spaced apart from the stub section 4513.
  • can include A slot 4516 may be formed between the stub section 4513 and the non-stub section 4514 .
  • the length patterns 4518 and 5518 extend in a first direction of the first signal plates 4511 and 5511 and extend in a direction different from the first direction of the first signal plates 4511 and 5511.
  • a plurality of first extension parts E11, E12, E13, and E1 arranged in two directions, and a plurality of second extension parts E21 connecting the plurality of first extension parts E11, E12, E13, and E1.
  • E22, E2 each of the plurality of second extensions E21, E22, E2 along at least a portion of the slot 4516 and the plurality of first extensions E11, E12, E13, It may extend from the first extension of the corresponding one of E1).
  • the length patterns 7718a, 7718b, 7718c, and 7718d have a central portion C, and the length patterns 7718a, 7718b, 7718c, and 7718d have a central portion C around the central portion C.
  • It may include an extension (E) extending in a direction surrounding.
  • the first signal plates 4511 and 5511 include a first connector section 350a connected to the first electronic component 390 and a second connector connected to the second electronic component 397. section 350b.
  • the first thickness H1 may be smaller than the second thickness H2.
  • the second permittivity may be greater than the first permittivity
  • the first ground layer 852 further includes a slot pattern 8528 formed on the first ground plate 8521, and the slot pattern 8528 includes the first ground plate 8521 ) may include a plurality of slots SL extending in a first direction and arranged in a second direction different from the first direction l.
  • the electronic devices 301, 401, and 501 connect a power management module 388, an antenna module 397, and the power management module 388 and the antenna module 397 to a target frequency
  • a flexible printed circuit board (350, 450, 550) configured to block power supply noise of the band, wherein the flexible printed circuit board (350, 450, 550) includes a first signal plate (4511, 5511).
  • the first signal plate (4511, 5511) has a length pattern (4518, 5518) having a length corresponding to the inductance of the target frequency band, the first signal layer ( 451, 551) and a first ground plate (4521, 5521) positioned below the first signal plate (4511, 5511), wherein the first ground plate (4521, 552) 5521 includes a second signal plate (4531, 5531) positioned below the first ground layer (452, 552), the first ground plate (4521, 5521) having a first area (A1).
  • a first dielectric (which is positioned between two signal layers 453 and 553, the first ground plates 4521 and 5521 and the second signal plates 4531 and 5531 and has a first thickness H1 and a first permittivity) 455, 555) and a second ground plate (4541, 5541) positioned below the second signal plate (4531, 5531), wherein the second ground plate (4541, 554) 5541), the second ground layer (454, 554), the second signal plate (4531, 5531) and the second ground plate, having a second area (A2) corresponding to the capacitance of the target frequency band a second dielectric (456, 556) located between (4541, 5541), said second dielectric (456, 556)
  • the dielectrics 456 and 556 may include the second dielectrics 456 and 556 having a second thickness H2 and a second permittivity corresponding to the capacitance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

일 실시 예에 따른 전자 장치는, 제 1 전자 컴포넌트 및 상기 제 2 전자 컴포넌트를 연결하고 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 인쇄 회로 기판을 포함할 수 있다. 상기 인쇄 회로 기판은, 상기 타겟 주파수 대역의 제 1 파라미터에 대응하는 길이를 갖는 길이 패턴을 갖는 제 1 신호 플레이트를 포함하는 제 1 신호 레이어, 제 1 면적을 갖는 제 1 접지 플레이트를 포함하는 제 1 접지 레이어, 제 2 신호 플레이트를 포함하는 제 2 신호 레이어, 제 1 두께 및 제 1 유전율을 갖는 제 1 유전체, 상기 타겟 주파수 대역의 제 2 파라미터에 대응하는 제 2 면적을 갖는 제 2 접지 플레이트를 포함하는 제 2 접지 레이어, 및 상기 제 2 파라미터에 대응하는 제 2 두께 및 제 2 유전율을 갖는 제 2 유전체를 포함할 수 있다.

Description

전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치
본 개시의 하나 이상의 실시 예는 일반적으로 전자 장치에 관한 것으로, 예를 들면, 전원 노이즈를 감소시키기 위한 인쇄 회로 기판을 포함하는 전자 장치에 관한 것이다.
전자 장치에서 회로 보드로부터 전자 컴포넌트(예: 통신 모듈 또는 카메라 모듈)에 신호들을 전송하기 위해 회로 보드 및 전자 컴포넌트를 연결하는 플렉서블 인쇄 회로 기판이 배치될 수 있다. 신호 전송 특성(예: 삽입 손실)은 인쇄 회로 기판의 설계에 따라 결정될 수 있고, 인쇄 회로 기판 상의 라인들의 설계에 의존하는 주파수 특성(예: 임피던스)들에 따라 인쇄 회로 기판으로부터 그 외부 환경으로 노이즈(예: 전원 노이즈)가 방사될 수 있다. 전원 노이즈는 원하는 전압 레벨로부터 가변할 수 있고, 전자 컴포넌트(예: 통신 모듈)의 성능 감소에 부정적으로 영향을 줄 수 있다.
본 문서에 개시된 특정 실시 예들은 전원 노이즈를 감소시키는 전자 장치를 제공할 수 있다.
일 실시 예에 따른 전자 장치는, 제 1 전자 컴포넌트, 제 2 전자 컴포넌트, 및 상기 제 1 전자 컴포넌트 및 상기 제 2 전자 컴포넌트를 연결하고, 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 인쇄 회로 기판을 포함하고, 상기 인쇄 회로 기판은, 제 1 신호 플레이트를 포함하는 제 1 신호 레이어로서, 상기 제 1 신호 플레이트는, 상기 타겟 주파수 대역의 제 1 파라미터에 대응하는 길이를 갖는 길이 패턴을 갖는, 상기 제 1 신호 레이어, 상기 제 1 신호 플레이트 아래에 위치된 제 1 접지 플레이트를 포함하는 제 1 접지 레이어로서, 상기 제 1 접지 플레이트는 제 1 면적을 갖는, 상기 제 1 접지 레이어, 상기 제 1 접지 플레이트 아래에 위치된 제 2 신호 플레이트를 포함하는 제 2 신호 레이어, 상기 제 1 접지 플레이트 및 상기 제 2 신호 플레이트 사이에 위치되고 제 1 두께 및 제 1 유전율을 갖는 제 1 유전체, 상기 제 2 신호 플레이트 아래에 위치된 제 2 접지 플레이트를 포함하는 제 2 접지 레이어로서, 상기 제 2 접지 플레이트는, 상기 타겟 주파수 대역의 제 2 파라미터에 대응하는 제 2 면적을 갖는, 상기 제 2 접지 레이어, 및 상기 제 2 신호 플레이트 및 상기 제 2 접지 플레이트 사이에 위치된 제 2 유전체로서, 상기 제 2 유전체는, 상기 제 2 파라미터에 대응하는 제 2 두께 및 제 2 유전율을 갖는, 상기 제 2 유전체를 포함할 수 있다.
일 실시 예에 따른 인쇄 회로 기판은 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 인쇄 회로 기판일 수 있다. 상기 인쇄 회로 기판은, 제 1 신호 플레이트를 포함하는 제 1 신호 레이어로서, 상기 제 1 신호 플레이트는, 상기 타겟 주파수 대역의 제 1 파라미터에 대응하는 길이를 갖는 길이 패턴을 갖는, 상기 제 1 신호 레이어, 상기 제 1 신호 플레이트 아래에 위치된 제 1 접지 플레이트를 포함하는 제 1 접지 레이어로서, 상기 제 1 접지 플레이트는 제 1 면적을 갖는, 상기 제 1 접지 레이어, 상기 제 1 접지 플레이트 아래에 위치된 제 2 신호 플레이트를 포함하는 제 2 신호 레이어, 상기 제 1 접지 플레이트 및 상기 제 2 신호 플레이트 사이에 위치되고 제 1 두께 및 제 1 유전율을 갖는 제 1 유전체, 상기 제 2 신호 플레이트 아래에 위치된 제 2 접지 플레이트를 포함하는 제 2 접지 레이어로서, 상기 제 2 접지 플레이트는, 상기 타겟 주파수 대역의 제 2 파라미터에 대응하는 제 2 면적을 갖는, 상기 제 2 접지 레이어, 및 상기 제 2 신호 플레이트 및 상기 제 2 접지 플레이트 사이에 위치된 제 2 유전체로서, 상기 제 2 유전체는, 상기 제 2 파라미터에 대응하는 제 2 두께 및 제 2 유전율을 갖는, 상기 제 2 유전체를 포함할 수 있다.
일 실시 예에 따른 전자 장치는, 전력 관리 모듈, 안테나 모듈, 및 상기 전력 관리 모듈 및 상기 안테나 모듈을 연결하고, 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 플렉서블 인쇄 회로 기판을 포함하고, 상기 플렉서블 인쇄 회로 기판은, 제 1 신호 플레이트를 포함하는 제 1 신호 레이어로서, 상기 제 1 신호 플레이트는, 상기 타겟 주파수 대역의 인덕턴스에 대응하는 길이를 갖는 길이 패턴을 갖는, 상기 제 1 신호 레이어, 상기 제 1 신호 플레이트 아래에 위치된 제 1 접지 플레이트를 포함하는 제 1 접지 레이어로서, 상기 제 1 접지 플레이트는 제 1 면적을 갖는, 상기 제 1 접지 레이어, 상기 제 1 접지 플레이트 아래에 위치된 제 2 신호 플레이트를 포함하는 제 2 신호 레이어, 상기 제 1 접지 플레이트 및 상기 제 2 신호 플레이트 사이에 위치되고 제 1 두께 및 제 1 유전율을 갖는 제 1 유전체, 상기 제 2 신호 플레이트 아래에 위치된 제 2 접지 플레이트를 포함하는 제 2 접지 레이어로서, 상기 제 2 접지 플레이트는, 상기 타겟 주파수 대역의 커패시턴스에 대응하는 제 2 면적을 갖는, 상기 제 2 접지 레이어, 및 상기 제 2 신호 플레이트 및 상기 제 2 접지 플레이트 사이에 위치된 제 2 유전체로서, 상기 제 2 유전체는, 상기 커패시턴스에 대응하는 제 2 두께 및 제 2 유전율을 갖는, 상기 제 2 유전체를 포함할 수 있다.
추가적인 양태들은 다음의 설명에서 부분적으로 개진될 것이고 부분적으로는 설명으로부터 명백해지거나, 추가적인 양태들은 제시된 실시 예들의 실시에 의해 알 수 있다.
본 문서에 개시된 특정 실시 예들에 따르면, 전원 노이즈(예: 동시 스위칭 노이즈(simultaneous switching noise))를 감소시키기 위한 별도의 컴포넌트(예: 디커플링 커패시터)를 요구하지 않는 레이아웃으로서 전원 노이즈를 감소시키기 위한 인쇄 회로 기판의 레이아웃을 구현함으로써 전원 노이즈가 감소될 수 있다. 특정 실시 예들에 따른 인쇄 회로 기판 및 이를 포함하는 전자 장치의 양태들은 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 전자 장치의 다른 이점들 또는 양태들은 아래의 기재로부터 통상의 기술자에 의해 명확하게 이해될 수 있을 것이다.
본 개시의 특정 실시 예들의 상술한 그리고 다른 양태들, 특징들 및 이점들은 첨부 도면들과 함께 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 일 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는 일 실시 예에 따른 전자 장치를 일 방향으로 바라본 사시도이다.
도 2b는 일 실시 예에 따른 전자 장치를 다른 방향으로 바라본 사시도이다.
도 2c는 일 실시 예에 따른 전자 장치의 분해 사시도이다.
도 3a는 일 실시 예에 따른 전자 장치의 일부 구조를 나타낸 평면도이다.
도 3b는 일 실시 예에 따른 인쇄 회로 기판의 평면도이다.
도 4a는 일 실시 예에 따른 인쇄 회로 기판의 측면도이다.
도 4b는 일 실시 예에 따른 인쇄 회로 기판을 바라본 제 1 신호 레이어의 평면도이다.
도 4c는 일 실시 예에 따른 인쇄 회로 기판에서 제 1 신호 레이어를 제거한 상태에서 인쇄 회로 기판을 바라본 제 1 접지 레이어의 평면도이다.
도 4d는 일 실시 예에 따른 인쇄 회로 기판에서 제 1 신호 레이어 및 제 1 접지 레이어를 제거한 인쇄 회로 기판을 바라본 제 2 신호 레이어의 평면도이다.
도 4e는 일 실시 예에 따른 인쇄 회로 기판에서 제 1 신호 레이어, 제 1 접지 레이어 및 제 2 신호 레이어를 제거한 인쇄 회로 기판을 바라본 제 2 접지 레이어의 평면도이다.
도 5a는 일 실시 예에 따른 플렉서블 인쇄 회로 기판을 개략적으로 나타낸 사시도이다.
도 5b는 일 실시 예에 따른 플렉서블 인쇄 회로 기판의 개략적인 평면도이다.
도 5c는 일 실시 예에 따른 플렉서블 인쇄 회로 기판을 일 방향으로 바라본 측면도이다.
도 5d는 일 실시 예에 따른 플렉서블 인쇄 회로 기판을 타 방향으로 바라본 측면도이다.
도 6a는 일 실시 예에 따른 플렉서블 인쇄 회로 기판에 발생된 전원 노이즈의 임피던스 및 디커플링 캐패시터가 적용되었을 때 발생된 전원 노이즈의 임피던스를 비교한 그래프이다.
도 6b는 일 실시 예에 따른 플렉서블 인쇄 회로 기판에 의해 방사되는 전자장의 크기 및 디커플링 캐패시터가 적용되었을 때 방사되는 전자장의 크기를 비교한 그래프이다.
도 7a는 일 실시 예에 따른 길이 패턴의 평면도이다.
도 7b는 일 실시 예에 따른 길이 패턴의 평면도이다.
도 7c는 일 실시 예에 따른 길이 패턴의 평면도이다.
도 7d는 일 실시 예에 따른 길이 패턴의 평면도이다.
도 8a는 일 실시 예에 따른 플렉서블 인쇄 회로 기판에서 제 1 신호 레이어가 제거된 플렉서블 인쇄 회로 기판을 개략적으로 나타낸 사시도이다.
도 8b는 일 실시 예에 따른 제 1 접지 레이어의 개략적인 평면도이다.
도 9는 슬롯 구조를 갖는 도 8a 및 도 8b의 플렉서블 인쇄 회로 기판들에 발생된 전원 노이즈의 임피던스 및 슬롯 구조 없이 플렉서블 인쇄 회로 기판에 발생된 전원 노이즈의 임피던스를 비교한 그래프이다.
이하, 특정 실시 예들은 첨부 도면들을 참조하며 더욱 상세하게 설명될 것이다. 첨부 도면들을 참조하며 실시 예들을 설명할 때, 유사한 참조부호들은 유사한 구성요소들을 가리키고, 이와 관련되어 반복되는 설명은 생략될 것이다.
도 1은 일 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
특정 실시 예들에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 일 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 특정 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 특정 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
특정 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 특정 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다.
도 2a 내지 도 2c를 참조하면, 전자 장치(201)(예: 도 1의 전자 장치(101))는, 제 1 면(210a)(예: 전면), 제 2 면(210b)(예: 후면), 및 제 1 면(210a) 및 제 2 면(210b) 사이의 공간을 둘러싸는 제 3 면(210c)(예: 측면)을 갖는 하우징(210)을 포함할 수 있다.
일 실시 예에서, 제 1 면(210a)은 적어도 일부분이 실질적으로 투명한 제 1 플레이트(211a)에 의해 형성될 수 있다. 예를 들면, 제 1 플레이트(211a)는 적어도 하나의 코팅 레이어를 포함하는 글래스 플레이트 또는 폴리머 플레이트에 의해 적어도 부분적으로 구현될 수 있다. 제 2 면(210b)은 실질적으로 불투명한 제 2 플레이트(211b)에 의해 구현될 수 있다. 예를 들면, 제 2 플레이트(211b)는, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 이들의 조합으로 만들어질 수 있다. 제 3 면(210c)은, 제 1 플레이트(211a) 및 제 2 플레이트(211b)와 결합하고 금속 및/또는 폴리머를 포함하는 프레임(211c)에 의해 구현될 수 있다. 일 실시 예에서, 제 2 플레이트(211b) 및 프레임(211c)은 통합되고 심리스하게 형성될 수 있다. 일 실시 예에서, 제 2 플레이트(211b) 및 프레임(211c)은 실질적으로 동일한 재료(예: 알루미늄)로 만들어질 수 있다.
일 실시 예에서, 제 1 플레이트(211a)는, 제 1 면(210a)의 적어도 일부의 영역으로부터 제 2 플레이트(211b)를 향하는 일 방향으로 라운드되고 일 방향(예: +/-Y 방향)으로 연장하는 복수 개의 제 1 가장자리 영역(212a-1)들, 제 1 면(210a)의 적어도 일부의 영역으로부터 제 2 플레이트(211b)를 향하는 다른 방향으로 라운드되고 타 방향(예: +/-X 방향)으로 연장하는 복수 개의 제 2 가장자리 영역(212a-2)들, 및 제 1 면(210a)의 적어도 일부의 영역으로부터 제 2 플레이트(211b)를 향하는 방향으로 라운드된 복수 개의 제 1 가장자리 영역(212a-1)들 및 복수 개의 제 2 가장자리 영역(212a-2)들 사이의 복수 개의 제 3 가장자리 영역(212a-3)들을 포함할 수 있다. 일 실시 예에서, 제 2 플레이트(211b)는, 제 2 면(210b)의 적어도 일부의 영역으로부터 제 1 플레이트(211a)를 향하는 방향으로 라운드되고 일 방향(예: +/-Y 방향)으로 연장하는 복수 개의 제 4 가장자리 영역(212b-1)들, 제 2 면(210b)의 적어도 일부의 영역으로부터 제 1 플레이트(211a)를 향하는 일 방향으로 라운드되고 타 방향(예: +/-X 방향)으로 연장하는 복수 개의 제 5 가장자리 영역(212b-2)들, 및 제 2 면(210b)의 적어도 일부의 영역으로부터 제 1 플레이트(211a)를 향하는 방향으로 라운드된 복수 개의 제 4 가장자리 영역(212b-1)들 및 복수 개의 제 5 가장자리 영역(212b-2)들 사이의 복수 개의 제 6 가장자리 영역(212b-3)들을 포함할 수 있다.
전자 장치(201)는 디스플레이(261)(예: 디스플레이 모듈(160))를 포함할 수 있다. 일 실시 예에서, 디스플레이(261)는 제 1 면(210a)에 위치될 수 있다. 일 실시 예에서, 디스플레이(261)는 제 1 플레이트(211a)의 적어도 일부(예: 복수 개의 제 1 가장자리 영역(212a-1)들, 복수 개의 제 2 가장자리 영역(212a-2)들 및 복수 개의 제 3 가장자리 영역(212a-3)들에 의해 경계가 지어진 부분)을 통해 노출될 수 있다. 일 실시 예에서, 디스플레이(261)는 제 1 플레이트(211a)의 외부 테두리의 형상과 실질적으로 동일한 형상을 가질 수 있다. 어떤 실시 예에서, 디스플레이(261)의 가장자리는 제 1 플레이트(211a)의 외부 테두리와 실질적으로 일치할 수 있다. 일 실시 예에서, 디스플레이(261)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저를 포함할 수 있다. 일 실시 예에서, 디스플레이(261)는, 시각적으로 노출되고 픽셀 또는 복셀을 이용하여 콘텐츠를 표시하는 화면 표시 영역(261a)을 포함할 수 있다. 일 실시 예에서, 화면 표시 영역(261a)은, 센싱 영역(261a-1) 및 카메라 영역(261a-2)을 포함할 수 있다. 센싱 영역(261a-1)은, 화면 표시 영역(261a)의 적어도 일부의 영역과 오버랩될 수 있다. 센싱 영역(261a-1)은, 센서 모듈(276)(예: 센서 모듈(176))과 관련된 입력 신호(들)의 투과를 허용할 수 있다. 센싱 영역(261a-1)은, 센싱 영역(261a-1)과 중첩되지 않는 화면 표시 영역(261a)과 마찬가지로 콘텐츠를 표시할 수 있다. 예를 들면, 센싱 영역(261a-1)은, 센서 모듈(276)이 동작하지 않는 동안, 콘텐츠를 표시할 수 있다. 카메라 영역(261a-2)은, 화면 표시 영역(261a)의 적어도 일부의 영역과 오버랩될 수 있다. 카메라 영역(261a-2)은, 제 1 카메라 모듈(280a)(예: 카메라 모듈(180))과 관련된 광학 신호(들)의 투과를 허용할 수 있다. 카메라 영역(261a-2)은, 카메라 영역(261a-2)과 중첩되지 않는 화면 표시 영역(261a)과 마찬가지로 콘텐츠를 표시할 수 있다. 예를 들면, 카메라 영역(261a-2)은, 제 1 카메라 모듈(280a)이 동작하지 않는 동안 콘텐츠를 표시할 수 있다.
전자 장치(201)는 오디오 모듈(270)(예: 오디오 모듈(170))을 포함할 수 있다. 일 실시 예에서, 오디오 모듈(270)은 제 3 면(210c)에 위치될 수 있다. 일 실시 예에서, 오디오 모듈(270)은 적어도 하나의 홀을 통해 소리를 획득할 수 있다.
전자 장치(201)는 센서 모듈(276)을 포함할 수 있다. 일 실시 예에서, 센서 모듈(276)은 제 1 면(210a)에 위치될 수 있다. 센서 모듈(276)은 화면 표시 영역(261a)의 적어도 일부에 센싱 영역(261a-1)과 일치하도록 배치될 수 있다. 센서 모듈(276)은, 센싱 영역(261a-1)을 투과하는 입력 신호를 수신하고, 수신된 입력 신호에 기초하여 전기 신호를 생성할 수 있다. 일 예로, 입력 신호는 특정 물리량(예: 열, 빛, 온도, 소리, 압력, 초음파)에 대응할 수 있다. 또 다른 예로, 입력 신호는 사용자의 생체 정보(예: 지문)와 관련된 신호를 포함할 수 있다.
전자 장치(201)는, 제 1 카메라 모듈(280a), 제 2 카메라 모듈(280b)(예: 카메라 모듈(180)) 및 플래시(280c)를 포함할 수 있다. 일 실시 예에서, 제 1 카메라 모듈(280a)은 제 1 면(210a)에 위치되고, 제 2 카메라 모듈(280b) 및 플래시(280c)는 제 2 면(210b)에 위치될 수 있다. 일 실시 예에서, 제 1 카메라 모듈(280a)의 적어도 일부는 디스플레이(261) 아래에 위치될 수 있다. 일 실시 예에서, 제 1 카메라 모듈(280a)은 카메라 영역(261a-2)을 투과하는 광학 신호(들)를 수신할 수 있다. 일 실시 예에서, 제 2 카메라 모듈(280b)은 복수 개의 카메라 모듈들(예: 듀얼 카메라, 트리플 카메라 또는 쿼드 카메라로 구현된 카메라 모듈)을 포함할 수 있다. 일 실시 예에서, 플래시(280c)는 발광 다이오드 또는 제논 램프를 포함할 수 있다.
전자 장치(201)는 음향 출력 모듈(255)(예: 음향 출력 모듈(155))을 포함할 수 있다. 일 실시 예에서, 음향 출력 모듈(255)은 제 3 면(210c)에 위치될 수 있다. 일 실시 예에서, 음향 출력 모듈(255)은 하나 이상의 홀을 포함할 수 있다.
전자 장치(201)는 입력 모듈(250)(예: 입력 모듈(150))을 포함할 수 있다. 일 실시 예에서, 입력 모듈(250)은 제 3 면(210c)에 위치될 수 있다. 일 실시 예에서, 입력 모듈(250)은 적어도 하나의 키 입력 장치를 포함할 수 있다.
전자 장치(201)는 연결 단자(278)(예: 연결 단자(178))를 포함할 수 있다. 일 실시 예에서, 연결 단자(278)는 제 3 면(210c)에 위치될 수 있다. 예를 들면, 전자 장치(201)를 일 방향(예: +Y 방향)으로 볼 때, 연결 단자(278)는 제 3 면(210c)의 중앙부에 위치되고, 연결 단자(278)를 기준으로 일 측(예: 우측)에 음향 출력 모듈(255)이 위치될 수 있다.
전자 장치(201)는, 지지체(240), 제 1 회로 기판(251), 제 2 회로 기판(252) 및 배터리(289)(예: 배터리(189))를 포함할 수 있다. 지지체(240)의 적어도 일부는, 제 1 플레이트(211a) 및 제 2 플레이트(211b)와 함께 하우징(210)을 형성할 수 있다. 일 실시 예에서, 지지체(240)는, 프레임 구조체(241)(예: 프레임(211c)) 및 플레이트 구조체(242)를 포함할 수 있다. 프레임 구조체(241)는 플레이트 구조체(242)의 가장자리를 둘러싸며 형성될 수 있다. 프레임 구조체(241)는, 제 1 플레이트(211a)의 가장자리 및 제 2 플레이트(211b)의 가장자리를 연결하고, 제 1 플레이트(211a) 및 제 2 플레이트(211b) 사이의 공간을 둘러싸고 전자 장치(201)의 제 3 면(210c)을 형성할 수 있다. 플레이트 구조체(242)는 제 1 회로 기판(251)을 수용하는 제 1 부분(242a) 및 제 2 회로 기판(252)을 수용하는 제 2 부분(242b)을 포함할 수 있다. 플레이트 구조체(242)의 일 면(예: 도 2c에 도시된 하면)에는 디스플레이(261)가 위치되고, 플레이트 구조체(242)의 타 면(예: 도 2c에 도시된 상면)에는 제 1 회로 기판(251) 및 제 2 회로 기판(252)이 위치될 수 있다. 일 실시 예에서, 플레이트 구조체(242)는, 제 1 부분(242a) 및 제 2 부분(242b) 사이에 위치되고 플레이트 구조체(242)의 양면을 통과하는 개구(245)를 포함할 수 있다. 개구(245)는 배터리(289)를 수용할 수 있다.
도 3a 및 도 3b를 참조하면, 일 실시 예에 따른 전자 장치(301)(예: 도 2a 내지 도 2c의 전자 장치(201))는, 하우징(310)(예: 하우징(210)), 카메라 모듈(380)(예: 제 2 카메라 모듈(280b)) 및 회로 기판(351)(예: 제 1 회로 기판(251))을 포함할 수 있다.
전자 장치(301)는, 회로 기판(351) 상에 위치된 커넥터(3511), 하우징(310)에 위치된 안테나 모듈(397)(예: 도 1의 안테나 모듈(197) 또는 mmWave 안테나 모듈), 및 회로 기판(351) 상의 전자 컴포넌트(388)(예: 도 1의 전력 관리 모듈(188)의 PMIC 또는 5G 모뎀)를 안테나 모듈(397)(예: 안테나 모듈(397)의 PMIC 또는 RFIC)에 연결하는 인쇄 회로 기판(350)을 포함할 수 있다. 인쇄 회로 기판(350)은, 커넥터(3511)에 연결되는 제 1 커넥터 섹션(350a), 안테나 모듈(397)에 연결되는 제 2 커넥터 섹션(350b), 및 제 1 커넥터 섹션(350a) 및 제 2 커넥터 섹션(350b) 사이의 배선 연결 섹션(350c)을 포함할 수 있다. 일 실시 예에서, 인쇄 회로 기판(350)은 플렉서블 인쇄 회로 기판일 수 있다.
한편, 본 문서에 개시된 특정 실시 예들에서, 회로 기판(351) 상의 전자 컴포넌트(388)(예: 도 1의 전력 관리 모듈(188)의 PMIC 또는 5G 모뎀)는 제 1 전자 컴포넌트로 언급되고, 안테나 모듈(397)은 제 2 전자 컴포넌트로 언급되고, 인쇄 회로 기판(350)은 제 1 전자 컴포넌트 및 제 2 전자 컴포넌트를 연결할 수 있다. 그러나, 실시 예들은 이에 제한되는 것은 아니다. 예를 들면, 인쇄 회로 기판(350)은, 제 1 전자 컴포넌트로서 카메라 모듈(380) 또는 도 2a의 제 1 카메라 모듈(280a), 및 제 2 전자 컴포넌트로서 안테나 모듈(397) 또는 회로 기판(351) 상의 복수 개의 안테나들의 어레이(미도시)를 연결할 수도 있다. 이 경우, 카메라 모듈(380) 또는 도 2a의 제 1 카메라 모듈(280a)은 제 1 전자 컴포넌트로 언급될 수 있고, 안테나 모듈(397) 또는 복수 개의 안테나들의 어레이는 제 2 전자 컴포넌트로 언급될 수 있다.
일 실시 예에서, 제 1 전자 컴포넌트(예: 도 1의 전력 관리 모듈(188)의 PMIC 또는 5G 모뎀) 및 제 2 전자 컴포넌트(예: 안테나 모듈(397))는 인쇄 회로 기판(350)을 통해 고속 신호 또는 전원 신호를 송수신할 수 있다. 인쇄 회로 기판(350)은 제 1 전자 컴포넌트 및 제 2 전자 컴포넌트 사이에서 발생할 수 있는 전원 노이즈(예: 동시 스위칭 노이즈)의 방사를 저감하도록 구성될 수 있다. 일 실시 예에서, 인쇄 회로 기판(350)은 타겟 주파수 대역에서 임피던스의 크기를 감소시키도록 구성될 수 있다. 일 실시 예에서, 인쇄 회로 기판(350)의 제 1 커넥터 섹션(350a) 또는 제 2 커넥터 섹션(350b) 주변 및/또는 회로 기판(351)의 커넥터 섹션 주변에는, 디커플링 커패시터(decoupling capacitor), 및 이를 위한 리드 패턴(lead pattern) 및 비아 구조체(via structure)가 생략될 수 있다.
도 4a 내지 도 4e를 참조하면, 일 실시 예에 따른 인쇄 회로 기판(450)(예: 도 3a 및 도 3b의 인쇄 회로 기판(350))은, 제 1 신호 레이어(451), 제 1 접지 레이어(452), 제 2 신호 레이어(453), 제 2 접지 레이어(454), 제 1 유전체(455), 제 2 유전체(456) 및 복수 개의 비아(457)들을 포함할 수 있다. 일 실시 예에서, 인쇄 회로 기판(450)은, 적층 방향(예: 도 4a에서 -Z 방향)으로, 제 1 신호 레이어(451), 제 1 접지 레이어(452), 제 1 유전체(455), 제 2 신호 레이어(453), 제 2 유전체(456) 및 제 2 접지 레이어(454) 순으로 적층되는 구조를 가질 수 있다. 일 실시 예에서, 복수 개의 비아(457)들은 제 1 신호 레이어(451) 및 제 2 신호 레이어(453)를 연결할 수 있다.
일 실시 예에서, 제 1 접지 레이어(452) 및 제 1 유전체(455)는 제 2 신호 레이어(453)를 기준으로 일 측(예: 상부)에 배치되고, 제 2 접지 레이어(454)와 제 2 유전체(456)는 제 2 신호 레이어(453)를 기준으로 타 측(예: 하부)에 배치됨으로써, 인쇄 회로 기판(450)은 양면 커패시턴스 구조를 가질 수 있다. 인쇄 회로 기판(450)의 양면 커패시턴스 구조에 의해 결정되는 총 커패시턴스 Ctot는, 제 2 신호 레이어(453)의 일 측(예: 상부)에 배치된 제 1 유전체(455)에 따라 가변할 수 있는 제 1 접지 레이어(452) 및 제 2 신호 레이어(453) 사이의 제 1 커패시턴스 C1, 및 제 2 신호 레이어(453)의 타 측(예: 하부)에 배치된 제 2 유전체(456)에 따라 가변할 수 있는 제 2 접지 레이어(454) 및 제 2 신호 레이어(453) 사이의 제 2 커패시턴스 C2의 합일 수 있다. 다시 말하면, 인쇄 회로 기판(450)의 양면 커패시턴스 구조는 병렬 커패시턴스 구조를 가질 수 있다.
제 1 신호 레이어(451)는 제 1 신호 플레이트(4511)를 포함할 수 있다. 제 1 신호 레이어(451)는, 제 1 신호 플레이트(4511)의 일 면(예: 도 4a에서 하면)에 유전체(458)(예: 제 3 유전체)가 접합되는 구조를 가질 수 있다. 제 1 신호 플레이트(4511)는 동박 적층판(copper clad laminate, CCL)으로 만들어질 수 있다.
일 실시 예에서, 제 1 신호 플레이트(4511)는, 전자 컴포넌트(예: 도 3의 전자 컴포넌트(388) 또는 안테나 모듈(397))에 연결하기 위한 커넥터(미도시)를 수용하도록 구성된 커넥터 섹션(4512)을 포함할 수 있다.
일 실시 예에서, 제 1 신호 플레이트(4511)는 스터브 섹션(4513) 및 비스터브 섹션(4514)을 포함할 수 있다. 스터브 섹션(4513) 및 비스터브 섹션(4514)은 서로 갭을 두고 이격될 수 있고, 스터브 섹션(4513) 및 비스터브 섹션(4514) 사이에 슬롯(4516)이 형성될 수 있다.
일 실시 예에서, 제 1 신호 플레이트(4511)는 복수 개의 코너들을 가질 수 있고, 복수 개의 코너들 중 적어도 하나의 코너에 형성된 컷오프 부분(4517)을 포함할 수 있다.
일 실시 예에서, 제 1 신호 플레이트(4511)는, 제 1 신호 플레이트(4511)의 적어도 일부의 영역에 형성된 길이 패턴(4518)을 포함할 수 있다. 여기서, "길이 패턴"은 실질적으로 길이 방향의 요소들을 포함하는 것을 언급할 수 있다. 길이 방향의 요소들만을 포함하는 패턴들도 "길이 패턴"으로 언급될 수 있다. 따라서, 길이 패턴은 물리적으로 측정 가능한 "길이"를 가질 수 있으며, 길이 패턴의 길이는 인쇄 회로 기판(450)이 저감하고자 하는 노이즈의 타겟 주파수 대역의 파라미터(예: 인덕턴스)에 영향을 줄 수 있다. 어떤 실시 예에서, 길이 패턴(4518)은 스터브 섹션(4513)의 적어도 일부 영역에 형성될 수 있다.
일 실시 예에서, 길이 패턴(4518)은 굽이치는 패턴(meander pattern) 또는 지그재그 패턴을 가질 수 있다. 길이 패턴(4518)은, 제 1 신호 플레이트(4511) 상에서 제 1 방향(예: +/-X 방향)으로 연장하고 제 1 방향과 다른 제 2 방향(예: +Y 방향)으로 나아가는 복수 개의 제 1 연장부(E11, E12, E13)들, 및 복수 개의 제 1 연장부(E11, E12, E13)들을 연결하고 복수 개의 연장부(E11, E12, E13)들 각각으로부터 연장하는 복수 개의 제 2 연장부(E21, E22)들을 포함할 수 있다. 예를 들면, 어느 하나의 제 2 연장부(E21)는, 어느 하나의 제 1 연장부(E11)의 단부(예: 도 4b에서 우측 단부) 및 상기 제 1 연장부(E11)에 인접하는 다른 하나의 제 1 연장부(E12)의 단부(예: 도 4b에서 우측 단부)를 연결하고 상기 단부들 사이에서 연장하고, 다른 하나의 제 2 연장부(E22)는, 위에서 언급한 제 1 연장부(E12)의 다른 단부(예: 도 4b에서 좌측 단부) 및 상기 제 1 연장부(E12)에 인접한 다른 제 1 연장부(E13)의 단부(예: 도 4b에서 좌측 단부)를 연결하고 상기 단부들 사이에서 연장할 수 있다.
일 실시 예에서, 복수 개의 제 1 연장부(E11, E12, E13)는 서로 실질적으로 동일한 방향(예: +/-X 방향)으로 연장하거나, 서로 실질적으로 반대되는 방향으로 연장할 수 있다.
일 실시 예에서, 복수 개의 제 2 연장부(E21, E22)는 스터브 섹션(4513) 및 비스터브 섹션(4514) 사이의 슬롯(4516)의 적어도 일부를 따라 연장할 수 있다.
일 실시 예에서, 복수 개의 제 1 연장부(E11, E12, E13)들의 각각의 길이는 복수 개의 제 2 연장부(E21, E22)들의 각각의 길이보다 클 수 있다. 일 실시 예에서, 복수 개의 제 1 연장부(E11, E12, E13)들의 각각의 길이는 복수 개의 제 2 연장부(E21, E22)들의 각각의 길이와 실질적으로 동일할 수도 있다. 또 일 실시 예에서, 복수 개의 제 1 연장부(E11, E12, E13)들의 각각의 길이는 복수 개의 제 2 연장부(E21, E22)들의 각각의 길이보다 작을 수도 있다.
제 1 접지 레이어(452)는 제 1 접지 플레이트(4521)를 포함할 수 있다. 제 1 접지 레이어(452)는, 제 1 접지 플레이트(4521)의 일 면(예: 도 4a에서 상면)에 유전체(458)가 접합되고, 제 1 접지 플레이트(4521)의 타 면(예: 도 4a에서 하면)에 제 1 유전체(455)가 접합되는 구조를 가질 수 있다. 제 1 접지 플레이트(4521)는 동박 적층판(copper clad laminate, CCL)으로 만들어질 수 있다.
일 실시 예에서, 제 1 접지 플레이트(4521)는, 제 1 신호 플레이트(4511)의 슬롯(4516)의 위치에 대응하는 위치에 형성된 복수 개(예: 한 쌍)의 제 2 슬롯(4522)들을 포함할 수 있다. 일 실시 예에서, 제 1 접지 플레이트(4521)는 제 2 슬롯(4522)들 사이에 위치되고 제 1 신호 플레이트(4511)의 스터브 섹션(4513) 아래에 위치된 루프 형상의 제 3 슬롯(4523)을 포함할 수 있다.
제 2 신호 레이어(453)는 제 2 신호 플레이트(4531)를 포함할 수 있다. 제 2 신호 레이어(453)는, 제 2 신호 플레이트(4531)의 일 면(예: 도 4a에서 상면)에 제 1 유전체(455)가 접합되고, 제 2 신호 플레이트(4531)의 타 면(예: 도 4a에서 하면)에 제 2 유전체(456)가 접합되는 구조를 가질 수 있다. 제 2 신호 플레이트(4531)는 동박 적층판(copper clad laminate, CCL)으로 만들어질 수 있다.
일 실시 예에서, 제 2 신호 플레이트(4531)는 전원(power source)으로 작용할 수 있다. 일 실시 예에서, 제 2 신호 플레이트(4531)는, 제 1 접지 플레이트(4521)의 복수 개의 제 2 슬롯(4522)들의 위치에 대응하는 위치에 형성되고 복수 개의 제 2 슬롯(4522)들의 경로를 따라 이격되며 배열된 복수 개의 제 4 슬롯(4532)들을 포함할 수 있다. 일 실시 예에서, 제 2 신호 플레이트(4531)는, 복수 개의 제 4 슬롯(4532)들 사이에 그리고 제 1 신호 플레이트(4511)의 스터브 섹션(4513) 아래에 위치된 루프 형상의 제 5 슬롯(4533)을 포함할 수 있다. 복수 개의 제 4 슬롯(4532)들 및 제 5 슬롯(4533)은 제 2 신호 플레이트(4531)의 전원 패턴을 형성할 수 있다.
제 2 접지 레이어(454)는 제 2 접지 플레이트(4541)를 포함할 수 있다. 일 실시 예에서, 제 2 접지 플레이트(4541)는 인쇄 회로 기판(450)의 차폐 기능을 수행할 수 있다. 일 실시 예에서, 제 2 접지 플레이트(4541)는 도전성 재료(예: 금속)로 만들어질 수 있다. 일 실시 예에서, 제 2 접지 플레이트(4541)는 플레이트 형상일 수 있다.
제 1 유전체(455)는 제 1 접지 플레이트(4521) 및 제 2 신호 플레이트(4531)를 접합할 수 있다. 제 2 유전체(456)는 제 2 신호 플레이트(4531) 및 제 2 접지 플레이트(4541)를 접합할 수 있다. 일 실시 예에서, 제 1 유전체(455)는 제 1 유전율(예: 약 3.4)을 갖고, 제 2 유전체(456)는 제 1 유전율보다 큰 제 2 유전율(예: 약 4.2)을 가질 수 있다. 일 실시 예에서, 제 2 유전체(456)는 절연을 위해 사용될 수 있다.
도 5a 내지 도 5d를 참조하면, 일 실시 예에 따른 인쇄 회로 기판(550)(예: 도 4a 내지 도 4e의 인쇄 회로 기판(450))은, 길이 패턴(5518)(예: 길이 패턴(4518))이 형성된 제 1 신호 플레이트(5511)(예: 제 1 신호 플레이트(4511))를 포함하는 제 1 신호 레이어(551)(예: 제 1 신호 레이어(451)), 제 1 접지 플레이트(5521)(예: 제 1 접지 플레이트(4521))를 포함하는 제 1 접지 레이어(552)(예: 제 1 접지 레이어(452)), 제 2 신호 플레이트(5531)(예: 제 2 신호 플레이트(4531))를 포함하는 제 2 신호 레이어(553)(예: 제 2 신호 레이어(453)), 제 2 접지 플레이트(5541)(예: 제 2 접지 플레이트(4541))를 포함하는 제 2 접지 레이어(554)(예: 제 2 접지 레이어(454)), 및 제 1 신호 플레이트(5511) 및 제 2 신호 플레이트(5531)를 연결하는 복수 개의 비아(557)(예: 비아(457))들을 포함할 수 있다.
인쇄 회로 기판(550)은, 제 1 접지 플레이트(5521) 및 제 2 신호 플레이트(5531) 사이의 제 1 유전체(555)(예: 제 1 유전체(455)), 및 제 2 신호 플레이트(5531) 및 제 2 접지 플레이트(5541) 사이의 제 2 유전체(556)(예: 제 2 유전체(456))를 포함할 수 있다. 인쇄 회로 기판(550)은, 제 1 신호 플레이트(5511) 및 제 1 접지 플레이트(5521) 사이의 제 3 유전체(558)(예: 유전체(458))를 포함할 수 있다.
길이 패턴(5518)은 굽이치는 패턴(meander pattern) 또는 지그재그 패턴을 가질 수 있다. 길이 패턴(5518)은, 복수 개의 제 1 연장부(E1)(예: 제 1 연장부(E11, E12, E13))들 및 복수 개의 제 2 연장부(E2)(예: 제 2 연장부(E21, E22))들을 포함할 수 있다. 일 실시 예에서, 제 1 연장부(E1)의 제 1 길이(L1)는 제 2 연장부(E2)의 제 2 길이(L2)보다 클 수 있다. 일 실시 예에서, 제 1 연장부(E1)의 제 1 길이(L1)는 제 2 연장부(E2)의 제 2 길이(L2)와 실질적으로 동일할 수도 있다. 또 일 실시 예에서, 제 1 연장부(E1)의 제 1 길이(L1)는 제 2 연장부(E2)의 제 2 길이(L2)보다 작을 수도 있다.
일 실시 예에서, 길이 패턴(5518)의 길이는 인쇄 회로 기판(550)이 저감하고자 하는 노이즈의 타겟 주파수 대역의 인덕턴스에 영향을 줄 수 있다. 예를 들면, 복수 개의 제 1 연장부(E1)들의 제 1 길이(L1)들 및 복수 개의 제 2 연장부(E2)들의 제 2 길이(L2)들을 합한 총 길이는 타겟 주파수 대역의 공진 주파수의 파라미터를 결정하는데 사용될 수 있다.
일 실시 예에서, 인쇄 회로 기판(550)은 제 1 커패시턴스 구조 및 제 2 커패시턴스 구조의 병렬 구조인 양면 커패시턴스 구조를 가질 수 있다. 제 1 접지 플레이트(5521) 및 제 1 유전체(55)는 제 2 신호 플레이트(5531)의 일 측(예: 상부)에 배치되고 제 1 커패시턴스 구조를 형성하고, 제 2 접지 플레이트(5541) 및 제 2 유전체(556)는 제 2 신호 플레이트(5531)의 타 측(예: 하부)에 배치되고 제 2 커패시턴스 구조를 형성할 수 있다. 따라서, 양면 커패시턴스 구조는 인쇄 회로 기판(550)이 저감하고자 하는 노이즈의 타겟 주파수 대역의 커패시턴스에 영향을 줄 수 있다.
일 실시 예에서, 제 2 신호 플레이트(5531)를 대면하는 제 1 접지 플레이트(5521)의 제 1 영역(A1)의 면적, 제 1 유전체(555)의 제 1 두께(H1) 및/또는 제 1 유전체(555)의 제 1 유전율은 제 1 커패시턴스 구조의 제 1 커패시턴스에 영향을 줄 수 있다.
일 실시 예에서, 제 2 신호 플레이트(5531)를 대면하는 제 2 접지 플레이트(5541)의 제 2 영역(A2)의 면적, 제 2 유전체(556)의 제 2 두께(H2) 및/또는 제 2 유전체(556)의 제 2 유전율은 제 2 커패시턴스 구조의 제 2 커패시턴스에 영향을 줄 수 있다.
일 실시 예에서, 제 1 두께(H1)는 제 2 두께(H2)보다 작을 수 있다. 예를 들면, 제 1 두께(H1)는 약 7.5 ㎛이고, 제 2 두께(H2)는 약 32.5 ㎛로서, 제 1 유전체(555)는 제 2 유전체(556)에 비해 상대적으로 초박형일 수 있다.
일 실시 예에서, 제 2 유전율은 제 1 유전율보다 클 수 있다. 예를 들면, 제 1 유전율은 약 3.4이고, 제 2 유전율은 약 4.2로서, 제 2 유전체(556)는 제 1 유전체(555)에 비해 상대적으로 고유전율을 가질 수 있다.
일 실시 예에서, 제 1 면적(A1), 제 1 두께(H1) 및/또는 제 1 유전율은 고정적인 파라미터들로 설계될 수 있는 반면, 제 2 면적(A2), 제 2 두께(H2) 및/또는 제 2 유전율은 가변적인 파라미터들로 설계될 수 있다. 다시 말하면, 제 1 커패시턴스 구조의 설계를 고정시키면서, 제 2 면적(A2), 제 2 두께(H2) 및/또는 제 2 유전율을 가변시킴으로써 양면 커패시턴스 구조의 원하는 최종적인 커패시턴스 값이 튜닝될 수 있다. 또한, 길이 패턴(5518)의 길이를 가변시킴으로써, 저임피던스가 달성될 수 있다. 즉, LC 공진을 이용하여 원하는 대역에서의 전원 노이즈에 의해 유발된 영향이 차단될 수 있다. 예를 들면, 인쇄 회로 기판(550)은, GPS 대역(예: 공진 주파수가 약 1.5 GHz인 대역)의 전원 노이즈 영향을 차단하기 위해, 총 커패시턴스가 약 150 pF이고, 인덕턴스가 약 0.7 nH이 되도록 설계된 구조를 가질 수 있다.
도 6a 및 도 6b는 각각 약 22 pF의 디커플링 커패시턴스의 비교 실험 예 및 본 문서에 개시된 약 150 pF의 총 커패시턴스를 갖는 인쇄 회로 기판(예: 도 4의 인쇄 회로 기판(450)) 사이의 임피던스 주파수 특성들을 비교하기 위한 그래프이다. 22 pF의 디커플링 커패시턴스의 비교 실험 예에 대비하여 상기 인쇄 회로 기판은 약 1.5 옴(ohm)의 감소된 임피던스를 가지는 점을 확인할 수 있으며, 더 작은 전원 스위칭 노이즈가 방사되는 점을 알 수 있다. 또한, 전자기 시뮬레이션 결과를 도시하는 도 6b를 더욱 참조하면, 약 5 mm 거리에서 전자장의 세기를 비교한 결과들에 기초하면, 비교 실험 예에 비해 상기 인쇄 회로 기판이 8 dB의 노이즈 개선 효과가 있음을 확인할 수 있다.
도 7a 내지 도 7d는 타겟 주파수 대역의 파라미터(예: 인덕턴스)의 값을 증가시키기 위한 특정 실시 예들에 따른 길이 패턴들(7718a, 7718b, 7718c, 7718d)을 도시한다. 일 실시 예에서, 길이 패턴들(7718a, 7718b, 7718c, 7718d)은 인쇄 회로 기판(예: 도 4a 내지 도 4e의 인쇄 회로 기판(450))의 신호 플레이트(예: 제 1 신호 플레이트(4511))의 스터브 섹션(예: 스터브 섹션(4513))에 형성될 수 있다. 일 실시 예에서, 길이 패턴들(7718a, 7718b, 7718c, 7718d)(예: 도 4b의 길이 패턴(4518) 또는 도 5a의 길이 패턴(5518))은, 중심부(C)에 인접한 제 1 단부(EA), 중심부(C)로부터 떨어진 제 2 단부(EB), 및 제 1 단부(EA) 및 제 2 단부(EB) 사이에서 그리고 중심부(C) 주위로 적어도 부분적으로 둘러싸는 방향(예: 반시계 방향)으로 연장하는 연장부(E)(예: 도 4b의 제 1 연장부(E11, E12, E13) 및 제 2 연장부(E21, E22))를 포함할 수 있다. 일 실시 예에서, 연장부(E)는 중심부(C) 주위로 중심부(C)를 적어도 부분적으로 둘러싸는 반시계 방향으로, 예를 들면 적어도 하나의 횟수(예: 3회)만큼, 연장할 수 있다. 일 실시 예에서, 제 1 단부(EA)는 실질적으로 중심부(C)에 위치할 수 있다.
도 7a를 참조하면, 연장부(E)는, 중심부(C) 주위로 제 1 각도(예: 약 180도)만큼 연장하는 적어도 하나의 제 1 원주 방향 연장부(E1), 및 제 1 원주 방향 연장부(E1)에 연결되고 중심부(C) 주위로 제 2 각도(예: 약 0도 내지 약 180도)만큼 연장하는 적어도 하나의 제 2 원주 방향 연장부(E2)를 포함할 수 있다.
도 7b를 참조하면, 연장부(E)는, 제 1 방향(예: -/+X 방향)으로 연장하는 적어도 하나의 제 1 연장부(E1), 제 1 연장부(E1)에 연결되고 제 1 방향에 교차하는 제 2 방향(예: +/-Y 방향)으로 연장하는 적어도 하나의 제 2 연장부(E2), 제 2 연장부(E2)에 연결되고 제 2 방향에 교차하고 제 1 방향에 반대되는 제 3 방향(예: +/-X 방향)으로 연장하는 적어도 하나의 제 3 연장부(E3), 및 제 3 연장부(E3)에 연결되고 제 3 방향에 교차하고 제 2 방향에 반대되는 제 4 방향(예: -/+Y 방향)으로 연장하는 적어도 하나의 제 4 연장부(E4)를 포함할 수 있다.
일 실시 예에서, 제 1 연장부(E1) 및 제 3 연장부(E3)는 실질적으로 서로 평행할 수 있다. 일 실시 예에서, 제 2 연장부(E2) 및 제 4 연장부(E4)는 실질적으로 서로 평행할 수 있다.
일 실시 예에서, 연장부(E)는, 복수 개의 제 1 연장부(E1)들, 복수 개의 제 2 연장부(E2)들, 복수 개의 제 3 연장부(E3)들, 및 복수 개의 제 4 연장부(E4)들을 포함할 수 있고, 복수 개의 제 1 연장부(E1)들은 중심부(C)로부터 멀어지는 방향으로 서로 이격되고, 복수 개의 제 2 연장부(E2)들은 중심부(C)로부터 멀어지는 방향으로 서로 이격되고, 복수 개의 제 3 연장부(E3)들은 중심부(C)로부터 멀어지는 방향으로 서로 이격되고, 복수 개의 제 4 연장부(E4)들은 중심부(C)로부터 멀어지는 방향으로 서로 이격될 수 있다.
일 실시 예에서, 연장부(E)는, 복수 개의 제 1 연장부(E1)들, 복수 개의 제 2 연장부(E2)들, 복수 개의 제 3 연장부(E3)들, 및 복수 개의 제 4 연장부(E4)들을 포함할 수 있다. 복수 개의 제 4 연장부(E4)들 중 적어도 일부의 제 4 연장부(E4)는 제 1 연장부(E1)에 연결될 수 있다.
일 실시 예에서, 연장부(E)는, 복수 개의 제 1 연장부(E1)들, 복수 개의 제 2 연장부(E2)들, 복수 개의 제 3 연장부(E3)들, 및 복수 개의 제 4 연장부(E4)들을 포함할 수 있다. 복수 개의 제 3 연장부(E3)들에서 중심부(C)로부터 가장 멀리 떨어져 있는 제 3 연장부(E3)는 제 2 단부(EB)를 가질 수 있다. 일 실시 예에서, 중심부(C)로부터 가장 멀리 떨어져 있는 제 1 연장부(E1), 제 2 연장부(E2) 또는 제 4 연장부(E4)는 제 2 단부(EB)를 가질 수도 있다.
도 7c를 참조하면, 연장부(E)는, 적어도 하나의 제 1 연장부(E1), 제 1 연장부(E1)에 연결된 적어도 하나의 제 2 연장부(E2), 제 2 연장부(E2)에 연결된 적어도 하나의 제 3 연장부(E3), 제 3 연장부(E3)에 연결된 적어도 하나의 제 4 연장부(E4), 제 4 연장부(E4)에 연결된 적어도 하나의 제 5 연장부(E5), 및 제 5 연장부(E5)에 연결된 적어도 하나의 제 6 연장부(E6)를 포함할 수 있다.
제 1 연장부(E1)는, 제 1 방향(예: 도 7c에서 중심부(C)를 원점으로 할 때 약 +120도 방향)으로 연장할 수 있다. 제 2 연장부(E2)는, 제 1 연장부(E1)에 대해 일 회전 방향(예: 반시계 방향)으로 제 1 각도(예: 약 120도)를 형성하며 제 2 방향(예: 도 7c에서 중심부(C)를 원점으로 할 때 약 +60도 방향)으로 연장할 수 있다. 제 3 연장부(E3)는, 제 2 연장부(E2)에 대해 상기 회전 방향으로 제 2 각도(예: 약 120도)를 형성하며 제 3 방향(예: 도 7c에서 중심부(C)를 원점으로 할 때 약 0도 방향)으로 연장할 수 있다. 제 4 연장부(E4)는, 제 3 연장부(E3)에 대해 상기 회전 방향으로 제 3 각도(예: 약 120도)를 형성하며 제 4 방향(예: 도 7c에서 중심부(C)를 원점으로 할 때 약 -60도 방향)으로 연장할 수 있다. 제 5 연장부(E5)는, 제 4 연장부(E4)에 대해 상기 회전 방향으로 제 4 각도(예: 약 120도)를 형성하며 제 5 방향(예: 도 7c에서 중심부(C)를 원점으로 할 때 약 -120도 방향)으로 연장할 수 있다. 제 6 연장부(E6)는, 제 5 연장부(E5)에 대해 제 5 각도(예: 약 120도)를 형성하며 제 6 방향(예: 도 7c에서 중심부(C)를 원점으로 할 때 약 -180도 방향)으로 연장할 수 있다.
일 실시 예에서, 제 1 연장부(E1) 및 제 4 연장부(E4)는 실질적으로 서로 평행할 수 있다. 일 실시 예에서, 제 2 연장부(E2) 및 제 5 연장부(E5)는 실질적으로 서로 평행할 수 있다. 일 실시 예에서, 제 3 연장부(E3) 및 제 6 연장부(E6)는 실질적으로 서로 평행할 수 있다.
일 실시 예에서, 연장부(E)는, 복수 개의 제 1 연장부(E1)들, 복수 개의 제 2 연장부(E2)들, 복수 개의 제 3 연장부(E3)들, 복수 개의 제 4 연장부(E4)들, 복수 개의 제 5 연장부(E5)들, 및 복수 개의 제 6 연장부(E6)들을 포함할 수 있고, 복수 개의 제 6 연장부(E6)들 중 적어도 하나의 제 6 연장부(E6)는 제 1 연장부(E1)에 연결될 수 있다.
일 실시 예에서, 연장부(E)는, 복수 개의 제 1 연장부(E1)들, 복수 개의 제 2 연장부(E2)들, 복수 개의 제 3 연장부(E3)들, 복수 개의 제 4 연장부(E4)들, 복수 개의 제 5 연장부(E5)들, 및 복수 개의 제 6 연장부(E6)들을 포함할 수 있다. 복수 개의 제 6 연장부(E6)들에서 중심부(C)로부터 가장 멀리 떨어져 있는 제 6 연장부(E6)는 제 2 단부(EB)를 가질 수 있다. 일 실시 예에서, 중심부(C)로부터 가장 멀리 떨어져 있는 제 1 연장부(E1), 제 2 연장부(E2), 제 3 연장부(E3), 제 4 연장부(E4) 또는 제 5 연장부(E5)는 제 2 단부(EB)를 가질 수도 있다.
도 7d를 참조하면, 연장부(E)는, 적어도 하나의 제 1 연장부(E1), 제 1 연장부(E1)에 연결된 적어도 하나의 제 2 연장부(E2), 제 2 연장부(E2)에 연결된 적어도 하나의 제 3 연장부(E3), 제 3 연장부(E3)에 연결된 적어도 하나의 제 4 연장부(E4), 제 4 연장부(E4)에 연결된 적어도 하나의 제 5 연장부(E5), 제 5 연장부(E5)에 연결된 적어도 하나의 제 6 연장부(E6), 제 6 연장부(E6)에 연결된 적어도 하나의 제 7 연장부(E7), 및 제 7 연장부(E7)에 연결된 적어도 하나의 제 8 연장부(E8)를 포함할 수 있다.
제 1 연장부(E1)는, 제 1 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 +180도 방향)으로 연장할 수 있다. 제 2 연장부(E2)는, 제 1 연장부(E1)에 대해 일 회전 방향(예: 반시계 방향)으로 제 1 각도(예: 약 135도)를 형성하며 제 2 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 +135도 방향)으로 연장할 수 있다. 제 3 연장부(E3)는, 제 2 연장부(E2)에 대해 상기 회전 방향으로 제 2 각도(예: 약 135도)를 형성하며 제 3 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 +90도 방향)으로 연장할 수 있다. 제 4 연장부(E4)는, 제 3 연장부(E3)에 대해 상기 회전 방향으로 제 3 각도(예: 약 135도)를 형성하며 제 4 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 +45도 방향)으로 연장할 수 있다. 제 5 연장부(E5)는, 제 4 연장부(E4)에 대해 상기 회전 방향으로 제 4 각도(예: 약 135도)를 형성하며 제 5 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 0도 방향)으로 연장할 수 있다. 제 6 연장부(E6)는, 제 5 연장부(E5)에 대해 제 5 각도(예: 약 135도)를 형성하며 제 6 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 -45도 방향)으로 연장할 수 있다. 제 7 연장부(E7)는, 제 6 연장부(E6)에 대해 제 6 각도(예: 약 135도)를 형성하며 제 7 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 -90도 방향)으로 연장할 수 있다. 제 8 연장부(E8)는, 제 7 연장부(E7)에 대해 제 7 각도(예: 약 135도)를 형성하며 제 8 방향(예: 도 7d에서 중심부(C)를 원점으로 할 때 약 -135도 방향)으로 연장할 수 있다.
일 실시 예에서, 제 1 연장부(E1) 및 제 5 연장부(E5)는 실질적으로 서로 평행할 수 있다. 일 실시 예에서, 제 2 연장부(E2) 및 제 6 연장부(E6)는 실질적으로 서로 평행할 수 있다. 일 실시 예에서, 제 3 연장부(E3) 및 제 7 연장부(E7)는 실질적으로 서로 평행할 수 있다. 일 실시 예에서, 제 4 연장부(E4) 및 제 8 연장부(E8)는 실질적으로 서로 평행할 수 있다.
일 실시 예에서, 연장부(E)는, 복수 개의 제 1 연장부(E1)들, 복수 개의 제 2 연장부(E2)들, 복수 개의 제 3 연장부(E3)들, 복수 개의 제 4 연장부(E4)들, 복수 개의 제 5 연장부(E5)들, 복수 개의 제 6 연장부(E6)들, 복수 개의 제 7 연장부(E7)들, 및 복수 개의 제 8 연장부(E8)들을 포함할 수 있고, 복수 개의 제 8 연장부(E8)들 중 적어도 하나의 제 8 연장부(E8)는 제 1 연장부(E1)에 연결될 수 있다.
일 실시 예에서, 연장부(E)는, 복수 개의 제 1 연장부(E1)들, 복수 개의 제 2 연장부(E2)들, 복수 개의 제 3 연장부(E3)들, 복수 개의 제 4 연장부(E4)들, 복수 개의 제 5 연장부(E5)들, 복수 개의 제 6 연장부(E6)들, 복수 개의 제 7 연장부(E7)들, 및 복수 개의 제 8 연장부(E8)들을 포함할 수 있다. 복수 개의 제 1 연장부(E1)들에서 중심부(C)로부터 가장 멀리 떨어져 있는 제 1 연장부(E1)는 제 2 단부(EB)를 가질 수 있다. 일 실시 예에서, 중심부(C)로부터 가장 멀리 떨어져 있는 제 2 연장부(E2), 제 3 연장부(E3), 제 4 연장부(E4), 제 5 연장부(E5), 제 6 연장부(E6), 제 7 연장부(E7) 또는 제 8 연장부(E8)는 제 2 단부(EB)를 가질 수도 있다.
도 8a 및 도 8b를 참조하면, 일 실시 예에 따른 인쇄 회로 기판(850)(예: 도 5a 내지 도 5d의 인쇄 회로 기판(550))은, 제 1 신호 플레이트(예: 제 1 신호 플레이트(5511))를 포함하는 제 1 신호 레이어(미도시)(예: 제 1 신호 레이어(551)), 제 1 접지 플레이트(8521)(예: 제 1 접지 플레이트(5521))를 포함하는 제 1 접지 레이어(852)(예: 제 1 접지 레이어(552)), 제 2 신호 플레이트(예: 제 2 신호 플레이트(5531))를 포함하는 제 2 신호 레이어(853)(예: 제 2 신호 레이어(553)), 제 2 접지 플레이트(예: 제 2 접지 플레이트(5541))를 포함하는 제 2 접지 레이어(854)(예: 제 2 접지 레이어(554)), 제 1 신호 플레이트 및 제 2 신호 플레이트를 연결하는 복수 개의 비아(예: 비아(557))들, 제 1 접지 플레이트(8521) 및 제 2 신호 플레이트 사이의 제 1 유전체(예: 제 1 유전체(555)), 제 2 신호 플레이트 및 제 2 접지 플레이트 사이의 제 2 유전체(예: 제 2 유전체(556)), 및 제 1 신호 플레이트 및 제 1 접지 플레이트(8521) 사이의 제 3 유전체(예: 제 3 유전체(558))를 포함할 수 있다.
제 1 접지 레이어(852)는, 제 1 접지 플레이트(8521)에 형성된 슬롯 패턴(8528)을 포함할 수 있다. 슬롯 패턴(8528)은, 제 1 접지 플레이트(8521)의 전기적 경로의 길이를 증가시키고, 제 2 신호 레이어(853)의 제 2 신호 플레이트의 전기적 경로의 길이(예: X방향 길이 또는 Y방향 길이)를 증가시킬 수 있다. 예를 들면, 슬롯 패턴(8528)은, 제 1 접지 플레이트(8521)의 제 1 방향(예: +/-X 방향)으로 연장하고 제 1 방향에 교차하는 제 2 방향(예: +/-Y 방향)으로 이격되며 배열된 복수 개의 슬롯(SL)들을 포함할 수 있다.
일 실시 예에서, 복수 개의 슬롯(SL)들의 제 1 방향(예: +/-X 방향)의 연장 길이는 실질적으로 동일할 수 있다. 일 실시 예에서, 복수 개의 슬롯(SL)들의 제 2 방향(예: +/-Y 방향)의 폭은 실질적으로 동일할 수 있다. 일 실시 예에서, 인접한 한 쌍의 슬롯(SL)들 사이의 간격은 다른 인접한 한 쌍의 슬롯(SL)들 사이의 간격과 실질적으로 동일할 수 있다.
도 9는 슬롯 패턴(예: 도 8a 및 도 8b의 슬롯 패턴(8528))이 형성된 제 1 접지 플레이트(예: 도 8a 및 도 8b의 제 1 접지 플레이트(8521))를 포함하는 인쇄 회로 기판(예: 도 8a의 인쇄 회로 기판(850))의 전원 노이즈의 임피던스 및 슬롯 패턴이 적용되지 않은 인쇄 회로 기판(예: 도 5a 내지 도 5d의 인쇄 회로 기판(550))의 전원 노이즈의 임피던스를 비교하는 그래프를 도시한다. 슬롯 패턴이 적용되지 않은 인쇄 회로 기판의 전원 노이즈의 임피던스 대비 슬롯 패턴이 적용된 인쇄 회로 기판의 전원 노이즈의 임피던스는 약 1.6 GHz 주파수 대역에서 약 6dB가 감소되는 노이즈 저감 효과가 있음을 확인할 수 있다.
일 실시 예에 따른 전자 장치(301)는, 제 1 전자 컴포넌트(390), 제 2 전자 컴포넌트(397), 및 상기 제 1 전자 컴포넌트(390) 및 상기 제 2 전자 컴포넌트(397)를 연결하고, 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 인쇄 회로 기판(350, 450, 550)을 포함하고, 상기 인쇄 회로 기판(450, 550)은, 제 1 신호 플레이트(4511, 5511)를 포함하는 제 1 신호 레이어(451, 551)로서, 상기 제 1 신호 플레이트(4511, 5511)는, 상기 타겟 주파수 대역의 제 1 파라미터에 대응하는 길이를 갖는 길이 패턴(4518, 5518)을 갖는, 상기 제 1 신호 레이어(451, 551), 상기 제 1 신호 플레이트(4511, 5511) 아래에 위치된 제 1 접지 플레이트(4521, 5521)를 포함하는 제 1 접지 레이어(452, 552)로서, 상기 제 1 접지 플레이트(4521, 5521)는 제 1 면적(A1)을 갖는, 상기 제 1 접지 레이어(452, 552), 상기 제 1 접지 플레이트(4521, 5521) 아래에 위치된 제 2 신호 플레이트(4531, 5531)를 포함하는 제 2 신호 레이어(453, 553), 상기 제 1 접지 플레이트(4521, 5521) 및 상기 제 2 신호 플레이트(4531, 5531) 사이에 위치되고 제 1 두께(H1) 및 제 1 유전율을 갖는 제 1 유전체(455, 555), 상기 제 2 신호 플레이트(4531, 5531) 아래에 위치된 제 2 접지 플레이트(4541, 5541)를 포함하는 제 2 접지 레이어(454, 554)로서, 상기 제 2 접지 플레이트(4541, 5541)는, 상기 타겟 주파수 대역의 제 2 파라미터에 대응하는 제 2 면적(A2)을 갖는, 상기 제 2 접지 레이어(454, 554), 및 상기 제 2 신호 플레이트(4531, 5531) 및 상기 제 2 접지 플레이트(4541, 5541) 사이에 위치된 제 2 유전체(456, 556)로서, 상기 제 2 유전체(456, 556)는, 상기 제 2 파라미터에 대응하는 제 2 두께(H2) 및 제 2 유전율을 갖는, 상기 제 2 유전체(456, 556)를 포함할 수 있다.
일 실시 예에서, 상기 길이 패턴(4518, 5518)은, 상기 제 1 신호 플레이트(4511, 5511)의 제 1 방향으로 연장하는 제 1 연장부(E11, E12, E13, E1) 및 상기 제 1 연장부(E11, E12, E13, E1)로부터 연장하는 제 2 연장부(E21, E22, E2)를 포함할 수 있다.
일 실시 예에서, 상기 제 1 연장부(E11, E12, E13, E1)는 제 1 길이(L1)를 갖고, 상기 제 2 연장부(E21, E22, E2)는 제 2 길이(L2)를 갖고, 상기 제 1 길이(L1)는 상기 제 2 길이(L2)와 실질적으로 동일하거나 상기 제 2 길이(L2)보다 클 수 있다.
일 실시 예에서, 상기 길이 패턴(4518, 5518)은, 상기 제 1 방향에 실질적으로 반대되는 방향으로 상기 제 2 연장부(E21, E22, E2)로부터 연장하고 상기 제 1 연장부(E11, E12, E13, E1)와 이격된 추가적인 제 1 연장부(E11, E12, E13, E1)를 더 포함할 수 있다.
일 실시 예에서, 상기 제 1 신호 플레이트(4511, 5511)는, 상기 길이 패턴(4518, 5518)을 포함하는 스터브 섹션(4513) 및 상기 스터브 섹션(4513)으로부터 이격된 비스터브 섹션(4514)을 포함할 수 있다. 슬롯(4516)은 상기 스터브 섹션(4513) 및 상기 비스터브 섹션(4514) 사이에 형성될 수 있다.
일 실시 예에서, 상기 길이 패턴(4518, 5518)은, 상기 제 1 신호 플레이트(4511, 5511)의 제 1 방향으로 연장하고 상기 제 1 방향과 다른 상기 제 1 신호 플레이트(4511, 5511)의 제 2 방향으로 배열된 복수 개의 제 1 연장부(E11, E12, E13, E1)들, 및 상기 복수 개의 제 1 연장부(E11, E12, E13, E1)들을 연결하는 복수 개의 제 2 연장부(E21, E22, E2)들을 포함하고, 복수 개의 제 2 연장부(E21, E22, E2)들의 각각은 상기 슬롯(4516)의 적어도 일부를 따라 그리고 상기 복수 개의 제 1 연장부(E11, E12, E13, E1)들 중 대응하는 하나의 제 1 연장부로부터 연장할 수 있다.
일 실시 예에서, 상기 길이 패턴(7718a, 7718b, 7718c, 7718d)은 중심부(C)를 갖고, 상기 길이 패턴(7718a, 7718b, 7718c, 7718d)은, 상기 중심부(C) 주위로 상기 중심부(C)를 둘러싸는 방향으로 연장하는 연장부(E)를 포함할 수 있다.
일 실시 예에서, 상기 제 1 신호 플레이트(4511, 5511)는, 상기 제 1 전자 컴포넌트(390)와 연결되는 제 1 커넥터 섹션(350a) 및 상기 제 2 전자 컴포넌트(397)와 연결되는 제 2 커넥터 섹션(350b)을 포함할 수 있다.
일 실시 예에서, 상기 제 1 두께(H1)는 상기 제 2 두께(H2)보다 작을 수 있다.
일 실시 예에서, 상기 제 2 유전율은 상기 제 1 유전율보다 클 수 있다.
일 실시 예에서, 상기 제 1 접지 레이어(852)는, 상기 제 1 접지 플레이트(8521)에 형성된 슬롯 패턴(8528)을 더 포함하고, 상기 슬롯 패턴(8528)은, 상기 제 1 접지 플레이트(8521)의 제 1 방향으로 연장하고 상기 제 1 방향과 다른 제 2 방향으로 배열된 복수 개의 슬롯(SL)들을 포함할 수 있다.
일 실시 예에서, 상기 제 1 전자 컴포넌트(390)는 통신 모듈을 포함하고, 상기 제 2 전자 컴포넌트(397)는 안테나 모듈을 포함할 수 있다.
일 실시 예에 따른 인쇄 회로 기판(350, 450, 550)은 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 인쇄 회로 기판일 수 있고, 제 1 신호 플레이트(4511, 5511)를 포함하는 제 1 신호 레이어(451, 551)로서, 상기 제 1 신호 플레이트(4511, 5511)는, 상기 타겟 주파수 대역의 제 1 파라미터에 대응하는 길이를 갖는 길이 패턴(4518, 5518)을 갖는, 상기 제 1 신호 레이어(451, 551), 상기 제 1 신호 플레이트(4511, 5511) 아래에 위치된 제 1 접지 플레이트(4521, 5521)를 포함하는 제 1 접지 레이어(452, 552)로서, 상기 제 1 접지 플레이트(4521, 5521)는 제 1 면적(A1)을 갖는, 상기 제 1 접지 레이어(452, 552), 상기 제 1 접지 플레이트(4521, 5521) 아래에 위치된 제 2 신호 플레이트(4531, 5531)를 포함하는 제 2 신호 레이어(453, 553), 상기 제 1 접지 플레이트(4521, 5521) 및 상기 제 2 신호 플레이트(4531, 5531) 사이에 위치되고 제 1 두께(H1) 및 제 1 유전율을 갖는 제 1 유전체(455, 555), 상기 제 2 신호 플레이트(4531, 5531) 아래에 위치된 제 2 접지 플레이트(4541, 5541)를 포함하는 제 2 접지 레이어(454, 554)로서, 상기 제 2 접지 플레이트(4541, 5541)는, 상기 타겟 주파수 대역의 제 2 파라미터에 대응하는 제 2 면적(A2)을 갖는, 상기 제 2 접지 레이어(454, 554), 및 상기 제 2 신호 플레이트(4531, 5531) 및 상기 제 2 접지 플레이트(4541, 5541) 사이에 위치된 제 2 유전체(456, 556)로서, 상기 제 2 유전체(456, 556)는, 상기 제 2 파라미터에 대응하는 제 2 두께(H2) 및 제 2 유전율을 갖는, 상기 제 2 유전체(456, 556)를 포함할 수 있다.
일 실시 예에서, 상기 길이 패턴(4518, 5518)은, 상기 제 1 신호 플레이트(4511, 5511)의 제 1 방향으로 연장하는 제 1 연장부(E11, E12, E13, E1) 및 상기 제 1 연장부(E11, E12, E13, E1)로부터 연장하는 제 2 연장부(E21, E22, E2)를 포함할 수 있다.
일 실시 예에서, 상기 제 1 연장부(E11, E12, E13, E1)는 제 1 길이(L1)를 갖고, 상기 제 2 연장부(E21, E22, E2)는 제 2 길이(L2)를 갖고, 상기 제 1 길이(L1)는 상기 제 2 길이(L2)와 실질적으로 동일하거나 상기 제 2 길이(L2)보다 클 수 있다.
일 실시 예에서, 상기 길이 패턴(4518, 5518)은, 상기 제 1 방향에 실질적으로 반대되는 방향으로 상기 제 2 연장부(E21, E22, E2)로부터 연장하고 상기 제 1 연장부(E11, E12, E13, E1)와 이격된 추가적인 제 1 연장부(E11, E12, E13, E1)를 더 포함할 수 있다.
일 실시 예에서, 상기 제 1 신호 플레이트(4511, 5511)는, 상기 길이 패턴(4518, 5518)을 포함하는 스터브 섹션(4513) 및 상기 스터브 섹션(4513)으로부터 이격된 비스터브 섹션(4514)을 포함할 수 있다. 슬롯(4516)은, 상기 스터브 섹션(4513) 및 상기 비스터브 섹션(4514) 사이에 형성될 수 있다.
일 실시 예에서, 상기 길이 패턴(4518, 5518)은, 상기 제 1 신호 플레이트(4511, 5511)의 제 1 방향으로 연장하고 상기 제 1 방향과 다른 상기 제 1 신호 플레이트(4511, 5511)의 제 2 방향으로 배열된 복수 개의 제 1 연장부(E11, E12, E13, E1)들, 및 상기 복수 개의 제 1 연장부(E11, E12, E13, E1)들을 연결하는 복수 개의 제 2 연장부(E21, E22, E2)들을 포함하고, 복수 개의 제 2 연장부(E21, E22, E2)들의 각각은 상기 슬롯(4516)의 적어도 일부를 따라 그리고 상기 복수 개의 제 1 연장부(E11, E12, E13, E1)들 중 대응하는 하나의 제 1 연장부로부터 연장할 수 있다.
일 실시 예에서, 상기 길이 패턴(7718a, 7718b, 7718c, 7718d)은 중심부(C)를 갖고, 상기 길이 패턴(7718a, 7718b, 7718c, 7718d)은, 상기 중심부(C) 주위로 상기 중심부(C)를 둘러싸는 방향으로 연장하는 연장부(E)를 포함할 수 있다.
일 실시 예에서, 상기 제 1 신호 플레이트(4511, 5511)는, 상기 제 1 전자 컴포넌트(390)와 연결되는 제 1 커넥터 섹션(350a) 및 상기 제 2 전자 컴포넌트(397)와 연결되는 제 2 커넥터 섹션(350b)을 포함할 수 있다.
일 실시 예에서, 상기 제 1 두께(H1)는 상기 제 2 두께(H2)보다 작을 수 있다.
일 실시 예에서, 상기 제 2 유전율은 상기 제 1 유전율보다 클 수 있다.
일 실시 예에서, 상기 제 1 접지 레이어(852)는, 상기 제 1 접지 플레이트(8521)에 형성된 슬롯 패턴(8528)을 더 포함하고, 상기 슬롯 패턴(8528)은, 상기 제 1 접지 플레이트(8521)의 제 1 방향으로 연장하고 상기 제 1 방향l과 다른 제 2 방향으로 배열된 복수 개의 슬롯(SL)들을 포함할 수 있다.
일 실시 예에 따른 전자 장치(301, 401, 501)는, 전력 관리 모듈(388), 안테나 모듈(397), 및 상기 전력 관리 모듈(388) 및 상기 안테나 모듈(397)을 연결하고, 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 플렉서블 인쇄 회로 기판(350, 450, 550)을 포함하고, 상기 플렉서블 인쇄 회로 기판(350, 450, 550)은, 제 1 신호 플레이트(4511, 5511)를 포함하는 제 1 신호 레이어(451, 551)로서, 상기 제 1 신호 플레이트(4511, 5511)는, 상기 타겟 주파수 대역의 인덕턴스에 대응하는 길이를 갖는 길이 패턴(4518, 5518)을 갖는, 상기 제 1 신호 레이어(451, 551), 상기 제 1 신호 플레이트(4511, 5511) 아래에 위치된 제 1 접지 플레이트(4521, 5521)를 포함하는 제 1 접지 레이어(452, 552)로서, 상기 제 1 접지 플레이트(4521, 5521)는 제 1 면적(A1)을 갖는, 상기 제 1 접지 레이어(452, 552), 상기 제 1 접지 플레이트(4521, 5521) 아래에 위치된 제 2 신호 플레이트(4531, 5531)를 포함하는 제 2 신호 레이어(453, 553), 상기 제 1 접지 플레이트(4521, 5521) 및 상기 제 2 신호 플레이트(4531, 5531) 사이에 위치되고 제 1 두께(H1) 및 제 1 유전율을 갖는 제 1 유전체(455, 555), 상기 제 2 신호 플레이트(4531, 5531) 아래에 위치된 제 2 접지 플레이트(4541, 5541)를 포함하는 제 2 접지 레이어(454, 554)로서, 상기 제 2 접지 플레이트(4541, 5541)는, 상기 타겟 주파수 대역의 커패시턴스에 대응하는 제 2 면적(A2)을 갖는, 상기 제 2 접지 레이어(454, 554), 및 상기 제 2 신호 플레이트(4531, 5531) 및 상기 제 2 접지 플레이트(4541, 5541) 사이에 위치된 제 2 유전체(456, 556)로서, 상기 제 2 유전체(456, 556)는, 상기 커패시턴스에 대응하는 제 2 두께(H2) 및 제 2 유전율을 갖는, 상기 제 2 유전체(456, 556)를 포함할 수 있다.

Claims (15)

  1. 제 1 신호 플레이트를 포함하는 제 1 신호 레이어로서, 상기 제 1 신호 플레이트는, 타겟 주파수 대역의 제 1 파라미터에 대응하는 길이를 갖는 길이 패턴을 갖는, 상기 제 1 신호 레이어;
    상기 제 1 신호 플레이트 아래에 위치된 제 1 접지 플레이트를 포함하는 제 1 접지 레이어로서, 상기 제 1 접지 플레이트는 제 1 면적을 갖는, 상기 제 1 접지 레이어;
    상기 제 1 접지 플레이트 아래에 위치된 제 2 신호 플레이트를 포함하는 제 2 신호 레이어;
    상기 제 1 접지 플레이트 및 상기 제 2 신호 플레이트 사이에 위치되고 제 1 두께 및 제 1 유전율을 갖는 제 1 유전체;
    상기 제 2 신호 플레이트 아래에 위치된 제 2 접지 플레이트를 포함하는 제 2 접지 레이어로서, 상기 제 2 접지 플레이트는, 상기 타겟 주파수 대역의 제 2 파라미터에 대응하는 제 2 면적을 갖는, 상기 제 2 접지 레이어; 및
    상기 제 2 신호 플레이트 및 상기 제 2 접지 플레이트 사이에 위치된 제 2 유전체로서, 상기 제 2 유전체는, 상기 제 2 파라미터에 대응하는 제 2 두께 및 제 2 유전율을 갖는, 상기 제 2 유전체;
    를 포함하는 인쇄 회로 기판.
  2. 제 1 항에 있어서,
    상기 길이 패턴은,
    상기 제 1 신호 플레이트의 제 1 방향으로 연장하는 제 1 연장부; 및
    상기 제 1 연장부로부터 연장하는 제 2 연장부;
    를 더 포함하는 인쇄 회로 기판.
  3. 제 2 항에 있어서,
    상기 제 1 연장부는 제 1 길이를 갖고, 상기 제 2 연장부는 제 2 길이를 갖고, 상기 제 1 길이는 상기 제 2 길이와 동일하거나 상기 제 2 길이보다 큰 인쇄 회로 기판.
  4. 제 2 항에 있어서,
    상기 길이 패턴은, 상기 제 1 방향에 실질적으로 반대되는 방향으로 상기 제 2 연장부로부터 연장하고 상기 제 1 연장부와 이격된 추가적인 제 1 연장부를 더 포함하는 인쇄 회로 기판.
  5. 제 1 항에 있어서,
    상기 제 1 신호 플레이트는,
    상기 길이 패턴을 포함하는 스터브 섹션;
    상기 스터브 섹션으로부터 이격된 비스터브 섹션; 및
    상기 스터브 섹션 및 상기 비스터브 섹션 사이에 형성된 슬롯;
    을 더 포함하는 인쇄 회로 기판.
  6. 제 5 항에 있어서,
    상기 길이 패턴은,
    상기 제 1 신호 플레이트의 제 1 방향으로 연장하고 상기 제 1 방향과 다른 상기 제 1 신호 플레이트의 제 2 방향으로 배열된 복수 개의 제 1 연장부들; 및
    상기 복수 개의 제 1 연장부들을 연결하는 복수 개의 제 2 연장부들로서, 상기 복수 개의 제 2 연장부들의 각각은 상기 슬롯의 적어도 일부를 따라 그리고 상기 복수 개의 제 1 연장부들 중 대응하는 제 1 연장부로부터 연장하는, 상기 복수 개의 제 2 연장부들;
    을 더 포함하는 인쇄 회로 기판.
  7. 제 1 항에 있어서,
    상기 길이 패턴은 중심부를 갖고,
    상기 길이 패턴은, 상기 중심부 주위로 상기 중심부를 둘러싸는 방향으로 연장하는 연장부를 포함하는 인쇄 회로 기판.
  8. 제 1 항에 있어서,
    상기 제 1 신호 플레이트는,
    상기 제 1 전자 컴포넌트와 연결되는 제 1 커넥터 섹션; 및
    상기 제 2 전자 컴포넌트와 연결되는 제 2 커넥터 섹션;
    을 더 포함하는 인쇄 회로 기판.
  9. 제 1 항에 있어서,
    상기 제 1 두께는 상기 제 2 두께보다 작은 인쇄 회로 기판.
  10. 제 1 항에 있어서,
    상기 제 2 유전율은 상기 제 1 유전율보다 큰 인쇄 회로 기판.
  11. 제 1 항에 있어서,
    상기 제 1 접지 레이어는, 상기 제 1 접지 플레이트에 형성된 슬롯 패턴을 더 포함하고, 상기 슬롯 패턴은, 상기 제 1 접지 플레이트의 제 1 방향으로 연장하고 상기 제 1 방향과 다른 제 2 방향으로 배열된 복수 개의 슬롯들을 포함하는 인쇄 회로 기판.
  12. 제 1 항에 있어서,
    상기 제 1 전자 컴포넌트는 통신 모듈을 포함하고, 상기 제 2 전자 컴포넌트는 안테나 모듈을 포함하는 인쇄 회로 기판.
  13. 제 1 전자 컴포넌트;
    제 2 전자 컴포넌트; 및
    상기 제 1 전자 컴포넌트 및 상기 제 2 전자 컴포넌트를 연결하는 제 1 항에 따른 인쇄 회로 기판;
    을 포함하는 전자 장치.
  14. 제 13 항에 있어서,
    상기 인쇄 회로 기판은 타겟 주파수 대역의 전원 노이즈를 차단하도록 구성된 전자 장치.
  15. 제 13 항에 있어서,
    상기 제 1 전자 컴포넌트는 전력 관리 모듈을 포함하고, 상기 제 2 전자 컴포넌트는 안테나 모듈을 포함하는 전자 장치.
PCT/KR2022/009719 2021-09-09 2022-07-06 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치 WO2023038256A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP22867525.2A EP4326010A1 (en) 2021-09-09 2022-07-06 Printed circuit board for reducing power source noise, and electronic device comprising same
CN202280060535.0A CN117917190A (zh) 2021-09-09 2022-07-06 用于降低电源噪声的印刷电路板及包括其的电子装置
US17/948,339 US20230084535A1 (en) 2021-09-09 2022-09-20 Printed circuit board for reducing power noise and electronic device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210120140A KR20230037171A (ko) 2021-09-09 2021-09-09 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치
KR10-2021-0120140 2021-09-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/948,339 Continuation US20230084535A1 (en) 2021-09-09 2022-09-20 Printed circuit board for reducing power noise and electronic device including the same

Publications (1)

Publication Number Publication Date
WO2023038256A1 true WO2023038256A1 (ko) 2023-03-16

Family

ID=85506590

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/009719 WO2023038256A1 (ko) 2021-09-09 2022-07-06 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
KR (1) KR20230037171A (ko)
WO (1) WO2023038256A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053449A (ja) * 1999-08-13 2001-02-23 Nec Corp 多層プリント基板
JP2002223077A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 多層配線基板
JP2013187249A (ja) * 2012-03-06 2013-09-19 Toppan Printing Co Ltd 伝送線路構造、多層配線基板、半導体装置、および半導体システム
KR20210073999A (ko) * 2019-12-11 2021-06-21 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 전자 장치
KR20210081968A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 회로 기판 및 이를 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053449A (ja) * 1999-08-13 2001-02-23 Nec Corp 多層プリント基板
JP2002223077A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 多層配線基板
JP2013187249A (ja) * 2012-03-06 2013-09-19 Toppan Printing Co Ltd 伝送線路構造、多層配線基板、半導体装置、および半導体システム
KR20210073999A (ko) * 2019-12-11 2021-06-21 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 전자 장치
KR20210081968A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 회로 기판 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR20230037171A (ko) 2023-03-16

Similar Documents

Publication Publication Date Title
WO2022139376A1 (ko) 코일 안테나를 포함하는 전자 장치
WO2022059905A1 (ko) 슬릿을 포함하는 전자 장치
WO2022191535A1 (ko) 안테나를 포함하는 전자 장치
WO2022215964A1 (ko) 안테나 모듈 및 이를 포함하는 전자 장치
WO2022149828A1 (ko) 회로 기판 및 이를 포함하는 전자 장치
WO2022154643A1 (ko) 안테나 및 이를 포함하는 전자 장치
WO2023038256A1 (ko) 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2022050591A1 (ko) 안테나 모듈과 동축 케이블을 포함하는 전자 장치
WO2022005265A1 (ko) 인터포저 및 인터포저를 포함하는 전자 장치
WO2021091264A1 (en) Grip detection method and electronic device supporting same
WO2023282495A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2023058977A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2024048921A1 (ko) 사이드 키 연성 회로 기판을 포함하는 전자 장치
WO2023003266A1 (ko) 경연성 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2023090683A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2022025521A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2023277648A1 (ko) 안테나를 포함하는 전자 장치
WO2023055066A1 (ko) 인쇄 회로 기판 모듈과 그를 포함하는 전자 장치
WO2022231235A1 (ko) 안테나와 연결되는 rf 부재 및 이를 포함하는 전자 장치
WO2023018227A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2023153616A1 (ko) 안테나를 포함하는 전자 장치
WO2022191452A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2023090628A1 (ko) 안테나 모듈 및 이를 포함하는 전자 장치
WO2024106898A1 (ko) 인쇄 회로 기판의 전기적 연결 구조를 포함하는 전자 장치
WO2023018090A1 (ko) 안테나를 포함하는 모바일 통신 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22867525

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2022867525

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022867525

Country of ref document: EP

Effective date: 20231113

WWE Wipo information: entry into national phase

Ref document number: 202280060535.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE