JP5827166B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP5827166B2
JP5827166B2 JP2012088642A JP2012088642A JP5827166B2 JP 5827166 B2 JP5827166 B2 JP 5827166B2 JP 2012088642 A JP2012088642 A JP 2012088642A JP 2012088642 A JP2012088642 A JP 2012088642A JP 5827166 B2 JP5827166 B2 JP 5827166B2
Authority
JP
Japan
Prior art keywords
core substrate
substrate
electrode
core
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012088642A
Other languages
English (en)
Other versions
JP2013219191A (ja
JP2013219191A5 (ja
Inventor
潤 古市
古市　　潤
立岩　昭彦
昭彦 立岩
小泉　直幸
直幸 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012088642A priority Critical patent/JP5827166B2/ja
Priority to US13/855,762 priority patent/US9386695B2/en
Publication of JP2013219191A publication Critical patent/JP2013219191A/ja
Publication of JP2013219191A5 publication Critical patent/JP2013219191A5/ja
Application granted granted Critical
Publication of JP5827166B2 publication Critical patent/JP5827166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

配線基板及び配線基板の製造方法に関する。
従来、電子部品が実装される基板は、コア基板の上下に複数の絶縁層及び配線層が形成された所謂多層配線基板である。コア基板の材質は、例えばガラスエポキシである。このような配線基板において、配線層の配線パターン（例えば銅）とコア基板との熱膨張係数の差は、配線基板に熱膨張による反りを生じさせる。コア基板に熱膨張係数が小さい材料、例えばガラスを用いることは、配線基板の反りを低減する効果的な一つの方法である（例えば、特許文献１参照）。
特開２００３−２０４１５２号公報
ところで、近年、電子部品（例えば半導体チップ）においては、素子の高集積化及び信号処理数の増加によって、半導体チップに形成される電極パッドの数の増加（多ピン化）により、基板に形成する配線の密度が部分的に高くなる。このため、所定の層数の配線基板では配線を形成することができなくなる。
これに対し、コア基板に形成される貫通電極のうち半導体チップに接続される貫通電極の径を部分的に小さくする構成が考えられる。しかしながら、コア基板としてガラスを用いた場合には、同一のコア基板に対して異なる径の貫通電極を形成することが難しい。
本発明の一観点によれば、板状の第１ガラス基板からなり、前記第１ガラス基板を厚さ方向に貫通する第１貫通電極を有する第１コア基板と、板状の第２ガラス基板からなり、前記第２ガラス基板を厚さ方向に貫通し前記第１貫通電極と径が異なる第２貫通電極を有し、前記第１コア基板と平面方向に離間して並設された第２コア基板と、前記第１コア基板及び前記第２コア基板を覆う絶縁層と、を有する。
本発明の一観点によれば、異なる径の貫通電極が形成されたコア基板を含む配線基板及び配線基板の製造方法を提供することができる。
配線基板の概略断面図。 コア基板の概略図。 （ａ）〜（ｅ）は、ガラス基板に貫通孔を形成する工程を示す概略断面図。 （ａ），（ｂ）は、第１コア基板の製造工程を示す平面図。 （ａ）〜（ｃ）は、第１コア基板の製造工程を示す概略断面図。 （ａ），（ｂ）は、第２コア基板の製造工程を示す平面図。 （ａ）〜（ｃ）は、第２コア基板の製造工程を示す概略断面図。 （ａ）〜（ｅ）は、配線基板の製造工程を示す概略断面図。 （ａ）〜（ｃ）は、配線基板の製造工程を示す概略断面図。 別の配線基板の概略断面図。 別の配線基板の一部概略断面図 別の配線基板を用いた半導体装置の概略図。 図１２に示す半導体装置の断面図。 別のコア基板の概略図。
以下、添付図面を参照して一実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさや比率を表していない。
図１に示すように、配線基板２０は、厚み方向（図面上下方向）の中央にコア基板２１を有している。
図１及び図２に示すように、コア基板２１は、第１コア基板３０と第２コア基板４０と、第１絶縁部材２３と、第２絶縁部材２４とを有している。第１コア基板３０は平面視矩形状に形成されている。第２コア基板４０は平面視矩形枠状に形成されている。第１コア基板３０は、第２コア基板４０の中央部に形成された矩形状の収容孔４０ａ内に収容されている。第１コア基板３０と収容孔４０ａの大きさは、第１コア基板３０の外側面と収容孔４０ａの内周面との間に隙間２２を形成するように設定されている。
図１に示すように、第１コア基板３０は、板状の第１ガラス基板３１を有している。第１ガラス基板３１には、第１面（図１における上面）と第２面（図１における下面であって第１面とは反対側の面）の間を貫通する（厚さ方向に貫通する）複数の第１貫通孔３２が形成されている。図２に示すように、第１貫通孔３２は、所定ピッチ（第１ピッチ）でマトリックス状に形成されている。第１貫通孔３２の穴径（第１の径）は、例えば、１８０μｍ（マイクロメートル）である。第１貫通孔３２のピッチは、例えば、３７５μｍである。図１に示すように、第１貫通孔３２内には、第１ガラス基板３１の第１面（上面）と第２面（下面）との間を貫通する第１貫通電極３３が形成されている。第１貫通電極３３は、例えば銅（Ｃｕ）である。
第２コア基板４０は、板状の第２ガラス基板４１を有している。第２ガラス基板４１は、第１ガラス基板３１と同じ板厚で形成されている。第１及び第２ガラス基板３１，４１は、平面方向に離間して並設されている。第２ガラス基板４１には、第１ガラス基板３１と同様に、上面と下面との間を貫通する複数の第２貫通孔４２が形成されている。図２に示すように、第２貫通孔４２は、所定ピッチ（第２ピッチ）でマトリックス状に形成されている。第２貫通孔４２は、第１貫通孔３２に比べて大きい穴径（第２の径）で形成されている。また、第２貫通孔４２は、第１貫通孔３２に比べて大きいピッチで形成されている。第２貫通孔４２の穴径は、例えば、２５０μｍである。第２貫通孔４２のピッチは、例えば、４７５．２μｍである。図１に示すように、第２貫通孔４２内には、第２ガラス基板４１の上面と下面との間を貫通する第２貫通電極４３が形成されている。第２貫通電極４３は、例えば銅（Ｃｕ）である。
図１に示すように、第１コア基板３０と第２コア基板４０の間の隙間２２には第１絶縁部材２３が充填されている。また、第２コア基板４０（第２ガラス基板４１）の外周端部は第２絶縁部材２４に覆われている。
図１に示すように、コア基板２１の上方には、複数（本実施形態では５つ）の絶縁層５１〜５５と５つの配線層６１〜６５とが交互に形成されている。また、コア基板２１の下方には、絶縁層７１〜７５と配線層８１〜８５とが交互に形成されている。絶縁層５１〜５５，７１〜７５の材質は、例えばエポキシ系の絶縁樹脂である。配線層６１〜６５，８１〜８５の材質は、例えば銅である。配線層６１は、第１及び第２貫通電極３３，４３とビア６７ａにより電気的に接続されている。また、配線層８１は、第１及び第２貫通電極３３，４３とビア８７ａにより電気的に接続されている。各配線層６１〜６５，８１〜８５は、ビア６７ｂ〜６７ｅ，８７ｂ〜８７ｅにより互いに接続されている。絶縁層５５及び配線層６５の表面は、ソルダーレジスト等の保護膜９１により被覆されている。保護膜９１には、所定位置に開口９１ａが形成され、開口９１ａから配線層６５が、図示しない半導体チップ等の電子部品の電極パッド等に接続される電極６５ａとして露出している。また、絶縁層７５及び配線層８５の表面は、保護膜９２により被覆されている。保護膜９２には所定位置に開口９２ａが形成され、その開口９２ａから配線層８５が電極８５ａとして露出している。
（作用）
本実施形態の配線基板２０のコア基板２１は、第１及び第２コア基板３０，４０と、第１絶縁部材２３と、第２絶縁部材２４とを有している。第１コア基板３０の第１ガラス基板３１には、所定の穴径（第１の径）で形成された第１貫通孔３２内に第１貫通電極３３が形成されている。また、第２コア基板４０の第２ガラス基板４１には、第１貫通孔３２に比べて大きい穴径（第２の径）で形成された第２貫通孔４２内に第２貫通電極４３が形成されている。第１及び第２コア基板３０，４０は、第１絶縁部材２３を介して平面方向に離間して並設されている。コア基板２１の上方の配線層６１は、第１及び第２貫通電極３３，４３とビア６７ａにより電気的に接続されている。各配線層６１〜６５は、ビア６７ｂ〜６７ｅによりそれぞれ接続されている。そして、絶縁層５５及び配線層６５を被覆する保護膜９１の開口９１ａから配線層６５が、半導体チップ等の電子部品に接続される電極６５ａとして露出している。また、コア基板２１の下方の絶縁層７１〜７５及び配線層８１〜８５は、絶縁層５１〜５５及び配線層６１〜６５と同様に構成されている。
このような構成では、例えば、径の小さい第１貫通電極３３を狭ピッチで形成することにより、第１貫通電極３３に接続された配線層６１〜６５の配線密度を高めて半導体チップ等の狭ピッチ（多ピン）の素子が電極６５ａに接続できる。また、径が大きい第２貫通電極４３に接続された配線層６１〜６５を他の（ピッチが比較的大きい）電子部品等に応じた所望の配線密度で形成できる。つまり、実装品に応じた異なる径の第１及び第２貫通電極３３，４３をコア基板２１に形成することで、実装品との接続をより確実に行うことができる配線基板２０が構成できる。
ガラス基板に貫通孔を形成する工程を、図３に従って説明する。
図３（ａ）に示す板状のガラス板１００を準備する。ガラス板１００の材料は、例えば感光性を有するガラスである。この感光性成分とは、例えば、金（Ａｕ）、銀（Ａｇ）、酸化銅（Ｃｕ２Ｏ）、酸化セリウム（ＣｅＯ２）である。
図３（ｂ）に示すように、ガラス板１００を、フォトマスク（レチクル）１１０を用いて露光する。フォトマスク１１０は、基板１１１と、基板１１１上に形成されたマスクパターン１１２とを有する。マスクパターン１１２には、ガラス板１００に形成する貫通孔に応じた開口部１１２ａが形成されている。基板１１１は、例えば石英ガラスである。マスクパターン１１２は、例えばクロムからなる金属膜である。露光処理では、ガラス板１００に対しマスクパターン１１２の開口部１１２ａを通してガラス板１００を露光し、図３（ｃ）に示す被露光部１０１を形成する。
次いで、被露光部１０１が形成されたガラス板１００に対して熱処理を行う。この熱処理は、被露光部１０１のエッチングを容易に行うための前処理である。熱処理の温度は、例えばガラス板１００に用いる材料の転移点と屈伏点との間の温度で行う。
次いで、熱処理を施したガラス板１００から被露光部１０１をエッチングする。エッチング処理は、例えばガラス板１００を希フッ化水素酸に浸漬させて被露光部１０１をエッチングする。図３（ｄ）に示すように、エッチング処理されたガラス板１００には、上下面の間を貫通する（ガラス板１００の厚さ方向を貫通する）複数の貫通孔１００ａが形成される。
次いで、貫通孔１００ａが形成されたガラス板１００に対して結晶化処理を行う。結晶化処理は、例えばガラス板１００に対し紫外線を照射した後に熱処理を行う。この結晶化処理は、ガラス板１００の特性を改善するための処理であり、ガラス板１００の機械的強度、熱膨張係数や透過率等などの特性を所望の値に改善させる。例えば、ガラス板１００の熱膨張係数を配線層６１〜６５，８１〜８５の材料（例えば銅）の熱膨張係数に近くすることにより、配線基板２０の熱膨張による反りが低減され、配線層６１〜６５，８１〜８５（配線パターン）の断線等を防止することが可能となる。このような結晶化処理により図３（ｅ）に示すように、複数の貫通孔１００ａを有するガラス板１００を形成する。
次に、第１コア基板３０の製造工程について説明する。
図４（ａ）及び図５（ａ）に示すように、平面視略正方形状のガラス板１２０を準備する。まず、ガラス板１２０に対して上記したフォトリソグラフィ法を用いて貫通孔を形成し、結晶化を行い、図４（ｂ）及び図５（ｂ）に示す第１ガラス基板３１を形成する。次に、図５（ｃ）に示すように、第１貫通孔３２内に第１貫通電極３３を形成する。第１貫通電極３３は、例えば電界めっき法により第１貫通孔３２内に銅を析出し、析出した銅の第１ガラス基板３１の第１面及び第２面（上下面）から突出した部分を研磨し、第１貫通電極３３の表面を、第１ガラス基板３１の第１面及び第２面のそれぞれと面一とする。
次に、第２コア基板４０の製造工程について説明する。
図６（ａ）及び図７（ａ）に示すように、四角形環状に形成されたガラス板１２１を準備する。まず、ガラス板１２１に対してフォトリソグラフィ法を用いて貫通孔を形成し、結晶化を行い、図６（ｂ）及び図７（ｂ）に示す第２ガラス基板４１を形成する。次に、図７（ｃ）に示すように、各第２貫通孔４２内に第２貫通電極４３を例えば電解めっきにより形成する。
次に、配線基板２０の製造工程について説明する。
先ず、図８（ａ）に示すように、第１コア基板３０を、第２コア基板４０の収容孔４０ａ内に配置する。
次いで、図８（ｂ）に示すように、例えば、第２コア基板４０より外形が大きいシート状の樹脂フィルム１３０の上面に第１及び第２コア基板３０，４０を平面方向に離間して並設させる。樹脂フィルム１３０の材料は、例えばエポキシ樹脂である。また、この樹脂フィルム１３０は、例えばＢ−ステージ状態（半硬化状態）のものを用い、第１及び第２コア基板３０，４０を樹脂フィルム１３０に対して押圧することで、樹脂を隙間２２に挿入する。なお、第１及び第２コア基板３０，４０は、樹脂フィルム１３０に対して接着固定し、隙間２２に樹脂を充填するようにしてもよい。
次いで、図８（ｃ）に示すように、第１及び第２コア基板３０，４０に対し、樹脂フィルム１３０と反対側に樹脂フィルム１３１を設けて樹脂フィルム１３０，１３１により第１及び第２コア基板３０，４０を挟むように配置する。樹脂フィルム１３１は、樹脂フィルム１３０と同じ外形で形成されている。そして、例えば、樹脂フィルム１３０，１３１を上下方向から押圧しながら熱処理を施すことで樹脂フィルム１３０，１３１を硬化させ絶縁層５１，７１を形成する。第１及び第２コア基板３０，４０間の隙間２２には、樹脂フィルム１３０，１３１が充填され第１絶縁部材２３が形成される。また、第２コア基板４０の外周端部は、第２絶縁部材２４により覆われる。なお、真空雰囲気中にて樹脂フィルム１３０，１３１を押圧することで、隙間２２の樹脂フィルム１３０，１３１間に気体が残存するのを防ぐことができる。
次いで、図８（ｄ）に示すように、第１及び第２貫通電極３３，４３の上方の端部を露出するように、絶縁層５１の所定箇所にビアホールを例えばレーザを用いて形成し、各ビアホール内にビア６７ａを形成する。同様に、絶縁層７１にビア８７ａを形成する。
次いで、図８（ｅ）に示すように、絶縁層５１の上面に配線層６１を形成する。配線層６１及びビア６７ａは、例えばセミアディティブ法により同一工程で形成することが可能である。同様に、絶縁層７１の下面に配線層８１を形成する。
次いで、図９（ａ）に示すように、上方の絶縁層５１及び配線層６１の表面を覆うように絶縁層５２を形成する。また、下方の絶縁層７１及び配線層８１の表面を覆うように絶縁層７２を形成する。
次いで、図９（ｂ）に示すように、配線層６１に接続されるビア６７ｂを絶縁層５２に形成する。また、配線層８１に接続されるビア８７ｂを絶縁層７２に形成する。このようにして絶縁層及び配線層を交互に積層し、図９（ｃ）に示すように、コア基板２１の上方に配線層６１〜６４及び絶縁層５１〜５４を、下方に配線層８１〜８４及び絶縁層７１〜７４を形成する。なお、図９（ｃ）は、絶縁層及び配線層がそれぞれ４層の場合を示している。そして、上方の配線層６４及び下方の配線層８４の表面を、保護膜９１，９２でそれぞれ被覆し、保護膜９１，９２のそれぞれに配線層６４，８４に対応した開口９１ａ，９２ａを形成して配線基板２０が製造される。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）配線基板２０のコア基板２１は、第１及び第２コア基板３０，４０と、第１絶縁部材２３と、第２絶縁部材２４とを有している。第１コア基板３０の第１ガラス基板３１には、所定の穴径（第１の径）で形成された第１貫通孔３２内に第１貫通電極３３が形成されている。また、第２コア基板４０の第２ガラス基板４１には、第１貫通孔３２に比べて大きい穴径（第２の径）で形成された第２貫通孔４２内に第２貫通電極４３が形成されている。第１及び第２コア基板３０，４０は、第１絶縁部材２３を介して第１コア基板３０の平面方向に離間して並設されている。コア基板２１の上方の配線層６１は、第１及び第２貫通電極３３，４３とビア６７ａにより電気的に接続されている。各配線層６１〜６５は、ビア６７ｂ〜６７ｅによりそれぞれ接続されている。そして、絶縁層５５及び配線層６５を被覆する保護膜９１の開口９１ａから配線層６５が、半導体チップ等の電子部品に接続される電極６５ａとして露出している。
このような構成では、例えば、径の小さい第１貫通電極３３を狭ピッチで形成することにより、第１貫通電極３３に接続された配線層６１〜６５の配線密度を高めて半導体チップ等の狭ピッチ（多ピン）の素子が電極６５ａに接続できる。また、径が大きい第２貫通電極４３に接続された配線層６１〜６５を他の（ピッチが比較的大きい）電子部品等に応じた所望の配線密度で形成できる。つまり、実装品に応じた異なる径の第１及び第２貫通電極３３，４３をコア基板２１に形成することで、実装品との接続をより確実に行うことができる配線基板２０が構成できる。
（２）第１コア基板３０と第２コア基板４０の間の隙間２２には第１絶縁部材２３が充填されている。また、第２コア基板４０（第２ガラス基板４１）の外周端部は第２絶縁部材２４に覆われている。このような構成では、コア基板２１の上面に形成された絶縁層５１と下面に形成された絶縁層７１とを第１及び第２絶縁部材２３，２４により互いに接続し絶縁層５１，７１のガラス基板３１，４１に対する密着性が向上する。これにより、配線基板２０の製造時等にガラス基板３１，４１に生じる内部応力を低減でき、ガラス基板３１，４１の割れ等を防止することが可能となる。
（３）第１貫通電極３３（第１貫通孔３２）は、第１ガラス基板３１に対し所定ピッチ（第１ピッチ）で形成されている。また、第２貫通電極４３（第２貫通孔４２）は、第２ガラス基板４１に対し第１貫通孔３２に比べて大きいピッチ（第２ピッチ）で形成されている。このような構成では、実装品等に応じた異なるピッチの第１及び第２貫通電極３３，４３をコア基板２１に形成することで、実装品との接続をより確実に行うことができる配線基板２０が構成できる。
（４）第２コア基板４０は、第１コア基板３０の形状に応じた収容孔４０ａが形成され、この収容孔４０ａ内に第１コア基板３０が収容されている。このような構成では、第１コア基板３０を、第２コア基板４０の収容孔４０ａの位置に応じて配置することができ、第１コア基板３０の位置調整が容易となる。
（５）配線基板２０の製造工程は、第１コア基板３０を、第２コア基板４０の収容孔４０ａ内に配置し、第２コア基板４０より外形が大きい樹脂フィルム１３０（第１絶縁シート）の上面に第１及び第２コア基板３０，４０を第１コア基板３０の平面方向に離間して並設させる。次いで、第１及び第２コア基板３０，４０の樹脂フィルム１３０と反対側の面に樹脂フィルム１３０と同じ外形の樹脂フィルム１３１を設けて、樹脂フィルム１３０，１３１によりコア基板３０，４０を挟むようにして絶縁層５１，７１を形成する。第１及び第２コア基板３０，４０間の隙間２２には、樹脂フィルム１３０，１３１が充填され第１絶縁部材２３が形成される。また、第２コア基板４０の外周端部は、第２絶縁部材２４により覆われる。これにより、個々に形成された第１及び第２コア基板３０，４０を所望の位置に配置してコア基板２１を形成することができる。また、第１及び第２コア基板３０，４０間の隙間２２に形成される第１絶縁部材２３と、第２コア基板４０の外周端部を覆う第２絶縁部材２４とを容易に形成することができる。
（６）配線基板２０の製造工程は、第１貫通孔３２を、感光性を有するガラス板１００に対してフォトマスク１１０を通して露光し、被露光部１０１に対して熱処理を行った後にエッチングして形成する。これにより、第１貫通孔３２をより小さい穴径及び狭いピッチに形成できる。
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、第１及び第２ガラス基板３１，４１を同じ板厚で形成したが、例えば図１０に示すように、配線基板２０ａを、貫通孔（貫通孔電極）の径が小さい第１ガラス基板３１の板厚を径が大きい第２ガラス基板４１に比べて薄くした構成としてもよい。言い換えると、配線基板２０ａは、貫通孔電極の径が大きい第２ガラス基板４１の板厚が径が小さい第１ガラス基板３１に比べて厚くなっている。第１及び第２貫通孔３２，４２をガラス板１２０，１２１（図５及び図７参照）に形成する処理では、各貫通孔３２，４２の穴径に基づいて第１及び第２ガラス基板３１，４１の板厚を設定する。具体的には、例えば、第１貫通孔３２の穴径をより小さい、即ち貫通電極３３の径及びピッチをより小さくしたい場合には、所望の穴径以上にエッチングされるのを防ぐために第１ガラス基板３１の板厚を薄くする方法がある。従って、径がより小さい第１貫通電極３３が形成される第１ガラス基板３１の板厚を薄くすることで第１貫通電極３３の形成が容易となる。
・上記実施形態において、配線層６１，８１に接続された１つのビア６７ａ，８７ａに対して第１及び第２貫通電極３３，４３が複数個接続された構成としてもよい。例えば、図１１に示すように、配線層６１に接続されたビア６７ａは、１つのビア６７ａに対して複数（図中において２つ）の第１貫通電極３３が接続されている。このような構成では、ビア６７ａ，８７ａと第１及び第２貫通電極３３，４３との接続を、配線層６１〜６５，８１〜８５の配線密度に応じた接続態様とすることができる。
・上記実施形態において、第１及び第２コア基板３０，４０（第１及び第２ガラス基板３１，４１）を複数個設けた構成としてもよい。例えば、図１２に示す半導体装置２００は、２つの半導体チップ２０１，２０２が配線基板２０ｂの上に実装されている。配線基板２０ｂは、半導体チップ２０１，２０２とそれぞれ接続される２つの第１コア基板２０３ａ，２０３ｂと、１つの第２コア基板２０４とを有している。第２コア基板２０４は、第１コア基板２０３ａ，２０３ｂをそれぞれ収容する矩形状の収容孔２０４ａ，２０４ｂが形成されている。
図１３に示すように、第１コア基板２０３ａの第１貫通電極３３ａには、配線層６１を介して半導体チップ２０１の電極パッド２０１ａが接続されている。また、第１コア基板２０３ｂの第１貫通電極３３ｂには、配線層６１を介して半導体チップ２０２の電極パッド２０２ａが接続されている。第１貫通電極３３ａ，３３ｂは、径及びピッチが互いに異なる。このような構成では、複数個の半導体チップ２０１，２０２に応じて径及びピッチが異なる貫通電極３３ａ，３３ｂが形成された配線基板が構成できる。
また、コア基板２１を、第１及び第２コア基板３０，４０を複数個用いた構成としてもよい。例えば、図１４に示すコア基板２１０は、形状の異なる第２コア基板２１１，２１２，２１３をそれぞれ一組有している。第２コア基板２１１，２１２，２１３の第２貫通電極２１１ａ，２１２ａ，２１３ａは、互いに径及びピッチが異なる。また、第１コア基板２１４，２１５は、第１貫通電極２１４ａ，２１５ａの径及びピッチが互いに異なるとともに、第２コア基板２１１，２１２，２１３に囲まれるようにして同一平面上に配設されている。このような構成においても、複数個の電子部品に応じて径及びピッチが異なる貫通電極２１１ａ，２１２ａ，２１３ａ，２１４ａ，２１５ａが形成された配線基板が構成できる。
・上記実施形態において、第１及び第２貫通電極３３，４３は、径及びピッチのどちらか一方が異なる構成としてもよい。
・第１貫通孔３２のピッチ（第１ピッチ）を、第２貫通孔４２のピッチ（第２ピッチ）より大きいピッチとしてもよい。また、第１貫通孔３２の穴径を、第２貫通孔４２の穴径より大きくしてもよい。
・第１及び第２ガラス基板３１，４１（ガラス１２０，１２１）の材料は、感光性を有するガラスに限らず、ソーダライムガラスや無アルカリガラス等を用いてもよい。
・絶縁層５１〜５５，７１〜７５（樹脂フィルム１３０，１３１）の材料は、エポキシ系樹脂に限らず、ポリイミド系樹脂を用いてもよい。また、熱硬化性樹脂に限らず、感光性樹脂を用いてもよい。
・配線層６１〜６５，８１〜８５の材料は、銅に限定されず、金等の他の金属や合金を用いてもよい。
・第１及び第２貫通電極３３，４３の形成は、無電解めっきを用いて形成してもよい。また、無電解めっき及び電解めっきの両方を用いて形成してもよい。
・配線層６１〜６５，８１〜８５の形成は、サブトラクティブ法などの各種の配線形成方法を用いてもよい。
・第１及び第２貫通孔３２，４２の露光は、フォトマスクを用いない直接露光により行ってもよい。
・コア基板２１は、第２ガラス基板４１の外周端部を覆う第２絶縁部材２４を設けない構成としてもよい。
２０，２０ａ，２０ｂ 配線基板
２１，２１０ コア基板
２２ 隙間
２３ 第１絶縁部材
２４ 第２絶縁部材
３０，２０３ａ，２０３ｂ，２１４，２１５ 第１コア基板
３１ 第１ガラス基板
３３，３３ａ，３３ｂ，２１４ａ，２１５ａ 第１貫通電極
４０，２０４，２１１，２１２，２１３ 第２コア基板
４０ａ，２０４ａ，２０４ｂ 収容孔
４１ 第２ガラス基板
４３，２１１ａ，２１２ａ，２１３ａ 第２貫通電極
５１〜５５，７１〜７５ 絶縁層
６１〜６５，８１〜８５ 配線層
６７ａ〜６７ｅ，８７ａ〜８７ｅ ビア
１００，１２０，１２１ ガラス板（ガラス）

Claims (9)

  1. 板状の第１ガラス基板からなり、前記第１ガラス基板を厚さ方向に貫通する第１貫通電極を有する第１コア基板と、
    板状の第２ガラス基板からなり、前記第２ガラス基板を厚さ方向に貫通し前記第１貫通電極と径が異なる第２貫通電極を有し、前記第１コア基板と平面方向に離間して並設された第２コア基板と、
    前記第１コア基板及び前記第２コア基板を覆う絶縁層と、
    を有することを特徴とする配線基板。
  2. 前記絶縁層は、
    前記第１コア基板と前記第２コア基板との間に形成された第１絶縁部材と、
    前記第２コア基板の外周端部を覆うように形成された第２絶縁部材と、
    前記第１コア基板及び前記第２コア基板の一方の面を覆うように形成された第１絶縁層と、
    前記第１コア基板及び前記第２コア基板の他方の面を覆うように形成された第２絶縁層と、
    を有することを特徴とする請求項１に記載の配線基板。
  3. 前記第１絶縁層に形成され、前記第１貫通電極と電気的に接続された第１ビアと、
    前記第２絶縁層に形成され、前記第１貫通電極と電気的に接続された第２ビアと、
    前記第１絶縁層に形成され、前記第２貫通電極と電気的に接続された第３ビアと、
    前記第２絶縁層に形成され、前記第２貫通電極と電気的に接続された第４ビアと、
    を有することを特徴とする請求項２に記載の配線基板。
  4. 前記第２貫通電極は、前記第１貫通電極より径が大きく形成され、
    前記第２ガラス基板は、前記第１ガラス基板より厚いことを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記第２貫通電極は、前記第１貫通電極を形成したピッチよりも大きいピッチで形成されたことを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 前記第２コア基板は、前記第１コア基板の形状に応じた収容孔を有することを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 前記絶縁層に形成されたビアを介して前記第１貫通電極に接続された配線層を有し、
    １つの前記ビアに対して複数の前記第１貫通電極を接続したことを特徴とする請求項１〜６のいずれか一項に記載の配線基板。
  8. 板状のガラスに対し、該板状のガラスを厚さ方向に貫通する第１貫通電極を形成して第１コア基板を形成する工程と、
    板状のガラスに対し、前記第１貫通電極と径が異なり該板状のガラスを厚さ方向に貫通する第２貫通電極を形成して第２コア基板を形成する工程と、
    前記第１及び第２コア基板を覆う絶縁層を形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  9. 前記絶縁層を形成する工程は、
    前記第１コア基板を前記第２コア基板の収容孔内に配置し前記第２コア基板より外形が大きい第１絶縁シートの上に前記第１及び第２コア基板を平面方向に離間して並設し、前記第１及び第２コア基板の前記第１絶縁シートと反対側の面に前記第２コア基板より外形が大きい第２絶縁シートを配置し、前記第１及び第２絶縁シートにより前記第１及び第２コア基板を挟むようにして前記第１及び第２コア基板を覆う絶縁層を形成し、前記絶縁層により前記第１コア基板と前記第２コア基板の隙間を充填する第１絶縁部材と前記第２コア基板の外周端部を覆う第２絶縁部材と前記第１コア基板および前記第２コア基板の一方の面を覆う第１絶縁層と前記第１コア基板及び前記第２コア基板の他方の面を覆う第２絶縁層とを形成する工程を含むことを特徴とする請求項８に記載の配線基板の製造方法。
JP2012088642A 2012-04-09 2012-04-09 配線基板及び配線基板の製造方法 Active JP5827166B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012088642A JP5827166B2 (ja) 2012-04-09 2012-04-09 配線基板及び配線基板の製造方法
US13/855,762 US9386695B2 (en) 2012-04-09 2013-04-03 Wiring substrate having multiple core substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012088642A JP5827166B2 (ja) 2012-04-09 2012-04-09 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2013219191A JP2013219191A (ja) 2013-10-24
JP2013219191A5 JP2013219191A5 (ja) 2015-02-19
JP5827166B2 true JP5827166B2 (ja) 2015-12-02

Family

ID=49291408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088642A Active JP5827166B2 (ja) 2012-04-09 2012-04-09 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9386695B2 (ja)
JP (1) JP5827166B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548816B1 (ko) 2013-11-11 2015-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2015076373A1 (ja) * 2013-11-22 2015-05-28 三井金属鉱業株式会社 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー
JP6361179B2 (ja) * 2014-03-10 2018-07-25 大日本印刷株式会社 配線板、配線板の製造方法
KR101580287B1 (ko) * 2014-05-02 2015-12-24 삼성전기주식회사 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
JP6600573B2 (ja) * 2015-03-31 2019-10-30 新光電気工業株式会社 配線基板及び半導体パッケージ
US9960120B2 (en) * 2015-03-31 2018-05-01 Shinko Electric Industries Co., Ltd. Wiring substrate with buried substrate having linear conductors
KR101795480B1 (ko) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 집적회로 패키지용 기판
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
WO2020129553A1 (ja) * 2018-12-19 2020-06-25 日本板硝子株式会社 微細構造付ガラス基板及び微細構造付ガラス基板の製造方法
JP7184679B2 (ja) * 2019-03-13 2022-12-06 イビデン株式会社 プリント配線板およびその製造方法
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
JP2021108317A (ja) * 2019-12-27 2021-07-29 イビデン株式会社 プリント配線板およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761862B2 (ja) 1999-05-27 2006-03-29 Ｈｏｙａ株式会社 両面配線板の製造方法
MY160024A (en) * 2009-07-10 2017-02-15 Toray Industries Adhesive composition, adhesive sheet, circuit board and semiconductor device both produced using these, and processes for producing these
US8584354B2 (en) * 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels

Also Published As

Publication number Publication date
JP2013219191A (ja) 2013-10-24
US9386695B2 (en) 2016-07-05
US20130264101A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
JP5827166B2 (ja) 配線基板及び配線基板の製造方法
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
JP4914474B2 (ja) 多層印刷回路基板の製造方法
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
KR101319358B1 (ko) 다층 배선 기판 및 그 제조 방법
JP6081693B2 (ja) 配線基板及び配線基板の製造方法
JP6029958B2 (ja) 配線基板の製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9559045B2 (en) Package structure and method for manufacturing the same
US20170047230A1 (en) Fabrication method of packaging substrate
US20150156877A1 (en) Strip level substrate including warpage preventing member and method of manufacturing the same
JP2020087938A (ja) 多層基板
TWI711095B (zh) 封裝結構及其製備方法
TWI701981B (zh) 線路載板及其製作方法
JP2015231004A (ja) 配線基板
TWI683603B (zh) 印刷電路板及其製造方法
JP2020150246A (ja) 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP7539820B2 (ja) 配線基板及び半導体装置
KR20190012849A (ko) 인쇄회로기판
JP2018032850A (ja) プリント回路基板
JP5172476B2 (ja) 多層配線基板の中間製品、多層配線基板の製造方法
US9837345B2 (en) Interposer and circuit substrate
WO2010073831A1 (ja) 多層配線基板および製造方法
JP2006147835A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151015

R150 Certificate of patent or registration of utility model

Ref document number: 5827166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150