JPH11289025A - ビルドアップ多層配線基板 - Google Patents

ビルドアップ多層配線基板

Info

Publication number
JPH11289025A
JPH11289025A JP10088407A JP8840798A JPH11289025A JP H11289025 A JPH11289025 A JP H11289025A JP 10088407 A JP10088407 A JP 10088407A JP 8840798 A JP8840798 A JP 8840798A JP H11289025 A JPH11289025 A JP H11289025A
Authority
JP
Japan
Prior art keywords
build
fan
wiring
hole
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10088407A
Other languages
English (en)
Inventor
Rokuro Kanbe
六郎 神戸
Hiroshi Tajima
容 多島
Yukihiro Kimura
幸広 木村
Masao Kuroda
正雄 黒田
Toru Matsuura
松浦  徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP10088407A priority Critical patent/JPH11289025A/ja
Publication of JPH11289025A publication Critical patent/JPH11289025A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【課題】 ビルドアップ絶縁層の層数を少なくすること
のできるビルドアップ多層配線基板を提供する。 【解決手段】 表面及び裏面101Bを有するビルドア
ップ多層配線基板101は、コア基板102と、コア基
板の表面側及び裏面側にそれぞれ同数積層されたビルド
アップ絶縁層121〜124、151〜154と、表面
側に形成された多数のICチップ接続パッド103と、
ICチップ接続パッド相互間の間隔Picよりも広い間
隔Ptmで、裏面側に形成された多数の接続端子104
とを備える。さらに、ICチップ接続パッドから延びて
接続端子にそれぞれ接続する多数の配線であって、平面
視したときに、ICチップ接続パッド形成領域Sの略中
央から周縁方向に向かってファンアウトする層間配線層
172,173、182,183を有する多数のファン
アウト配線Wの群を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コア基板の上下に
ビルドアップ絶縁層を積層し、表面にICチップ接続パ
ッドを、裏面に接続端子を備えるビルドアップ多層配線
基板に関する。
【0002】
【従来の技術】従来より、コア基板を中心に、その上下
にビルドアップ絶縁層と層間配線層を交互に形成してな
るビルドアップ多層配線基板が知られている。例えば、
図21に示すビルドアップ多層配線基板1は、平面視、
略正方板形状で、表面1A側中央には、多数(35行×
35列)のICチップ接続パッド(フリップチップパッ
ド、以下、単にパッドともいう)3(図21では、個別
には図示しない)が、略正方形状の領域に形成されてい
る。また、裏面1B側には、ロ字状8列で格子状に接続
端子4(具体的には、LGAパッド)が多数形成されて
いる。
【0003】このビルドアップ多層配線基板1は、図2
2の断面図に示すように、コア基板2の表裏面2a,b
(図中上下)に、それぞれ6層(21〜26,51〜5
6)のビルドアップ絶縁層(以下、単に絶縁層ともい
う)を備え、各層間には層間配線層72〜75等が形成
されている。また、各層を貫通するビア導体31〜3
5,61〜65を備え、コア基板2にも、スルーホール
導体5を備える。即ち、ICチップ接続パッド3と接続
端子4との間を結ぶ配線(ファンアウト配線)Wは、そ
れぞれ層間配線層71〜75、ビア導体31〜35,6
1〜65、およびスルーホール導体5を備える。なお、
図22では、ビア導体31等は縦長棒状に略記したが、
実際には、例えば、図23および図24に示すように、
公知のフォトリソグラフィ技術およびメッキ技術によ
り、スタッガードビア導体を形成し、ビア導体32〜3
5等の位置をずらしつつ、積層している。また同様に、
図22では、スルーホール導体5も縦長棒状に記載した
が、実際には、例えば、図23および図24に示すよう
に、コア基板2に形成した貫通孔の内周に形成した略円
筒形状の導体である。
【0004】ここで、通常、図22に示すように、IC
チップ接続パッド3相互間の間隔Picよりも、接続端
子4相互間の間隔Ptmが、広くなるように形成され
る。例えば、本例では、Pic=240μmであり、P
tm=1270μmである。このため、ICチップ接続
パッド3と接続端子4との間を結ぶ配線W同士の間隔
は、表面側から裏面側に向かうにしたがって中央(図2
2中左側)から外側(図中右側)に向けて間隔が拡がる
ように、層間配線層72〜75をファンアウトする配線
パターンにする必要がある。
【0005】なお、本明細書において、「ファンアウト
する」とは、ICチップ接続パッド形成領域に形成され
た相互間の間隔が狭いICチップ接続パッドから延び
て、間隔の広い接続端子に接続する配線群のうち、ある
絶縁層間に形成され上記形成領域よりも外側に延びる層
間配線層群を見たとき、接続端子側の層間配線層同士の
間隔を上記パッド側のそれよりも広くすること、また
は、層間配線層の接続端子側につながるビア導体同士、
スルーホール導体同士、もしくは、接続端子同士の間隔
が、上記パッド側につながるビア導体同士、もしくはス
ルーホール導体同士の間隔より広くなるように層間配線
層を配線することを指す。ファンアウトした層間配線層
の典型的な例としては、後述する本従来例(図27〜図
30参照)に示す層間配線層75〜72のように、略放
射状(扇状)に拡げたものが挙げられる。しかし、その
他に、例えば、図25(a)に示すように、パッド側の
ビア導体V1につながり途中まで狭い間隔を保ったまま
略平行に延びる平行部分76aと、途中から放射状に間
隔が拡がって接続端子側のビア導体V2につながる放射
状部分76bと、からなる層間配線層76を持つものが
挙げられる。また、図25(b)に示すように、ビア導
体V1につながり途中まで放射状に拡がる放射状部分7
7aと、その後広い間隔を保ったまま略平行に延びて接
続端子側のビア導体V2につながる平行部分77bとか
らなる層間配線層77をもつものが挙げられる。さら
に、図25(c)に示すように、ビア導体V1につなが
り先端(図中右端)近くまで狭い間隔を保ったまま略平
行に延びる平行部分78aと、この先端近傍から略直角
方向(図中上下方向)に曲がって延び、さらに、その途
中から右方向に曲がって接続端子側のビア導体V2につ
ながるL字状部分78bとからなる層間配線層78を持
つものも挙げられる。このものでは、層間配線層78
は、互いの間隔を略一定に保ちながらビア導体V2に向
かって進み、互いの間隔の広いビア導体V2に各々接続
するようにされている。さらに、階段状に折れ曲がりつ
つ徐々に互いの間隔を拡げるようにした層間配線層を持
つもの、あるいは、上記形態の組み合わせなど多様な形
態が挙げられる。
【0006】ところが、このファンアウトは、一挙にす
べての配線について行うことはできないため、概略、外
側(周縁)に位置するICチップ接続パッドに接続する
配線から、順に外側に向かう層間配線層を形成すること
でファンアウトさせる。このため、多数の配線のうち、
内側に位置するICチップ接続パッドに接続する配線
は、それよりも外側に位置するICチップ接続パッドに
接続している配線がファンアウトするまで、ビア導体に
よって、ほぼそのままの間隔を保ったまま裏面1B側
(図中下方側)に向かって延ばされる。
【0007】本従来例に即し、図26〜図34に示す各
絶縁層上の1/4部分配線パターン図を用いて説明する
と以下のようになる。ただし、ビア導体をスタッガード
ビア導体で形成したことによる若干の位置変更は表示し
ない。まず、表面側第5絶縁層25上(表面25a上)
に形成された配線パターンとしては、図26に示すよう
に、縦横格子状に配置されたICチップ接続パッド3
(18行×18列。実際には、全体で35行×35列)
のみが形成される。但し、図22から判るように、これ
らのパッド3のうち、破線で示した中央側の10行×1
0列(全体では19行×19列)は、接続端子4に接続
しない。従って、パッド3のうち、接続端子4につなが
る配線Wが形成されるのは、外側8列のパッド3であ
る。
【0008】これらのパッド3からビア導体35によっ
て1段下層に配線Wを延ばすと、図27に示すように、
表面側第4絶縁層24上(表面24a上)では、そのま
まビア導体34によってさらに下層に延びる配線Wがあ
る。その他、外周側2列に位置するビア導体35につな
がる配線Wは、層間配線層75によって、それぞれ中央
(図中左下)から略放射状にファンアウトし、さらにビ
ア導体34によって下層に延びる。このため、ビア導体
35同士の間隔P(パッドの間隔Picに略等しい)に
比べ、ファンアウトした後のビア導体34の間隔Pf
(本例では、接続端子の間隔Ptmに略等しい)が大き
くできる。なお、本例では外側8列のビア導体35につ
ながった配線Wのうち、外側2列分の配線Wを、このフ
ァンアウトによって、配線基板1の外周側に移動させた
ため、中央部に残っている配線Wは外側6列分である。
【0009】同様に、図28に示す表面側第3絶縁層2
3上(表面23a)でも、そのままビア導体33によっ
てさらに下層に延びる配線Wがある他、外周側2列に位
置するビア導体34につながる配線Wは、層間配線層7
4によって、中央(図中左下)から略放射状にファンア
ウトし、さらにビア導体33によって下層に延びる。さ
らに同様に、図29に示す表面側第2絶縁層22上(表
面22a)でも、層間配線層73によって、中央(図中
左下)から略放射状にファンアウトさせ、さらに、図3
0に示す表面側第1絶縁層21上(表面21a)でも、
ビア導体32につながる配線Wを、層間配線層72によ
って、中央(図中左下)から略放射状にファンアウトさ
せる。これにより、外側8列のパッド3につながる配線
Wは、すべてファンアウトさせることが出来た。
【0010】その後は、各配線Wは、コア基板2の表面
2a上で、図31に示すように、8列の格子状に形成し
たスルーホール導体5に接続するため、層間配線層71
によって位置を調整し、スルーホール導体5を通じて、
コア基板2の裏面2bに延出する(図32参照)。さら
に、各配線Wは、図22から判るように、各絶縁層51
〜55に8列の格子状に形成したビア導体61〜65に
よって、裏面1B側へ延び(図33参照)、裏面側第5
絶縁層上に形成した接続端子4に接続する。なお、表面
側第6絶縁層26、および裏面側第6絶縁層56は、い
ずれも、表面1Aまたは裏面1Bから見て、パッド3お
よび接続端子4の周縁を覆うように形成されており、ハ
ンダの拡がりをも防止するソルダーレジスト層である。
このような経路によって、ビルドアップ多層配線基板1
において、各配線Wは、パッド3と接続端子4との間を
結んでいる。
【0011】
【発明が解決しようとする課題】しかしながら、図22
等から明らかなように、この多層配線基板1において
は、各配線Wがファンアウトするのは、コア基板2より
表面1A側に限定されている。コア基板2に形成するス
ルーホール導体5の間隔Pth(本例では、Ptmに略
等しい)が、パッドの間隔Picよりも大きくされてい
るため、パッド3から延びる配線Wが、このスルーホー
ル導体5に接続するためには、コア基板2より表面1A
側で、ファンアウトしておく必要があるからである。ま
た、上記したように、多数のパッドから延びる配線Wを
一挙にファンアウトさせることは出来ないため、図27
〜図30に示したように、各絶縁層毎に、外周及びその
近傍(本例では、外周2列分)の配線Wのみ、ファンア
ウトさせる。従って、表面側に、ファンアウトに必要な
層数のビルドアップ絶縁層および配線層を形成する必要
がある。従って、表面側に、ファンアウトに必要な層数
の絶縁層21〜24および層間配線層72〜75を形成
する必要がある。なお、スルーホール導体5の間隔Pt
hを、パッド3の間隔Picと接続端子4の間隔Ptm
の中間の値(例えば、Pth=800μm)とする場合
もあるが、この場合でも、コア基板2よりも表面1A側
で、いずれの配線Wについてもファンアウトさせておく
必要のあることには変わりが無く、表面1A側に、多数
の絶縁層を形成する必要があった。
【0012】一方、ビルドアップ多層配線基板1では、
反り等を防止するため、コア基板2の表面1A側および
裏面1B側には、略同数の絶縁層(本例では、各々21
〜26,51〜56の6層ずつ)を形成する必要があ
る。このため、裏面側では、ファンアウトに寄与しない
絶縁層(本例では、51〜56)を形成することにな
る。ここで、ビルドアップ多層配線基板では、各絶縁層
は、下層の絶縁層(および層間配線層)を形成した後
に、次の絶縁層を形成するというように、順に形成する
ため、多数層のビルドアップ配線基板とすると、製造工
程が長くなる上、歩留まりも低下して、コストが掛かっ
ていた。本発明は、かかる問題点に鑑みてなされたもの
であって、ビルドアップ絶縁層の層数を少なくすること
のできるビルドアップ多層配線基板を提供することを目
的とする。
【0013】
【課題を解決するための手段、作用及び効果】そして、
その第1の解決手段は、表面及び裏面を有するビルドア
ップ多層配線基板であって、コア基板と、上記コア基板
の上記表面側及び裏面側にそれぞれ略同数積層されたビ
ルドアップ絶縁層と、上記表面側に形成された多数のI
Cチップ接続パッドと、上記ICチップ接続パッドの間
隔よりも広い間隔で、上記裏面側に形成された多数の接
続端子と、上記ICチップ接続パッドから延びて上記接
続端子にそれぞれ接続する配線であって、上記コア基板
と上記ビルドアップ絶縁層との間、または各ビルドアッ
プ絶縁層間に形成された層間配線層と、上記ビルドアッ
プ絶縁層を貫通するビア導体と、上記コア基板を貫通す
るスルーホール導体と、を有する多数の配線と、を備え
るビルドアップ多層配線基板において、上記配線は、隣
接する上記ICチップ接続パッド同士の間隔よりも、隣
接するスルーホール導体同士の間隔が、広くされた配線
群と、隣接する上記ICチップ接続パッド同士の間隔
と、隣接するスルーホール導体同士の間隔とが、略等し
くされた配線群と、からなることを特徴とするビルドア
ップ多層配線基板である。
【0014】上記構成を有する本発明のビルドアップ多
層配線基板では、ICチップ接続パッドから延びて接続
端子にそれぞれ接続する配線は、隣接する上記ICチッ
プ接続パッド同士の間隔よりも、隣接するスルーホール
導体同士の間隔が、広くされた配線群と、隣接する上記
ICチップ接続パッド同士の間隔と、隣接するスルーホ
ール導体同士の間隔とが、略等しくされた配線群と、か
らなる。このため、配線のうち、間隔の広いスルーホー
ル導体をその一部とする配線群では、コア基板よりも表
面側でファンアウトさせる必要があるが、間隔がパッド
同士の間隔と略等しいスルーホール導体をその一部とす
る配線群では、コア基板よりも表面側でファンアウトさ
せる必要はなく、裏面側でファンアウトさせれば足り
る。従って、コア基板よりも表面側のみに層間で配線を
ファンアウトさせるビルドアップ絶縁層を形成する必要
が無く、裏面側に形成したビルドアップ絶縁層間でも配
線をファンアウトさせることが出来る。従って、裏面側
のビルドアップ絶縁層や配線層をもファンアウトのため
に有効に利用できるので、結果として、ビルドアップ絶
縁層の層数を減少させることができ、安価なビルドアッ
プ多層配線基板とすることができる。
【0015】ここで、ICチップ接続パッドやスルーホ
ール導体、接続端子等の「間隔」とは、隣り合うパッド
やスルーホール導体の中心と中心の間隔を指す。なお、
ICチップ接続パッドや接続端子は、一定間隔で格子状
(千鳥状も含む)に配列されることが多いが、その間隔
が、場所によって異なっていても良い。また、ICチッ
プ接続パッド群や接続端子群の形成領域の形状は、矩形
状あるいはロ字状とされることが多いが、その他の形状
であっても良い。また、ビア導体の形状は、ビルドアッ
プ絶縁層やビア導体の形成方法等によって適宜選択すれ
ばよく、スタッガードビアとしてもスタックドビアとし
ても良い。さらには、1層のビルドアップ絶縁層の上下
をつなぐ形式の他、複数層のビルドアップ絶縁層を一挙
に貫いてその上下をつなぐ形式のビア導体(例えばベリ
ードビア導体)を用いても良い。また、ビルドアップ絶
縁層の材質は、絶縁樹脂の他、アルミナ等のセラミッ
ク、ガラス、あるいは絶縁樹脂とセラミックの複合材料
等が挙げられる。ビルドアップ絶縁層の形成、加工の容
易さから、例えば、エポキシ,ポリイミド,BT,PP
E等の絶縁性樹脂を用いるのが好ましい。
【0016】この発明において、前記コア基板は、貫通
孔を有する金属基板の表裏面及び上記貫通孔内周面に絶
縁樹脂層を備え、上記貫通孔の略中央に前記スルーホー
ル導体を形成した樹脂被覆金属コア基板であることを特
徴とするビルドアップ多層配線基板とすると良い。
【0017】従来から用いられているガラス−エポキシ
樹脂複合材料等のガラス繊維と樹脂の複合材料では、複
合材料に空けた貫通孔にスルーホール導体を形成する
際、ガラス繊維と樹脂との隙間からメッキ液等が複合材
料内に滲入するので、マイグレーションなどの不具合を
生じる。このため、狭い間隔、例えば800μm以下の
間隔でスルーホール導体を設けたものを用いることがで
きなかった。また、スルーホール導体の形成に際し、コ
ア基板にドリルで孔あけすることが多く、小さな間隔で
多数の貫通孔を空けるのも困難である。これに対し、本
発明のように、コア基板に樹脂被覆金属コア基板を用い
た場合には、メッキ液等の侵入がなく、従って、マイグ
レーション等の問題を考慮する必要がなく、コア基板、
従って、ビルドアップ多層配線基板の信頼性を高く出来
る。また、金属基板に小さな間隔で貫通孔を空けるの
は、エッチングやレーザ孔空け、パンチング等の手法に
よって容易にできる。
【0018】さらに、貫通孔の略中央にスルーホール導
体を形成するのも、貫通孔内に充填した樹脂をレーザ等
で孔開けし、メッキすることで容易に形成できる。従っ
て、小さな間隔、例えば、300μm以下の間隔でも容
易にスルーホール導体を設けることができる。このた
め、中央部ICチップ接続パッドの間隔Picが、例え
ば300μm以下の小さな間隔となった場合にも、コア
基板に形成するスルーホール導体の間隔Pthをこれに
対応させて小さくして、Picと略等しくできる。さら
に、金属基板であるので、コア基板、従って、ビルドア
ップ多層配線基板全体の剛性を高くすることができる。
ここで、樹脂被覆金属コア基板に用いる金属基板として
は、銅板が望ましい。導電性が高く、エッチング等の加
工が容易だからである。なお、金属基板は、グランドま
たは電源電位とされていると良い。このようにすると、
金属基板の上下を被覆している絶縁樹脂層を貫くビア導
体を形成し、あるいはスルーホール導体と金属基板の貫
通孔とを直接接続させることで、所望の位置からグラン
ドまたは電源電位を取り出すことができるからである。
ここで、金属基板をグランドまたは電源電位とするに
は、接続端子と金属基板とを結ぶグランド配線や電源配
線を形成するものが挙げられる。さらに、ICチップ接
続パッドから延び接続端子に接続する配線のうち、グラ
ンドや電源につながる配線において、金属基板の上下を
被覆している絶縁樹脂層を貫くビア導体を付加したり、
配線のスルーホール導体と金属基板の貫通孔とが直接導
通するようにしても良い。
【0019】さらに、このコア基板を用いたビルドアッ
プ多層配線基板において、コア基板の金属基板の貫通孔
は、エッチングによって形成されていることを特徴とす
るビルドアップ多層配線基板とすると良い。コア基板に
多数のスルーホール導体を形成する必要があるため、金
属基板に貫通孔を多数形成する必要がある。そこで、貫
通孔を形成するにあたり、エッチングで形成すると、多
くの貫通孔を一挙に形成できるので、金属基板、従っ
て、コア基板、ひいては、ビルドアップ多層配線基板を
安価に形成できる。また、エッチングで形成すれば、金
属基板の厚さによるが、例えば、貫通孔同士の間隔が3
00μm以下、貫通孔の径が150μm以下の微細な貫
通孔であっても、容易に形成することが出来る。
【0020】さらに、上記樹脂被覆金属コア基板を用い
たビルドアップ多層配線基板は、前記スルーホール導体
同士の間隔の最小値が、300μm以下であることを特
徴とするビルドアップ多層配線基板とすると良い。30
0μm以下の狭間隔(狭ピッチ)でスルーホール導体を
形成すれば、パッド同士の間隔が300μm以下の狭ピ
ッチとなっている現在のICチップを搭載でき、しか
も、ビルドアップ絶縁層の少ない安価なビルドアップ多
層配線基板とすることができる。
【0021】さらに、第2の解決手段は、表面及び裏面
を有するビルドアップ多層配線基板であって、コア基板
と、上記コア基板の上記表面側及び裏面側にそれぞれ略
同数積層されたビルドアップ絶縁層と、上記表面側に形
成された多数のICチップ接続パッドと、上記ICチッ
プ接続パッド相互間の間隔よりも広い間隔で、上記裏面
側に形成された多数の接続端子と、上記ICチップ接続
パッドから延びて接続端子にそれぞれ接続する多数の配
線であって、ファンアウトした層間配線層を有する多数
のファンアウト配線群と、を備えるビルドアップ多層配
線基板において、上記ファンアウト配線群は、少なくと
も上記コア基板よりも表面側でファンアウトした表面側
ファンアウト配線群と、上記コア基板よりも裏面側での
みファンアウトした裏面側ファンアウト配線群と、を有
することを特徴とするビルドアップ多層配線基板であ
る。
【0022】上記構成を有する本発明のビルドアップ多
層配線基板では、ファンアウト配線群は、少なくともコ
ア基板よりも表面側でファンアウトした表面側ファンア
ウト配線群と、コア基板よりも裏面側でのみファンアウ
トした裏面側ファンアウト配線群と、を有する。このた
め、表面側ばかりでなく裏面側でも、ビルドアップ絶縁
層や層間配線層を有効利用してファンアウト配線群をフ
ァンアウトさせることができる。従って、結果として、
ビルドアップ絶縁層の層数を減少させることができ、安
価なビルドアップ多層配線基板とすることができる。こ
こで、表面側ファンアウト配線群は、少なくとも表面側
でファンアウトしていれば良く、表面側の他、裏面側で
もファンアウトしたものも含まれる。例えば、表面側フ
ァンアウトのスルーホール導体同士の間隔Pthaを、
ICチップ接続パッドの間隔Picと接続端子の間隔P
tmの中間の値とした場合などである。
【0023】この発明において、前記表面側ファンアウ
ト配線群は、前記ICチップ接続パッドの形成領域のう
ち、外周側及びその近傍に位置するICチップ接続パッ
ドから延び、前記裏面側ファンアウト配線群は、上記I
Cチップ接続パッド形成領域のうち、上記外周側及びそ
の近傍よりも内周側に位置するICチップ接続パッドか
ら延びることを特徴とするビルドアップ多層配線基板と
すると良い。
【0024】すべてのファンアウト配線群について一挙
にファンアウトさせることは困難であるため、各絶縁層
上の層間配線層に割り振ってファンアウトさせることが
必要がある。ここで、外周側及びその近傍に位置するI
Cチップ接続パッドは、ファンアウトのための層間配線
層と接続させやすい。そして、外周側の配線がファンア
ウトすると、それより裏面側の絶縁層間では、内周側の
配線もファンアウトのための層間配線層と接続させやす
くなる。従って、本発明のように、まず表面側ファンア
ウト配線群に、外周側及びその近傍に位置するICチッ
プ接続パッドから延びる配線を割り当てれば、層間配線
層との接続が容易であり、さらに、裏面側ファンアウト
配線群でも層間配線層との接続が容易となる。
【0025】なおこの発明においても、前記コア基板
は、貫通孔を有する金属基板の表裏面及び上記貫通孔内
周面に絶縁樹脂層を備え、上記貫通孔の略中央に前記ス
ルーホール導体を形成した樹脂被覆金属コア基板である
ことを特徴とするビルドアップ多層配線基板とすると良
い。メッキ液等が内部に滲入しないので、マイグレーシ
ョン等の問題を考慮する必要がなく、コア基板、従っ
て、ビルドアップ多層配線基板の信頼性を高く出来る。
また、金属基板に小さな間隔で貫通孔を容易に空けら
れ、貫通孔の略中央にスルーホール導体を形成するの
も、レーザやメッキで容易に形成できる。さらに、金属
基板であるので、コア基板、従って、ビルドアップ多層
配線基板全体の剛性を高くすることができるからであ
る。
【0026】さらに、このコア基板を用いたビルドアッ
プ多層配線基板において、コア基板の金属基板の貫通孔
は、エッチングによって形成されていることを特徴とす
るビルドアップ多層配線基板とすると良い。エッチング
で貫通孔を形成すると、多くの貫通孔を一挙に形成でき
るので、金属基板、ひいてはビルドアップ多層配線基板
を安価に形成できるからである。
【0027】さらに、上記樹脂被覆金属コア基板を用い
たビルドアップ多層配線基板は、前記スルーホール導体
同士の間隔の最小値が、300μm以下であることを特
徴とするビルドアップ多層配線基板とすると良い。30
0μm以下の狭間隔(狭ピッチ)でスルーホール導体を
形成すれば、パッド同士の間隔が300μm以下の狭ピ
ッチとなっている現在のICチップを搭載でき、しか
も、ビルドアップ絶縁層の少ない安価なビルドアップ多
層配線基板とすることができるからである。
【0028】
【発明の実施の形態】(実施形態1)ついで、本発明の
実施の形態を、図面と共に説明する。図1は、本実施形
態にかかるビルドアップ多層配線基板101の平面図、
側面図、及び底面図である。本実施形態のビルドアップ
多層配線基板101は、上記した従来例のビルドアップ
多層配線基板1と、略同一の形状であるが、コア基板の
材質や形状、およびビルドアップ絶縁層の層数や、配線
の引き回し方が異なる。図1に示すビルドアップ多層配
線基板101は、平面視、略正方板形状で、表面101
A側中央には、多数(35行×35列)のICチップ接
続パッド(フリップチップパッド、以下、単にパッドと
もいう)103(図1では、個別には図示しない)が、
略正方形状の領域Sに形成されている。また、裏面10
1Bには、外周35行×35列、ロ字状8列で格子状に
接続端子104(具体的には、LGAパッド)が多数形
成されている。
【0029】このビルドアップ多層配線基板101は、
図2の断面図に示すように、コア基板102の表裏面1
02a,b上(図中上下面)に、それぞれ4層(121
〜124,151〜154)のビルドアップ絶縁層を備
え、各層間には層間配線層172、173、182、1
83、184等が形成されている。また、各層を貫通す
るビア導体131〜133,161〜163を備え、コ
ア基板102にも、スルーホール導体105を備える。
即ち、ICチップ接続パッド103と接続端子104と
の間を結ぶ配線(ファンアウト配線)Wは、それぞれ層
間配線層172、173,182,183、184、ビ
ア導体131〜133,161〜163、および外側、
内側スルーホール導体105p,cを備える。
【0030】なお、図2では、ビア導体131等は縦長
棒状に略記したが、実際には、例えば、図3および図4
に示すように、公知のフォトリソグラフィ技術およびメ
ッキ技術により、スタッガードビア導体を形成し、ビア
導体131〜133、161〜163等の位置を順次ず
らしつつ、積層している。また、図3および図4に示す
ように、コア基板102は、貫通孔102Tを各所に穿
孔した銅板の上下面に、絶縁樹脂層102A,Bを形成
し、貫通孔102Tの内周壁にも絶縁樹脂層102Cを
形成したものである。従って、図2では、スルーホール
導体105p,cも縦長棒状に記載したが、実際には、
例えば、コア基板102の絶縁樹脂層102C内周に形
成した略円筒形状の導体である。
【0031】ここで、コア基板102は、厚さ0.2m
mのエッチング等の加工が容易で、導電性の高い銅板か
らなる金属基板102Mを、BT(ビスマレイミド−ト
リアジン)樹脂からなる被覆絶縁層(上部・下部コア絶
縁層102A、Bや貫通孔内絶縁層102C)で取り囲
んだ樹脂被覆金属コア基板である。このコア基板102
は、上記従来例のように、ガラスと樹脂の複合材料をコ
ア基板として用いていないため、メッキ液の滲入等によ
るマイグレーションを生じることがなく、例えば、30
0μm以下の狭い間隔でスルーホール導体を形成するこ
とができる。また、銅板(金属板)を芯材としているた
め、コア基板102の剛性、ひいてはビルドアップ多層
配線基板101全体の剛性を高め、反り変形等を防止・
抑制することもできる。
【0032】ここで、上記従来例と同様に、ICチップ
接続パッド103相互間の間隔Picよりも、接続端子
4相互間の間隔Ptmが、広くされている。即ち、本実
施形態も、Pic=240μm、Ptm=1270μm
である。このため、ICチップ接続パッド103から延
びて接続端子104に接続する配線W同士の間隔は、表
面側から裏面側に向かうにしたがって中央(図2中左
側)から外側(図中右側)に拡がるように、層間配線層
172,173,182,183によって順次ファンア
ウトさせる。この場合、外側(周縁)に位置するICチ
ップ接続パッドに接続する配線から、順に外側に向かう
層間配線層を形成することでファンアウトさせる。この
ため、多数の配線Wのうち、内側に位置するICチップ
接続パッドに接続する配線は、それよりも外側に位置す
るICチップ接続パッドに接続している配線がファンア
ウトするまで、ビア導体によって、ほぼそのままの間隔
を保ったまま裏面101B側に向かって延ばされる。こ
の点は、前記した従来例と同様である。
【0033】但し、本実施形態では、断面図(図2)お
よびそのうちパッド103近傍の部分拡大断面図(図
3)に示すように、パッド103の形成領域S内に位置
する内側スルーホール導体105c同士の間隔Pthb
が、パッド103の間隔Picとほぼ同じ(即ち、Pt
hb=240μm)にされている。従って、パッド10
3から延びる配線Wのうち、外周及びその近傍より内周
側の内側ICチップ接続パッド(以下、単に内側パッド
ともいう)103cから延びる裏面側ファンアウト配線
Wb、具体的に言えば、外周から5〜8列に位置する内
側パッド103cから延びる裏面側ファンアウト配線W
bでは、コア基板102よりも表面101A側でファン
アウトしない。その代わり、ビア導体133,132,
131を通じて、領域S内(領域S直下)の内側スルー
ホール導体105cにつながり、さらに、コア基板10
2の裏面102b側に延出し、コア基板102よりも裏
面101B側で、層間絶縁層182,183によってフ
ァンアウトする。なお、外周及びその近傍の外側ICチ
ップ接続パッド(以下、単に外側パッドともいう)10
3pから延びる表面側ファンアウト配線Wa、具体的に
言えば、外周から1〜4列に位置する外側パッド103
pから延びる表面側ファンアウト配線Waは、前記従来
技術と同様に、コア基板102よりも表面101A側
で、層間絶縁層172,173によってファンアウト
し、外側スルーホール導体105pの接続する。
【0034】図5〜図11に示す各絶縁層上の1/4部
分配線パターン図を用いて説明すると以下のようにな
る。ただし、ビア導体をスタッガードビアで形成したこ
とによる若干の位置変更については表示しない。まず、
表面側第3絶縁層123上(表面123a上)に形成さ
れた配線パターンとしては、図5に示すように、縦横格
子状に配置されたICチップ接続パッド103(18行
×18列。実際には、全体で35行×35列)のみが形
成される。但し、図2から判るように、これらのパッド
103のうち、破線より中央(図中左下)側の10行×
10列(全体では19行×19列)は、接続端子104
に接続しない。従って、パッド103のうち、接続端子
104につながる配線Wが形成されるのは、破線より外
側8列の外側パッド103である。このうち、外周第1
〜4列が、表面側ファンアウト配線Waが延びる内側パ
ッド103pであり、これより内側の第5〜8列が、裏
面側ファンアウト配線Wbが延びるパッド103cであ
る。
【0035】これらのパッド103から絶縁層123に
形成したビア導体133によって1段下層に配線Wを延
ばす。図6に表面側第2絶縁層122上(表面122a
上)の配線パターンを示す。ここでは、外側8列のう
ち、最外側2列を除き、配線W(Wa,Wb)は、ファ
ンアウトせずに、そのままビア導体132によってさら
に下層に延びる。一方、外周側2列に位置するビア導体
133につながる表面側ファンアウト配線Waは、層間
配線層173によって、それぞれ中央(図中左下)から
略放射状にファンアウトし、さらにビア導体132によ
って下層に延びる。このため、ビア導体35同士の間隔
P(パッドの間隔Picに略等しい)に比べ、ファンア
ウトした後のビア導体34の間隔Pf(本実施形態で
は、接続端子の間隔Ptmに略等しい場合が多い)が大
きくできる。なお、外側8列のビア導体133につなが
った配線Wのうち、外側2列分の表面側ファンアウト配
線Waを、このファンアウトによって、配線基板1の外
周側に移動させたため、中央部に残っている配線Wは外
側6列分である。
【0036】同様に、図7に示す表面側第1絶縁層12
1上(表面121a)でも、6列のうち、内側4列の配
線W(裏側ファンアウト配線Wb)は、そのままビア導
体131によってさらに下方(裏面側)に延びる。一
方、外周側2列に位置するビア導体132につながる表
面側ファンアウト配線Waは、層間配線層172によっ
て、それぞれ中央(図中左下)から略放射状にファンア
ウトし、さらにビア導体131によって下方に延びる。
これにより、外側4列分のパッド103pにつながった
表面側ファンアウト配線Waは、ファンアウトさせるこ
とができたが、内側4列分のパッド103cから延びる
裏側ファンアウト配線Wbは、配線同士の間隔として、
パッド103(103c)間の間隔Picと略同一の間
隔を保ったまま、コア基板表面102aで、スルーホー
ル導体105に接続する(図8参照)。
【0037】ここで、スルーホール導体105同士の間
隔は、図8から判るように、中央近傍に形成されるもの
と、周縁近傍に形成されるものでは異なる。既に上記し
たように、中央近傍(図中左下)に位置し、裏側ファン
アウト配線Wbの一部を構成する内側スルーホール導体
105cの間隔Pthbは、パッド103の間隔Pic
と略等しくされている。一方、周縁近傍(図中右または
上)に位置し、表側ファンアウト配線Waの一部を構成
する外側スルーホール導体105pの間隔Pthaは、
多くは接続端子104の間隔Ptmと略等しくされてい
る。なお、本実施形態では、配線引き回しの都合等で、
外側スルーホール導体105pの間隔Pthaは、一部
に約1/2の間隔Pthamとなる部分がある。なお、
スルーホール導体105のうち、最小間隔(Pthm)
のものは、本実施形態では、スルーホール導体105c
の間隔Pthbであり、具体的には、Pthb=Pth
m=240μmとなっている。
【0038】さらに、内側スルーホール導体105cに
よってコア基板裏面102b側に延出した裏面側ファン
アウト配線Wbは、ビア導体161によって、図9に示
すように、裏面側第1絶縁層151と第2絶縁層152
の界面(表面152a)まで延びる。この界面(表面1
52a)で、配線Wbのうち外側2列は、層間絶縁層1
82によってファンアウトし、ビア導体162によっ
て、さらに下層に延びる。また、内側2列の配列Wb
は、ビア導体162によって、そのまま下方に延びる。
一方、表面側ファンアウト配線Waは、ビア導体162
によってそのまま下方に延びる。さらに、図10に示す
ように、裏面側ファンアウト配線Wbのうち、残る2列
のファンアウトしていない配線を、裏面側第2絶縁層1
52と第3絶縁層153の界面(表面153a)で、層
間絶縁層183によってファンアウトさせ、ビア導体1
63によって下方に延ばす。これにより、外側8列のパ
ッド103につながる配線W(Wa、Wb)は、すべて
ファンアウトさせることができた。
【0039】さらに、図11に示すように、裏面側第3
絶縁層153と第4絶縁層154の界面(表面154
a)において、各配線Wのビア導体163は、直接ある
いは層間配線層184を介して、ロ字状8列の格子状に
形成した接続端子(LGAパッド)104に接続する
(図1(c)参照)。なお、表面側第4絶縁層124、
および裏面側第4絶縁層154は、いずれも、表面10
1Aまたは裏面101Bから見て、パッド103および
接続端子104の周縁を覆うように形成されており、ハ
ンダの拡がりをも防止するソルダーレジスト層である。
【0040】以上から容易に理解できるように、本実施
形態では、配線Wを、スルーホール導体105(105
p)の間隔Pth(Ptha)をパッド103の間隔P
icよりも広く、具体的には、接続端子104の間隔P
tmと略等しくした表面側ファンアウト配線Waの群
と、スルーホール導体105(105c)の間隔Pth
(Pthb)をパッド103の間隔Picと略等しくし
た裏面側ファンアウト配線Wbの群とから構成した。あ
るいは、ファンアウト配線Wは、コア基板102よりも
表面側でファンアウトする表面側ファンアウト配線Wa
の群と、コア基板102よりも裏面側でのみファンアウ
トする裏面側ファンアウト配線Wbの群とから構成し
た。
【0041】このようにしても、前記した従来例と、同
様に配線を引き回したビルドアップ多層配線基板101
とすることができ、しかも、形成したビルドアップ絶縁
層の層数は、前記従来例が片側6層(両側12層)であ
ったのに対して、本実施形態では、片側4層(両側8
層)に削減できた。このため、前記従来例に比較して、
安価で歩留まり良くビルドアップ多層配線基板101を
形成することができる。なお、図2中左側において、破
線で示すように、金属基板102Mをグランド電位とす
べく、接続端子104からビア導体163,162,1
61を通じ、さらに下部コア絶縁層102Bを貫通する
ビア導体を用いて金属基板102Mを接続する裏面側グ
ランド配線WGbを形成しておくと良い。金属基板10
2M全体がグランド電位となるので、必要な位置からグ
ランド電位を取り出すことができ、しかも、金属基板1
02Mは、比較的厚く面積も大きいので、低抵抗なグラ
ンドとすることができるからである。さらに、このグラ
ンド電位の取り出す構造としては、例えば、同じく図2
中左側において、破線で示すように、パッド103から
ビア導体133,132,131を通じ、さらに、上部
コア絶縁層102Aを貫くビア導体を用いて金属基板1
02Mに接続する表面側グランド配線WGaが挙げられ
る。
【0042】ついで、本実施形態にかかるビルドアップ
多層配線基板101の製造方法について、特に、この多
層配線基板101の製造方法のうち、絶縁層等形成の土
台となるコア基板102の製造方法について説明する。
なお、ビルドアップ絶縁層121〜124,151〜1
54、層間配線層172,172,182,183、ビ
ア導体131〜134、161〜164の製造について
は、公知のフォトリソグラフィ技術及びメッキ技術によ
り形成すればよい。即ち、例えば、感光性樹脂を用いた
フォトビア形成やセミアディティブ法によるビア導体や
層間配線層の形成を行えば良いので、詳細な説明は省略
する。
【0043】コア基板102は、例えば、以下のように
して製造する。即ち、図12(a)(b)に示すよう
に、まず、厚さ0.2mmの銅板からなる金属基板10
2Mを用意する。この金属基板102Mには、エッチン
グによって直径150μmの貫通孔102Tが各所、具
体的には、外周(周縁)近傍においてロ字状に、間隔P
thaを空けて略格子状に4列、また、中央部にもロ字
状に、間隔Pthbを空けて格子状に4列形成されてい
る。この金属基板102Mを、2枚のBT(ビスマレイ
ミド−トリアジン)樹脂からなるプリプレグで挟み、真
空熱プレスによって圧縮硬化させる。これにより、図1
2(c)に示すように、貫通孔102T内もBT樹脂で
埋められた状態となり、金属基板102Mの図中上面に
は、厚さ50μmの上部コア絶縁層102Aが、同じく
図中下面にも厚さ50μmの下部コア絶縁層102Bが
形成される。さらに、YAGレーザを用いて、各貫通孔
102Tの中心を軸方向(図中上下方向)に貫通する直
径50μmφの貫通孔THを穿孔する。これにより、貫
通孔THと金属基板102Mの貫通孔102Tとの間
に、厚さ50μmの貫通孔内絶縁層102Cが形成さ
れ、コア基板102として、金属基板102Mを芯材と
し、その表面を絶縁層102A,B,Cで取り囲んだ樹
脂被覆金属コア基板が完成する。
【0044】ついで、このコア基板102に触媒核を付
与した後、無電解銅メッキを施し、図13(a)に示す
ように、上部、下部コア絶縁層102A,Bおよび貫通
孔102T内に、厚さ2μmの無電解メッキ層PL1を
形成する。さらに、図13(b)に示すように、感光性
フィルムレジストを上下に貼り付けた後、所定パターン
に露光・現像し、無電解メッキ層PL1上の所望部分に
メッキレジストRを形成する。その後、無電解メッキ層
PL1を共通電極として、レジストRの形成されていな
い部分(開口部)に、厚さ20μm程度の電解銅メッキ
を施して、銅メッキ層の厚さを増し、その後、レジスト
Rを溶解除去し、さらに、露出する無電解メッキ層PL
1を過硫酸系エッチング液によりソフトエッチングして
除去し、上部、下部コア絶縁層102A,Bを露出させ
る。これにより、貫通孔TH内に、スルーホール導体1
05(105p,c)が形成される。その後は、上述し
たように、公知のフォトリソグラフィ技術や、セミアデ
ィティブ法等を用いて、ビルドアップ絶縁層やビア導
体、層間配線層等を形成すればよい。また、セミアディ
ティブ法に代えて、フルアディティブ法やサブトラクテ
ィブ法によってビア導体やスルーホール導体、層間配線
層を形成しても良い。また、レーザ(YAG、CO2
等)によってビルドアップ絶縁層に穿孔しても良い。さ
らには、片面に銅箔を有する半硬化樹脂層を積層するな
ど公知のいずれの手法によって形成しても良い。
【0045】このように、本実施形態では、コア基板1
02の芯材に金属基板102Mを用い、樹脂で被覆した
為、コア基板102に強度を持たせることができる。ま
た、前記従来例のようにガラス繊維と樹脂との間にメッ
キ液が浸透してマイグレーションを生じることがないの
で、スルーホール導体間の間隔Pth(特にPthb)
を狭く(本実施形態では、約240μm)できる。ま
た、貫通孔THをレーザで穿孔したので、細い径の貫通
孔(本例では、50μmφ)を容易に形成することがで
きる。
【0046】(実施形態2)ついで、本発明の第2の実
施形態を説明する。本実施形態は、上記実施形態1とほ
ぼ同様であるが、コア基板の上下面にもファンアウト配
線を形成することにより、ビルドアップ絶縁層の層数を
さらに低減した点に特徴があるので、同様な部分の説明
は省略し、異なる部分を中心に説明する。図14は、本
実施形態にかかるビルドアップ多層配線基板201の平
面図、側面図、及び底面図である。本実施形態のビルド
アップ多層配線基板201は、上記した実施形態1のビ
ルドアップ多層配線基板101と、ビルドアップ絶縁層
の層数や、配線の引き回し方が異なるが、略同一の形状
である。即ち、多数(35行×35列)のパッド203
が、表面201A側中央の略正方形状の領域Sに、ま
た、多数の接続端子104(具体的には、LGAパッ
ド)が、裏面101Bにロ字状8列で格子状に形成され
ている。
【0047】このビルドアップ多層配線基板201は、
図15の断面図に示すように、実施形態1と同じコア基
板102を用い、その表裏面102a,b上(図中上下
面)に、それぞれ3層(221〜223,251〜25
3)のビルドアップ絶縁層を備え、各層間には層間配線
層271、272、281、282、283等が形成さ
れている。また、各層を貫通するビア導体231,23
2,261,262を備え、コア基板102にも、スル
ーホール導体105(105p,c)を備える。即ち、
ICチップ接続パッド203と接続端子204との間を
結ぶ配線(ファンアウト配線)Wは、それぞれ層間配線
層271,272,281,282,283、ビア導体
231,232,261,262、および外側、内側ス
ルーホール導体105p,105cを備える。なお、図
15では、ビア導体131等やスルーホール導体105
等は縦長棒状に略記したが、スタッガードビア導体およ
び略円筒形状の導体であることや、パッド203の形成
領域S内に位置する内側スルーホール導体105c同士
の間隔Pthbが、パッド103の間隔Picとほぼ同
じにされていることは、実施形態1と同様である。
【0048】但し、本実施形態では、断面図(図15)
およびそのうち接続端子204近傍の部分拡大断面図
(図17)に示すように、外側パッド203pから延び
る表面側ファンアウト配線Waのうち、外周から3,4
列に位置する外側パッド203pから延びる配線Wa
は、コア基板102の表面(上面)102a上に形成さ
れた層間配線層271によってファンアウトする。ま
た、パッド203近傍の部分拡大断面図(図16)に示
すように、内側パッド203cから延びる裏面側ファン
アウト配線Wbのうち、外周から5、6列に位置する内
側パッド203cから延びる配線Wbは、コア基板10
2の裏面102bと第1裏面側絶縁層251との界面に
形成された層間配線層281によってファンアウトす
る。つまり、コア基板102の表裏面102a,b上に
ファンアウトのための層間配線層271,281を形成
した。このため、ビルドアップ絶縁層の層数を、表裏面
側各3層とすることができ、前記従来例はもとより、上
記実施形態1に比較しても、さらに、層数低減ができ
た。
【0049】なお、容易に理解できるように、表面側第
2絶縁層222上(表面222a)に形成した配線パタ
ーンは、上記実施形態1の表面123aのパターン(図
5参照)と同様であり、表面側第1絶縁層221上(表
面221a)に形成した配線パターンは、上記実施形態
1の表面122aのパターン(図6参照)と同様であ
る。また、コア基板表面102a上に形成した配線パタ
ーンは、上記実施形態1の表面121aのパターン(図
7参照)と同様であり、コア基板裏面102bと裏面側
第1絶縁層251との界面(表面251a上)に形成し
た配線パターンは、上記実施形態1の界面152aのパ
ターン(図9参照)と同様である。さらに、裏面側第1
絶縁層251と裏面側第2絶縁層252との界面(表面
252a上)に形成した配線パターンは、上記実施形態
1の界面153aのパターン(図10参照)と同様であ
り、裏面側第2絶縁層252と裏面側第2絶縁層(ソル
ダーレジスト層)253との界面(表面253a上)に
形成した配線パターンは、上記実施形態1の界面154
aのパターン(図11参照)と同様である。従って、こ
れらの説明は省略する。
【0050】(実施形態3)ついで、本発明の第3の実
施形態を説明する。上記実施形態1、2では、ビア導体
として、積み重ねる際にビア導体が互い違いに若干ずれ
るように形成するスタッガードビアタイプを用いたが、
本実施形態では、ビア導体をまっすぐ上下方向に積み重
ねるスタックドビアタイプを用いた点で異なる。また、
実施形態1,2では、スルーホール導体として、メッキ
によって形成した略円筒形状のものを用いたが、本実施
形態では、さらにその円筒内にメッキ可能樹脂を埋め込
み、その上下面をメッキ可能としたスルーホール導体を
用いた点で異なる。
【0051】そこで、パッド303近傍の部分拡大断面
図(図18)、および周縁近傍の部分拡大断面図(図1
9)を参照して説明する。本実施形態にかかるビルドア
ップ多層配線基板301は、実施形態2と同様に、コア
基板102の上下にそれぞれ3層の絶縁層321〜32
3,351〜353を備えており、コア基板102には
略円筒形状のスルーホール導体305pc,305cc
を備える。但し、本実施形態では、このスルーホール導
体305pc,305ccの内部に、BT樹脂に銅粉を
50容量%の割合で混ぜたメッキ可能樹脂からなるプラ
グ305pm、305cmを備える。このメッキ可能樹
脂は、混合した銅粉により、その表面に無電解メッキが
可能とされており、従って、上記実施形態1,2と異な
り、スルーホール導体305p,cの直上に(つまり、
スルーホール導体の軸上に重ねて)、ビア導体を形成す
ることが可能となる。このため、図18、図19から判
るように、各スルーホール導体305p,cの直上(ま
たは直下)にビア導体331,361が形成されてい
る。
【0052】さらに、各絶縁層321等に積層して形成
されるビア導体は、下部ビア導体331e、332e、
361e、362eと、その凹部内に充填され導電性樹
脂からなる上部ビア導体331f、332f、361
f、362fからなる。この導電性樹脂は、例えば、エ
ポキシ樹脂に銅粉を60容量%の割合で混ぜたもので、
導電性を有し、無電界メッキも可能な樹脂である。この
ように、ビア導体として、下部ビア導体の凹部内に導電
性樹脂を充填したものを用いたため、図18、図19か
ら判るように、上部ビア導体(例えば331f)の直上
にメッキによって上層の下部ビア導体(例えば331
e)を形成することにより、軸方向に積み重ねたスタッ
クドビアタイプのビア導体とすることができる。以上の
ようにした本実施形態のビルドアップ多層配線基板で
は、上下層のビア導体を積み重ねて形成すればよいの
で、実施形態1,2で示したスタッガードビアやスルー
ホール導体に比較して、各配線パターンをより簡単なも
のとすることができる。
【0053】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、接続端子10
4等は、ロ字状に並んだものを示したが、正方形状(矩
形状)に並んだものでも良い。また、パッド103のう
ち、外側8列のパッドから延びる配線Wのみ接続端子1
04まで延びるものを示したが、これに限定されること
はなく、さらに内側のパッドから延びる配線が接続端子
に接続するようにしても良い。さらに、上記実施形態に
おいては、スルーホール導体105の間隔の間隔Pth
を接続端子104の間隔Ptmと略等しくしたため、表
面側ファンアウト配線Waは、いずれもコア基板102
より表面(101A)側のみファンアウトし、裏面(1
01B等)側でファンアウトしない構造とした。しか
し、スルーホール導体105の間隔Pthをパッド10
3の間隔Picと接続端子の間隔Ptmの中間(例え
ば、Pth=800μm)の値とし、表面側ファンアウ
ト配線Waを、コア基板102より表面側および裏面側
で、ファンアウトする構造としても良い。
【0054】さらに、上記実施形態においては、各配線
W(Wa,Wb)は、金属基板102Mと導通しない構
造としたが、図20の各例に示すように、金属基板10
2Mを接続するようにしても良い。即ち、図20(a)
に示すものは、パッド103から、ビア133,13
2,131、スルーホール導体105、ビア導体161
を通じて、層間配線層182により図中右側にファンア
ウトする裏面側ファンアウト配線Wbにおいて、上側コ
ア絶縁層102Aを貫通するビア導体105AVで、金
属基板102Mと接続する例である。また、図20
(b)に示すものは、図示しないパッド103から延
び、層間配線層172によってファンアウトし、ビア1
31、スルーホール導体105、ビア導体161、16
2,163を経由して、接続端子104に接続する配線
182により図中右側にファンアウトする表面側ファン
アウト配線Waを持つものである。このものは、金属基
板102Mの貫通孔102TVを、通常の貫通孔102
Tより径小とし、貫通孔内絶縁層102Cを形成しない
で(図20(a)参照)、金属基板102Mとスルーホ
ール導体105とが直接接続するようにしている。
【0055】さらに、図20(c)に示すものは、コア
基板102及びその上下に形成された絶縁層121,1
22,151,152を一挙に貫通し、その上下を導通
するベリードビア導体191を用いたものである。この
ものは、パッド103から、ビア133、ベリードビア
導体191を通じて、層間配線層183により図中右側
にファンアウトする裏面側ファンアウト配線Wbにおい
て、通常の貫通孔102Tより径小の貫通孔102TV
を持ち、貫通孔内絶縁層102Cを形成しないで(図2
0(a)参照)、金属基板102Mとベリードビア導体
191とが直接接続するようにしている。これらの構造
を用いれば、接続端子104から配線W(Wa,Wb)
を通じて金属基板102Mを容易にグランド電位や電源
電位にでき、あるいは、金属基板102Mからグランド
電位や電源電位を取り出すことができる。
【0056】また、上記実施形態においては、ビルドア
ップ多層配線基板101の表面101Aの略中央をIC
チップ接続用パッド形成領域Sとして、ここにパッド1
03を設けたが、これに限定されることはなく、このI
Cチップ接続用パッド形成領域Sは、配線基板中央の
他、周縁寄りに形成しても良い。また、複数のICチッ
プを接続するいわゆるマルチチップ用多層配線基板に適
用しても良く、この場合には、ICチップ接続用パッド
形成領域Sは、配線基板表面に複数形成されることにな
る。
【図面の簡単な説明】
【図1】実施形態1にかかるビルドアップ多層配線基板
の平面図、側面図、および底面図である。
【図2】図1に示す実施形態1のビルドアップ多層配線
基板の断面の様子を拡大して示す説明図である。
【図3】図2に示す実施形態1のビルドアップ多層配線
基板のうち、ICチップ接続パッド近傍の部分拡大断面
図である。
【図4】図2に示す実施形態1のビルドアップ多層配線
基板のうち、周縁部近傍の部分拡大断面図である。
【図5】図2に示す実施形態1のビルドアップ多層配線
基板の表面側第3絶縁層上の配線パターンを示す説明図
である。
【図6】図2に示す実施形態1のビルドアップ多層配線
基板の表面側第2絶縁層上の配線パターンを示す説明図
である。
【図7】図2に示す実施形態1のビルドアップ多層配線
基板の表面側第1絶縁層上の配線パターンを示す説明図
である。
【図8】図2に示す実施形態1のビルドアップ多層配線
基板のコア基板表面上の配線パターンを示す説明図であ
る。
【図9】図2に示す実施形態1のビルドアップ多層配線
基板の裏面側第1絶縁層と第2絶縁層の界面の配線パタ
ーンを示す説明図である。
【図10】図2に示す実施形態1のビルドアップ多層配
線基板の裏面側第2絶縁層と第3絶縁層の界面の配線パ
ターンを示す説明図である。
【図11】図2に示す実施形態1のビルドアップ多層配
線基板の裏面側第3絶縁層と第4絶縁層の界面の配線パ
ターンを示す説明図である。
【図12】コア基板の製造方法を説明する説明図であ
り、(a)は金属基板の断面図、(b)はその部分拡大
断面図、(c)は上下に絶縁層を設けた状態の部分拡大
断面図、(d)は貫通孔を形成した状態を示す部分拡大
断面図である。
【図13】コア基板の表裏面および貫通孔内にメッキに
よりスルーホール導体を形成する様子を示し、(a)は
無電解メッキ層を形成した状態、(b)はメッキレジス
トを所望部分に形成した状態、(c)は電界メッキ、レ
ジスト除去及びエッチングを行ってスルーホール導体を
形成した状態を示す部分拡大断面図である。
【図14】実施形態2にかかるビルドアップ多層配線基
板の平面図、側面図、および底面図である。
【図15】図14に示す実施形態2のビルドアップ多層
配線基板の断面の様子を拡大して示す説明図である。
【図16】図15に示す実施形態2のビルドアップ多層
配線基板のうち、ICチップ接続パッド近傍の部分拡大
断面図である。
【図17】図15に示す実施形態2のビルドアップ多層
配線基板のうち、周縁部近傍の部分拡大断面図である。
【図18】実施形態3のビルドアップ多層配線基板のう
ち、ICチップ接続パッド近傍の部分拡大断面図であ
る。
【図19】実施形態3のビルドアップ多層配線基板のう
ち、周縁部近傍の部分拡大断面図である。
【図20】金属基板と配線とを接続する場合の例を示す
部分拡大断面図であり、(a)は上側コア絶縁層に形成
したビア導体で接続する例、(b)は貫通孔内絶縁層と
無くしてスルーホール導体と金属基板とを直接接続した
例、(c)は上下各2層のビルドアップ絶縁層とコア基
板を貫通するベリードビア導体に金属基板を直接接続し
た例である。
【図21】従来のビルドアップ多層配線基板の平面図、
側面図、および底面図である。
【図22】図21に示す従来のビルドアップ多層配線基
板の断面の様子を拡大して示す説明図である。
【図23】図22に示す従来のビルドアップ多層配線基
板のうちコア基板より表面側で、(a)はICチップ接
続パッド近傍の、(b)は周縁近傍の、部分拡大断面図
である。
【図24】図22に示す従来のビルドアップ多層配線基
板のうち裏面側で、周縁近傍の部分拡大断面図である。
【図25】層間配線層のファンアウトの形状例を示す説
明図である。
【図26】図22に示す従来のビルドアップ多層配線基
板の表面側第5絶縁層上の配線パターンを示す説明図で
ある。
【図27】図22に示す従来のビルドアップ多層配線基
板の表面側第4絶縁層上の配線パターンを示す説明図で
ある。
【図28】図22に示す従来のビルドアップ多層配線基
板の表面側第3絶縁層上の配線パターンを示す説明図で
ある。
【図29】図22に示す従来のビルドアップ多層配線基
板の表面側第2絶縁層上の配線パターンを示す説明図で
ある。
【図30】図22に示す従来のビルドアップ多層配線基
板の表面側第1絶縁層上の配線パターンを示す説明図で
ある。
【図31】図22に示す従来のビルドアップ多層配線基
板のコア基板表面上の配線パターンを示す説明図であ
る。
【図32】図22に示す従来のビルドアップ多層配線基
板のコア基板裏面上の配線パターンを示す説明図であ
る。
【図33】図22に示す従来のビルドアップ多層配線基
板の裏面側第1〜4絶縁層上の配線パターンを示す説明
図である。
【図34】図22に示す従来のビルドアップ多層配線基
板の裏面側第5絶縁層上の配線パターンを示す説明図で
ある。
【符号の説明】
101,201,301 ビルドアップ多層配
線基板 101A,201A,301A 表面 101B,201B,301B 裏面 102 コア基板 102M 金属基板 102A 上部コア絶縁層 102B 下部コア絶縁層 102C 貫通孔内絶縁層 103,203,303 ICチップ接続用パ
ッド(パッド) 103p、203p、303p 外側ICチップ接続
用パッド 103c,203c,303c 内側ICチップ接続
用パッド 104,204,304 接続端子(LGAパ
ッド) 105 スルーホール導体 105p 外側スルーホール導
体 105c 内側スルーホール導
体 121〜124,151〜154 ビルドアップ絶縁層 131〜133,161〜163 ビア導体 172,173,182,183 層間配線層 W ファンアウト配線 Wa 表面側ファンアウト
配線 Wb 裏面側ファンアウト
配線 Pic パッド間隔 Pth スルーホール間隔 Ptm 接続端子間隔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒田 正雄 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (72)発明者 松浦 徹 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 表面及び裏面を有するビルドアップ多層
    配線基板であって、 コア基板と、 上記コア基板の上記表面側及び裏面側にそれぞれ略同数
    積層されたビルドアップ絶縁層と、 上記表面側に形成された多数のICチップ接続パッド
    と、 上記ICチップ接続パッドの間隔よりも広い間隔で、上
    記裏面側に形成された多数の接続端子と、 上記ICチップ接続パッドから延びて上記接続端子にそ
    れぞれ接続する配線であって、 上記コア基板と上記ビルドアップ絶縁層との間、または
    各ビルドアップ絶縁層間に形成された層間配線層と、 上記ビルドアップ絶縁層を貫通するビア導体と、 上記コア基板を貫通するスルーホール導体と、 を有する多数の配線と、を備えるビルドアップ多層配線
    基板において、 上記配線は、 隣接する上記ICチップ接続パッド同士の間隔よりも、
    隣接するスルーホール導体同士の間隔が、広くされた配
    線群と、 隣接する上記ICチップ接続パッド同士の間隔と、隣接
    するスルーホール導体同士の間隔とが、略等しくされた
    配線群と、 からなることを特徴とするビルドアップ多層配線基板。
  2. 【請求項2】 請求項1に記載のビルドアップ多層配線
    基板であって、 前記コア基板は、貫通孔を有する金属基板の表裏面及び
    上記貫通孔内周面に絶縁樹脂層を備え、上記貫通孔の略
    中央に前記スルーホール導体を形成した樹脂被覆金属コ
    ア基板であることを特徴とするビルドアップ多層配線基
    板。
  3. 【請求項3】 請求項2に記載のビルドアップ多層配線
    基板であって、 前記コア基板の金属基板の貫通孔は、エッチングによっ
    て形成されていることを特徴とするビルドアップ多層配
    線基板。
  4. 【請求項4】 請求項2または請求項3に記載のビルド
    アップ多層配線基板であって、 前記スルーホール導体同士の間隔Pthの最小値Pth
    mが、300μm以下であることを特徴とするビルドア
    ップ多層配線基板。
  5. 【請求項5】 表面及び裏面を有するビルドアップ多層
    配線基板であって、 コア基板と、 上記コア基板の上記表面側及び裏面側にそれぞれ略同数
    積層されたビルドアップ絶縁層と、 上記表面側に形成された多数のICチップ接続パッド
    と、 上記ICチップ接続パッド相互間の間隔よりも広い間隔
    で、上記裏面側に形成された多数の接続端子と、 上記ICチップ接続パッドから延びて接続端子にそれぞ
    れ接続する多数の配線であって、ファンアウトした層間
    配線層を有する多数のファンアウト配線群と、を備える
    ビルドアップ多層配線基板において、 上記ファンアウト配線群は、 少なくとも上記コア基板よりも表面側でファンアウトし
    た表面側ファンアウト配線群と、 上記コア基板よりも裏面側でのみファンアウトした裏面
    側ファンアウト配線群と、を有することを特徴とするビ
    ルドアップ多層配線基板。
  6. 【請求項6】 請求項5に記載のビルドアップ多層配線
    基板であって、 前記表面側ファンアウト配線群は、前記ICチップ接続
    パッドの形成領域のうち、外周側及びその近傍に位置す
    るICチップ接続パッドから延び、 前記裏面側ファンアウト配線群は、上記ICチップ接続
    パッド形成領域のうち、上記外周側及びその近傍よりも
    内周側に位置するICチップ接続パッドから延びること
    を特徴とするビルドアップ多層配線基板。
JP10088407A 1998-04-01 1998-04-01 ビルドアップ多層配線基板 Pending JPH11289025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10088407A JPH11289025A (ja) 1998-04-01 1998-04-01 ビルドアップ多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10088407A JPH11289025A (ja) 1998-04-01 1998-04-01 ビルドアップ多層配線基板

Publications (1)

Publication Number Publication Date
JPH11289025A true JPH11289025A (ja) 1999-10-19

Family

ID=13941954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10088407A Pending JPH11289025A (ja) 1998-04-01 1998-04-01 ビルドアップ多層配線基板

Country Status (1)

Country Link
JP (1) JPH11289025A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002074029A1 (en) * 2001-03-14 2002-09-19 Ibiden Co., Ltd. Multilayer printed wiring board
JP2002305377A (ja) * 2001-04-09 2002-10-18 Ibiden Co Ltd 多層プリント配線板
JP2003023251A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2003023252A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2005159354A (ja) * 2003-11-25 2005-06-16 Internatl Business Mach Corp <Ibm> 高性能チップ・キャリア基板
US7060604B2 (en) 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
WO2007074941A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 多層プリント配線板
US7324351B2 (en) 2003-01-30 2008-01-29 Toshiba Matsushita Display Technology Co., Ltd. Display, wiring board, and method of manufacturing the same
KR101026655B1 (ko) * 2006-05-02 2011-04-04 이비덴 가부시키가이샤 내열성 기판 내장 회로 배선판
US9668345B2 (en) 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882664B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
US7371974B2 (en) 2001-03-14 2008-05-13 Ibiden Co., Ltd. Multilayer printed wiring board
CN1330225C (zh) * 2001-03-14 2007-08-01 Ibiden股份有限公司 多层印刷电路板
US8030579B2 (en) 2001-03-14 2011-10-04 Ibiden Co., Ltd. Multilayer printed wiring board
KR100882663B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
CN102523677A (zh) * 2001-03-14 2012-06-27 Ibiden股份有限公司 多层印刷电路板
US8324512B2 (en) 2001-03-14 2012-12-04 Ibiden Co., Ltd. Multilayer printed wiring board
WO2002074029A1 (en) * 2001-03-14 2002-09-19 Ibiden Co., Ltd. Multilayer printed wiring board
KR100822542B1 (ko) 2001-03-14 2008-04-16 이비덴 가부시키가이샤 다층 프린트 배선판
KR100868611B1 (ko) * 2001-03-14 2008-11-13 이비덴 가부시키가이샤 다층 프린트 배선판
KR100917081B1 (ko) * 2001-03-14 2009-09-15 이비덴 가부시키가이샤 다층 프린트 배선판
US9040843B2 (en) 2001-03-14 2015-05-26 Ibiden Co., Ltd. Multilayer printed wiring board
JP2002305377A (ja) * 2001-04-09 2002-10-18 Ibiden Co Ltd 多層プリント配線板
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2003023251A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2003023252A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
US7060604B2 (en) 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
US7233066B2 (en) 2002-09-17 2007-06-19 Nec Electronics Corporation Multilayer wiring substrate, and method of producing same
US7324351B2 (en) 2003-01-30 2008-01-29 Toshiba Matsushita Display Technology Co., Ltd. Display, wiring board, and method of manufacturing the same
US7886435B2 (en) 2003-11-25 2011-02-15 International Business Machines Corporation High performance chip carrier substrate
JP4528098B2 (ja) * 2003-11-25 2010-08-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 高性能チップ・キャリア基板
JP2005159354A (ja) * 2003-11-25 2005-06-16 Internatl Business Mach Corp <Ibm> 高性能チップ・キャリア基板
US7863526B2 (en) 2003-11-25 2011-01-04 International Business Machines Corporation High performance chip carrier substrate
WO2007074941A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 多層プリント配線板
KR100978774B1 (ko) 2005-12-27 2010-08-30 이비덴 가부시키가이샤 다층 프린트 배선판
US7781681B2 (en) 2005-12-27 2010-08-24 Ibiden Co., Ltd. Multilayer printed wiring board
US8334466B2 (en) 2005-12-27 2012-12-18 Ibiden Co., Ltd. Multilayer printed wiring board
JP2007180076A (ja) * 2005-12-27 2007-07-12 Ibiden Co Ltd 多層プリント配線板
US7994432B2 (en) 2006-05-02 2011-08-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US8008583B2 (en) 2006-05-02 2011-08-30 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
KR101026655B1 (ko) * 2006-05-02 2011-04-04 이비덴 가부시키가이샤 내열성 기판 내장 회로 배선판
US8507806B2 (en) 2006-05-02 2013-08-13 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US8541691B2 (en) 2006-05-02 2013-09-24 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US9668345B2 (en) 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole

Similar Documents

Publication Publication Date Title
CN1717149B (zh) 电路化衬底
CN100570841C (zh) 制作电路化衬底的方法
CN103179784A (zh) 具有一体化法拉第屏蔽的多层电子结构
JP5328774B2 (ja) 集積回路パッケージ用基板、集積回路形成方法、集積回路パッケージ
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
CN103208479A (zh) 具有一体化阶梯状堆叠结构的多层电子结构
CN101515554A (zh) 半导体器件的制造方法、半导体器件以及配线基板
JP4939630B2 (ja) 電子部品検査用配線基板およびその製造方法
US20070125570A1 (en) Via Structure of a Printed Circuit Board
US6407343B1 (en) Multilayer wiring board
JPH11289025A (ja) ビルドアップ多層配線基板
TW478118B (en) High density design for organic chip carriers
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US10182494B1 (en) Landless via concept
US20090166077A1 (en) Wiring board and method of manufacturing the same
CN110167289B (zh) 一种多层电路板的制作方法
JP4143592B2 (ja) 高配線能力を有する高密度マイクロビア基板
JP2503725B2 (ja) 多層配線基板
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
US9263784B2 (en) Package substrate
EP1802181A1 (en) Via structure of a printed circuit board
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
JPH0239101B2 (ja)
US20110005071A1 (en) Printed Circuit Board and Manufacturing Method Thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060104