JP2005020031A

JP2005020031A - 半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number: JP2005020031A
Application number: JP2004299995A
Authority: JP
Inventors: Nobuaki Hashimoto; 伸晃橋元
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-10-14
Filing date: 2004-10-14
Publication date: 2005-01-20

Abstract

【課題】半導体装置の側面に配線の端面を露出させないことが可能な半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器を提供することにある。
【解決手段】半導体装置の製造方法は、複数のスルーホール２８が形成され、一方の面でスルーホール２８上を通り電気的に独立した複数の配線２２が形成されたテープキャリア４０を用意する第１工程と、配線２２に対して無電解メッキを施す第２工程と、テープキャリア４０に半導体チップ１０をフェースダウン実装し、配線２２の表面、側面及び先端面を被覆する第３工程と、半導体チップ１０よりも外側であって配線２２を避ける位置でテープキャリア４０を打ち抜く第４工程と、を含む。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器に関する。

ＣＳＰ（Chip Scale/ Size Package）型の半導体装置の中で、１つの形態として、半導体チップを基板に対してフェースダウン実装（フリップチップ接続）した構造が知られている。基板としてテープを採用し、これに複数の半導体装置に対応する複数の配線パターンを形成しておき、半導体チップの実装後に各半導体装置に応じてテープを打ち抜くことで、生産性を向上することができる。それぞれの配線パターンは電解メッキを施すために相互に導通しており、テープを打ち抜くときに配線パターンも切断される。

したがって、完成した半導体装置の基板の端面には、配線パターンの切断面が露出する。そして、この露出した切断面から半導体チップの電極に向けて腐食が進むことがあり得る。また、配線パターンを構成する個々の配線間隔の狭ピッチ化によって、露出した切断面に例えば導電性の異物が介在する等によりショートが生じて機能が損なわれることもあり得る。

特に、ＣＳＰ型の半導体装置のように小型化が進めば進むほどこれらの課題を解決するための策を講じる必要性が高くなる。

本発明は、上述したような課題を解決するものであり、その目的は、半導体装置の側面に配線の端面を露出させないことが可能な半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器を提供することにある。
特開平１１−２９７７５２号特開平１１−１７６８７０号特開平０８−３３０３５６号

（１）本発明に係る半導体装置の製造方法は、複数のスルーホールが形成され、一方の面で各々の前記スルーホールに対して電気的に接続された配線が形成された基板を用意する第１工程と、
前記配線に対して無電解メッキを施す第２工程と、
前記基板に少なくとも一つの半導体チップをフェースダウン実装し、前記配線における前記基板との非接触面全面を樹脂で被覆する第３工程と、
前記半導体チップよりも外側であって前記配線を避ける位置で前記基板を打ち抜く第４工程と、
を含む。本発明によれば、無電解メッキを適用して配線にメッキを施すことができる。また、第４工程で配線を避ける位置で基板が打ち抜かれるので、配線が切断されることがなく、切断面が露出することもない。なお、配線は、第３工程で樹脂にて被覆される。こうして、得られた半導体装置によれば、配線の端面が露出していないので、湿気の進入経路を遮断することができる。また、電解メッキを施すときには必要であったメッキリードがないので、配線の設計効率が向上して多ピン（多グリッド）の半導体装置（特にＣＳＰ）を容易に設計することができる。さらに、メッキリードがないので、不要なリードに信号を伝えることがなく、伝送特性が向上する。
（２）この製造方法において、
前記第３工程で、前記樹脂としての接着剤に導電粒子が含有されてなる異方性導電材料を介して前記半導体チップをフェースダウン実装し、前記配線における前記基板との非接触面全面を覆って前記異方性導電材料を設けることで前記配線を被覆してもよい。これによれば、半導体チップを簡単に実装することができ、実装するときに同時に配線の被覆も可能になる。
（３）この製造方法において、
前記スルーホール内の導電部材を介して前記配線に電気的に導通する複数の外部端子を設ける工程をさらに含んでもよい。
（４）この製造方法において、
それぞれの前記配線の一方の端部は前記半導体チップのいずれかの電極と接合され、他方の端部は前記スルーホール内の導電部材を介していずれかの前記外部端子と接合されてもよい。こうすることで、配線の両端に、半導体チップの電極と外部端子とが接合されるので、信号の伝送が必要な経路のみに配線が形成されることになり、伝送特性が向上する。
（５）この製造方法において、
前記第３工程で前記基板に複数の半導体チップをフェースダウン実装し、前記第４工程でそれぞれの半導体チップごとに前記基板を打ち抜いてもよい。こうすることで、半導体装置の生産性が向上する。
（６）この製造方法において、
前記基板は、テープキャリアであってもよい。
（７）本発明に係る半導体装置は、上記方法により製造される。
（８）本発明に係る半導体装置は、複数のスルーホールが形成され、一方の面で各々の前記スルーホールに対して電気的に接続されて無電解メッキが施されている配線が形成された基板と、
接着剤に導電粒子が含有されてなり、前記配線における前記基板との非接触面全面を覆う異方性導電材料と、
前記異方性導電材料を介して前記基板にフェースダウン実装された半導体チップと、
前記スルーホール内の導電部材を介して前記配線に電気的に導通する複数の外部端子と、
を含む。本発明によれば、配線の端面が露出していないので、湿気の進入経路を遮断することができる。また、電解メッキを施すときには必要であったメッキリードがないので、配線の設計効率が向上して多ピン化（多グリッド化）が可能である。さらに、メッキリードがないので、不要なリードに信号を伝えることがなく、伝送特性が向上する。
（９）この半導体装置において、
それぞれの前記配線の一方の端部は前記半導体チップのいずれかの電極と接合され、他方の端部は前記スルーホール内の導電部材を介していずれかの前記外部端子と接合されてもよい。こうすることで、配線の両端に、半導体チップの電極と外部端子とが接合されるので、信号の伝送が必要な経路のみに配線が形成されることになり、伝送特性が向上する。
（１０）本発明に係るテープキャリアは、複数のスルーホールが形成されたテープ状の基板と、前記基板の一方の面で前記スルーホール上を通り電気的に独立しており無電解メッキが施されている複数の配線と、を含み、前記配線は、複数の半導体装置のために複数の配線パターンを構成する。本発明によれば、電気的に独立しているにもかかわらず、無電解メッキを適用することで、複数の配線がメッキされている。
（１１）本発明に係る回路基板には、上記半導体装置が搭載されている。
（１２）本発明に係る電子機器は、上記半導体装置を備える。

以下、本発明の好適な実施の形態について図面を参照して説明する。

図１は、本発明の実施の形態に係る半導体装置を示す図である。この半導体装置１は、半導体チップ１０と、基板２０と、を含む。半導体チップ１０の平面形状が矩形（正方形又は長方形）である場合には、少なくとも一辺（対向する二辺又は全ての辺を含む）に沿って、半導体チップ１０の一方の面（能動面）に複数の電極１２が形成されている。電極１２には、ハンダボール、金ワイヤーボール、金メッキなどによってバンプ１４が設けられている。電極１２自体がバンプの形状をなしていてもよい。電極１２とバンプ１４との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。

基板２０の全体形状は特に限定されず、矩形、多角形、あるいは複数の矩形を組み合わせた形状のいずれであってもよいが、半導体チップ１０の平面形状の相似形とすることができる。基板２０の厚みは、その材質により決まることが多いが、これも限定されない。基板２０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよいが、打ち抜けることが好ましい。有機系の材料から形成されたテープ状のフレキシブル基板を打ち抜いて基板２０を形成することができる。例えば、図３に示すキャリアテープ４０を打ち抜いて、複数の基板２０が得られる。

図２は、図１に示す半導体装置の基板の平面図である。図１及び図２に示すように、基板２０の一方の面には、複数の配線（リード）２２が形成されて、配線パターン４２を構成している。複数の配線２２のうちの少なくとも一つ又は全部は、他の配線２２と電気的に導通しておらず、電気的に独立している。あるいは、複数の配線２２のうち、半導体チップ１０の電源やグランドなどに接続される共通の配線などは、ランド同士が接続されていてもよい。それぞれの配線２２の両端には、ランド部２４、２６が形成されている。ランド部２４、２６は、その間を接続する部分よりも大きい幅を有するように形成されていることが多い。一方のランド部２４を基板２０の、最終的な製品としての半導体装置の端部に近い位置に形成し、他方のランド部２６を基板２０の中央に近い位置に形成してもよい。

基板２０には、複数のスルーホール２８が形成されている。それぞれのスルーホール２８上を、いずれかの配線２２が通る。配線２２の端部がスルーホール２８上に位置してもよい。配線２２の端部にランド部２６が形成されている場合には、ランド部２６がスルーホール２８上に位置する。

配線２２には、メッキ層３０が形成されている。配線２２を銅で形成し、メッキ層３０をニッケル、金、ハンダ又はスズで形成することができる。メッキ層３０を形成することで、導電性が確保される。具体的には、外部端子との良好なハンダ付けが可能になり、配線２２の表面の酸化が防止され、バンプとの電気的な接続抵抗が低下する。

それぞれの配線２２は、電気的に独立しているので、無電解メッキを施すことでメッキ層３０を形成することができる。メッキ層３０は、配線２２における基板２０との接着面とは反対側の表面に形成される。メッキ層３０は、配線２２における基板２０との接着面であってスルーホール２８の内側の領域にも形成され、この領域はランド部２６の一部ともなり得る。さらに、メッキ層３０は、配線２２における側面及び先端面にも形成される。

半導体チップ１０は、基板２０に対してフェースダウン実装される。半導体チップ１０のバンプ１４と、基板２０に形成された配線２２と、が電気的に接続される。配線２２にはメッキ層３０が形成されているので、良好な電気的接続が得られる。配線２２にランド部２４、２６が形成される場合には、一方のランド部２４とバンプ１４とが電気に接続される。電気的接続の手段として、樹脂からなる接着剤に導電粒子が含有されてなる異方性導電材料３２を使用してもよい。その場合には、導電粒子が配線２２とバンプ１４との間に介在して電気的な導通が図られる。異方性導電材料３２は、異方性導電膜又は異方性導電接着剤であってもよい。

異方性導電材料３２が使用される場合には、これによって配線２２における基板２０との接着面とは反対側の表面、側面及び先端面が覆われる。異方性導電材料３２が使用されない場合には、アンダーフィル材などの樹脂によって、配線２２における基板２０との接着面とは反対側の表面、側面及び先端面を覆う。配線２２を覆う材料は、基板２０の一方の面の全面を覆ってもよい。

配線２２には、外部端子３４が電気的に接続されている。外部端子３４は、ハンダボールであることが多いが、メッキ、導電樹脂などの導電性突起であってもよい。外部端子３４は、スルーホール２８内の導電部材を介して配線２２に電気的に接続することができる。スルーホール２８内にハンダなどの導電部材を充填して、配線２２に直接的に外部端子３４を設けてもよい。特に、配線２２の一方の端部に半導体チップの電極１２を接続し、配線２２の他方の端部に外部端子３４を接続すれば、両者間の電気的な経路にのみ配線２２が形成されることになり、信号の伝送特性が向上する。すなわち、設計上、電気的経路以外の余分な配線パターン、例えばメッキリードなどが全く不要になるため、信号の反射などが減少する。配線２２には、スルーホール２８によって露出する部分にもメッキ層３０が形成されているので、外部端子３４と配線２２との良好な電気的接続が得られる。あるいは、スルーホール２８を介して配線２２に電気的に接続される第２の配線を、基板２０の他方の面に形成して、その第２の配線に外部端子を設けてもよい。この場合には、基板２０は、両面に配線が形成されるので両面基板である。さらに、基板２０として、多層基板やビルドアップ型基板を用いても良く、表面の配線（リード）が、最終的製品としての半導体装置の外形内に位置してかつ前記配線を覆う樹脂に全部覆われて無電解メッキされていればよい。ビルドアップ型基板や多層基板を利用した場合、平面的に拡がるベタグランド層上に配線パターンを形成すれば、余分な配線パターンのないマイクロストリップ構造となるので、信号の伝送特性をより向上させることができる。

以上の説明は、異方性導電材料を用いる方式のフェースダウン型接合について述べてきたが、この方式のフェースダウン型接合に限られることはなく、ハンダバンプ付きの半導体チップを加熱（必要に応じて加圧）する方式や、金バンプ付きの半導体チップを加熱・加圧（必要に応じて超音波接合）する方式や、樹脂の硬化収縮力を利用した方式のフェースダウン接合にも本発明を適用することができる。

また、上述してきた形態では、配線２２上の全ての部分が無電解メッキされているが、必要に応じて接続に関与する部分のみに無電解メッキを施し、それ以外の部分を無電解メッキなしでレジストなどの樹脂で覆っても良い。

図１には、配線２２が半導体チップ１０の搭載領域内にのみ形成されて外部端子３４が半導体チップ１０の搭載領域内にのみ設けられたＦＡＮ−ＩＮ型の半導体装置が示されているが、これに限定されるものではない。例えば、配線２２を半導体チップ１０の外にまで引き出して半導体チップ１０の搭載領域外にのみ外部端子３４が設けられたＦＡＮ−ＯＵＴ型の半導体装置や、これにＦＡＮ−ＩＮ型を組み合わせたＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置にも本発明を適用することができる。いずれの場合であっても、配線２２に無電解メッキを施して樹脂によって被覆し、そのさらに外側を半導体装置の外形となるように打ち抜けばよい。なお、ＦＡＮ−ＯＵＴ型又はＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置では、配線を被覆する樹脂によって、半導体チップの外側にスティフナを貼り付けても良い。

以上述べてきた形態の他に、半導体チップの実装前に予め、半導体装置の外形位置の一部好ましくは半分以上に、一つ好ましくは複数の穴（例えば長穴）を形成しておき、半導体チップの実装後に、外形位置の残りの部分（例えば複数の穴の間の部分）を打ち抜いてもよい。

本実施の形態は、上記のように構成されており、以下その製造方法について説明する。

（第１工程）
上述した基板２０は、それよりも大きい基板（基材）を打ち抜いて形成することができる。本実施の形態では、図３に示すテープキャリア４０を用意する。テープキャリア４０には、打ち抜きによって、複数の基板２０を得られるようになっている。すなわち、テープキャリア４０には、複数の基板２０に対応する複数の配線パターン４２を構成する複数の配線２２が形成されている。テープキャリア４０は、配線２２にメッキ層３０が形成されていない点を除き、複数の基板２０（図１及び図２参照）の構成を含む。

（第２工程）
次に、テープキャリア４０に形成された配線２２に、無電解メッキを施して、図１に示すようにメッキ層３０を形成する。

（第３工程）
テープキャリア４０に形成されたそれぞれの配線パターン４２に、半導体チップ１０をフェースダウン実装する。例えば、図１に示すように、異方性導電材料３２を使用することができる。異方性導電材料３２は、半導体チップ１０における電極１２が形成された面に予め設けておいても良いし、テープキャリア４０における配線２２が形成された面に予め設けておいても良い。個々の配線パターン４２ごとに覆うように異方性導電材料３２を設けてもよいし、複数の配線パターン４２を覆うように異方性導電材料３２を設けてもよい。

そして、全ての配線２２の表面、側面及び先端面を被覆する。異方性導電材料３２が使用される場合には、これを設けることで同時に被覆してもよい。あるいは、他の材料によって被覆しても良い。

また、図１に示す外部端子３４を設ける。外部端子３４の詳細は、本実施の形態で説明した通りである。

こうして、図４に示すように、テープキャリア４０に複数の半導体チップ１０が実装されて、複数の半導体装置１が一体化された半導体装置アッセンブリが得られる。

（第４工程）
図４に示すように、それぞれの半導体チップ１０よりも外側であって、配線２２を避ける位置で、テープキャリア４０を打ち抜く。打ち抜き形状は、特に限定されないが、半導体チップ１０の平面形状の相似形としてもよい。打ち抜きのために、切断治具４４、４６を使用することができる。こうして、半導体装置１を連続して製造することができる。

本実施の形態によれば、予め電気的に独立した状態で複数の配線２２を形成してあるので、無電解メッキを適用して配線２２にメッキ層３０を形成することができる。また、第４工程で配線２２を避ける位置でテープキャリア４０が打ち抜かれるので、配線２２が切断されることがなく、切断面が露出することもない。こうして、得られた半導体装置１によれば、配線２２の端面が露出していないので、湿気の進入経路を遮断することができ、切断面を被覆するために半導体装置の側面に樹脂などを設けなくてもよい。また、電解メッキを施すときには必要であったメッキリードがないので、配線２２の設計効率が向上して多ピン（多グリッド）の半導体装置（特にＣＳＰ）を容易に設計することができる。さらに、メッキリードがないので、不要なリードに信号を伝えることがなく、伝送特性が向上する。

図５には、本実施の形態に係る半導体装置１を実装した回路基板５０が示されている。回路基板５０には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板５０には例えば銅からなる配線パターン５２が所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子３４とを機械的に接続することでそれらの電気的導通を図る。

そして、本発明を適用した半導体装置１を有する電子機器６０として、図６には、ノート型パーソナルコンピュータが示されている。

なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。

図１は、本発明の実施の形態に係る半導体装置を示す図である。図２は、本発明の実施の形態に係る半導体装置の基板を示す図である。図３は、本発明の実施の形態で使用するテープキャリアを示す図である。図４は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。図５は、本発明の実施の形態に係る回路基板を示す図である。図６は、本発明に係る方法を適用して製造された半導体装置を備える電子機器を示す図である。

符号の説明

１半導体装置、１０半導体チップ、２０基板、２２配線、２８スルーホール、３０メッキ層、３２異方性導電材料、３４外部端子、４０キャリアテープ、４２配線パターン、５０回路基板６０電子機器

Claims

複数のスルーホールが形成され、一方の面で各々の前記スルーホールに対して電気的に接続された配線が形成された基板を用意する第１工程と、
前記配線に対して無電解メッキを施す第２工程と、
前記基板に少なくとも一つの半導体チップをフェースダウン実装し、前記配線における前記基板との非接触面全面を樹脂で被覆する第３工程と、
前記半導体チップよりも外側であって前記配線を避ける位置で前記基板を打ち抜く第４工程と、
を含む半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記第３工程で、前記樹脂としての接着剤に導電粒子が含有されてなる異方性導電材料を介して前記半導体チップをフェースダウン実装し、前記配線における前記基板との非接触面全面を覆って前記異方性導電材料を設けることで前記配線を被覆する半導体装置の製造方法。
請求項１又は請求項２記載の半導体装置の製造方法において、
前記スルーホール内の導電部材を介して前記配線に電気的に導通する複数の外部端子を設ける工程をさらに含む半導体装置の製造方法。
請求項３記載の半導体装置の製造方法において、
それぞれの前記配線の一方の端部は前記半導体チップのいずれかの電極と接合され、他方の端部は前記スルーホール内の導電部材を介していずれかの前記外部端子と接合される半導体装置の製造方法。
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記第３工程で前記基板に複数の半導体チップをフェースダウン実装し、前記第４工程でそれぞれの半導体チップごとに前記基板を打ち抜く半導体装置の製造方法。
請求項５記載の半導体装置の製造方法において、
前記基板は、テープキャリアである半導体装置の製造方法。
請求項１から請求項６のいずれかに記載の方法により製造された半導体装置。
複数のスルーホールが形成され、一方の面で各々の前記スルーホールに対して電気的に接続されて無電解メッキが施されている配線が形成された基板と、
接着剤に導電粒子が含有されてなり、前記配線における前記基板との非接触面全面を覆う異方性導電材料と、
前記異方性導電材料を介して前記基板にフェースダウン実装された半導体チップと、
前記スルーホール内の導電部材を介して前記配線に電気的に導通する複数の外部端子と、
を含む半導体装置。
請求項８記載の半導体装置において、
それぞれの前記配線の一方の端部は前記半導体チップのいずれかの電極と接合され、他方の端部は前記スルーホール内の導電部材を介していずれかの前記外部端子と接合される半導体装置。
複数のスルーホールが形成されたテープ状の基板と、前記基板の一方の面で前記スルーホール上を通り電気的に独立しており無電解メッキが施されている複数の配線と、を含み、前記配線は、複数の半導体装置のために複数の配線パターンを構成するテープキャリア。
請求項７から請求項９のいずれかに記載の半導体装置が搭載された回路基板。
請求項７から請求項９のいずれかに記載の半導体装置を備える電子機器。