JPH0314293A - 多層高密度実装モジュール - Google Patents

多層高密度実装モジュール

Info

Publication number
JPH0314293A
JPH0314293A JP1149972A JP14997289A JPH0314293A JP H0314293 A JPH0314293 A JP H0314293A JP 1149972 A JP1149972 A JP 1149972A JP 14997289 A JP14997289 A JP 14997289A JP H0314293 A JPH0314293 A JP H0314293A
Authority
JP
Japan
Prior art keywords
circuit pattern
board
solder bumps
platinum
boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1149972A
Other languages
English (en)
Other versions
JPH0671144B2 (ja
Inventor
Masaki Kinoshita
昌己 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP1149972A priority Critical patent/JPH0671144B2/ja
Priority to US07/456,946 priority patent/US5031308A/en
Priority to EP93118917A priority patent/EP0607532B1/en
Priority to DE68921732T priority patent/DE68921732T2/de
Priority to CA002006776A priority patent/CA2006776C/en
Priority to EP89124088A priority patent/EP0379736B1/en
Priority to ES89124088T priority patent/ES2069570T3/es
Priority to EP93118943A priority patent/EP0607534B1/en
Priority to DE68926055T priority patent/DE68926055T2/de
Priority to DE68928150T priority patent/DE68928150T2/de
Priority to ES93118943T priority patent/ES2104023T3/es
Priority to ES93118917T priority patent/ES2085098T3/es
Priority to KR1019890020640A priority patent/KR940009175B1/ko
Publication of JPH0314293A publication Critical patent/JPH0314293A/ja
Publication of JPH0671144B2 publication Critical patent/JPH0671144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は回路パターンを有する複数の基板を積層し、基
板の中間層にヂ・シブ部品を内蔵した多層高密度実装モ
ジュールに関する。
(従来の技術) 回路パターンを有するガラス繊維、エポキシ樹脂基板を
複数積み重ね、中間層の基板に部品埋込み用孔部を設け
、セラミックチツプコンデンリなどのチップ部品を内蔵
し、回路の小型化を目的とした高密度実装モジュールか
ある。複数の基板の回路パターンムコ、例えは、錫、鉛
、共晶半田による半田バンプ接合によって行い、その間
に形成された空隙部分へ液状のエポキシ樹脂を充填して
多層基板は完成される。
然し乍ら、従来のこの種の半田バンプを介して各基板の
回路パターンを形成した構造は、例えば、−400Cか
ら+800Cの条件で数千回の繰返し熱サイクルを実施
した際、半田バンプ接合部分に亀裂が発生し、回路を破
壊する不具合かあっl゛:。即ちガラス繊維、エポキシ
樹脂基板は銅箔などを接着し、エッヂング加工を行い回
路パターンを形成する。基板の多層化に際しては前述の
様に錫、鉛、共晶半田を使用して半田バンプを介して接
合する。基板の多層化に伴う熱容量の大きなモジュール
基板は多層化のための半[■ハンプ接合時、銅箔中の銅
が錫成分へ拡散し、脆性を有する金属間化合物を接合部
分に形成する。他方ガラス繊維エポキシ樹脂基板は、そ
の構造から基板の厚さ方向は半田金属と比較して極めて
大きな熱11シ服係数を有する。熱・す゛イクルの様に
降ン晶、昇温に伴う樹脂基板の厚さ方向の膨脂変位量は
半田バンプ接合部に集中し、前述の回路パターン半田バ
ンプの脆化接合部分に亀裂を生し、回路の破壊現象を発
生した。とくにこの傾向は部品を内蔵するため1.0m
m以上の厚い樹脂基板を複数使用する高密度実装モジュ
ールでは厚き方向の変位量が大きく主要な不具合の一つ
となっていた。
(発明が解決しようとする課題) 本発明は樹脂基板に使用する回路パターン銅箔の表面に
白金、あるいはパラジウムのメツキ層を構成することを
特徴とし、その目的は部品を叩込んだ複数の基板を積層
し半田バンプを介して接合しても長期の熱ザイクル試験
を実施しても回路パターンに破壊を生しない高密度実装
モジクールの提供にある。
(実施例) 図は本発明の詳細な説明図で、高密度実装モジュールの
要部断面拡大図である。1はガラス繊維エポキシ樹脂材
料からなる第1層基板、2は部品埋込み部分の空間を有
する第2層基板、3は表面層にiCやトランジスタなど
の機能部品、あるいはコンデンサなどの基板内部へ埋込
みが不可能の部品を搭載する第3層基板、4は樹脂基板
の表面へ接着剤などて貼りイ」けた銅箔回路パターン、
5は錫、鉛、共晶半田による半田バンプ接合部分、6は
基板間の空隙部分を充填しl;エポキシ樹脂、7はセラ
ミックチップコンデンサなど基板へ埋込む電気部品であ
る。
本発明の実施にあたっては各基板の回路パターンに少く
とも厚さ0.5ミクロン以上の白金あるいはパラジウム
を電気メツキする。錫、鉛、共晶半田クリームを印刷し
て昇温し半田バンプを形成する。電気部品7 Ll基板
の孔に予しめ樹脂などを介して回路パターンと同一平面
」二に固定化し、他の接合用半田バンプと同様に接合用
半田バンプを形成する。各基板の位置関係を出すため治
具などを介して加圧昇温して半田を溶融して基板の積層
化を行う。基板間の空隙部分へ(1夕状のエポキシ樹脂
を含浸し硬化処理を加えて基板は完成する。断る構成で
は、錫は白金パラジウムと金属間化合物の形成はなく脆
性を有することなく、接合強度の安定した半田バンプ接
合状態を得ることか出来る。
白金およびパラジウムは酸素との親和力が低く、その表
面層に半田の濡れ性を低下することもない。
複数の基板を積層した構成では回路パターンの表面に、
例えば、同様の目的で使用されるニッケルでは厚き2.
0ミクロン以」二を必要とするか高周波系の信号を処理
する場合、回路パターンの導体表面損失が大きくモジュ
ールの利得の低下を発生するが、白金を介した構成では
損失はない。更にニッケルの場合半田への濡れ性改善の
ため金メツキをニッケル層へ被覆する工程が複雑なこと
、更に半田成分中の錫と金の拡散に伴う金属間化合物の
形成は僅少ではあるが半田バンプ接合部分の脆一 性傾向を示す。
更につけ加えて説明すると、銅箔表面への白金メツキの
厚さは半田成分への拡散に伴う侵蝕を発生きせぬ1=め
僅少量てもよいが、白金メツキ時の何着景が少くまた回
路パターン構成上複雑な導電経路を経てメツキを行うた
め、この種の目的では少くとも0.5ミクロン以上の値
を必要とする。
(発明の効果) 以上説明したように複数の樹脂基板を半田バンプを介し
て接合する際回路パターンの表面に白金あるいはパラジ
ウムメッキ層を少くとも0.5ミクロン以上被覆して積
層するから、熱サイクルなど樹脂基板の厚さ方向の熱膨
張に伴う変位が発生しても回路の破壊のない高密度実装
モジュールを提供出来る利点がある。
【図面の簡単な説明】
図は本発明の実施例図で高密度実装モジュールの要部断
面拡大図である。 1・・・第1層基板、2・・・第2層基板、3・・・第
3層1.(板、4・・・銅箔回路パターン、5 ・半田バンプ接合部分、 ・エポキシ 樹脂、 ・電気部品。

Claims (2)

    【特許請求の範囲】
  1. (1) 銅箔による回路パターンを有する複数の樹脂基
    板から成る多層高密度実装モジュールにおいて、前記回
    路パターン上に形成された錫を含む材料からなる、半田
    バンプと、前記回路パターンの前記半田バンプと接する
    面に白金あるいはパラジウムメッキを被覆することを特
    徴とする多層高密度実装モジュール。
  2. (2) 特許請求の範囲第1項記載の白金あるいはパラ
    ジウムメッキの厚さを0.5ミクロン以上としたことを
    特徴とする多層高密度実装モジュール。
JP1149972A 1988-12-29 1989-06-13 多層高密度実装モジュール Expired - Fee Related JPH0671144B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP1149972A JPH0671144B2 (ja) 1989-06-13 1989-06-13 多層高密度実装モジュール
US07/456,946 US5031308A (en) 1988-12-29 1989-12-26 Method of manufacturing multilayered printed-wiring-board
EP93118917A EP0607532B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
DE68921732T DE68921732T2 (de) 1988-12-29 1989-12-28 Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
CA002006776A CA2006776C (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
EP89124088A EP0379736B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
ES89124088T ES2069570T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de una placa de conexionado impreso de multiples capas.
EP93118943A EP0607534B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
DE68926055T DE68926055T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren einer mehrschichtigen Leiterplatte
DE68928150T DE68928150T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren von einer mehrschichtigen Leiterplatte
ES93118943T ES2104023T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de placa de cableado impreso multicapa.
ES93118917T ES2085098T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de un circuito impreso multicapa.
KR1019890020640A KR940009175B1 (ko) 1988-12-29 1989-12-29 다층 프린트기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1149972A JPH0671144B2 (ja) 1989-06-13 1989-06-13 多層高密度実装モジュール

Publications (2)

Publication Number Publication Date
JPH0314293A true JPH0314293A (ja) 1991-01-22
JPH0671144B2 JPH0671144B2 (ja) 1994-09-07

Family

ID=15486651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1149972A Expired - Fee Related JPH0671144B2 (ja) 1988-12-29 1989-06-13 多層高密度実装モジュール

Country Status (1)

Country Link
JP (1) JPH0671144B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338541A (ja) * 1991-05-15 1992-11-25 Toyota Motor Corp 印刷機
JPH05175659A (ja) * 1991-12-24 1993-07-13 Hitachi Ltd 多層薄膜配線基板、該基板を用いたモジュール
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH06120670A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JP2010166074A (ja) * 2010-03-12 2010-07-29 Dainippon Printing Co Ltd 電子部品内蔵配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120670A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH04338541A (ja) * 1991-05-15 1992-11-25 Toyota Motor Corp 印刷機
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH05175659A (ja) * 1991-12-24 1993-07-13 Hitachi Ltd 多層薄膜配線基板、該基板を用いたモジュール
JP2010166074A (ja) * 2010-03-12 2010-07-29 Dainippon Printing Co Ltd 電子部品内蔵配線基板

Also Published As

Publication number Publication date
JPH0671144B2 (ja) 1994-09-07

Similar Documents

Publication Publication Date Title
US6600224B1 (en) Thin film attachment to laminate using a dendritic interconnection
US5873161A (en) Method of making a Z axis interconnect circuit
KR100517009B1 (ko) 다층배선기판및이의제조방법
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
KR101125995B1 (ko) 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
KR20090124916A (ko) 프린트 배선판의 제조방법 및 도전성 접합제
JP2002335082A (ja) 多層プリント配線基板及び多層プリント配線基板の製造方法
JP2004296562A (ja) 電子部品内蔵基板及びその製造方法
JPH0314293A (ja) 多層高密度実装モジュール
JPH118474A (ja) 多層基板の製造方法
JPH04212277A (ja) プリント配線板への端子の接続法
JPH0446479B2 (ja)
JPH0637451A (ja) 多層印刷配線板及びその製造方法
JPS6364079B2 (ja)
JPH05327169A (ja) 金属ベース多層回路基板
KR100226716B1 (ko) 반도체 부품 및 그 제조방법
JPH08316641A (ja) 一括接続法による多層配線基板
JPH0423836B2 (ja)
JP3429743B2 (ja) 配線基板
JPS59106193A (ja) プリント配線基板の多層化方法
JP2003017611A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2002353394A (ja) ピン付き配線基板およびこれを用いた電子装置
JPS61287132A (ja) 電子素子用チツプキヤリアの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees