KR101125995B1 - 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법 - Google Patents

프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법 Download PDF

Info

Publication number
KR101125995B1
KR101125995B1 KR1020090014279A KR20090014279A KR101125995B1 KR 101125995 B1 KR101125995 B1 KR 101125995B1 KR 1020090014279 A KR1020090014279 A KR 1020090014279A KR 20090014279 A KR20090014279 A KR 20090014279A KR 101125995 B1 KR101125995 B1 KR 101125995B1
Authority
KR
South Korea
Prior art keywords
conductive
adhesive sheet
support
filler
heating
Prior art date
Application number
KR1020090014279A
Other languages
English (en)
Other versions
KR20090124914A (ko
Inventor
히데아키 요시무라
다카시 나카가와
겐지 후쿠조노
다카시 간다
도모히사 야기
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090124914A publication Critical patent/KR20090124914A/ko
Application granted granted Critical
Publication of KR101125995B1 publication Critical patent/KR101125995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0218—Composite particles, i.e. first metal coated with second metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(과제)
본 발명은 높은 신뢰도로 랜드끼리를 접합할 수 있는 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법을 제공하는 것을 목적으로 한다.
(해결수단)
접착 시트(51)의 연화에 따라 제1 지지체(33)는 제2 지지체(28) 방향으로 압박된다. 도전 랜드(41)와 도전 랜드(31)의 사이에서 필러(53b)끼리는 확실하게 접촉한다. 접착 시트(51)의 연화후 필러(53b)는 용융한다. 필러(53b)와 도전 랜드(41, 31)의 사이나 필러(53b)끼리의 사이에서 금속간 화합물이 형성된다. 이렇게 하여 도전 랜드(41)와 도전 랜드(31) 사이에서 전기 도통은 확립된다. 그 후, 매트릭스재(53a) 및 접착 시트(51)는 경화한다. 제1 지지체(33) 및 제2 지지체(28)는 강고하게 결합된다.

Description

프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법{METHOD OF MAKING PRINTED WIRING BOARD AND METHOD OF MAKING PRINTED CIRCUIT BOARD UNIT}
본 발명은 기판끼리의 사이나 전자 부품 및 기판의 사이에서 랜드(Land)끼리를 접속하는 접합에 관한 것이다.
도전성 페이스트는 널리 알려져 있다. 도전성 페이스트는 열경화성 수지재로 이루어진 매트릭스재와 이 매트릭스재 중에 분산되는 도전성 입자를 갖는다. 도전성 입자는 예를 들어 금속 입자로 구성되다. 프린트 기판을 서로 맞붙일 때 프린트 기판끼리의 사이에는 예를 들어 수지제의 접착 시트가 끼워진다. 접착 시트의 관통 구멍에서 프린트 기판의 랜드는 대향한다. 관통 구멍은 도전성 페이스트로 메워진다. 가열후 도전성 페이스트는 고화된다. 동시에 접착 시트의 작용으로 프린트 기판끼리는 접착된다. 랜드끼리의 사이에서 전기적 접속이 확립된다.
특허문헌 1 : 일본 특허 공개 제2005-347414호 공보
특허문헌 2 : 일본 특허 공개 제2005-71825호 공보
소위 빌드업 기판의 제조시에 코어 기판에 빌드업층을 접착하는 수법이 모색된다. 이와 같은 접착시에 코어 기판상의 랜드와 빌드업층상의 랜드 사이에는 강고하게 전기 접속이 확립되어야 하다. 상술한 도전성 페이스트에서는 신뢰성이 높은 접합은 실현될 수 없다.
본 발명은 상기 실상을 감안하여 이루어진 것으로, 높은 신뢰도로 랜드끼리를 접합할 수 있는 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 프린트 배선판의 제조방법은, 제1 지지체와 제2 지지체 사이에 열경화성 수지제의 접착 시트를 끼우면서, 그 접착 시트에 형성되는 개구내에서 상기 제1 지지체상의 제1 도전 랜드에 상기 제2 지지체상의 제2 도전 랜드를 대향시키는 공정과, 상기 제1 도전 랜드 및 제2 도전 랜드를 대향시킬 때, 열경화성 수지를 포함하는 매트릭스재 및 그 매트릭스재 중에 분산되어 금속간 화합물의 형성에 기초하여 제1 및 제2 도전 랜드에 결합하는 필러를 포함하는 도전성 접합제로 상기 개구내를 채우는 공정과, 상기 제2 지지체 방향으로 제1 지지체를 압박하면서 가열하여 상기 접착 시트를 연화시키는 공정과, 접착 시트의 연화에 이어서 가열하여 상기 필러의 용융을 유인하는 공정과, 상기 필러의 용융후에 가열하여 상기 매트릭스재를 경화시키는 공정과, 상기 매트릭스재의 경화후에 가열하여 상기 접착 시트를 경화시키는 공정을 포함한다.
마찬가지로, 프린트 기판 유닛의 제조방법은, 제1 지지체 및 제2 지지체의 사이에 열경화성 수지제의 접착 시트를 끼우면서, 그 접착 시트에 형성되는 개구내에서 상기 제1 지지체상의 제1 도전 랜드에 상기 제2 지지체상의 제2 도전 랜드를 대향시키는 공정과, 상기 제1 도전 랜드 및 제2 도전 랜드를 대향시킬 때, 열경화성 수지를 포함하는 매트릭스재 및 그 매트릭스재 중에 분산되어 금속간 화합물의 형성에 기초하여 제1 및 제2 도전 랜드에 결합하는 필러를 포함하는 도전성 접합제로 상기 개구내를 채우는 공정과, 상기 제2 지지체 방향으로 제1 지지체를 압박하면서 가열하여 상기 접착 시트를 연화시키는 공정과, 접착 시트의 연화에 이어서 가열하여 상기 필러의 용융을 유인하는 공정과, 상기 필러의 용융후에 가열하여 상기 매트릭스재를 경화시키는 공정과, 상기 매트릭스재의 경화후에 가열하여 상기 접착 시트를 경화시키는 공정을 포함한다.
접착 시트의 연화에 따라 제1 지지체는 제2 지지체 방향으로 압박된다. 제1 도전 랜드와 제2 도전 랜드 사이에서 필러끼리는 확실하게 접촉한다. 접착 시트의 연화후, 필러는 용융된다. 필러와 도전 랜드의 사이나 필러끼리의 사이에서 금속간 화합물은 형성된다. 이렇게 하여 제1 도전 랜드와 제2 도전 랜드 사이에서 전기 도통은 확립된다. 그 후, 매트릭스재 및 접착 시트는 경화한다. 제1 지지체 및 제2 지지체는 강고하게 결합된다.
이상과 같이 본 발명에 의하면, 높은 신뢰도로 랜드끼리를 접합할 수 있는 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법을 제공하는 것을 목적으로 한다.
이하, 첨부 도면을 참조하면서 본 발명의 한 실시형태를 설명한다.
도 1은 본 발명의 한 구체예에 따른 프린트 배선판(11)의 단면 구조를 개략적으로 나타낸다. 이 프린트 배선판(11)은 예를 들어 프로브 카드(probe card)에 이용된다. 프로브 카드는 프로브 장치에 장착된다. 단, 프린트 배선판(11)은 그 밖의 전자기기에서 이용되어도 된다.
프린트 배선판(11)은 코어 기판(12)을 구비한다. 코어 기판(12)은 평판상의 코어층(13)을 구비한다. 코어층(13)은 도전층(14)을 구비한다. 도전층(14)에는 탄소 섬유포(carbon fiber cloth)가 매립된다. 탄소 섬유포의 섬유는 코어층(13)의 면내 방향으로 연장된다. 따라서, 도전층(14)에서는 면내 방향으로의 열팽창이 현저하게 규제된다. 탄소 섬유포는 도전성을 갖는다. 도전층(14)의 형성시에 탄소 섬유포는 수지에 함침된다. 수지에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 탄소 섬유포는 탄소 섬유사의 직포와 부직포 중 어느 하나로 형성된다.
코어층(13)은, 도전층(14)의 표면 및 이면에 각각 적층되는 코어 절연층(15, 16)을 구비한다. 코어 절연층(15, 16)은 도전층(14)을 사이에 끼운다. 코어 절연층(15, 16)은 절연성을 갖는다. 코어 절연층(15, 16)에는 유리 섬유포가 매립된다. 유리 섬유포의 섬유는 코어층(13)의 표면 및 이면을 따라 연장된다. 코어 절연층(15, 16)의 형성시에 유리 섬유포에는 수지가 함침된다. 수지에는 예를 들어 에 폭시 수지와 같은 열경화성 수지가 사용된다. 유리 섬유포는 유리섬유사의 직포와 부직포 중 어느 하나로 형성된다.
코어층(13)에는 복수의 아래 구멍용 관통 구멍(17)이 형성된다. 아래 구멍용 관통 구멍(17)은 코어층(13)을 관통한다. 아래 구멍용 관통 구멍(17)은 예를 들어 원기둥 공간을 규정한다. 원기둥 공간의 축심은 코어층(13)의 표면 및 이면에 직교한다. 아래 구멍용 관통 구멍(17)의 작용으로 코어층(13)의 표면 및 이면에는 원형의 개구가 구획된다.
아래 구멍용 관통 구멍(17)내에는 도전성의 대직경 비아(via)(18)가 형성된다. 대직경 비아(18)는 아래 구멍용 관통 구멍(17)의 내벽면을 따라 원통형으로 형성된다. 대직경 비아(18)는 코어층(13)의 표면 및 이면에서 환상의 도전 랜드(19)에 접속된다. 도전 랜드(19)는 코어층(13)의 표면이나 이면에서 확장된다. 대직경 비아(18)나 도전 랜드(19)는 예를 들어 구리와 같은 도전 재료로 형성된다.
아래 구멍용 관통 구멍(17)내에서 대직경 비아(18)의 내측 공간은 수지제의 하구멍용 충전재(21)로 메워진다. 하구멍용 충전재(21)는 대직경 비아(18)의 내벽면을 따라 원통형으로 확장된다. 하구멍용 충전재(21)에는 예를 들어 에폭시 수지와 같은 열경화성 수지 재료가 사용된다. 에폭시 수지에는 예를 들어 세라믹 필러가 매립된다.
코어 기판(12)은, 코어층(13)의 표면 및 이면에 각각 적층되는 절연층(22, 23)을 구비한다. 절연층(22, 23)은 각각 이면에서 코어층(13)의 표면 및 이면에 수용된다. 절연층(22, 23)은 코어층(13)을 사이에 끼운다. 절연층(22, 23)은 하구멍 용 충전재(21)로 덮인다. 절연층(22, 23)은 절연성을 갖는다. 절연층(22, 23)에는 유리 섬유포가 매립된다. 유리 섬유포의 섬유는 코어층(13)의 표면 및 이면을 따라 연장된다. 절연층(22, 23)의 형성시에 유리 섬유포에는 수지가 함침된다. 수지에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 유리 섬유포는 유리섬유사의 직포와 부직포 중 어느 하나로 형성된다.
코어 기판(12)에는 복수의 관통 구멍(24)이 형성된다. 관통 구멍(24)은 코어층(13) 및 절연층(22, 23)을 관통한다. 관통 구멍(24)은 아래 구멍용 관통 구멍(17)내에 배치된다. 하구멍용 충전재(21)를 관통 구멍(24)이 관통한다. 여기서는 관통 구멍(24)은 원기둥 공간을 규정한다. 관통 구멍(24)은 아래 구멍용 관통 구멍(17)과 동축으로 형성된다. 관통 구멍(24)의 작용으로 코어 기판(12)의 표면 및 이면에는 원형의 개구가 구획된다.
관통 구멍(24)내에는 도전성의 소직경 비아(25)가 형성된다. 소직경 비아(25)는 관통 구멍(24)의 내벽면을 따라 원통형으로 형성된다. 하구멍용 충전재(21)의 작용으로 대직경 비아(18) 및 소직경 비아(25)는 서로 절연된다. 소직경 비아(25)는 예를 들어 구리와 같은 도전 재료로 형성된다.
절연층(22, 23)의 표면에는 도전 랜드(26)가 형성된다. 소직경 비아(25)는 절연층(22, 23)의 표면에서 도전 랜드(26)에 접속된다. 도전 랜드(26)는 예를 들어 구리와 같은 도전 재료로 형성된다. 도전 랜드(26, 26)끼리의 사이에서 소직경 비아(25)의 내측 공간은 절연 수지제의 충전재(27)로 메워진다. 충전재(27)는 예를 들어 원기둥형으로 형성된다. 충전재(27)에는 예를 들어 에폭시 수지와 같은 열경 화성 수지 재료가 사용된다. 에폭시 수지에는 예를 들어 세라믹 필러가 매립된다.
절연층(22, 23)의 표면에는 각각 1층의 빌드업층(28, 29)이 형성된다. 빌드업층(28, 29)의 각각 이면은 대응하는 절연층(22, 23)의 표면에 수용된다. 빌드업층(28, 29)은 코어층(13) 및 절연층(22, 23)을 사이에 끼운다. 빌드업층(28, 29)은 도전 랜드(26, 26)로 덮인다. 빌드업층(28, 29)은 절연성을 갖는다. 빌드업층(28, 29)에는 유리 섬유포가 매립된다. 유리 섬유포의 섬유는 절연층(22, 23)의 표면을 따라 연장된다. 빌드업층(28, 29)의 형성시에 유리 섬유포에는 수지가 함침된다. 수지에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 유리 섬유포는 유리섬유사의 직포와 부직포 중 어느 하나로 형성된다.
빌드업층(28, 29)의 표면에는 접속용 도전 랜드(31, 31)가 형성된다. 접속용 도전 랜드(31)는 빌드업층(28, 29)의 표면을 따라 확장된다. 접속용 도전 랜드(31)는 도전 랜드(26)에 전기적으로 접속된다. 이와 같은 접속시에 빌드업층(28, 29)에는 비아(32)가 형성된다. 비아(32)의 형성시에 빌드업층(28, 29)에는 접속용 도전 랜드(31) 및 도전 랜드(26)의 사이에서 관통 구멍이 형성된다. 관통 구멍은 도전재로 메워진다. 접속용 도전 랜드(31) 및 비아(32)는 예를 들어 구리와 같은 도전 재료로 형성된다.
프린트 배선판(11)은, 코어 기판(12)의 표면 및 이면에 각각 겹쳐지는 빌드업층 구조체(33, 34)를 구비한다. 빌드업층 구조체(33, 34)는 각각 이면에서 코어 기판(12)의 표면 및 이면에 수용된다. 빌드업층 구조체(33, 34)는 복수의 절연층(35) 및 도전 패턴(36)의 적층체로 형성된다. 절연층(35) 및 도전 패턴(36)은 교 대로 적층된다. 다른 층의 도전 패턴(36)끼리는 비아(37)에 의해 전기적으로 접속된다. 비아(37)의 형성시에 도전 패턴(36)끼리의 사이에서 절연층(35)에는 관통 구멍이 형성된다. 관통 구멍은 도전재로 메워진다. 절연층(35)은 예를 들어 에폭시 수지와 같은 열경화성 수지로 형성된다. 도전 패턴(36)이나 비아(37)는 예를 들어 구리와 같은 도전 재료로 형성된다.
빌드업층 구조체(33, 34)의 표면에는 도전 패드(38)가 노출된다. 도전 패드(38)는 예를 들어 구리와 같은 도전 재료로 형성된다. 빌드업층 구조체(33, 34)의 표면에서 도전 패드(38) 이외의 영역에는 오버코트층(39)이 적층된다. 오버코트층(39)에는 예를 들어 수지 재료가 사용된다.
빌드업층 구조체(33, 34)의 이면에는 접속용 도전 랜드(41)가 노출된다. 접속용 도전 랜드(41)는 빌드업층 구조체(33, 34)의 최하층의 절연층(35)의 이면을 따라 확장된다. 접속용 도전 랜드(41)는 대응하는 비아(37)에 의해 도전 패턴(36)에 전기적으로 접속된다. 접속용 도전 랜드(41)는 예를 들어 구리와 같은 도전 재료로 형성된다. 후술하는 바와 같이, 접속용 도전 랜드(41)는 대응하는 접속용 도전 랜드(31)에 전기적으로 접속된다. 그 결과, 프린트 배선판(11)의 표면에서 노출되는 도전 패드(38)는 프린트 배선판(11)의 이면에서 노출되는 임의의 도전 패드(38)에 전기적으로 접속된다. 프린트 배선판(11)이 프로브 장치에 장착되면, 프린트 배선판(11)의 이면의 도전 패드(38)는 예를 들어 프로브 장치의 전극 단자에 접속된다. 프린트 배선판(11)의 표면에 예를 들어 반도체 웨이퍼가 탑재되면, 프린트 배선판(11)의 표면에서 도전 패드(38)는 예를 들어 반도체 웨이퍼의 범프 전극 을 수용한다. 도전 패드(38)는 범프 전극에 접속된다. 이렇게 하여 예를 들어 온도 사이클 시험에 기초하여 반도체 웨이퍼의 검사가 실시된다.
빌드업층 구조체(33, 34) 및 코어 기판(12)의 사이에는 각각 접합층(42, 42)이 끼워진다. 접합층(42)은 절연성 본체(43)를 구비한다. 절연성 본체(43)는 예를 들어 에폭시 수지와 같은 열경화성 수지로 형성된다. 절연성 본체(43)에는, 상술한 바와 같이 예를 들어 유리 섬유포가 매립되어도 된다.
접합층(42)에는 도전체(44)가 매립된다. 도전체(44)는 접속용 도전 랜드(31, 41)의 사이에 끼워진다. 도전체(44)는 다수의 구형 도체(45)를 포함한다. 구형 도체(45)는, 도 2에 나타낸 바와 같이, 예를 들어 구리 입자와 같은 금속 미립자(46)를 구비한다. 금속 미립자(46)의 표면은 구리주석 합금층(47)으로 덮인다. 금속 미립자(46)는 인접하는 금속 미립자(46)의 구리주석 합금층(47)에 자기의 구리주석 합금층(47)을 접촉시킨다. 그 결과, 구리 및 구리주석 합금층(47)의 작용으로 접속용 도전 랜드(31, 41)끼리의 사이에서 전기 도통은 확립된다. 구리주석 합금의 용융점은 섭씨 400도를 넘는다.
도전체(44)에서는 금속 미립자(46)끼리의 사이는 비스무트재(bismuth material)(48)로 메워진다. 금속 미립자(46)끼리의 사이에서 공간은 비스무트재(48)로 채워진다. 그 결과, 도전체(44)의 전기 저항은 억제된다. 양호한 전기 도통dl 확립된다. 게다가, 비스무트재(48)의 용융점은 섭씨 271도를 나타낸다. 따라서, 비교적으로 고온의 섭씨 271도를 초과하지 않는 한, 접속용 도전 랜드(31, 41)끼리의 접합은 확실하게 유지될 수 있다. 비스무트재(48)는 상술한 절연성 본 체(43)로 감싸진다.
다음으로 프린트 배선판(11)의 제조방법을 설명한다. 우선 코어 기판(12)이 준비된다. 동시에 빌드업층 구조체(33, 34)가 준비된다. 빌드업층 구조체(33, 34)의 제조방법은 후술된다. 도 3에 나타낸 바와 같이, 코어 기판(12)의 표면 및 이면에는 접착 시트(51)가 겹쳐진다. 접착 시트(51)는 이면은 코어 기판(12)의 표면 및 이면에 각각 수용된다. 접착 시트(51)의 표면에 빌드업층 구조체(33, 34)는 겹쳐진다. 접착 시트(51)는 예를 들어 에폭시 수지와 같은 열경화성 수지로 형성된다. 접착 시트(51)에는 예를 들어 유리 섬유포가 매립되어도 된다.
접착 시트(51)에는, 접속용 도전 랜드(31, 41)끼리의 사이에서 개구(52)가 형성된다. 개구(52)는 접착 시트(51)를 관통한다. 개구(52)는 접속용 도전 랜드(31, 41)끼리를 대향시킨다. 개구(52)의 형상은 접속용 도전 랜드(31, 41)의 형상에 따라 적절하게 설정되면 된다. 개구(52)는 도전성 접합제(53)로 채워진다. 도전성 접합제(53)의 충전에 있어서 예를 들어 스크린 인쇄법이 사용되면 된다.
도전성 접합제(53)는, 열경화성 수지로 형성되는 매트릭스재(53a)를 구비한다. 열경화성 수지에는 예를 들어 에폭시 수지가 사용된다. 에폭시 수지에는 카르복실기, 아미노기 또는 페놀기와 같은 경화제가 첨가된다. 동시에 에폭시 수지에는 아디프산, 숙신산 또는 세바신산과 같은 활성제가 첨가된다.
매트릭스재(53a) 중에는 필러(53b)가 분산된다. 필러(53b)는 주석비스무트 합금으로 피복된 표면을 갖는 금속 미립자, 즉 구리 입자로 형성된다. 주석비스무트 합금은 50중량%～60중량%의 범위(바람직하게는 58중량% 정도)로 비스무트를 포 함한다. 이와 같은 비스무트의 함유량에 의하면, 주석비스무트 합금의 응고시에 수축은 최대한 억제될 수 있다. 이 때, 주석비스무트 합금은 섭씨 139도～150도에서 용융점이 나타난다. 주석비스무트 합금은 구리 입자의 표면에 도금되면 된다. 주석비스무트 합금층의 막두께는 1.0 ㎛～5.0 ㎛의 범위로 설정되면 된다. 적합하게는 주석비스무트 합금층의 막두께는 1.0 ㎛～2.0 ㎛의 범위로 설정되는 것이 요망된다. 막두께가 1.0 ㎛을 밑돌면, 도금막의 안정성 및 접합성이 확보되지 않는다. 한편, 막두께의 증대는 접합시에 주석비스무트 합금에 가해져야 하는 열에너지의 증대를 의미한다. 막두께의 증대는 가능한 한 회피하는 것이 요망된다.
코어 기판(12), 접착 시트(51, 51) 및 빌드업층 구조체(33, 34)의 적층체는 가열된다. 가열 온도는 섭씨 150도～180도의 범위로 설정된다. 가열시에 코어 기판(12)의 표면 및 이면에 직교하는 방향으로 압력이 가해진다. 그 결과, 코어 기판(12), 접착 시트(51, 51) 및 빌드업층 구조체(33, 34)의 밀착도는 높아진다. 온도의 상승에 따라 접착 시트(51)는 연화된다. 연화에 따라 접착 시트(51)는 코어 기판(12)의 면형상이나 적층체의 표면형상을 따른다. 접착 시트(51)의 형상 변화는 코어 기판(12)의 표면의 요철이나 적층체의 표면의 요철을 흡수한다. 동시에, 접착 시트(51)의 연화에 따라 접속용 도전 랜드(31, 41)의 사이에서 구리 입자끼리는 확실하게 접촉된다. 구리 입자의 유동성에 기초하여 접속용 도전 랜드(31, 41)끼리의 거리의 변화는 흡수된다.
접착 시트(51)의 연화후 주석비스무트 합금은 용융된다. 주석은 접속용 도전 랜드(31, 41)의 표면 및 구리 입자의 표면에서 금속간 화합물, 즉 구리주석(Cu6Sn5) 합금층(47)을 형성한다. 활성제는 금속간 화합물의 생성을 촉진한다. 구리 입자는 구리주석 합금층(47)끼리를 접촉시킨다. 이렇게 하여 구리주석 합금층(47)의 작용으로 구리 입자 및 접속용 도전 랜드(31, 41) 및 구리 입자끼리는 연결된다. 구형 도체(45)는 확립된다. 동시에 구리주석 합금층(47)끼리의 사이는 비스무트로 채워진다. 비스무트는 경화한다. 비스무트재(48)는 형성된다. 이 때, 구리 입자는 고체를 유지하기 때문에, 가압력에 기초하여 도전성 접합제(53)가 과도하게 짓눌리는 것은 방지될 수 있다.
이어서 열경화성 수지의 매트릭스재는 경화한다. 경화후의 매트릭스재는 구형 도체(45) 및 비스무트재(48)를 감싼다. 이어서 접착 시트(51)는 경화한다. 매트릭스재 및 접착 시트(51)는 일체화한다. 매트릭스재 및 접착 시트(51)는 접합층(42)의 절연성 본체(43)를 형성한다. 접착 시트(51)의 경화가 완료되면, 코어 기판(12)의 표면 및 이면에는 빌드업층 구조체(33, 34)가 결합된다. 프린트 배선판(11)은 가열 및 압력으로부터 해방된다. 이렇게 하여 프린트 배선판(11)이 제조된다.
이와 같은 프린트 배선판(11)에서는 비스무트재(48)는 섭씨 271도의 용융점을 나타낸다. 예를 들어 프린트 배선판(11)상에 반도체 칩과 같은 전자 부품이 실장되는 경우, 프린트 배선판(11)은 땜납의 용융점 이상의 가열에 노출된다. 일반적으로, 땜납은 섭씨 271도보다 낮은 온도에서 용융한다. 따라서, 비스무트재(48)는 고체 상태를 유지한다. 충분한 접합 강도는 유지된다. 상술한 바와 같이, 주석비스무트 합금층의 막두께는 5.0 ㎛보다 작게(바람직하게는 2.0 ㎛보다 작게) 설정되기 때문에, 주석은 최소한의 열에너지로 구리와 반응할 수 있다.
상술한 도전성 접합제(53)에는 상술한 구리 입자에 더하여, 다른 종류의 구리 입자가 섞여도 된다. 이 구리 입자의 표면은 은도금층 또는 주석도금층으로 덮인다. 이와 같은 구리 입자의 혼입에 의하면 구리의 습윤성은 개선된다. 그 결과 구리의 접합 강도는 개선된다.
도 4는 한 구체예에 따른 재질의 접착 시트(51)에 관하여 점도와 온도의 관계를 나타낸다. 도 4에서 분명한 바와 같이, 온도 상승의 속도가 빠르면 접착 시트(51)의 연화는 지연된다. 또한, 온도 상승의 속도가 빠르면 빠를수록 경화 개시 온도는 상승한다. 예를 들어 1분간 10도의 온도 상승에 노출되면, 접착 시트(51)는 섭씨 146.3도부터 경화하기 시작한다. 도 5는 그 접착 시트(51)에 관하여 가열 시간과 경화 반응률의 관계를 나타낸다. 가열 온도가 높아지면 경화 시간은 단축되는 것을 알 수 있다. 이렇게 하여 온도 상승의 속도나 가열 온도에 기초하여 접착 시트(51)의 연화 개시 시간이나 경화 개시 시간, 경화 완료 시간은 조정될 수 있다.
도 6은 도전성 접합제(53)에 포함되는 매트릭스재(53a)에 관하여 점도와 온도의 관계를 나타낸다. 도 6에서 분명한 바와 같이, 온도 상승의 속도에 상관없이 온도에 따라 점도는 결정될 수 있다. 어떠한 온도 상승의 속도라도 섭씨 140도 부근에서 경화가 시작된다. 온도 상승의 속도가 빠를수록 고온에서 경화가 진행된다. 도 7은 매트릭스재(53a)에 관하여 가열 시간과 경화 반응률의 관계를 나타낸다. 가 열 온도가 높아지면 경화 시간은 단축되는 것을 알 수 있다. 이렇게 하여 온도 상승의 속도나 가열 온도에 기초하여 매트릭스재(53a)의 연화 개시 시간이나 경화 개시 시간, 경화 완료 시간은 조정될 수 있다.
여기서, 빌드업층 구조체(33, 34)의 제조방법을 간단히 설명한다. 도 8에 나타낸 바와 같이 지지체(55)가 준비된다. 지지체(55)는 에폭시 수지 기재(55a)를 구비한다. 에폭시 수지 기재(55a)에는 예를 들어 유리 섬유포가 매립된다. 유리 섬유포의 섬유는 에폭시 수지 기재(55a)의 표면 및 이면을 따라 연장된다. 에폭시 수지 기재(55a)의 형성시에 유리 섬유포에는 에폭시 수지가 함침된다. 에폭시 수지 기재(55a)의 판두께는 0.3 ㎜～0.4 ㎜의 범위에서 설정된다. 에폭시 수지 기재(55a)의 표면에는 막두께 9.0 ㎛ 정도의 구리 호일(55b)이 맞붙여진다. 에폭시 수지 기재(55a)는, 빌드업층 구조체(33, 34)의 제조 과정에서 수축이나 휘어짐과 같은 변형을 저지할 수 있는 충분한 강성을 발휘한다.
지지체(55)의 표면에는 접착 필름(56), 제1 금속막(57) 및 제2 금속막(58)이 이 순서대로 겹쳐진다. 접착 필름(56)에는 예를 들어 에폭시 수지와 같은 열경화성 수지가 사용된다. 제1 금속막(57)에는 막두께 18.0 ㎛ 정도의 구리 호일이 사용된다. 제2 금속막(58)에는 막두께 18.0 ㎛ 정도의 2층의 구리 호일이 사용된다. 제2 금속막(58)에서는 구리 호일끼리의 사이에 중간 배리어층이 끼워진다. 중간 배리어층은 예를 들어 니켈로 형성된다. 중간 배리어층은 구리 호일의 에칭시에 잔존하는 재료로 형성되면 된다. 제2 금속막(58)은 제1 금속막(57)의 윤곽으로부터 외측으로 크게 펼쳐진다. 지지체(55), 접착 필름(56), 제1 금속막(57) 및 제2 금속막(58)은 진공 열프레스로 진공 프레스된다. 제1 금속막(57)의 외측에서 제2 금속막(58)은 지지체(55)의 표면에 접착된다. 제2 금속막(58)의 이면은 제1 금속막(57)의 표면에 밀착된다.
도 9에 나타낸 바와 같이, 제2 금속막(58)의 표면측에서 구리 호일(58a)에는 예를 들어 포토리소그래피법이 적용된다. 구리 호일(58a)의 표면에는 포토레지스트(61)가 형성된다. 포토레지스트(61)의 주위에서 구리 호일(58a)은 예를 들어 에칭액에 노출된다. 도 10에 나타낸 바와 같이, 포토레지스트(61)의 주위에서 구리 호일(58a)은 제거된다. 에칭액의 침입은 중간 배리어층(58b)에서 저지된다. 제2 금속막(58)의 이면측에서 구리 호일(58c)은 그대로 잔존한다. 이렇게 하여 중간 배리어층(58b)의 표면에는 구리제의 도전 패턴이 형성된다. 이 도전 패턴은 상술한 접속용 도전 랜드(41)에 해당한다.
이어서 도 11에 나타낸 바와 같이, 중간 배리어층(58b)의 표면에는 절연성 시트(62)가 적층된다. 가압 및 가열하여 절연성 시트(62)는 중간 배리어층(58b)의 표면에 맞붙여진다. 절연성 시트(62)는 접속용 도전 랜드(41)를 덮는다. 절연성 시트(62)에는 예를 들어 열경화성 수지제의 접착 시트나 유리 섬유포가 들어 있는 열경화성 수지 프리프레그(prepreg)가 포함된다.
도 12에 나타낸 바와 같이, 절연성 시트(62)에는 소정의 위치에서 관통 구멍(63)이 형성된다. 관통 구멍(63)의 형성에 예를 들어 레이저가 사용된다. 관통 구멍(63)은 접속용 도전 랜드(41)상에 공간을 구획한다. 절연성 시트(62)의 표면에는 예를 들어 구리의 도금 처리가 실시된다. 이렇게 하여 절연성 시트(62)의 표면 에는 구리제의 도전층(64)이 형성된다. 관통 구멍(63)에는 구리제의 비아(65)가 확립된다. 도 13에 나타낸 바와 같이, 도전층(64)의 표면에는 예를 들어 포토레지스트(66)가 형성된다. 포토레지스트(66)는 도전층(64)의 표면에 소정 패턴으로 공극(67)을 규정한다. 공극(67)의 외측에 비아(65)는 배치된다. 에칭 처리가 실시되면, 도 14에 나타낸 바와 같이, 도전층(64)으로부터 규정의 도전 패턴(68)이 형성된다. 그 후, 이와 같은 절연성 시트(69…)의 적층 및 도전 패턴(71…)의 형성은 반복된다. 규정의 적층수의 도전 패턴(71…)은 형성된다. 도 15에 나타낸 바와 같이, 중간 배리어층(58b)상에 규정의 적층체(72)가 형성된다.
그 후, 도 16에 나타낸 바와 같이, 제1 금속막(57)의 윤곽의 내측에서 제1 금속막(57)의 윤곽을 따라 지지체(55), 접착 필름(56), 제1 금속막(57) 및 제2 금속막(58)은 절단된다. 그 결과, 제1 금속막(57)의 표면으로부터 구리 호일(58a), 중간 배리어층(58b) 및 적층체(72)은 떼내어진다. 그 후, 중간 배리어층(58b)은 에칭 처리로 제거된다. 이렇게 하여 접속용 도전 랜드(41)는 노출된다. 이 방식으로 빌드업층 구조체(33, 34)가 형성된다. 빌드업층 구조체(33, 34)의 표면이나 이면에서는 도전 패턴(71)이나 접속용 도전 랜드(41)의 표면에 니켈 및 금의 도금막이 형성되어도 된다.
도 17에 나타낸 바와 같이, 상술한 접합층(42)은, 예를 들어 프린트 기판 유닛(79)을 제조할 때 반도체 칩과 같은 전자 부품(81)의 실장시에 이용되어도 된다. 접합층(42)은 소위 언더 충전재로서 기능할 수 있다. 접합층(42)중의 도전체(44)는 전자 부품(81)측의 도전 랜드(83)와 프린트 배선판(82)측의 도전 랜드(84)를 서로 접속한다. 이 경우에는, 예를 들어 도 18에 나타낸 바와 같이, 전자 부품(81) 및 프린트 배선판(82) 사이에, 상술한 바와 같이 접착 시트(85)가 끼워진다. 전자 부품(81)상의 도전 랜드(83)와 프린트 배선판(82)상의 도전 랜드(84)와의 사이에서 접착 시트(85)에는 개구(86)가 형성된다. 개구(86)는 접착 시트(85)를 관통한다. 개구(86)는 전자 부품(81)상의 도전 랜드(83)와 프린트 배선판(82)상의 도전 랜드(84)를 대향시킨다. 개구(86)에 도전성 접합제(53)는 충전된다.
도 1은 본 발명의 한 구체예에 따른 프린트 배선판의 단면 구조를 개략적으로 나타내는 측면도이다.
도 2는 도전체의 구조를 개략적으로 나타내는 확대 부분 단면도이다.
도 3은 코어 기판 및 빌드업층 구조체의 맞붙임에 있어서 접착 시트 및 도전성 접합제를 개략적으로 나타내는 확대 부분 단면도이다.
도 4는 접착 시트에 관하여 점도와 온도의 관계를 나타내는 그래프이다.
도 5는 접착 시트에 관하여 가열 시간과 경화 반응률의 관계를 나타내는 그래프이다.
도 6은 도전성 접합제 중의 매트릭스재에 관하여 점도와 온도의 관계를 나타내는 그래프이다.
도 7은 도전성 접합제 중의 매트릭스재에 관하여 가열 시간과 경화 반응률의 관계를 나타내는 그래프이다.
도 8은 지지체에 겹쳐진 금속 호일을 개략적으로 나타내는 수직 단면도이다.
도 9는 금속 호일의 구조를 개략적으로 나타내는 수직 단면도이다.
도 10은 접속용 도전 랜드의 형성방법을 개략적으로 나타내는 수직 단면도이다.
도 11은 구리 호일상에 겹쳐지는 절연성 시트를 개략적으로 나타내는 수직 단면도이다.
도 12는 절연성 시트상에 형성된 도전층을 개략적으로 나타내는 수직 단면도 이다.
도 13은 도전층의 표면에 형성된 포토레지스트를 개략적으로 나타내는 수직 단면도이다.
도 14는 절연성 시트상에 형성된 도전 패턴을 개략적으로 나타내는 수직 단면도이다.
도 15는 지지체상에서 구축된 빌드업층 구조체를 개략적으로 나타내는 수직 단면도이다.
도 16은 구리 호일 제거후의 빌드업층 구조체를 개략적으로 나타내는 수직 단면도이다.
도 17은 본 발명의 한 구체예에 따른 프린트 기판 유닛의 단면 구조를 개략적으로 나타내는 측면도이다.
도 18은 프린트 기판 유닛의 제조방법을 개략적으로 나타내는 확대 부분 단면도이다.
(부호의 설명)
11 : 프린트 배선판
12 : 제1 지지체(코어 기판)
31 : 도전 랜드
33 : 제2 지지체(빌드업층 구조체)
34 : 제2 지지체(빌드업층 구조체)
41 : 도전 랜드
43 : 열경화 수지재(절연성 본체)
46 : 구리 입자(금속 미립자)
47 : 구리주석 합금층
48 : 비스무트재
51 : 접착 시트
52 : 개구
53 : 도전성 접합제
53a : 매트릭스재
53b : 필러
79 : 프린트 기판 유닛
81 : 제1 지지체(전자 부품)
82 : 제2 지지체(프린트 배선판)
83 : 제1 도전 랜드
84 : 제2 도전 랜드
85 : 접착 시트

Claims (10)

  1. 제1 지지체와 제2 지지체 사이에 열경화성 수지제의 접착 시트를 끼우면서, 그 접착 시트에 형성되는 개구내에서 상기 제1 지지체상의 제1 도전 랜드에 상기 제2 지지체상의 제2 도전 랜드를 대향시키는 공정과,
    상기 제1 도전 랜드와 제2 도전 랜드를 대향시킬 때, 열경화성 수지를 포함하는 매트릭스재 및 그 매트릭스재 중에 분산되어 금속간 화합물의 형성에 기초하여 제1 및 제2 도전 랜드에 결합하는 필러를 포함하는 도전성 접합제로 상기 개구내를 채우는 공정과,
    상기 제2 지지체 방향으로 제1 지지체를 압박하면서 가열하여 상기 접착 시트를 연화시키는 공정과,
    접착 시트의 연화에 이어서 가열하여 상기 필러의 용융을 유인하는 공정과,
    상기 필러의 용융후에 가열하여 상기 매트릭스재를 경화시키는 공정과,
    상기 매트릭스재의 경화후에 가열하여 상기 접착 시트를 경화시키는 공정
    을 포함하는 것을 특징으로 하는 프린트 배선판의 제조방법.
  2. 제1항에 있어서, 상기 필러는 금속 재료로 피복된 표면을 갖는 금속 미립자로 형성되는 것을 특징으로 하는 프린트 배선판의 제조방법.
  3. 제1항에 있어서, 상기 필러는 상기 가열시에 고체 상태를 유지하는 비용융의 금속 미립자를 더 포함하는 것을 특징으로 하는 프린트 배선판의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 필러는 주석비스무트 합금으로 피복된 표면을 갖는 구리 입자로 형성되는 것을 특징으로 하는 프린트 배선판의 제조방법.
  5. 제4항에 있어서, 상기 주석비스무트 합금은 50중량%～60중량%의 범위에서 비스무트를 포함하는 것을 특징으로 하는 프린트 배선판의 제조방법.
  6. 제1 지지체와 제2 지지체 사이에 열경화성 수지제의 접착 시트를 끼우면서, 그 접착 시트에 형성되는 개구내에서 상기 제1 지지체상의 제1 도전 랜드에 상기 제2 지지체상의 제2 도전 랜드를 대향시키는 공정과,
    상기 제1 도전 랜드와 제2 도전 랜드를 대향시킬 때, 열경화성 수지를 포함하는 매트릭스재 및 그 매트릭스재 중에 분산되어 금속간 화합물의 형성에 기초하여 제1 및 제2 도전 랜드에 결합하는 필러를 포함하는 도전성 접합제로 상기 개구내를 채우는 공정과,
    상기 제2 지지체 방향으로 제1 지지체를 압박하면서 가열하여 상기 접착 시트를 연화시키는 공정과,
    접착 시트의 연화에 이어서 가열하여 상기 필러의 용융을 유인하는 공정과,
    상기 필러의 용융후에 가열하여 상기 매트릭스재를 경화시키는 공정과,
    상기 매트릭스재의 경화후에 가열하여 상기 접착 시트를 경화시키는 공정
    을 포함하는 것을 특징으로 하는 프린트 기판 유닛의 제조방법.
  7. 제6항에 있어서, 상기 필러는 금속 미립자로 형성되는 것을 특징으로 하는 프린트 기판 유닛의 제조방법.
  8. 제6항에 있어서, 상기 필러는 상기 가열시에 고체를 유지하는 비용융의 금속 미립자를 더 포함하는 것을 특징으로 하는 프린트 기판 유닛의 제조방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 필러는 주석비스무트 합금으로 피복된 표면을 갖는 구리 입자로 형성되는 것을 특징으로 하는 프린트 기판 유닛의 제조방법.
  10. 제9항에 있어서, 상기 주석비스무트 합금은 50 중량%～60 중량%의 범위에서 비스무트를 포함하는 것을 특징으로 하는 프린트 기판 유닛의 제조방법.
KR1020090014279A 2008-05-30 2009-02-20 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법 KR101125995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008143664A JP5217640B2 (ja) 2008-05-30 2008-05-30 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JPJP-P-2008-143664 2008-05-30

Publications (2)

Publication Number Publication Date
KR20090124914A KR20090124914A (ko) 2009-12-03
KR101125995B1 true KR101125995B1 (ko) 2012-03-19

Family

ID=41378317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014279A KR101125995B1 (ko) 2008-05-30 2009-02-20 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법

Country Status (5)

Country Link
US (1) US8152953B2 (ko)
JP (1) JP5217640B2 (ko)
KR (1) KR101125995B1 (ko)
CN (1) CN101594748B (ko)
TW (1) TW200950626A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8309633B2 (en) * 2008-07-17 2012-11-13 Henkel Ireland Ltd. Low temperature, cationically curable compositions with improved cure speed and toughness
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US8664656B1 (en) 2012-10-04 2014-03-04 Apple Inc. Devices and methods for embedding semiconductors in printed circuit boards
JP6291738B2 (ja) * 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN107848075B (zh) 2015-09-15 2021-03-19 株式会社村田制作所 接合用构件、接合用构件的制造方法和接合方法
WO2017056842A1 (ja) 2015-09-28 2017-04-06 株式会社村田製作所 ヒートパイプ、放熱部品、ヒートパイプの製造方法
WO2017077824A1 (ja) * 2015-11-05 2017-05-11 株式会社村田製作所 接合用部材、および、接合用部材の製造方法
JP6646217B2 (ja) * 2016-03-25 2020-02-14 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP7039883B2 (ja) * 2016-12-01 2022-03-23 デクセリアルズ株式会社 異方性導電フィルム
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US20050266213A1 (en) * 2004-05-31 2005-12-01 Fujitsu Limited Layered board and manufacturing method of the same, electronic apparatus having the layered board

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2152060B (en) 1983-12-02 1987-05-13 Osaka Soda Co Ltd Electrically conductive adhesive composition
US4667401A (en) 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4859364A (en) 1988-05-25 1989-08-22 E. I. Du Pont De Nemours And Company Conductive paste composition
JP2702796B2 (ja) 1990-02-23 1998-01-26 旭化成工業株式会社 銀合金導電性ペースト
DE4210900A1 (de) 1992-04-02 1993-10-14 Hoechst Ag Verfahren zur Herstellung eines haftfesten Verbundes zwischen Kupferschichten und Keramik
DE69417684T2 (de) 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5573602A (en) 1994-12-19 1996-11-12 Motorola, Inc. Solder paste
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US5949030A (en) 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
EP1090535A4 (en) 1998-04-24 2003-09-24 Amerasia Int Technology Inc FLIP-CHIP ARRANGEMENTS WITH FLEXIBLE CONDUCTIVE ADHESIVE
US6139777A (en) 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US6479763B1 (en) 1998-08-28 2002-11-12 Matsushita Electric Industrial Co., Ltd. Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part
EP1744606A3 (en) 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
KR101084525B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6909054B2 (en) 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
DE10141674A1 (de) * 2000-09-01 2002-03-14 Henkel Kgaa Reaktionsklebstoff mit mindestens einer mikroverkapselten Komponente
JP3461172B2 (ja) 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP3786616B2 (ja) 2002-03-19 2006-06-14 日東電工株式会社 多層回路基板及びその製造方法
JP2003318545A (ja) 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP4061137B2 (ja) 2002-06-27 2008-03-12 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
JP3956204B2 (ja) 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP3822549B2 (ja) 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4199198B2 (ja) 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP4078990B2 (ja) 2003-01-23 2008-04-23 松下電器産業株式会社 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
TWI325739B (en) 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
JP2004289006A (ja) 2003-03-24 2004-10-14 Mitsubishi Electric Corp カーボンアルミ芯基板
JP4268476B2 (ja) 2003-08-25 2009-05-27 京セラ株式会社 導電性ペースト及び配線基板並びにその製造方法
JP4430976B2 (ja) 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP2005347414A (ja) 2004-06-01 2005-12-15 Hitachi Metals Ltd 接着シート及びそれを用いた両面プリント基板或いは多層プリント基板
JP4305399B2 (ja) * 2004-06-10 2009-07-29 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
TWI414218B (zh) 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4992310B2 (ja) * 2006-06-16 2012-08-08 富士通株式会社 積層基板の製造方法
JP4949802B2 (ja) * 2006-10-26 2012-06-13 タツタ電線株式会社 導電性ペースト及びこれを用いた多層基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US20050266213A1 (en) * 2004-05-31 2005-12-01 Fujitsu Limited Layered board and manufacturing method of the same, electronic apparatus having the layered board

Also Published As

Publication number Publication date
JP2009290134A (ja) 2009-12-10
US8152953B2 (en) 2012-04-10
US20090294056A1 (en) 2009-12-03
TW200950626A (en) 2009-12-01
CN101594748B (zh) 2011-04-06
CN101594748A (zh) 2009-12-02
JP5217640B2 (ja) 2013-06-19
KR20090124914A (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101125995B1 (ko) 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법
KR20090124916A (ko) 프린트 배선판의 제조방법 및 도전성 접합제
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP4145730B2 (ja) 半導体内蔵モジュール
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
JP4073945B1 (ja) 多層配線基板の製造方法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP6291738B2 (ja) 回路基板、回路基板の製造方法及び電子機器
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
US20140360760A1 (en) Wiring substrate and manufacturing method of wiring substrate
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP2009147026A (ja) 回路基板およびその製造方法
CN101044806B (zh) 多层印刷配线板及其制造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
TWI412313B (zh) 多層印刷配線板及其製法
JP2009212160A (ja) 配線基板およびその製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP5311656B2 (ja) 配線基板
JPH0671144B2 (ja) 多層高密度実装モジュール
US20120132464A1 (en) Method for manufacturing printed wiring board, printed wiring board, and electronic device
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2004327741A (ja) 半田バンプ付き配線基板およびその製造方法
JP2004327742A (ja) 半田バンプ付き配線基板の製造方法
JP2003338574A (ja) ピン付き配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9