JP4010615B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4010615B2 JP4010615B2 JP30237697A JP30237697A JP4010615B2 JP 4010615 B2 JP4010615 B2 JP 4010615B2 JP 30237697 A JP30237697 A JP 30237697A JP 30237697 A JP30237697 A JP 30237697A JP 4010615 B2 JP4010615 B2 JP 4010615B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- mounting
- mounting substrate
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置のパッケージ構造に関し、特に基板にテープ基板を使用したＴａｐｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ( 以下ＴＢＧＡと呼ぶ) 型半導体装置に関する。
【０００２】
【従来の技術】
半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に対応するため、新しい形態が次々と開発されて種類が増大している。これに伴い、多ピン構造でかつ高周波数領域で動作する半導体装置が必要とされている。このような高性能型の半導体装置の一つとしてＴＢＧＡ構造の半導体装置が挙げられる。ＴＢＧＡ構造とは、樹脂テープ上に半導体チップを搭載し、半田を介して信号の送受信を行う半導体装置であり、厚さが薄く且つ面全体からピンを取り出して更なる多ピン化を実現できる表面実装タイプの半導体装置である。また基板にエポキシ樹脂を用いたＢＧＡ型半導体装置に比べて、大量生産が容易という利点を有するため、必要不可欠な半導体装置となっている。
【０００３】
以下に従来のＴＢＧＡ型半導体装置を図面を参照して以下に説明する。
図４は従来のＴＢＧＡ型半導体装置の断面図であり、第１表面及び第２表面を有するテープ基板と、このテープ基板上の第１表面上に搭載された半導体チップと、テープ基板の第２表面に形成され且つ前記半導体チップと電気的に接続されたボール端子と、テープ基板上の第１表面上に形成され、半導体チップ及びテープ基板をする支持基板と、半田ボールと接続した実装基板を有することを特徴とする。
【０００４】
まず、ポリイミドテープ基板１０１上の第１表面上に半導体チップ１０３が搭載され、ポリイミドテープ基板１０１の第２の表面上に外部素子と信号の送受信を行う半田のボール端子１０９が形成されている。ボール端子１０９を介して実装基板１１４に形成されたＰＡＤ１１５に接続される。半導体チップ１０３の電極とボール端子１０９は、ポリイミドテープ基板１０１の第１の表面上に形成された銅配線１０７により導通されている。またポリイミドテープ基板１０１の第１の表面上に、銅配線１０７を保護するためのレジスト膜１１１が形成されている。また半導体チップ１０３を保護し、テープ基板１０１を支持するために、半導体チップ１０３上にスティフナ１０５が搭載されている。スティフナ１０５は１枚の例えば銅とアロイの金属板を打ち抜き加工することにより形成される。スティフナ１０５はレジスト膜１１１を介して、テープ基板１の第１の表面上に接着されている。
【０００５】
図５( ａ) 〜( ｅ) は従来のＴＢＧＡ型半導体装置の実装工程を順に追って示す断面図である。まず図５( ａ) に示すように、実装基板１１４にマスク層１２１を形成した後に、ＰＡＤ部１１５を形成する。次に図５( ｂ) に示すように、半田ペースト１１０をＰＡＤ部１１５上に形成する。次に図５( ｃ) に示すように、半田ボール１０９と半田ペースト１１０を接着させる。次に図５( ｄ) に示すように、リフローを行い、半導体装置を実装基板１１４に接着させる。
図６( ａ) 〜( ｅ) はスティフナの製造工程を示す上面から見た平面図である。まず図６( ａ) に示すように例えば銅とアロイの合金板を図６( ｂ) に示すように打ち抜き加工する。次に図６( ｃ) に示すように金属板上に接着材を貼り付けて、図６( ｄ) に示すように不必要な領域の接着材を除去して、図６( ｅ) に示すようにスティフナ本体１０５の打ち抜きを行う。このスティフナ１０５は吊りピン部が切断された構造になっている。
【０００６】
【発明が解決しようとする課題】
先に説明したように、従来のＴＢＧＡ型半導体装置では、実装基板と半導体装置の膨張率に差異があるため、実装基板への装着後の温度変化により半田ボール接合部にストレスがかかり、特にパッケージのコーナー部に圧力がかかり、実装基板からの剥離等の問題が生じてしまう。
また、図４に示したように半導体装置の重量が重い場合は、リフロー時に半導体装置の自重により半田ボールが潰れてしまい、半田ボール同士がショートを起こしてしまう可能性が生じてしまう。更に、実装基板に半導体装置を搭載からリフローするまでの工程では、半導体装置と実装基板の固定は半田ペーストのみであるため、固定が不安定となってしまい、半導体装置と実装基板の位置ずれ等の可能性が生じる。
また、半田ボールとプリント基板の接着では、半導体装置の洗浄等の応力がかかった場合に半導体装置が実装基板から外れてしまう可能性が生じてしまう。
【０００７】
これらの問題を解決するためには、スティフナにピンをつけて、実装時の支えとすることが考えられるが、新たにスティフナにピンを取りつける工程が増加してしまい、コストが増加するという問題も生じてしまう。
【０００８】
そこで本願発明では、上記間題点を解決すべく従来製造工程を最大限に利用しつつ且つ実装基板と強固な接着がなされている半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
以上に示したような課題を解決するために本発明の一態様の半導体装置は、第１表面及び第２表面を有するテープ基板と、前記テープ基板の第１表面上に搭載された半導体チップと、前記テープ基板の第２表面に形成され且つ前記半導体チップと電気的に接続されたボール端子と、前記テープ基板の第１表面上に設置された、凸部構造を有する支持基板と、前記半田ボールと電気的に接続された、凹部構造を有する実装基板を有し、前記支持基板の凸部構造が前記実装基板の凹部構造に挿入されていることを特徴とする。
【００１０】
本発明の特徴によれば、実装基板への実装時に半導体装置の自重による半田ボールの潰れを防ぐことが出来る。
また本発明の更なる特徴は、凸部構造は支持基板の吊りピン部を折り曲げた構造であるため、凸部を従来の製造工程を用いることにより形成することが出来る。また本発明の更なる特徴は、実装基板に凹部を有し、この凹部と支持基板の凸部がかみ合った構造を有することである。
この構造によれば、半導体装置と実装基板の搭載時に凸部を位置決めピンとして使用することが出来、また凹部と凸部が強固に接続されているため、半導体装置が実装基板から剥離しにくいという効果を有する。
【００１１】
【発明の実施の形態】
本発明に示す実施の形態を図面を参酌して以下に示す。半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に対応するため、新しい形態が次々と開発されて種類が増大している。これに伴い、多ピン構造でかつ高周波数領域で動作する半導体装置が必要とされている。このような高性能型の半導体装置の一つとしてＴＢＧＡ構造の半導体装置が挙げられる。ＴＢＧＡ構造とは、樹脂テープ上に半導体チップを搭載し、半田を介して信号の送受信を行う半導体装置であり、厚さが薄く且つ面全体からピンを取り出して更なる多ピン化を実現できる表面実装タイプの半導体装置である。また基板にエポキシ樹脂を用いたＢＧＡ型半導体装置に比べて、大量生産が容易という利点を有するため、
必要不可欠な半導体装置となっている。
【００１２】
図１は本発明に示すＴＢＧＡ型半導体装置の実施の形態の概略を示す断面図である。このＴＢＧＡ型半導体装置の特徴は、第１表面及び第２表面を有するテープ基板と、このテープ基板上の第１表面上に搭載された半導体チップと、テープ基板の第２表面に形成され且つ前記半導体チップと電気的に接続されたボール端子と、テープ基板上の第１表面上に形成され、半導体チップ及びテープ基板を支持する支持支持基板と、半田ボールと接続した実装基板を有し、支持基板と実装基板は接していることを特徴とする。更に支持基板は 凸部構造を有する。また、凸部は支持基板の吊りピン部を折り曲げた構造であるため、凸部を従来の製造工程を用いることにより形成することが出来る。更に本発明では実装基板に凹部を有し、この凹部と支持基板の凸部がかみ合った構造を有する。
まず、ポリイミドテープ基板１上の第１表面上に半導体チップ３が搭載され、ポリイミドテープ基板１の第２の表面上に外部素子と信号の送受信を行う半田のボール端子９が形成されている。ボール端子９を介して実装基板１４に形成されたＰＡＤ１５に電気的に接続される。半導体チップ３の電極とボール端子９は、ポリイミドテープ基板１の第１の表面上に形成された銅配線７により導通されている。またポリイミドテープ基板１の第１の表面上に、銅配線７を保護するためのレジスト膜１１が形成されている。また半導体チップ３を保護し、及びテープ基板１を支持するために、半導体チップ３上にスティフナ５が搭載されている。スティフナ５は、例えば１枚の銅とアロイの金属板を打ち抜き加工することにより形成され、周辺部の吊りピン部を折り曲げた構造の凸部１７を有する。スティフナ５はレジスト膜１１を介して、テープ基板１の第１の表面上に接着されている。
また、本発明に示す実装基板１４は表面上に凹部１９を有し、凸部１７が挿入され、半田ペーストにより接続されている。凹部１９の深さは、実装時の半田ボールの潰れ量( 潰れる距離) とすることが望ましい。また凸部１７の長さもこの半田ボールの潰れ量を元に算出する。
【００１３】
図２( ａ) 〜( ｅ) は本発明に示すＴＢＧＡ型半導体装置の実装工程を順に追って示す断面図である。図２を参照して、本発明に示す半導体装置の効果を以下に説明する。
【００１４】
まず図２( ａ) に示すように、実装基板１４にマスク層２１を形成した後に、ＰＡＤ部１５及び凹部１９を形成する。
次に図２( ｂ) に示すように、半田ペースト１０をＰＡＤ部１５及び凹部１９上に形成する。半田ペーストは半導体装置の半田ボール９とＰＡＤ部１５を接着する役割を有する。
次に図２( ｃ) に示すように、凸部１７が凹部１９に挿入されるように、半田ボール９と半田ペースト１０を接着させる。ここで、実装基板１４に凹部１９が形成されているため、半導体装置と実装基板の位置合わせを容易に行うことが出来る。
【００１５】
次に図２( ｄ) に示すように、リフローを行い、半導体装置を実装基板１４に接着させる。ここで、凹部が適当な大きさに形成されているために、半導体装置の自重により半田ボールが潰れることによる隣接する半田ボール同士のショートを防ぐことが出来る。また、凸部１７と凹部１９が強固に接続されているため、半導体装置を搭載する際に、搭載からリフローまでの一環した工程での位置ずれを防ぐことが出来る。
【００１６】
図３( ａ) 〜( ｅ) はスティフナの製造工程を示す上面から見た平面図である。
まず図３( ａ) に示すような例えば銅とアロイの合金板を図３( ｂ) に示すように打ち抜き加工する。次に図３( ｃ) に示すように金属板上に接着材を貼り付けて、図３( ｄ) に示すように不必要な領域の接着材を除去して、図３( ｅ) に示すようにスティフナ本体５の打ち抜きを行う。本発明では吊りピンの切断は行わないため、図３( ｅ) に示すようにスティフナ５の周辺領域に凸部形状の吊りピン部１７が存在する。この凸部１７を折り曲げることにより、実装時の位置決めピンとして使用することが出来る。
【００１７】
また、本発明では吊りピン部を折り曲げているため、特別に位置決めピンを形成する必要がなく、コストの削減を達成することが出来る。
また、スティフナ５と実装基板１４は凸部１７と凹部１９により強固に接続されているため、半導体装置を水で洗浄する際に半導体半導体装置が実装基板から離れてしまうことを防ぐことが出来る。
更に本発明では、スティフナ５が凸部１７を介して実装基板１４に接続しているため、半導体チップ３の放熱経路を増大させることが出来る。
【００１８】
【発明の効果】
以上説明したように、本発明ではスティフナに吊りピン部を切断せづに残して、凸部を形成した。そして凸部を実装基板に形成された凹部に挿入した構造を有するため、半導体装置を実装基板に搭載する際に、搭載からリフローまでの一環した工程での位置ずれを防ぐことが出来る。
【００１９】
また、リフロー工程で半導体装置を実装基板に接着させる際に、凹部が適当な大きさに形成されているために、半導体装置の自重により半田ボールが潰れることによる隣接する半田ボール同士のショートを防ぐことが出来る。
更に、ティフナが凸部を介して実装基板に接続しているため、半導体チップの放熱経路を増大させることが出来る。
これにより、従来の製造工程を最大限に利用しつつ、実装基板と強固な接着がなされている半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態を示すを半導体装置の概要を示す断面図である。
【図２】図２は本発明に示すＴＢＧＡ型半導体装置の実装工程を順に追って示す断面図である。
【図３】図３はスティフナの製造工程を示す上面から見た平面図である。
【図４】図４は従来の半導体装置の概要を示す断面図である。
【図５】図５は従来のＴＢＧＡ型半導体装置の実装工程を順に追って示 す断面図である。
【図６】図６はスティフナの製造工程を示す上面から見た平面図である。
【符号の説明】
１ テープ基板
３ 半導体チップ
５ スティフナ
７ 配線
９ 半田ボール
１０ 半田ペースト
１１ レジスト膜
１３ 樹脂封子層
１４ 実装基板
１５ ＰＡＤ
１７ 凸部
１９ 凹部
【発明の属する技術分野】
本発明は半導体装置のパッケージ構造に関し、特に基板にテープ基板を使用したＴａｐｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ( 以下ＴＢＧＡと呼ぶ) 型半導体装置に関する。
【０００２】
【従来の技術】
半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に対応するため、新しい形態が次々と開発されて種類が増大している。これに伴い、多ピン構造でかつ高周波数領域で動作する半導体装置が必要とされている。このような高性能型の半導体装置の一つとしてＴＢＧＡ構造の半導体装置が挙げられる。ＴＢＧＡ構造とは、樹脂テープ上に半導体チップを搭載し、半田を介して信号の送受信を行う半導体装置であり、厚さが薄く且つ面全体からピンを取り出して更なる多ピン化を実現できる表面実装タイプの半導体装置である。また基板にエポキシ樹脂を用いたＢＧＡ型半導体装置に比べて、大量生産が容易という利点を有するため、必要不可欠な半導体装置となっている。
【０００３】
以下に従来のＴＢＧＡ型半導体装置を図面を参照して以下に説明する。
図４は従来のＴＢＧＡ型半導体装置の断面図であり、第１表面及び第２表面を有するテープ基板と、このテープ基板上の第１表面上に搭載された半導体チップと、テープ基板の第２表面に形成され且つ前記半導体チップと電気的に接続されたボール端子と、テープ基板上の第１表面上に形成され、半導体チップ及びテープ基板をする支持基板と、半田ボールと接続した実装基板を有することを特徴とする。
【０００４】
まず、ポリイミドテープ基板１０１上の第１表面上に半導体チップ１０３が搭載され、ポリイミドテープ基板１０１の第２の表面上に外部素子と信号の送受信を行う半田のボール端子１０９が形成されている。ボール端子１０９を介して実装基板１１４に形成されたＰＡＤ１１５に接続される。半導体チップ１０３の電極とボール端子１０９は、ポリイミドテープ基板１０１の第１の表面上に形成された銅配線１０７により導通されている。またポリイミドテープ基板１０１の第１の表面上に、銅配線１０７を保護するためのレジスト膜１１１が形成されている。また半導体チップ１０３を保護し、テープ基板１０１を支持するために、半導体チップ１０３上にスティフナ１０５が搭載されている。スティフナ１０５は１枚の例えば銅とアロイの金属板を打ち抜き加工することにより形成される。スティフナ１０５はレジスト膜１１１を介して、テープ基板１の第１の表面上に接着されている。
【０００５】
図５( ａ) 〜( ｅ) は従来のＴＢＧＡ型半導体装置の実装工程を順に追って示す断面図である。まず図５( ａ) に示すように、実装基板１１４にマスク層１２１を形成した後に、ＰＡＤ部１１５を形成する。次に図５( ｂ) に示すように、半田ペースト１１０をＰＡＤ部１１５上に形成する。次に図５( ｃ) に示すように、半田ボール１０９と半田ペースト１１０を接着させる。次に図５( ｄ) に示すように、リフローを行い、半導体装置を実装基板１１４に接着させる。
図６( ａ) 〜( ｅ) はスティフナの製造工程を示す上面から見た平面図である。まず図６( ａ) に示すように例えば銅とアロイの合金板を図６( ｂ) に示すように打ち抜き加工する。次に図６( ｃ) に示すように金属板上に接着材を貼り付けて、図６( ｄ) に示すように不必要な領域の接着材を除去して、図６( ｅ) に示すようにスティフナ本体１０５の打ち抜きを行う。このスティフナ１０５は吊りピン部が切断された構造になっている。
【０００６】
【発明が解決しようとする課題】
先に説明したように、従来のＴＢＧＡ型半導体装置では、実装基板と半導体装置の膨張率に差異があるため、実装基板への装着後の温度変化により半田ボール接合部にストレスがかかり、特にパッケージのコーナー部に圧力がかかり、実装基板からの剥離等の問題が生じてしまう。
また、図４に示したように半導体装置の重量が重い場合は、リフロー時に半導体装置の自重により半田ボールが潰れてしまい、半田ボール同士がショートを起こしてしまう可能性が生じてしまう。更に、実装基板に半導体装置を搭載からリフローするまでの工程では、半導体装置と実装基板の固定は半田ペーストのみであるため、固定が不安定となってしまい、半導体装置と実装基板の位置ずれ等の可能性が生じる。
また、半田ボールとプリント基板の接着では、半導体装置の洗浄等の応力がかかった場合に半導体装置が実装基板から外れてしまう可能性が生じてしまう。
【０００７】
これらの問題を解決するためには、スティフナにピンをつけて、実装時の支えとすることが考えられるが、新たにスティフナにピンを取りつける工程が増加してしまい、コストが増加するという問題も生じてしまう。
【０００８】
そこで本願発明では、上記間題点を解決すべく従来製造工程を最大限に利用しつつ且つ実装基板と強固な接着がなされている半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
以上に示したような課題を解決するために本発明の一態様の半導体装置は、第１表面及び第２表面を有するテープ基板と、前記テープ基板の第１表面上に搭載された半導体チップと、前記テープ基板の第２表面に形成され且つ前記半導体チップと電気的に接続されたボール端子と、前記テープ基板の第１表面上に設置された、凸部構造を有する支持基板と、前記半田ボールと電気的に接続された、凹部構造を有する実装基板を有し、前記支持基板の凸部構造が前記実装基板の凹部構造に挿入されていることを特徴とする。
【００１０】
本発明の特徴によれば、実装基板への実装時に半導体装置の自重による半田ボールの潰れを防ぐことが出来る。
また本発明の更なる特徴は、凸部構造は支持基板の吊りピン部を折り曲げた構造であるため、凸部を従来の製造工程を用いることにより形成することが出来る。また本発明の更なる特徴は、実装基板に凹部を有し、この凹部と支持基板の凸部がかみ合った構造を有することである。
この構造によれば、半導体装置と実装基板の搭載時に凸部を位置決めピンとして使用することが出来、また凹部と凸部が強固に接続されているため、半導体装置が実装基板から剥離しにくいという効果を有する。
【００１１】
【発明の実施の形態】
本発明に示す実施の形態を図面を参酌して以下に示す。半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に対応するため、新しい形態が次々と開発されて種類が増大している。これに伴い、多ピン構造でかつ高周波数領域で動作する半導体装置が必要とされている。このような高性能型の半導体装置の一つとしてＴＢＧＡ構造の半導体装置が挙げられる。ＴＢＧＡ構造とは、樹脂テープ上に半導体チップを搭載し、半田を介して信号の送受信を行う半導体装置であり、厚さが薄く且つ面全体からピンを取り出して更なる多ピン化を実現できる表面実装タイプの半導体装置である。また基板にエポキシ樹脂を用いたＢＧＡ型半導体装置に比べて、大量生産が容易という利点を有するため、
必要不可欠な半導体装置となっている。
【００１２】
図１は本発明に示すＴＢＧＡ型半導体装置の実施の形態の概略を示す断面図である。このＴＢＧＡ型半導体装置の特徴は、第１表面及び第２表面を有するテープ基板と、このテープ基板上の第１表面上に搭載された半導体チップと、テープ基板の第２表面に形成され且つ前記半導体チップと電気的に接続されたボール端子と、テープ基板上の第１表面上に形成され、半導体チップ及びテープ基板を支持する支持支持基板と、半田ボールと接続した実装基板を有し、支持基板と実装基板は接していることを特徴とする。更に支持基板は 凸部構造を有する。また、凸部は支持基板の吊りピン部を折り曲げた構造であるため、凸部を従来の製造工程を用いることにより形成することが出来る。更に本発明では実装基板に凹部を有し、この凹部と支持基板の凸部がかみ合った構造を有する。
まず、ポリイミドテープ基板１上の第１表面上に半導体チップ３が搭載され、ポリイミドテープ基板１の第２の表面上に外部素子と信号の送受信を行う半田のボール端子９が形成されている。ボール端子９を介して実装基板１４に形成されたＰＡＤ１５に電気的に接続される。半導体チップ３の電極とボール端子９は、ポリイミドテープ基板１の第１の表面上に形成された銅配線７により導通されている。またポリイミドテープ基板１の第１の表面上に、銅配線７を保護するためのレジスト膜１１が形成されている。また半導体チップ３を保護し、及びテープ基板１を支持するために、半導体チップ３上にスティフナ５が搭載されている。スティフナ５は、例えば１枚の銅とアロイの金属板を打ち抜き加工することにより形成され、周辺部の吊りピン部を折り曲げた構造の凸部１７を有する。スティフナ５はレジスト膜１１を介して、テープ基板１の第１の表面上に接着されている。
また、本発明に示す実装基板１４は表面上に凹部１９を有し、凸部１７が挿入され、半田ペーストにより接続されている。凹部１９の深さは、実装時の半田ボールの潰れ量( 潰れる距離) とすることが望ましい。また凸部１７の長さもこの半田ボールの潰れ量を元に算出する。
【００１３】
図２( ａ) 〜( ｅ) は本発明に示すＴＢＧＡ型半導体装置の実装工程を順に追って示す断面図である。図２を参照して、本発明に示す半導体装置の効果を以下に説明する。
【００１４】
まず図２( ａ) に示すように、実装基板１４にマスク層２１を形成した後に、ＰＡＤ部１５及び凹部１９を形成する。
次に図２( ｂ) に示すように、半田ペースト１０をＰＡＤ部１５及び凹部１９上に形成する。半田ペーストは半導体装置の半田ボール９とＰＡＤ部１５を接着する役割を有する。
次に図２( ｃ) に示すように、凸部１７が凹部１９に挿入されるように、半田ボール９と半田ペースト１０を接着させる。ここで、実装基板１４に凹部１９が形成されているため、半導体装置と実装基板の位置合わせを容易に行うことが出来る。
【００１５】
次に図２( ｄ) に示すように、リフローを行い、半導体装置を実装基板１４に接着させる。ここで、凹部が適当な大きさに形成されているために、半導体装置の自重により半田ボールが潰れることによる隣接する半田ボール同士のショートを防ぐことが出来る。また、凸部１７と凹部１９が強固に接続されているため、半導体装置を搭載する際に、搭載からリフローまでの一環した工程での位置ずれを防ぐことが出来る。
【００１６】
図３( ａ) 〜( ｅ) はスティフナの製造工程を示す上面から見た平面図である。
まず図３( ａ) に示すような例えば銅とアロイの合金板を図３( ｂ) に示すように打ち抜き加工する。次に図３( ｃ) に示すように金属板上に接着材を貼り付けて、図３( ｄ) に示すように不必要な領域の接着材を除去して、図３( ｅ) に示すようにスティフナ本体５の打ち抜きを行う。本発明では吊りピンの切断は行わないため、図３( ｅ) に示すようにスティフナ５の周辺領域に凸部形状の吊りピン部１７が存在する。この凸部１７を折り曲げることにより、実装時の位置決めピンとして使用することが出来る。
【００１７】
また、本発明では吊りピン部を折り曲げているため、特別に位置決めピンを形成する必要がなく、コストの削減を達成することが出来る。
また、スティフナ５と実装基板１４は凸部１７と凹部１９により強固に接続されているため、半導体装置を水で洗浄する際に半導体半導体装置が実装基板から離れてしまうことを防ぐことが出来る。
更に本発明では、スティフナ５が凸部１７を介して実装基板１４に接続しているため、半導体チップ３の放熱経路を増大させることが出来る。
【００１８】
【発明の効果】
以上説明したように、本発明ではスティフナに吊りピン部を切断せづに残して、凸部を形成した。そして凸部を実装基板に形成された凹部に挿入した構造を有するため、半導体装置を実装基板に搭載する際に、搭載からリフローまでの一環した工程での位置ずれを防ぐことが出来る。
【００１９】
また、リフロー工程で半導体装置を実装基板に接着させる際に、凹部が適当な大きさに形成されているために、半導体装置の自重により半田ボールが潰れることによる隣接する半田ボール同士のショートを防ぐことが出来る。
更に、ティフナが凸部を介して実装基板に接続しているため、半導体チップの放熱経路を増大させることが出来る。
これにより、従来の製造工程を最大限に利用しつつ、実装基板と強固な接着がなされている半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態を示すを半導体装置の概要を示す断面図である。
【図２】図２は本発明に示すＴＢＧＡ型半導体装置の実装工程を順に追って示す断面図である。
【図３】図３はスティフナの製造工程を示す上面から見た平面図である。
【図４】図４は従来の半導体装置の概要を示す断面図である。
【図５】図５は従来のＴＢＧＡ型半導体装置の実装工程を順に追って示 す断面図である。
【図６】図６はスティフナの製造工程を示す上面から見た平面図である。
【符号の説明】
１ テープ基板
３ 半導体チップ
５ スティフナ
７ 配線
９ 半田ボール
１０ 半田ペースト
１１ レジスト膜
１３ 樹脂封子層
１４ 実装基板
１５ ＰＡＤ
１７ 凸部
１９ 凹部
Claims (3)
- 第１表面及び第２表面を有するテープ基板と、
前記テープ基板の第１表面上に搭載された半導体チップと、
前記テープ基板の第２表面に形成され且つ前記半導体チップと電気的に接続されたボール端子と、
前記テープ基板の第１表面上に設置された、凸部構造を有する支持基板と、
前記半田ボールと電気的に接続された、凹部構造を有する実装基板と、
を有し、
前記支持基板の凸部構造が前記実装基板の凹部構造に挿入されていることを特徴とする半導体装置。 - 前記凸部構造は、前記支持基板の周辺領域に形成されていることを特徴とする請求項１記載の半導体装置。
- 前記凸部構造は、半田ペーストにより前記実装基板表面上の凹部構造に接続されていることを特徴とする請求項１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30237697A JP4010615B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30237697A JP4010615B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145321A JPH11145321A (ja) | 1999-05-28 |
| JP4010615B2 true JP4010615B2 (ja) | 2007-11-21 |
Family
ID=17908163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30237697A Expired - Fee Related JP4010615B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4010615B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8575746B2 (en) | 2006-07-20 | 2013-11-05 | Samsung Electronics Co., Ltd. | Chip on flexible printed circuit type semiconductor package |
| US9607951B2 (en) * | 2013-08-05 | 2017-03-28 | Mediatek Singapore Pte. Ltd. | Chip package |
-
1997
- 1997-11-05 JP JP30237697A patent/JP4010615B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145321A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5990545A (en) | Chip scale ball grid array for integrated circuit package | |
| US5892271A (en) | Semiconductor device | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2647001B2 (ja) | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP4010615B2 (ja) | 半導体装置 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| US5767569A (en) | Tab tape and semiconductor chip mounted on tab tape | |
| JPH08148526A (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| KR100900480B1 (ko) | 반도체 패키지 | |
| JP3618253B2 (ja) | 半導体装置 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| KR100791575B1 (ko) | 테이프캐리어형 반도체 장치 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| KR100369501B1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |