KR20030047085A - 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 - Google Patents

니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 Download PDF

Info

Publication number
KR20030047085A
KR20030047085A KR1020010077473A KR20010077473A KR20030047085A KR 20030047085 A KR20030047085 A KR 20030047085A KR 1020010077473 A KR1020010077473 A KR 1020010077473A KR 20010077473 A KR20010077473 A KR 20010077473A KR 20030047085 A KR20030047085 A KR 20030047085A
Authority
KR
South Korea
Prior art keywords
nickel metal
adhesive
electronic component
electrode
aluminum
Prior art date
Application number
KR1020010077473A
Other languages
English (en)
Inventor
이상헌
이덕훈
문석기
김태성
Original Assignee
엘지전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전선 주식회사 filed Critical 엘지전선 주식회사
Priority to KR1020010077473A priority Critical patent/KR20030047085A/ko
Publication of KR20030047085A publication Critical patent/KR20030047085A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 전자부품의 전기접속방법에 있어서, 특히 수지상 니켈 금속과 접착제를 이용한 확산접합에 의하여 전자부품을 접속시키도록 함으로서 접촉저항을 줄이도록 한 것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법에 관한 것으로,
서로 마주보는 전극중 하나의 전극의 일면에 접착제를 도포하는 단계와; 그 위에 수지상 니켈금속입자를 도포하는 단계와; 다른 전극의 일면에 알루미늄을 응착하는 단계와; 열 또는 압력을 가해 알루미늄 패드를 실장한 전극과 접착제를 도포한 전극을 확산접합하는 단계로 이루어지는 것이 특징이며;
본 발명에 의하면, 수지상 니켈 금속과 접착제를 이용하여 작은 압축력으로 전기접속이 가능하게 되며, 이로 인해 접속시 접촉저항이 작게 되고, 따라서, 접속시 낮은 접촉저항이 요구되는 스마트 카드나 반도체 전기접속등에 적용할 수 있는 효과를 제공한다.

Description

니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법{Electrical Connection Method and Electronic Component Using Nickle}
본 발명은 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법에 관한 것으로, 특히 수지상 니켈 금속과 접착제를 이용한 확산접합에 의하여 전자부품을 접속시키도록 함으로서 접촉저항을 줄이도록 한 것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법에 관한 것이다.
근래에 들어 반도체 칩이 고집적화 및 고성능화되고, 전자제품이 소형화 및고기능화됨에 따라 반도체 패키지의 제조에서도 이를 수용하기 위하여 경박단소화되고 다핀화되는 추세에 있다.
이러한 패키지의 구조로 솔더볼을 입/출력 단자로 사용하는 볼그리드어레이 패키지가 개발되어 있으나, 와이어를 사용함으로써 와이어의 루프에 의해 패키지의 크기가 커져 패키지의 실장 밀도 및 마더보드의 전기적 패턴의 설계 여유도를 떨어뜨리는 문제점이 있었다.
상기 와이어 본딩기술의 문제를 해결하기 위해서 플립칩 기술이 개발되었는데, 통상 플립칩이란 반도체 칩 표면의 입/출력 패드에 솔더(solder), 금(Au), 납(Pb) 또는 은(Ag)과 같은 무른 금속으로 만들어진 범프가 형성되어 있고, 와이어나 리드 등을 사용하지 않은 상태에서 상기 범프가 아래로 향하도록(face down)하여 인쇄회로기판 또는 메인보드에 직접 본딩한 반도체 칩을 일컬으며 상기와 같이 반도체 칩을 결합할 때 뒤집는다는 의미에서 플립칩이라고 부른다.
이러한 플립칩 반도체 패키지의 일반적인 구조가 도 1에 도시되어 있으며 이를 참조하여 그 구조를 설명하면 다음과 같다.
먼저 각종 전자회로 및 배선이 적층되어 전기적 기능을 수행하는 반도체 칩(20)은 하부에 위치되어 있으며, 상기 반도체칩(20)의 상부 표면에는 다수의 입/출력패드(21)가 형성되어 있다. 상기 입/출력패드(21)에는 솔더, 금, 납 등으로 범프(22)가 형성되어 있으며 상기 범프(22)의 상면에는 인쇄회로기판(30)이 위치되어 있다. 여기서 상기 인쇄회로기판(30)의 상면에는 솔더볼랜드(32)가 형성되어 있고, 하면에는 범프패드(33)가 형성되어 있으며, 상기 솔더볼랜드(32)와범프패드(33)는 구리로 형성된 복잡한 회로패턴(도시되지 않음)에 의해 서로 연결되어 있다.
상기 솔더볼랜드(32), 상기 범프패드(33) 및 상기 회로패턴이 전기적으로 절연된 상태를 유지하도록 상기 인쇄회로기판(30)상에 절연층(31)이 증착되어 소정 패턴을 형성하고 있다. 그리고 상기 반도체 칩(20) 및 인쇄회로기판(30) 등을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하기 위해 봉지수단(35)으로 봉지되어 있으며, 상기 인쇄회로기판(30)의 상면에 형성된 솔더볼랜드(32)에는 다수의 솔더볼(36)이 융착되어 메인보드로의 신호 입/출력단자로 사용될 수 있도록 되어 있다.
상기와 같은 구조를 갖는 플립칩 솔더링은 제조공법의 특성상 전통적으로 광범위하게 사용되고 있는바, 이 경우 Pb/Sn 솔더 등이 전기접속에 사용되지만 언더필로 사용되는 에폭시 수지의 높은 경화온도로 인하여, 고품위의 기판재료를 선택해야 한다.
또한, EU, 미국, 일본의 환경규제로 인하여 납의 사용이 억제되어야 하기 때문에 이러한 제조공법은 사용을 줄여나가는 추세이다.
한편, 이방성 도전 필름은 재질의 특수성과 신호배선의 피치가 세밀하여 부재와 부재를 납땜 방식으로 부착할 수 없을 경우 납 대신 부재와 부재를 부착하는데 사용되는 것이다.
그러나, 이방 도전성 필름은 전도성 입자가 접착제에 분산된 형태로, 본딩시 커다란 압력이 발생하며, 전도성 접착제는 비용이 크며, 고정밀도를 요구한다.
이러한 단점으로 인하여 독일의 NCS사에서는 확산접합을 이용한 새로운 전기 접속방법을 제안하였다.
니켈 도금 공정중에 접촉부를 다이아몬드와 같은 작고 강한 입자로 니켈과 더불어 증착시킨후, 가압하면 접촉부의 산화막이 깨지면서 신뢰성이 우수한 전기접속을 이룬다.
그러나, 다이아몬드는 고가이고 니켈도금을 다시 해야 하는 등 경제적인 측면에서 비용이 많이 발생하였다.
본 발명에서는 이를 해결코자 하는 것으로, 공정을 단순화 시킨 금속 확산접합에 의한 전기 접속 방법을 제공하여 낮은 접촉저항을 갖도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 수단으로,
본 발명은 전자부품 접속방법에 있어서,
서로 마주보는 전극중 하나의 전극 일면에 접착제를 도포하는 단계와;
그 위에 수지상 니켈금속입자를 도포하는 단계와;
다른 전극의 일면에 알루미늄을 응착하는 단계와;
열 또는 압력을 가해 알루미늄 패드를 실장한 전극과 접착제를 도포한 전극을 확산접합하는 단계로 이루어지는 것이 특징이다.
또한, 회로패턴이 실장된 기판과;
상기 기판의 상부면에 도포되는 접착제와;
상기 접착제 상부에 도포되는 니켈금속과;
상기 니켈금속을 통해 기판과 전기적인 접속을 하는 알루미늄 패드와;
상기 알루미늄 패드를 실장하는 실리콘 다이를 포함하여 구성함이 특징이다.
도 1은 일반적인 플립칩 반도체 패키지를 도시한 단면도.
도 2는 본 발명의 니켈금속을 연결매체로 사용하는 전자부품 구성도.
도 3은 본 발명의 니켈금속을 이용하여 전자부품을 접속한 후의 상태도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 실리콘 다이 2: 알루미늄
3: 기판 4: 접착제
5: 니켈입자
이하에서 도면을 통해 본 발명을 보다 상세히 설명하기로 한다.
도 2는 본 발명의 니켈금속을 연결매체로 사용하는 전자부품 구성도로서 니켈금속을 이용한 조립전 상태도이고, 도 3은 본 발명의 니켈금속을 이용하여 전자부품을 접속한 후의 상태도이다.
도시한 바와 같이, 본 발명은 회로패턴이 실장된 기판(3)과;
상기 기판의 상부면에 도포되는 접착제(4)와;
상기 접착제 상부에 도포되는 니켈금속(5)과;
상기 니켈금속을 통해 기판과 전기적인 접속을 하는 알루미늄 패드(2)와;
상기 알루미늄 패드를 실장하는 실리콘 다이(1)를 포함하여 구성한다.
즉, 본 발명은 서로 마주보는 전극(1, 3)에 니켈금속 입자(5)를 이용하여 상호 결합시키도록 하는 것이 핵심기술인바, 이를 위해 일개의 전극(기판, 3)에 접착제(4)를 도포하고 그 위에 니켈금속 입자(5)를 도포하며, 다른 전극(실리콘 다이, 1)에는 알루미늄(2)을 도포하여 일개의 전극(3)이 니켈금속 입자(5)를 매개로 하여 알루미늄(2)과 접촉되도록 하였다.
상기 니켈금속 입자(5)는 밀도가 1500개/mm2인 것이 바람직하며, 그 크기는 1 - 3um인 것이 바람직하다.
또한, 다른 일개의 전극(1)에 부착되어지는 알루미늄(2)은 스퍼터링 방법으로 증착하되 그 두께는 1000 - 3000Å인 것이 바람직하다.
이하에서 본 발명의 확산접합을 통한 전기접속방법을 보다 상세히 설명하면 다음과 같다.
본 발명은 서로 마주보는 전극중 하나의 전극의 일면에 접착제를 도포하는 단계와;
그 위에 수지상 니켈금속입자를 도포하는 단계와;
다른 전극의 일면에 알루미늄을 응착하는 단계와;
열 또는 압력을 가해 알루미늄 패드를 실장한 전극과 접착제를 도포한 전극을 확산접합하는 단계로 진행된다.
상기와 같이 진행되는 본 발명은 먼저, 접합할 전자부품 한쌍을 준비한다.
상기 전자부품중 일개의 부품(3)에 접착제(4)를 도포하고, 그 위에 수지상 니켈 금속 입자(5)를 도포시킨다.
그리고, 상기 전자부품중 다른 일개의 부품(1)에 알루미늄(2)을 일정한 두께로 도포한다.
상기와 같은 공정이 끝나면 두개의 부품(1, 3)을 근접시켜 압축하게 되고, 이러한 압축력이 금속계면에 작용하여 확산접합이 이루어진다.
상기에서 접합을 보다 용이하게 하기 위해 일정한 열을 가할 수도 있다.
수지상 니켈 입자(5)는 경한 재료이고, 형상이 불규칙하며 표면에 요철이 존재하기 때문에 응력 집중이 쉽게 발생하고, 적은 하중으로도 접합이 가능하다.
따라서, 본 발명에서는 상기 니켈 입자를 이용하여 전자부품을 연결하고, 상기 니켈 입자가 전기적인 중계를 할 수 있도록 한 것이다.
본 발명에 의하면, 수지상 니켈 금속과 접착제를 이용하여 작은 압축력으로 전기접속이 가능하게 되며, 이로 인해 접속시 접촉저항이 작게 된다.
따라서, 접속시 낮은 접촉저항이 요구되는 스마트 카드나 반도체 전기접속등에 적용할 수 있다.

Claims (6)

  1. 서로 마주보는 전극중 하나의 전극의 일면에 접착제를 도포하는 단계와;
    그 위에 수지상 니켈금속입자를 도포하는 단계와;
    다른 전극의 일면에 알루미늄을 응착하는 단계와;
    열 또는 압력을 가해 알루미늄 패드를 실장한 전극과 접착제를 도포한 전극을 확산접합하는 단계로 이루어지는 것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품 접속방법.
  2. 제 1 항에 있어서,
    상기 니켈금속은 밀도가 1500개/mm2인것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품 접속방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 니켈금속은 1 - 3um 크기인 것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품 접속방법.
  4. 제 1 항에 있어서,
    상기 알루미늄은 스퍼터링 방법으로 증착시킨 것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품 접속방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 알루미늄의 두께는 1000 - 3000Å인 것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품 접속방법.
  6. 회로패턴이 실장된 기판과;
    상기 기판의 상부면에 도포되는 접착제와;
    상기 접착제 상부에 도포되는 니켈금속과;
    상기 니켈금속을 통해 기판과 전기적인 접속을 하는 알루미늄 패드와;
    상기 알루미늄 패드를 실장하는 실리콘 다이를 포함하는 것을 특징으로 하는 니켈 금속을 연결수단으로 이용한 전자부품.
KR1020010077473A 2001-12-07 2001-12-07 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 KR20030047085A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010077473A KR20030047085A (ko) 2001-12-07 2001-12-07 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010077473A KR20030047085A (ko) 2001-12-07 2001-12-07 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법

Publications (1)

Publication Number Publication Date
KR20030047085A true KR20030047085A (ko) 2003-06-18

Family

ID=29573730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010077473A KR20030047085A (ko) 2001-12-07 2001-12-07 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법

Country Status (1)

Country Link
KR (1) KR20030047085A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591461B1 (ko) * 2005-03-04 2006-06-20 (주)실리콘화일 두 반도체 기판의 알루미늄 전극 접합방법
KR100758188B1 (ko) * 2004-05-31 2007-09-14 후지쯔 가부시끼가이샤 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
KR20190139739A (ko) * 2018-06-08 2019-12-18 대산전자(주) 버스바용 클래드와 버스바용 클래드 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176139A (ja) * 1986-01-29 1987-08-01 Fuji Xerox Co Ltd 異方導電材料およびこれを用いた半導体装置の実装方法
JPH01162344A (ja) * 1987-12-18 1989-06-26 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路チップ搭載法
JPH0430542A (ja) * 1990-05-28 1992-02-03 Toshiba Corp 電子装置
JPH06333983A (ja) * 1993-05-19 1994-12-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176139A (ja) * 1986-01-29 1987-08-01 Fuji Xerox Co Ltd 異方導電材料およびこれを用いた半導体装置の実装方法
JPH01162344A (ja) * 1987-12-18 1989-06-26 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路チップ搭載法
JPH0430542A (ja) * 1990-05-28 1992-02-03 Toshiba Corp 電子装置
JPH06333983A (ja) * 1993-05-19 1994-12-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758188B1 (ko) * 2004-05-31 2007-09-14 후지쯔 가부시끼가이샤 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
KR100591461B1 (ko) * 2005-03-04 2006-06-20 (주)실리콘화일 두 반도체 기판의 알루미늄 전극 접합방법
WO2006093386A1 (en) * 2005-03-04 2006-09-08 Siliconfile Technologies Inc. Method of bonding aluminum electrodes of two semiconductor substrates
KR20190139739A (ko) * 2018-06-08 2019-12-18 대산전자(주) 버스바용 클래드와 버스바용 클래드 제조 방법

Similar Documents

Publication Publication Date Title
US6265775B1 (en) Flip chip technique for chip assembly
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
JP4828164B2 (ja) インタポーザおよび半導体装置
US7420814B2 (en) Package stack and manufacturing method thereof
US20070063347A1 (en) Packages, anisotropic conductive films, and conductive particles utilized therein
US6841884B2 (en) Semiconductor device
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2001007472A (ja) 電子回路装置およびその製造方法
KR101096330B1 (ko) 반도체 장치용 패키지
US20040070080A1 (en) Low cost, high performance flip chip package structure
US20070210426A1 (en) Gold-bumped interposer for vertically integrated semiconductor system
JPS63122133A (ja) 半導体チツプの電気的接続方法
KR20090098076A (ko) 플립 칩 패키지
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
KR20030047085A (ko) 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
KR100503277B1 (ko) 플립칩 패키지 형성 방법
JP3337922B2 (ja) 半導体装置及びその製造方法
JPH06268141A (ja) 電子回路装置の実装方法
JPH05267394A (ja) 半導体素子の実装方法
JPH11224915A (ja) 半導体接続用基板
US6831361B2 (en) Flip chip technique for chip assembly
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application