JP2000150573A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000150573A
JP2000150573A JP10321575A JP32157598A JP2000150573A JP 2000150573 A JP2000150573 A JP 2000150573A JP 10321575 A JP10321575 A JP 10321575A JP 32157598 A JP32157598 A JP 32157598A JP 2000150573 A JP2000150573 A JP 2000150573A
Authority
JP
Japan
Prior art keywords
bump
electrode pad
semiconductor chip
wiring board
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10321575A
Other languages
English (en)
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10321575A priority Critical patent/JP2000150573A/ja
Publication of JP2000150573A publication Critical patent/JP2000150573A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッドピッチ１５０μｍ以下の条件でも、半
導体チップと配線基板との電気的な接続を確実に行い得
る半導体装置の製造方法を提供する。 【解決手段】 半導体チップの電極パッド上に第１のバ
ンプを形成する工程と、配線基板７の電極パッド８上に
低融点金属からなるワイヤ６の先端を超音波圧着、熱圧
着または超音波併用熱圧着により接合した後、その接合
部からワイヤ６を分離して電極パッド８上に第２のバン
プ９を形成する工程と、半導体チップの電極パッド上に
形成した第１のバンプと配線基板７の電極パッド８上に
形成した第２のバンプ９とを互いに加熱して接合させる
工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板にバンプ
を介して半導体チップを実装してなる半導体装置の製造
方法に関する。
【０００２】
【従来の技術】半導体装置の多極化に伴い、半導体チッ
プを金属細線（ワイヤ）を用いて基板電極に接続するワ
イヤボンディング方式に代えて、ワイヤレスボンディン
グ方式が用いられるようになってきている。ワイヤレス
ボンディング方式の例えばフリップチップ方式は、一般
に、半導体チップ上にはんだバンプを形成し、このバン
プ付きの半導体チップを裏返して（すなわちフェースダ
ウンで）、チップ実装用の配線基板に位置合わせした
後、はんだを溶かして一括接続する方法を採っている。
【０００３】
【発明が解決しようとする課題】ところが、こうした方
法では、配線基板の電極パッド上に公知の印刷技術を用
いてはんだベーストを塗布した後、そのはんだペースト
上に半導体チップのバンプを押圧しつつ加熱すると、溶
融したはんだペーストの殆どがチップ側のバンプに吸い
取られてしまう。その結果、半導体チップと配線基板と
の間に電気的な接続状態が得られないという不具合が生
じている。
【０００４】この対策としては、配線基板の電極パッド
上にはんだバンプを形成し、これによって基板電極に対
するはんだの接合強度を高めておくことが考えられる。
具体的には、配線基板の電極パッド上にはんだペースト
を塗布した後、フラックスを塗布してから配線基板をリ
フロー炉に通し、そのときの熱ではんだを溶融させるこ
とにより、はんだバンプを形成する。
【０００５】また、上記対策を採用するにあたっては、
半導体チップのパッドピッチに対応して配線基板のパッ
ドピッチが１５０μｍ以下になると、はんだペーストが
溶融するときにバンプ間にはんだブリッジが発生してし
まう。そのため、パッドピッチ１５０μｍ以下では採用
できないという難点もある。
【０００６】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、第１に、配線基
板上のバンプ形成工程を簡略化すること、第２に、パッ
ドピッチ１５０μｍ以下の条件でも、半導体チップと配
線基板との電気的な接続を確実に行い得る半導体装置の
製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法では、半導体チップの電極パッド上に第１の
バンプを形成する工程と、配線基板の電極パッド上に第
１のバンプよりも融点の低い金属からなる金属細線の端
部を超音波圧着、熱圧着または超音波併用熱圧着により
接合した後、その接合部から金属細線を分離して電極パ
ッド上に第２のバンプを形成する工程と、半導体チップ
の電極パッド上に形成した第１のバンプと配線基板の電
極パッド上に形成した第２のバンプとを互いに加熱して
接合させる工程とを有したものとなっている。
【０００８】この半導体装置の製造方法においては、バ
ンプ位置精度の向上、供給量の安定化によりバンプ間の
ブリッジが発生しにくくなる。また、基板バンプ形成
時、リフロー工程がない場合は、配線基板の電極パッド
上に金属細線の端部を超音波圧着、熱圧着または超音波
併用熱圧着により接合して第２のバンプを形成すること
により、配線基板の電極パッドと第２のバンプとの間に
十分な接合強度が得られる。よって、リフロー工程が必
要なくなる。またこれにより、半導体チップ側に形成し
た第１のバンプと配線基板側に形成した第２のバンプと
を互いに加熱して接合させる際には、その前のバンプ形
成過程で配線基板の電極パッドに第２のバンプを十分に
接合させていることから、第２のバンプ材料の殆どが第
１のバンプに吸い取られることはなく、また第２のバン
プ材料の一部が第１のバンプ側に吸い取られることでバ
ンプ間のブリッジもより発生しにくくなる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１乃至図４は、
本発明に係る半導体装置の製造方法の一実施形態を説明
する工程図である。
【００１０】先ず、半導体装置の製造にあたっては、図
１に示すように、半導体チップ１の電極パッド２上に例
えばボールバンプ方式で第１のバンプ３を形成する。こ
の場合、半導体チップ１としてはシリコンチップの他、
ＧａＡｓ（ガリウム砒素）などの化合物半導体によるチ
ップが適用される。基板としては有機、無機基板、基板
電極パッドは金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パ
ラジウム（Ｐｄ）などが適用される。また、第１のバン
プ３としては、Ａｕ、Ｐｄ、銅、銀またはそれらを含む
合金が適用される。また、鉛（Ｐｂ）、スズ（Ｓｎ）、
インジウム（Ｉｎ）、亜鉛（Ｚｎ）、銀、ビスマス（Ｂ
ｉ）あるいはこれらを含む合金でもよい。
【００１１】図１においては、半導体チップ１の電極パ
ッド２上に、超音波式のバンプボンダー（キャピラリ）
４を用いて、例えばＡｕ−Ｐｄ合金からなるワイヤの先
端を溶融してボールを形成し、このボールを超音波ＵＳ
を併用して電極パッド２上に熱圧着することにより、第
１のバンプ３を形成する。
【００１２】このときの形成条件としては、例えば線径
が２５μｍのワイヤを用いてその先端にボールを形成
し、このボールに３０ｇ程度の圧力を加えつつ、周波数
６０ｋＨｚ〜２００ｋＨｚで出力１０ｍＷ〜５０ｍＷの
超音波ＵＳを５ｍ秒〜５０ｍ秒加え、チップ温度は８０
℃〜３００℃に加熱して熱圧着する。
【００１３】また、ボール圧着後は、図示せぬクランパ
によりワイヤをクランプした状態で該クランパを上方ま
たは横方向に移動させるか、或いはバンプボンダー（キ
ャピラリ）４を上昇させてワイヤを若干引き出し該引き
出し部を局所的に加熱することにより、ワイヤを付け根
部分から分断する。その際、公知の平坦化処理によって
バンプ高さを揃えておいてもよい。これにより、半導体
チップ１の電極パッド２上には、例えば５５μｍ〜９０
μｍ径の第１のバンプ３が形成される。
【００１４】一方、上記半導体チップ１が実装される配
線基板側においても、その電極パッド上に第２のバンプ
を形成する。このバンプ形成に際しては、図２に示すよ
うに、ウェッジツール５に通したワイヤ（金属細線）６
を用いて、配線基板７の電極パッド８上に第２のバンプ
９を形成する。配線基板７としては、ガラスエポキシに
代表される有機基板またはセラミクス等の無機基板など
が適用される。電極パッドとしては、金、銀、銅、パラ
ジウムもしくはこれらを含む合金などで形成される。ま
た、第２のバンプ９（ワイヤ６の線材）としては、例え
ばＰｂ（鉛）、Ｓｎ（スズ）、Ｉｎ（インジウム）また
はＺｎ（亜鉛）、銀、ビスマスあるいはこれらを含む合
金など、第１のバンプ３よりも融点の低い金属が適用さ
れる。
【００１５】図２においては、配線基板７の電極パッド
８上に、ウェッジツール５を用いて、例えばＳｎ−Ｉｎ
合金からなるワイヤ６の先端を押圧するとともに、その
押圧したワイヤ６の先端部分（第２のバンプ９となる部
分）に超音波を印加してこれを圧着することにより、第
２のバンプ９を形成する。
【００１６】このときの形成条件としては、例えば線径
が２５μｍのワイヤ６を用いてその先端部をウェッジツ
ール５により押圧し、この状態でワイヤの先端部に２０
ｇ〜５０ｇの圧力を加えつつ、周波数６０ｋＨｚ〜２０
０ｋＨｚで出力５ｍＷ〜５０ｍＷの超音波を１０ｍ秒〜
５０ｍ秒加えて、基板温度は常温〜２５０℃に加熱しワ
イヤ先端（第２のバンプ８となる部分）を電極パッド８
に圧着する。
【００１７】また、ワイヤ先端の圧着に際しては、先ず
図３（ａ）に示すように、ウェッジツール５を下降させ
ながら、ワイヤ６の先端を電極パッド８に押し付ける。
また、ウェッジツール５の先端に突起部５ａ（図２参
照）を設け、この突起部５ａによってワイヤ６の一部が
押し潰されるようにしてもよい。
【００１８】次いで、図３（ｂ）に示すように、ウェッ
ジツール５によりワイヤ６の先端を押圧した状態で、上
記形成条件（超音波、熱またはこれらの併用）により、
電極パッド８にワイヤ６の先端を接合（圧着）する。そ
の後、ウエッジツール５に付属するクランパ１０は、そ
のクランプ状態を解除した状態（開いた状態）で矢印方
向に移動する。
【００１９】その後、一定量動いた後、図３（ｃ）に示
すように、クランパ１０がクランプ状態（閉じた状態）
となり、この状態でさらにウェッジツール５とクランパ
１０がワイヤ６の長さ方向に移動する。この移動により
ワイヤ６がカットされる。また、ウェッジツール５に突
起部５ａがある場合は、その突起部５ａでワイヤ６の一
部が押し潰された部分に引っ張り力が作用することによ
り、ワイヤ６は電極パッド８との接合部（第２のバンプ
９となる部分）から分離される。
【００２０】続いて、図３（ｄ）に示すように、ウェッ
ジツール５が上方に退避した後、次の接合点に向けて移
動する。
【００２１】以上の手順により、配線基板７の電極パッ
ド８上には、例えば７０μｍ径の低融点金属（５００℃
以下で溶融する金属）からなる第２のバンプ９が形成さ
れる。この後、バンプ付きの配線基板７を高温炉に投入
してバンプ形状を球状または半球状にしてもよい。
【００２２】このようにしてバンプ付きの半導体チップ
１とバンプ付きの配線基板７を用意したら、その後は、
互いに対応する第１，第２のバンプ３，９を介して配線
基板７上に半導体チップ１を実装する。
【００２３】さらに詳述すると、先ずは、配線基板７上
に形成された第２のバンプ９にフラックスを塗布してか
ら、バンプ付きの半導体チップ１を裏返して（すなわち
フェースダウンで）、配線基板７の上にマウントする。
このとき、半導体チップ１の裏面（バンプ形成面と反対
側の面）をマウントツールで真空吸着した後、そのマウ
ントツールのアライメント操作により、配線基板７に半
導体チップ１を位置合わせする。
【００２４】これにより、図４に示すように、半導体チ
ップ１側に形成された第１のバンプ３と、これに対応し
て配線基板７側に形成された第２のバンプ９とが互いに
対向した状態となるため、この状態のもとで、第１，第
２のバンプ３，９を互いに加熱しながら接触させること
により、これらを熱溶融によって接合する。なお、接合
のための加熱方法としては、半導体チップ１と配線基板
７とを共に加熱した状態で、配線基板７上に半導体チッ
プ１を位置合わせてしてマウントすることにより、互い
に対応するバンプ同士を接合させることも可能である。
また、図５に示すように、第１のバンプ３の上部先端が
尖っている場合は、第２のバンプ９に突き刺さるため、
位置合わせ時は常温〜１５０℃程度に加熱し、その後、
リフロー炉等で全体加熱することも可能である。
【００２５】こうした半導体チップ１の実装（バンプ接
合）に際しては、その前のバンプ形成過程で配線基板７
の電極パッド８に第２のバンプ９を十分に接合させてい
ることから、第２のバンプ９材料（本形態例ではＳｎ−
Ｉｎ合金）の殆どが第１のバンプ３に吸い取られること
はなく、また第２のバンプ９材料の一部が第１のバンプ
３側に吸い取られることでバンプ間のブリッジも発生し
にくくなる。
【００２６】これにより、配線基板７の電極パッド８と
第２のバンプ９との接合状態を保持しつつ、第２のバン
プ９の溶融によってバンプ同士を電気的かつ機械的に接
続させることができる。また、バッドピッチが１３０μ
ｍでも、バンプ間でのブリッジの発生を防止することが
できる。その結果、バッドピッチが１５０μｍ以下の条
件において、半導体チップ１と配線基板７との電気的接
続を確実に行うことが可能となる。また、バンプ形状を
球状または半球状としない場合は、配線基板７の電極パ
ッド８上にバンプを形成する際に、はんだペーストにフ
ラックスを塗布したり、配線基板７をリフロー炉に通す
必要がなくなるため、バンプ形成のための工程を簡略化
することもできる。
【００２７】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、半導体チップ側に形成した
第１のバンプと配線基板側に形成した第２のバンプとを
接合させるにあたって、配線基板の電極パッドと第２の
バンプとの接合状態を保持しつつ、バンプ同士を接合さ
せることができるとともに、バンプ間でのブリッジの発
生を防止できるため、バッドピッチが１５０μｍ以下の
条件であっても、半導体チップと配線基板との電気的接
続を確実に行うことが可能となる。また、第２のバンプ
を接合前にリフロー工程を経ない場合は、リフロー工程
なしで半導体チップと配線基板との電気的接続を確実に
行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一実施形
態を説明する工程図（その１）である。
【図２】本発明に係る半導体装置の製造方法の一実施形
態を説明する工程図（その２）である。
【図３】本発明に係る半導体装置の製造方法の一実施形
態を説明する工程図（その３）である。
【図４】本発明に係る半導体装置の製造方法の一実施形
態を説明する工程図（その４）である。
【図５】本発明に係る半導体装置の製造方法の一実施形
態を説明する工程図（その５）である。
【符号の説明】
１…半導体チップ、２，８…電極パッド、３…第１のバ
ンプ、７…配線基板、９…第２のバンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップもしくは基板上の電極パッ
    ド上に第１のバンプを形成する工程と、 配線基板の電極パッド上に前記第１のバンプよりも融点
    の低い金属からなる金属細線の端部を超音波圧着、熱圧
    着または超音波併用熱圧着により接合した後、その接合
    部から前記金属細線を分離して前記電極パッド上に第２
    のバンプを形成する工程と、 前記半導体チップもしくは基板上の電極パッド上に形成
    した第１のバンプと前記配線基板の電極パッド上に形成
    した第２のバンプとを互いに加熱して接合させる工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第２のバンプを形成した後、リフロ
    ー工程を経ることによりバンプ形状を球状もしくは半球
    状にすることを特徴とする請求項１記載の半導体装置の
    製造方法。
JP10321575A 1998-11-12 1998-11-12 半導体装置の製造方法 Pending JP2000150573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10321575A JP2000150573A (ja) 1998-11-12 1998-11-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10321575A JP2000150573A (ja) 1998-11-12 1998-11-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000150573A true JP2000150573A (ja) 2000-05-30

Family

ID=18134101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10321575A Pending JP2000150573A (ja) 1998-11-12 1998-11-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000150573A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028236A (ja) * 2006-07-24 2008-02-07 Shinko Electric Ind Co Ltd ボンディングツールおよびバンプ形成方法
US7470996B2 (en) 2005-07-27 2008-12-30 Denso Corporation Packaging method
US20180082973A1 (en) * 2015-03-06 2018-03-22 Mitsubishi Heavy Industries, Ltd. Bonding method and bonded body

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470996B2 (en) 2005-07-27 2008-12-30 Denso Corporation Packaging method
JP2008028236A (ja) * 2006-07-24 2008-02-07 Shinko Electric Ind Co Ltd ボンディングツールおよびバンプ形成方法
US20180082973A1 (en) * 2015-03-06 2018-03-22 Mitsubishi Heavy Industries, Ltd. Bonding method and bonded body
EP3255659A4 (en) * 2015-03-06 2018-04-11 Mitsubishi Heavy Industries, Ltd. Bonding method and bonded body

Similar Documents

Publication Publication Date Title
JPH06338504A (ja) 半導体装置およびその製造方法
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JP2002158257A (ja) フリップチップボンディング方法
US6350632B1 (en) Semiconductor chip assembly with ball bond connection joint
JPH063820B2 (ja) 半導体装置の実装方法
JPH08264540A (ja) バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法
JP2002222832A (ja) 半導体装置及び半導体素子の実装方法
JP2000150573A (ja) 半導体装置の製造方法
JP3022151B2 (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JPH05109820A (ja) 半導体装置の実装方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP2821777B2 (ja) フリップチップ用ｉｃ及びその製造方法
JP2000183091A (ja) 半導体装置の実装方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPH11288975A (ja) ボンディング方法及びボンディング装置
JPH098046A (ja) 半導体チップの突起電極形成方法
JP2000323515A (ja) Ｉｃチップと回路基板との接続方法
JPH07122562A (ja) バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
JP2000357700A (ja) ボールボンディング方法および電子部品の接続方法
JP2000106381A (ja) 半導体装置の製造方法
JP2780511B2 (ja) 導電性ペーストと半導体装置の実装方法
KR100237177B1 (ko) 반도체 칩의 금속볼 접점 및 그 형성 방법
KR100546001B1 (ko) 종방향 초음파를 이용한 전자부품의 솔더링 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529