KR100237177B1 - 반도체 칩의 금속볼 접점 및 그 형성 방법 - Google Patents
반도체 칩의 금속볼 접점 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100237177B1 KR100237177B1 KR1019960065744A KR19960065744A KR100237177B1 KR 100237177 B1 KR100237177 B1 KR 100237177B1 KR 1019960065744 A KR1019960065744 A KR 1019960065744A KR 19960065744 A KR19960065744 A KR 19960065744A KR 100237177 B1 KR100237177 B1 KR 100237177B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal ball
- ball contact
- semiconductor chip
- capillary
- contact
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 122
- 239000002184 metal Substances 0.000 title claims abstract description 122
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000010931 gold Substances 0.000 claims abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 21
- 230000001070 adhesive effect Effects 0.000 description 21
- 239000000758 substrate Substances 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 칩의 금속볼 접점 및 그 형성방법에 관한 것으로, 반도체 칩의 본딩 패드 상에 60~120㎛의 직경과 30㎛의 높이로 형성되는 제1금속볼 접점과, 상기 제1금속볼 접점 상에 90㎛의 높이를 가지며 종단이 뾰족한 형상으로 형성되는 제2금속볼 접점의 2층 구조로 금속볼 접점을 형성하며, 상기 제1 및 제2금속볼 접점은 순도가 99.9% 이상인 순금을 이용하여 형성함으로써, 인접 단자와의 쇼트를 막고 칩의 열 발산 효율을 향상시킬 수 있는 반도체 칩의 금속볼 접점 및 그 형성방법이 개시된다.
Description
본 발명은 반도체 칩의 금속볼 접점 및 그 형성방법에 관한 것으로, 특히 반도체 칩을 패키징 하고 않고 기판에 조립하기 위한 반도체 칩의 금속볼 접점 및 그 형성방법에 관한 것이다.
일반적으로, 반도체 칩을 패키징 하지 않고 LCD 디스플레이, 그래스 보드등의 단자와 연결하기 위하여 본딩 패드 위에 전기적 접점을 만든다. 반도체 칩의 대형화로 1차 기판의 도전성 금속 터미널도 그 크기가 증가되고 있으며, 도전성 접착을 신뢰성 있게 하기 위하여 칩 패드 위에 형성되는 돌출 부분도 더 높아야 한다. 또한, 도전성 접착제를 두껍게 바를 경우에 쇼트를 방지하려면 접촉을 위한 돌출부분도 높아야 한다.
반도체 칩을 외부로 연결하려면 알루미늄 패드 위에 금이나 알루미늄 합금을 본딩하고 이를 연장하여 패키지 리드 후레임으로 웰딩하는 방법이 일반적이다. 그러나 휴대용 기기와 같이 매우 조밀한 실장을 이루기 위하여 반도체 칩을 패키징 하지 않고 직접 그래스 기판에 직접 연결하여야 한다. 이때 반도체 칩 알루미늄 패드 위에 금속볼을 형성하여 이 볼이 기판위의 도전성 회로와 실버 페이스트와 같은 도전성 접착제로 접촉 응고시키는 방법을 사용하여 왔다. 반도체 칩의 시스템화 경향으로 칩 사이즈가 커지고 소비 전력이 증가함으로 기판 조립시 금속볼의 형상과 재질은 조립에 따른 수율과 신뢰성과 깊은 관계가 있다. 반도체 칩을 기판 위에 직접 조립하기 위하여 칩의 패드에 돌출된 금속 접점이 필요하다. 이 돌출 금속 접점은 적당한 높이와 적은 단면적을 갖고 전기적 접점의 신뢰성이 높아야 하며 기계적으로 견고해야 한다. 반도체 칩 사이즈의 증가는 소모되는 전력의 증가로 많은 열이 발생하고 입출력 패드가 400개 이상이 되며 칩 사이즈도 최대 1.6㎝나 되어 기판에 조립되면서 좀더 신뢰성 있는 금속볼 접점이 필요하다. 종래의 방법은 1층의 금속볼 위에 금속선을 웰딩 함으로 접점의 높이가 50㎛-80㎛ 정도로 낮아 도전성 접착제가 매우 균일하고 기판과 반도체 칩 표면이 좁아 열 발산이 어려운 문제가 있다.
따라서, 본 발명은 많은 외부 연결 패드를 갖고 있는 대규모 집적회로를 직접 기판위에 신뢰성 있게 금속볼 접점을 형성 시킬 수 있고, 전자기기의 소형 경량화를 실현시킬 수 있으며, 금속볼 접점의 높이를 높일 수 있는 반도체 칩의 금속볼 접점 및 그 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 칩 금속볼 접점은 반도체 칩의 본딩 패드 상에 60~120㎛의 직경과 30㎛의 높이로 형성되는 제1금속볼 접점과, 상기 제1금속볼 접점 상에 60㎛의 높이를 가지며 종단이 뾰족한 형상으로 형성되는 제2금속볼 접점의 2층 구조로 된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명은 반도체 칩의 금속볼 접점 형성방법은 본딩 패드를 갖는 반도체 칩을 본딩 장치의 열 블록 위에 장착시키고, 캐필러리를 상기 반도체 칩 쪽으로 하향 이동시킨 후 상기 캐필러리를 통해 공급되는 금선을 수소 토치에 의해 녹인 후 본딩하여 상기 본딩 패드 상에 제1금속볼 접점을 형성하는 단계; 상기 금선을 느러뜨린채 상기 캐필러리를 반도체 칩으로부터 상방향으로 이격시켜 일단 정지 시키고, 풀러로 상기 제1금속볼 접점 상단의 상기 금선을 절단한 다음, 상기 캐필러리와 상기 풀러를 동시에 상방향으로 이동시키는 단계; 수소 토치를 동작시켜 상기 풀러와 상기 캐필러리 사이의 금선을 직각으로 절단하고, 이로인하여 상기 캐릴러리쪽에 상부 금속볼이 형성되고 상기 풀러쪽에 하부 금속볼이 형성되는 단계; 상기 금선에 연결된 상기 상부 금속볼을 와이어 텐쇼너의 작용으로 캐필러리밑으로 당긴다음 상기 캐필러리 동작을 다음 본딩 작업시 까지 정지시키고, 상기 풀러를 180°를 회전시켜 상기 하부 금속볼이 상기 반도체 칩 쪽으로 위치되게 하는 단계; 상기 풀러를 상기 반도체 칩 쪽으로 하향 이동시켜 상기 제1금속볼 접점 위에 상기 하부 금속볼에 의한 제2금속볼 접점을 형성시켜 상기 제1 및 제2금속볼 접점으로 된 2층 구조의 금속볼 접점을 형성시키고, 이후 상기 풀러를 상기 반도체 칩 후방으로 이동시키는 단계로 이루어지는 것을 특징으로 한다.
제1도는 본 발명의 실시 예에 따른 금속볼 접점 구조를 도시한 도면.
제2도는 본 발명의 금속볼 접점과 회로 연결용 기판이 도전성 접착제로 연결된 상태를 도시한 단면도.
제3도는 본 발명의 금속볼 접점에 도전성 접착제가 도포된 상태를 도시한 도면.
제4도는 본 발명의 금속볼 접점에 도전성 접착제를 도포한 후 기판의 도전성 회로 연결 도체 위에 연결하기 위하여 반도체칩과 기판이 정렬한 상태를 도시한 도면.
제5(a)~(j)도는 본 발명의 금속볼 접점 형성 방법을 공정순으로 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1돌출 금속볼 접점
3 : 제2돌출 금속볼 접점 4 : 칩 본딩 패드
5 : 회로연결용 기판 6 : 도전성 접착제
10 : 반도체 칩 20 : 금속볼 접점
31 : 캐필러리 32 : 금선
33 : 풀러 40,40A,40B : 금속볼
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1도는 본 발명의 실시 예에 따른 금속볼 접점 구조를 도시한 도면이고, 제2도는 본 발명의 금속볼 접점에 회로 연결용 도전성 접착제를 도포하기 위하여 접촉시키는 공정 상태를 도시한 단면도이며, 제3도는 본 발명의 금속볼 접점에 도전성 접착제가 도포된 상태를 도시한 도면이고, 제4도는 본 발명의 금속볼 접점에 도전성 접착제를 도포한 후 기판의 도전성 회로 연결 도체 위에 연결하기 위하여 반도체 칩과 기판이 정렬한 상태를 도시한 도면이며, 제5(a)~(j)도는 본 발명의 금속볼 접점 형성 방법을 공정순으로 도시한 도면이다.
제1도를 참조하면, 본 발명의 반도체 칩 금속볼 접점(20)은 실리콘 기판(1)에 형성된 칩 본딩 패드(4)에 제1돌출 금속볼 접점(2)이 형성되고, 제2돌출 금속볼 접점(3)이 제1돌출 금속볼 접점(2)에 접촉된 2층 구조로 이루어진다.
본 발명의 금속볼 접점(20)은 반도체 칩(10)의 본딩 패드(4)에 형성한 후, 제3도에 도시된 바와같이 금속볼 접점(20)에 도전성 접착제(6)를 도포하고, 제4도에 도시된 바와같이 반도체 칩(10)과 회로 연결용 기판(5)을 정렬시키고, 제2도에 도시된 바와같이 금속볼 접점(20)과 회로 연결용 기판(5)이 도전성 접착제(6)로 연결시킨다.
도전성 접착제(6)를 금속볼(20) 위에 도포 하는 방법을 도전성 접착제(6)를 균일하게 도포한 표면 위에 칩(10)을 올려놓고 금속볼(20)을 접촉함으로 이루어진다. 도전성 접착제(6)가 도포된 금속볼 접점(20)은 전기적 연결을 해야 하는 기판(5) 위에 놓여진 후 항온로에서 가열함으로 전기적 기계적으로 조립된다. 조립 방법에 따라 기판(5)에 도전성 접착제(6)를 스크린 프린팅으로 이미 도포하는 경우가 있는데, 이때는 금속볼(20)을 직접 배열후 가열하면 도전성 접착제(6) 위에 놓여진체 연결된다. 이러한 방법은 대량 생산 시에 사용할 수 있는데, 본 발명에서 얻을 수 있는 독특한 볼 모양의 장점으로 더욱 높은 신뢰성을 얻을 수 있다. 반도체 본딩 패드(4) 위에 2층으로 형성된 금속볼(20)은 도전성 접착제(6)에 접촉시 칩(10) 표면으로부터 높이를 유지함으로 쇼트를 방지한다. 제1금속볼(2)은 알루미늄으로된 패드(4)에 연결되어야 함으로 열과 압력이 필요함으로 본딩시 압력으로 단면적이 커져야 한다. 그러나 제2금속볼(3)은 동일한 물질로 된 제1금속복(2) 위에 본딩 됨으로 같은 온도에서 낮은 압력으로 본딩 될 수 있음으로 볼 모양을 구형에 가깝게 유지할 수 있다. 원형으로 유지된 제2금속볼(3)은 적은 단면적으로 도전성 접착제(6)와 연결 될 수 있으므로 인접 단자와 쇼트를 방지한다. 그리고 텅스텐 카바이드로 만들어진 풀러의 모양으로 왯지 형태로 되어 있음으로 금속볼 형태에 뾰족한 발(3A)이 생김으로 접촉의 안정도가 높아진다.
본 발명의 금속볼 접점 형성 방법을 제5(a)~(j)도를 참조하여 설명하면 다음과 같다.
금속볼 접점 형성방법은 이 분야에서 사용하는 표준 쿨릭 앤드 소파사의 열압착 볼 본더에 마이크로 수소 토치(34)와 텅스텐 카비이드 재질의 풀러(33)를 부착하여 사용한다. 금속볼(40)의 생성은 종래의 고압 방전 대신 수소 토치(34)를 사용하며 이때 금속볼의 크기는 수소 토치(34)의 불꽃 크기와 금선(32)의 상대적인 위치에 따라 달라진다. 이하 금속볼 본딩 방법은 표준 열 압착 방식으로 수행한다. 반도체 칩(10)위에 형성된 전극 패드(4)는 0.4% 실리콘이 함유된 알루미늄으로 두께 1㎛ 이고, 치수는 110㎛×110㎛ 이다. 칩(10)은 표준 MOS칩이고 기판의 치수는 10120㎛×10120㎛×500㎛이다.
제5(a)도를 참조하면, 반도체 칩(10)은 가열된 열 블록 위에 놓이고 진공으로 고정된다. 열화를 방지하기 위하여 노즐을 통하여 칩(10) 주위에 질소로 불어준다. 캐필러리(31)를 통하여 공급되는 직경 24㎛의 금선(32)의 끝단에는 수소 토치(34)에 의해 금선(32)이 녹아 직경 53㎛의 볼(40)이 형성된다. 금선(32)은 99.9%의 순도를 갖는 금으로 형성된다.
제5(b)도는 열 압착 본딩을 위하여 캐필러리(31)를 밑으로 이동시켜 본딩 패드(4) 위에 표준 방법으로 금속볼(40)을 본딩시키는 것이 도시된다.
제5(c)도는 본딩 패드(4)에 제1돌출 금속볼 접점(2)이 형성된 것이 도시된다. 제1돌출 금속볼 접점(2)은 금속볼(40)을 캐필러리(31)로 눌러 열적인 요인과 더불어 알루미늄의 본딩 패드(4)에 접착되는데, 압력에 따라 눌려 단면적이 증가하고 높이는 낮아진다. 즉, 제1돌출 금속볼 접점(2)은 60㎛~120㎛의 직경과 약 30㎛의 높이로 형성된다. 제1돌출 금속볼 접점(2)을 형성한 후 금선(32)을 느러뜨린채 캐필러리(31)를 200㎛ 위로 이동하고 일단 정지 시킨다. 금선(32)은 캐필러리(31) 구멍을 통하여 연결된 상태로 유지된다. 이때 풀러(33)가 제1금속볼 접점(2) 상단으로 접근하고, 제5(d)도에 도시된 바와같이 좌우 팔로 오므려 금선(32)을 조인다.
제5(e)도는 풀러(33)의 좌우 팔을 오므리면 금선(32)은 거의 절단 상태로 되고 다시 풀리(33)가 상방향으로 움직여 제1금속볼 접점(2)과 금선(32)이 분리된 것이 도시된다. 풀러(33)가 상방향 움직이는 캐필러리(31)와 기계적 캠으로 동기되어 200㎛의 거리를 유지하며 상방으로 움직인다.
제5(f)도를 참조하면, 캐필러리(31)와 풀러(33)의 상방 움직임이 끝나면 수소 토치(34)는 전후 동작을 통하여 풀러(33)와 캐필러리 사이의 금선(32)을 직각으로 절단하면서 상·하에 2 개의 금속볼(40A 및 40B)을 형성시킨다. 수소 토치(34)는 풀러(33)와 가깝게 위치하여 생성되는 하부의 금속볼(40B)이 풀러(33)의 표면에 밀접하도록 한다.
제5(g)도를 참조하면, 상부 금속볼(40A)은 와이어 텐쇼너의 작용으로 캐필러리(31)밑으로 당겨진다. 이후 캐필러리(31)는 동작을 멈추고 다음 본딩 작업시 까지 정지된다. 풀러(33)는 180°를 회전을 하여 하부 금속볼(40B)을 밑으로 위치시킨다.
제5(h)도는 풀러(33)가 밑으로 낙하하며 하부 금속볼(40B)을 제1금속볼 접점(2) 위에 본딩하는 것이 도시된다.
제5(i)도는 풀러(33)로 제1금속볼 접점(2)위에 제2금속볼 접점(3)을 형성시켜 본 발명의 2층 구조를 갖는 금속볼 접점(20)이 완성되며, 풀러(33)는 상방향으로 이동되는 것이 도시된다. 제2금속볼 접점(3)은 동일한 물질로 된 제1금속볼 접점(2)과 접착되므로 본딩 압력이 제1금속볼 접점(2) 형성때 보다 낮고 따라서 형성된 제2금속볼 접점(3)의 형상도 원형에 가깝게 된다. 제2금속볼 접점(3)은 약 60㎛의 높이로 형성된다.
상기한 공정의 결과로 형성된 본 발명의 금속볼 접점(20)의 전체 높이는 제1금속볼 접점(2)의 높이 30㎛와 제2금속볼 접점(3)의 높이 60㎛의 합인 약 90㎛이다.
이후, 제5(j)도에 도시된 바와같이 풀러(33)는 칩 후방으로 이동하고 두 개의 팔을 벌려 팔사이에 눌려진 금선을 밑으로 버린다. 본더는 다음 패드의 본딩 싸이클을 시작한다.
본 발명의 효과는 많은 외부 연결 패드를 갖고 있는 대규모 집적회로를 직접 기판위에 신뢰성 있게 금속볼 접점을 형성 시켜 줌으로 전자기기의 소형 경량화에 효과를 준다. 특히 2층의 금속볼 형성 구조는 조립시 돌출된 접속점의 높이가 90㎛으로 높아 기판위에 도포된 도전성 접착제에 쇼트될 염려가 없고 반도체 칩 표면과 기판 사이에 충분한 간격을 유지하기 때문에 열 방산 효과가 좋다. 앞으로 휴대형 통신기기등에서 대형 집적회로를 채용하는데 있어 경제성과 신뢰성을 가져오는 효과가 있다.
Claims (5)
- 반도체 칩의 본딩 패드 상에 60~120㎛의 직경과 30㎛의 높이로 형성되는 제1금속볼 접점과, 상기 제1금속볼 접점 상에 60㎛의 높이를 가지며 종단이 뾰족한 형상으로 형성되는 제2금속볼 접점의 2층 구조로 된 것을 특징으로 하는 반도체 칩의 금속볼 접점.
- 제1항에 있어서, 상기 제2금속볼 접점은 그 형상이 구형으로 되며, 종단은 뾰족한 모양인 것을 특징으로 하는 반도체 칩의 금속볼 접점.
- 반도체 칩의 금속볼 접점 형성 방법에 있어서, 본딩 패드를 갖는 반도체 칩을 본딩 장치의 열 블록 위에 장착시키고, 캐필러리를 상기 반도체 칩 쪽으로 하향 이동시킨 후 상기 캐필러리를 통해 공급되는 금선을 수소 토치에 의해 녹인 후 본딩하여 상기 본딩 패드 상에 제1금속볼 접점을 형성하는 단계; 상기 금선을 느러뜨린채 상기 캐필러리를 반도체 칩으로부터 상방향으로 이격시켜 일단 정지 시키고, 풀러로 상기 제1금속볼 접점 상단의 상기 금선을 절단한 다음, 상기 캐필러리와 상기 풀러를 동시에 상방향으로 이동시키는 단계; 수소 토치를 동작시켜 상기 풀러와 상기 캐필러리 사이의 금선을 직각으로 절단하고, 이로인하여 상기 캐필러리쪽에 상부 금속볼이 형성되고 상기 풀러쪽에 하부 금속볼이 형성되는 단계; 상기 금선에 연결된 상기 상부 금속볼을 와이어 텐쇼너의 작용으로 캐필러리밑으로 당긴다음 상기 캐필러리의 동작을 다음 본딩 작업시 까지 정지시키고, 상기 풀러를 180°회전시켜 상기 하부 금속복이 상기 반도체 칩 쪽으로 위치되게 하는 단계; 상기 풀러를 상기 반도체 칩 쪽으로 하향 이동시켜 상기 제1금속볼 접점 위에 상기 하부 금속볼에 의한 제2금속볼 접점을 형성시켜 상기 제1 및 제2금속볼 접점으로 된 2층 구조의 금속볼 접점을 형성시키고, 이후 상기 풀러를 상기 반도체 칩 후방으로 이동시키는 단계로 이루어지는 것을 특징으로 하는 반도체 칩의 금속볼 접점 형성 방법.
- 제3항에 있어서, 상기 제1금속볼 접점은 약 60㎛~120㎛의 직경과 약 30㎛의 높이로 형성되고, 상기 제2금속볼 접점은 약 60㎛의 높이로 형성되는 것을 특징으로 하는 반도체 칩의 금속볼 접점 형성방법.
- 제3항에 있어서, 상기 제1 및 제2금속볼 접점은 순도 99.9% 이상인 Au를 동일하게 이용하여 형성되는 것을 특징으로 하는 반도체 칩의 금속볼 접점 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065744A KR100237177B1 (ko) | 1996-12-14 | 1996-12-14 | 반도체 칩의 금속볼 접점 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065744A KR100237177B1 (ko) | 1996-12-14 | 1996-12-14 | 반도체 칩의 금속볼 접점 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980047268A KR19980047268A (ko) | 1998-09-15 |
| KR100237177B1 true KR100237177B1 (ko) | 2000-01-15 |
Family
ID=19487864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960065744A KR100237177B1 (ko) | 1996-12-14 | 1996-12-14 | 반도체 칩의 금속볼 접점 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237177B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018287A (ko) * | 1995-09-04 | 1997-04-30 | 황인길 | 반도체 칩 본딩장치 |
-
1996
- 1996-12-14 KR KR1019960065744A patent/KR100237177B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018287A (ko) * | 1995-09-04 | 1997-04-30 | 황인길 | 반도체 칩 본딩장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980047268A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5090119A (en) | Method of forming an electrical contact bump | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| JP3935370B2 (ja) | バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3584930B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP3573133B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100237177B1 (ko) | 반도체 칩의 금속볼 접점 및 그 형성 방법 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JPH04264731A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH0799202A (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3644189B2 (ja) | バンプ構造及びその製造方法 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JPH08111437A (ja) | 半導体装置の実装方法 | |
| US6420210B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH098046A (ja) | 半導体チップの突起電極形成方法 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| JP2000068309A (ja) | 半導体装置の実装方法 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JPH09153524A (ja) | 電子回路装置の製造方法 | |
| JP2002217232A (ja) | 半導体装置の製造方法 | |
| JPH01151182A (ja) | 電気的接続接点の形成方法 | |
| JP2001313307A (ja) | 多段構造のバンプを有するフリップチップ及びこれを用いたフリップチップアセンブリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070919 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |