JPH09153524A - 電子回路装置の製造方法 - Google Patents
電子回路装置の製造方法Info
- Publication number
- JPH09153524A JPH09153524A JP7337842A JP33784295A JPH09153524A JP H09153524 A JPH09153524 A JP H09153524A JP 7337842 A JP7337842 A JP 7337842A JP 33784295 A JP33784295 A JP 33784295A JP H09153524 A JPH09153524 A JP H09153524A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- conductor layer
- circuit element
- gold
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップの金の突起電極と回路基板の
銅の接続導体層との接合を可能にする。 【解決手段】 フリップチップの突起電極を大径突起と
小径突起とを重ね合せたものとする。金ワイヤの先端に
ボールを作り、このボールを使用してフリップチップの
突起電極を形成する。金から成る突起電極を回路基板１
４の銅から成る導体層１５に押し当て、且つ加熱するこ
とによって両者を結合させる。
銅の接続導体層との接合を可能にする。 【解決手段】 フリップチップの突起電極を大径突起と
小径突起とを重ね合せたものとする。金ワイヤの先端に
ボールを作り、このボールを使用してフリップチップの
突起電極を形成する。金から成る突起電極を回路基板１
４の銅から成る導体層１５に押し当て、且つ加熱するこ
とによって両者を結合させる。
Description
【０００１】
【産業上の利用分野】本発明は突起電極（バンプ電極）
を有する電子回路素子を回路基板に装着した構成の電子
回路装置の製造方法に関する。
を有する電子回路素子を回路基板に装着した構成の電子
回路装置の製造方法に関する。
【０００２】
【従来の技術】電子回路素子を回路基板に装着する代表
的な方法としてワイヤボンディング方法とフリップチッ
プボンディング即ちフェースダウンボンディング方法と
の２つが知られている。ワイヤボンディング方法では、
回路基板上に電子回路素子をダイボンディングし、ワイ
ヤボンディング装置を使用して電子回路素子と回路基板
上の導体層とをワイヤで接続する。フリップチップボン
ディング方法では電子回路素子に半田突起電極（バンプ
電極）を予め設け、電子回路素子の半田突起電極を有す
る面を回路基板に対向させて半田突起電極を回路基板の
導体層に半田付けする。
的な方法としてワイヤボンディング方法とフリップチッ
プボンディング即ちフェースダウンボンディング方法と
の２つが知られている。ワイヤボンディング方法では、
回路基板上に電子回路素子をダイボンディングし、ワイ
ヤボンディング装置を使用して電子回路素子と回路基板
上の導体層とをワイヤで接続する。フリップチップボン
ディング方法では電子回路素子に半田突起電極（バンプ
電極）を予め設け、電子回路素子の半田突起電極を有す
る面を回路基板に対向させて半田突起電極を回路基板の
導体層に半田付けする。
【０００３】
【発明が解決しようとする課題】ところで、前者のワイ
ヤボンディング方法は次の欠点を有する。 （１） 電子回路素子の外側にワイヤが伸びるので、回
路基板上における電子回路素子の実装面積が大きくな
る。 （２） 電子回路素子を絶縁物封止することによって実
装高さが高くなる。 （３） ワイヤによって配線長が長くなり、高速動作性
能が低下する。 また、後者の従来のフリップチップボンディング方法は
次の欠点を有する。 （１） バンプ電極を半田で形成した場合、半田の融点
が比較的低いために後の工程において加熱温度が制限さ
れる。 （２） バンプ電極の形成が面倒である。 半田バンプ電極の欠点を解決するために金（Ａｕ）のバ
ンプ電極を設け、且つ回路基板に金の接続導体層を設
け、両者を熱圧着することが考えられる。しかし、回路
基板に金の接続導体層を設けると必然的にコスト高にな
る。また、金接続導体層は銅導体層に比べて微細パター
ンを形成しにくいという欠点及びセラミック回路基板に
対する密着強度が銅導体層に比べて低いという欠点を有
する。なお、従来の回路基板の（Ｃｕ）から成る接続導
体層に金バンプ電極を熱圧着することは困難又は不可能
であった。
ヤボンディング方法は次の欠点を有する。 （１） 電子回路素子の外側にワイヤが伸びるので、回
路基板上における電子回路素子の実装面積が大きくな
る。 （２） 電子回路素子を絶縁物封止することによって実
装高さが高くなる。 （３） ワイヤによって配線長が長くなり、高速動作性
能が低下する。 また、後者の従来のフリップチップボンディング方法は
次の欠点を有する。 （１） バンプ電極を半田で形成した場合、半田の融点
が比較的低いために後の工程において加熱温度が制限さ
れる。 （２） バンプ電極の形成が面倒である。 半田バンプ電極の欠点を解決するために金（Ａｕ）のバ
ンプ電極を設け、且つ回路基板に金の接続導体層を設
け、両者を熱圧着することが考えられる。しかし、回路
基板に金の接続導体層を設けると必然的にコスト高にな
る。また、金接続導体層は銅導体層に比べて微細パター
ンを形成しにくいという欠点及びセラミック回路基板に
対する密着強度が銅導体層に比べて低いという欠点を有
する。なお、従来の回路基板の（Ｃｕ）から成る接続導
体層に金バンプ電極を熱圧着することは困難又は不可能
であった。
【０００４】そこで、本発明の目的は、回路基板に突起
電極を有する電子回路素子を実装した電子回路装置のコ
ストの低減を図ることができる製造方法を提供すること
にある。
電極を有する電子回路素子を実装した電子回路装置のコ
ストの低減を図ることができる製造方法を提供すること
にある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、銅又は銅を主成分とする材料から成る接続
導体層を備えた回路基板を用意する工程と、一対の主面
を有する電子回路素子本体部と前記一対の主面の内の一
方に大径突起とこれよりも小径の突起とを重ね合せた凸
形状の金から成る突起電極を有している電子回路素子を
用意する工程と、前記回路基板の前記接続導体層が形成
されている面に前記電子回路素子本体部の一方の主面を
対向させ且つ前記接続導体層に前記突起電極が対向する
ように前記電子回路素子を位置決めする工程と、前記電
子回路素子本体部の他方の主面に加熱及び加圧可能な素
子装着具を当接し、この素子装着具によって電子回路素
子本体部を介して前記突起電極を変形するように加圧し
且つこの素子装着具を加熱することによって前記電子回
路素子本体部を介して前記突起電極及び前記接続導体層
を加熱して前記突起電極を前記接続導体層に接合する工
程とを有していることを特徴とする電子回路装置の製造
方法に係わるものである。なお、請求項２に示すように
突起電極を結合する時に振動を加えることが望ましい。
また、請求項３に示すように金から成る突起電極は、ワ
イヤボンディング装置を使用してボールを電子回路素子
本体部の所定領域に付着させ、しかる後、ボールに連続
して金ワイヤの一部が残存するように金ワイヤを切断し
て凸状の突起電極を形成することが望ましい。
の本発明は、銅又は銅を主成分とする材料から成る接続
導体層を備えた回路基板を用意する工程と、一対の主面
を有する電子回路素子本体部と前記一対の主面の内の一
方に大径突起とこれよりも小径の突起とを重ね合せた凸
形状の金から成る突起電極を有している電子回路素子を
用意する工程と、前記回路基板の前記接続導体層が形成
されている面に前記電子回路素子本体部の一方の主面を
対向させ且つ前記接続導体層に前記突起電極が対向する
ように前記電子回路素子を位置決めする工程と、前記電
子回路素子本体部の他方の主面に加熱及び加圧可能な素
子装着具を当接し、この素子装着具によって電子回路素
子本体部を介して前記突起電極を変形するように加圧し
且つこの素子装着具を加熱することによって前記電子回
路素子本体部を介して前記突起電極及び前記接続導体層
を加熱して前記突起電極を前記接続導体層に接合する工
程とを有していることを特徴とする電子回路装置の製造
方法に係わるものである。なお、請求項２に示すように
突起電極を結合する時に振動を加えることが望ましい。
また、請求項３に示すように金から成る突起電極は、ワ
イヤボンディング装置を使用してボールを電子回路素子
本体部の所定領域に付着させ、しかる後、ボールに連続
して金ワイヤの一部が残存するように金ワイヤを切断し
て凸状の突起電極を形成することが望ましい。
【０００６】
【発明の作用及び効果】本発明によれば、銅又はこれを
主成分とする材料の接続導体層に対する金から成る突起
電極の結合であるにも拘らず、金から成る突起電極が大
径突起と小径突起とを重ね合せた凸形状であるので、加
圧時に銅から成る接続導体層及び金から成る突起電極の
微少変形が生じ易くなり、銅から成る接続導体層の金か
ら成る突起電極に接する面の酸化膜が破壊されて新生面
が生じ、金と銅との間の異種間拡散接合が進み、従来不
可能又は困難とされていた両者の結合が可能になる。従
って、銅から成る接続導体層が有している長所（低コス
ト、微細パターン化可能、基板に対する大きい密着強
度）と金から成る突起電極の長所（高融点）の両方を備
えた電子回路装置を提供することができる。
主成分とする材料の接続導体層に対する金から成る突起
電極の結合であるにも拘らず、金から成る突起電極が大
径突起と小径突起とを重ね合せた凸形状であるので、加
圧時に銅から成る接続導体層及び金から成る突起電極の
微少変形が生じ易くなり、銅から成る接続導体層の金か
ら成る突起電極に接する面の酸化膜が破壊されて新生面
が生じ、金と銅との間の異種間拡散接合が進み、従来不
可能又は困難とされていた両者の結合が可能になる。従
って、銅から成る接続導体層が有している長所（低コス
ト、微細パターン化可能、基板に対する大きい密着強
度）と金から成る突起電極の長所（高融点）の両方を備
えた電子回路装置を提供することができる。
【０００７】
【実施例】次に、図１〜図８を参照して本発明の実施例
に係わるフリップチップを含む電子回路装置（混成集積
回路装置）の製造方法を説明する。
に係わるフリップチップを含む電子回路装置（混成集積
回路装置）の製造方法を説明する。
【０００８】まず、図１に示す電子回路素子本体部１を
用意する。この本体部１はトランジスタ、ＩＣ等の回路
要素が形成された平面形状が四角形の半導体基板２と、
例えば金から成る金属端子導体層３とから成る。なお、
半導体基板２はｐｎ接合等を含むのみでなく、表面に絶
縁膜等を有するが、これ等は説明を簡単にするために省
略されている。半導体基板２は四角形の平面形状の第１
及び第２の主面４、５を有し、端子導体層３は第１の主
面４に形成されている。
用意する。この本体部１はトランジスタ、ＩＣ等の回路
要素が形成された平面形状が四角形の半導体基板２と、
例えば金から成る金属端子導体層３とから成る。なお、
半導体基板２はｐｎ接合等を含むのみでなく、表面に絶
縁膜等を有するが、これ等は説明を簡単にするために省
略されている。半導体基板２は四角形の平面形状の第１
及び第２の主面４、５を有し、端子導体層３は第１の主
面４に形成されている。
【０００９】次に、周知のワイヤボンディング装置を用
意し、図２に示すようにこのワイヤボンディング装置の
キャピラリ６の孔７に金（Ａｕ）ワイヤ８を貫通させ、
ワイヤ８の先端部分をガス炎又は放電等の手段で加熱し
てボール９を形成する。
意し、図２に示すようにこのワイヤボンディング装置の
キャピラリ６の孔７に金（Ａｕ）ワイヤ８を貫通させ、
ワイヤ８の先端部分をガス炎又は放電等の手段で加熱し
てボール９を形成する。
【００１０】次に、ボール９を端子導体層３に接触さ
せ、キャピラリ６でボール９を押圧して図３に示すよう
に大径突起１０を形成し、これを端子導体層３に固着さ
せ、キャピラリ６を半導体基板２から離間する方向に移
動し、大径突起１０から少し離れた所でワイヤ８を切断
して図４に示すようにワイヤ残存部から成る小径突起１
１を設け、全体として凸状の金突起電極１２を形成し、
フリップチップ１３を得る。平面的に見て小径突起１１
は大径突起１０よりも小さい径を有し、大径突起１０に
重ね合せた状態にある。
せ、キャピラリ６でボール９を押圧して図３に示すよう
に大径突起１０を形成し、これを端子導体層３に固着さ
せ、キャピラリ６を半導体基板２から離間する方向に移
動し、大径突起１０から少し離れた所でワイヤ８を切断
して図４に示すようにワイヤ残存部から成る小径突起１
１を設け、全体として凸状の金突起電極１２を形成し、
フリップチップ１３を得る。平面的に見て小径突起１１
は大径突起１０よりも小さい径を有し、大径突起１０に
重ね合せた状態にある。
【００１１】図４のフリップチップ１３を実装するため
に、図５に示す絶縁性セラミックから成る回路基板１４
を用意し、この回路基板１４に、銅粉末と無機バインダ
（ガラス粉末）と有機バインダと溶剤とから成る導体ペ
ーストを印刷し、焼成して所定パターンの接続導体層１
５を得る。また、図示はされていないが混成集積回路で
要求される抵抗膜等も回路基板１４上に設ける。
に、図５に示す絶縁性セラミックから成る回路基板１４
を用意し、この回路基板１４に、銅粉末と無機バインダ
（ガラス粉末）と有機バインダと溶剤とから成る導体ペ
ーストを印刷し、焼成して所定パターンの接続導体層１
５を得る。また、図示はされていないが混成集積回路で
要求される抵抗膜等も回路基板１４上に設ける。
【００１２】次に、回路基板１４の接続導体層１５が設
けられている面に本体部１の一方の主面即ち半導体基板
２の第１の主面４を対向させ且つ接続導体層１５に一致
するように突起電極１２を位置決めする。この作業はワ
イヤボンディング装置と同様な構成の装置で行う。即
ち、図６に示すようにワイヤボンディング装置のキャピ
ラリに似た素子装着用ツール即ち素子装着具１６を使用
して半導体基板２の第２の主面５を吸着し、回路基板１
４の上に配置し、アライメントカメラを使用して突起電
極１２の位置と接続導体層１５の位置を一致させる。金
属から成る素子装着具１６の先端面１７は半導体基板２
の第２の主面５にほぼ一致する面積を有するように形成
され、この中心に吸引孔１８が設けられ、この吸引孔１
８は図７の吸引装置１９に接続されている。素子装着具
１６は半導体基板２の第２の主面５を吸引孔１８によっ
て真空吸着し、フリップチップ１３を回路基板１４上に
配置する。このフリップチップ１３の位置決めを正確に
行うために、図７に示すようにアライメントカメラ２
０、位置合せ可動テーブル２１、光学調整レンズ２２、
照明装置２３、及びプリズムを含む匡体２４が設けられ
ている。匡体２４内のプリズムは上方の素子装着具１６
の下面又はここに吸着したフリップチップ１３の下面の
画像と下方の回路基板１４の画像とを合成してアライメ
ントカメラ２０に送る。アライメントカメラ２０におい
て２つの画像の相対的位置関係を確認して回路基板１４
とフリップチップ１３の位置決めを行う。
けられている面に本体部１の一方の主面即ち半導体基板
２の第１の主面４を対向させ且つ接続導体層１５に一致
するように突起電極１２を位置決めする。この作業はワ
イヤボンディング装置と同様な構成の装置で行う。即
ち、図６に示すようにワイヤボンディング装置のキャピ
ラリに似た素子装着用ツール即ち素子装着具１６を使用
して半導体基板２の第２の主面５を吸着し、回路基板１
４の上に配置し、アライメントカメラを使用して突起電
極１２の位置と接続導体層１５の位置を一致させる。金
属から成る素子装着具１６の先端面１７は半導体基板２
の第２の主面５にほぼ一致する面積を有するように形成
され、この中心に吸引孔１８が設けられ、この吸引孔１
８は図７の吸引装置１９に接続されている。素子装着具
１６は半導体基板２の第２の主面５を吸引孔１８によっ
て真空吸着し、フリップチップ１３を回路基板１４上に
配置する。このフリップチップ１３の位置決めを正確に
行うために、図７に示すようにアライメントカメラ２
０、位置合せ可動テーブル２１、光学調整レンズ２２、
照明装置２３、及びプリズムを含む匡体２４が設けられ
ている。匡体２４内のプリズムは上方の素子装着具１６
の下面又はここに吸着したフリップチップ１３の下面の
画像と下方の回路基板１４の画像とを合成してアライメ
ントカメラ２０に送る。アライメントカメラ２０におい
て２つの画像の相対的位置関係を確認して回路基板１４
とフリップチップ１３の位置決めを行う。
【００１３】次に、素子装着具１６に連結された加圧装
置２５によって半導体基板２の第２の主面５を例えば１
バンプ当り５０〜１５０ｇで押圧し、この押圧と同時又
は押圧後に加熱装置２６によって装着具１６に電流を流
して素子装着具１６を例えば３００℃〜５００℃に急加
熱し、この熱を半導体基板２、端子導体層１５を介して
突起電極１２及び接続導体層１５に与える。また、同時
に振動装置２７によって素子装着具１６を振動させ、こ
の振動を突起電極１２に与える。突起電極１２は図４に
示すように大径突起１０と小径突起１１とを重ね合せた
形状であるので、加圧装置２５で加圧された時に突起電
極１２と接続導体層１５との間に噛合が生じ、両者に微
小変形が生じ、両者に新生面が比較的多く生じ、この新
生面から拡散接合が生じ、図８に示すように変形後の金
から成る突起電極１２ａと銅から成る接続導体層１５と
の間に金と銅との拡散接合層２８が生じ、両者の強固の
接合が達成される。なお、拡散接合層２８の形成には振
動装置２７による突起電極１２の振動も寄与し、更に、
加圧装置２５によって調整された加圧力を与えること、
加熱装置２６によって調整された加熱を与えることも寄
与している。
置２５によって半導体基板２の第２の主面５を例えば１
バンプ当り５０〜１５０ｇで押圧し、この押圧と同時又
は押圧後に加熱装置２６によって装着具１６に電流を流
して素子装着具１６を例えば３００℃〜５００℃に急加
熱し、この熱を半導体基板２、端子導体層１５を介して
突起電極１２及び接続導体層１５に与える。また、同時
に振動装置２７によって素子装着具１６を振動させ、こ
の振動を突起電極１２に与える。突起電極１２は図４に
示すように大径突起１０と小径突起１１とを重ね合せた
形状であるので、加圧装置２５で加圧された時に突起電
極１２と接続導体層１５との間に噛合が生じ、両者に微
小変形が生じ、両者に新生面が比較的多く生じ、この新
生面から拡散接合が生じ、図８に示すように変形後の金
から成る突起電極１２ａと銅から成る接続導体層１５と
の間に金と銅との拡散接合層２８が生じ、両者の強固の
接合が達成される。なお、拡散接合層２８の形成には振
動装置２７による突起電極１２の振動も寄与し、更に、
加圧装置２５によって調整された加圧力を与えること、
加熱装置２６によって調整された加熱を与えることも寄
与している。
【００１４】フリップチップ１３の金から成る突起電極
１２と回路基板１４の銅から成る接続導体層１５との結
合が可能になることにより、熱圧着接合の利点と銅導体
ペーストを使用する利点との両方を得ることが可能にな
る。
１２と回路基板１４の銅から成る接続導体層１５との結
合が可能になることにより、熱圧着接合の利点と銅導体
ペーストを使用する利点との両方を得ることが可能にな
る。
【００１５】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 接続導体層１５を銅の蒸着層又はメッキ層とす
ることもできる。 （２） フリップチップ１３に振動を加える代りに回路
基板１４に振動を加えて突起電極１２の接合を行うこと
ができる。
く、例えば次の変形が可能なものである。 （１） 接続導体層１５を銅の蒸着層又はメッキ層とす
ることもできる。 （２） フリップチップ１３に振動を加える代りに回路
基板１４に振動を加えて突起電極１２の接合を行うこと
ができる。
【図１】本発明の実施例に従うフリップチップ本体部を
示す平面図である。
示す平面図である。
【図２】金ワイヤによってボールを形成する装置の一部
を切断して示す平面図である。
を切断して示す平面図である。
【図３】キャピラリによって突起を形成した状態を示す
正面図である。
正面図である。
【図４】完成したフリップチップを示す正面図である。
【図５】回路基板の一部を示す平面図である。
【図６】回路基板にフリップチップを載せて加圧した状
態を示す縦断面図である。
態を示す縦断面図である。
【図７】フリップチップの実装装置を概略的に示す正面
図である。
図である。
【図８】完成した電子回路装置の一部を示す縦断面図で
ある。
ある。
２ 半導体基板 １２ 突起電極 １４ 回路基板 １５ 接続導体層 １６ 装着具
Claims (3)
- 【請求項１】 銅又は銅を主成分とする材料から成る接
続導体層を備えた回路基板を用意する工程と、 一対の主面を有する電子回路素子本体部と前記一対の主
面の内の一方に大径突起とこれよりも小径の突起とを重
ね合せた凸形状の金から成る突起電極を有している電子
回路素子を用意する工程と、 前記回路基板の前記接続導体層が形成されている面に前
記電子回路素子本体部の一方の主面を対向させ且つ前記
接続導体層に前記突起電極が対向するように前記電子回
路素子を位置決めする工程と、 前記電子回路素子本体部の他方の主面に加熱及び加圧可
能な素子装着具を当接し、この素子装着具によって電子
回路素子本体部を介して前記突起電極を変形するように
加圧し且つこの素子装着具を加熱することによって前記
電子回路素子本体部を介して前記突起電極及び前記接続
導体層を加熱して前記突起電極を前記接続導体層に接合
する工程とを有していることを特徴とする電子回路装置
の製造方法。 - 【請求項２】 更に、前記素子装着具による加圧と同時
に前記電子回路素子又は前記回路基板を振動させること
を特徴とする請求項１記載の電子回路装置の製造方法。 - 【請求項３】 ワイヤボンディング装置を使用して金ワ
イヤの先端にボールを形成し、このボールを前記電子回
路素子本体部の一方の主面の所定領域に付着させ、しか
る後ボールに連続させて全ワイヤの一部が残存するよう
に金ワイヤを切断して前記突起電極を凸状に形成するこ
とを特徴とする請求項１又は２記載の電子回路装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337842A JPH09153524A (ja) | 1995-11-30 | 1995-11-30 | 電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337842A JPH09153524A (ja) | 1995-11-30 | 1995-11-30 | 電子回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153524A true JPH09153524A (ja) | 1997-06-10 |
Family
ID=18312490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7337842A Pending JPH09153524A (ja) | 1995-11-30 | 1995-11-30 | 電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999012150A1 (fr) * | 1997-08-28 | 1999-03-11 | Seiko Epson Corproration | Dispositif d'affichage |
| JP2002184810A (ja) * | 2000-12-19 | 2002-06-28 | Sony Corp | ボンディング方法、ボンディング装置および実装基板 |
-
1995
- 1995-11-30 JP JP7337842A patent/JPH09153524A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999012150A1 (fr) * | 1997-08-28 | 1999-03-11 | Seiko Epson Corproration | Dispositif d'affichage |
| JP2002184810A (ja) * | 2000-12-19 | 2002-06-28 | Sony Corp | ボンディング方法、ボンディング装置および実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| US6995469B2 (en) | Semiconductor apparatus and fabricating method for the same | |
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| US5438020A (en) | Process for flip-chip bonding a semiconductor chip using wire leads | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| US20060175939A1 (en) | Piezoelectric device and method of producing the same | |
| JPH09153524A (ja) | 電子回路装置の製造方法 | |
| JPH11274354A (ja) | 基板、基板の製造方法及び突起製造装置 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH10107074A (ja) | バンプボンダー | |
| JPH09148379A (ja) | 突起電極形成方法 | |
| JPH09232385A (ja) | 電子部品接合方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| KR100237177B1 (ko) | 반도체 칩의 금속볼 접점 및 그 형성 방법 | |
| JP2002016168A (ja) | 実装用基板およびそれを用いた半導体モジュール | |
| JPH07153795A (ja) | 電子部品の実装方法 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JPH07106466A (ja) | マルチチップモジュール搭載用プリント配線基板 | |
| JP2001230272A (ja) | 鉛フリーはんだ多層バンプを有するフリップチップ及び鉛フリー・フリップチップアセンブリ | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPH05267359A (ja) | 半導体取付装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020320 |