JP2006147781A - 半導体チップ並びに半導体装置およびその製造方法 - Google Patents

半導体チップ並びに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006147781A
JP2006147781A JP2004334844A JP2004334844A JP2006147781A JP 2006147781 A JP2006147781 A JP 2006147781A JP 2004334844 A JP2004334844 A JP 2004334844A JP 2004334844 A JP2004334844 A JP 2004334844A JP 2006147781 A JP2006147781 A JP 2006147781A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
electrode
semiconductor device
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004334844A
Other languages
English (en)
Inventor
Takahide Ono
恭秀 大野
Keishi Tsukiyama
慧至 築山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kumamoto University NUC
Original Assignee
Kumamoto University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kumamoto University NUC filed Critical Kumamoto University NUC
Priority to JP2004334844A priority Critical patent/JP2006147781A/ja
Publication of JP2006147781A publication Critical patent/JP2006147781A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】突起電極が十分な強度を有すると共に、生産性に優れた半導体チップ、並びにこのチップを備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置2は、半導体基板10の表面にアルミニウム(Al)を含む配線層11を有すると共に、この配線層11の表面に金(Au)またはAlを含む外部引出電極12を有する半導体チップ1が複数積層された構造を備えている。このAlを含む外部引出電極12を有する半導体チップ1は、Alを含む外部引出電極12の表面にAuを含む突起電極15をさらに有している。AuまたはAlを含む外部引出電極12は、配線層11に直接に接合され、突起電極15は、他の半導体チップ1のAuを含む外部引出電極12に対して超音波圧着により接続されている。
【選択図】 図1

Description

本発明は、突起(バンプ)電極を有する半導体チップ、この半導体チップをFC(フリップチップ) 実装してなる半導体装置、およびその半導体装置の製造方法に関する。
近年、携帯電話やパソコンなどの小型軽量化、高機能化に伴い、半導体チップを積層接続したCOC(Chip On Chip)実装が注目されている。この実装では高速伝送特性の必要性からフリップチップ接続が必須である。フリップチップ接続とは、半導体チップから基板へのリード線の引き出しをなくし、半導体チップを、その表面上に2次元配置したバンプと呼ばれる突起電極を介して基板に接続させる方式であり、互いの表面上にあるバンプ同士を接続させたり、一方の表面上のバンプと他方の表面上の引き出し電極とを接続させることによりCOC実装を実現している。現在、このフリップチップ接続は、主として熱圧着によって行われている。
ところで、半導体チップ同士を接続する際に用いられるバンプを形成する材料としては、主に金(Au)が用いられる。しかしながら、バンプを形成する材料(Au)と、引き出し電極を形成する材料(主にアルミニウム(Al))とは、反応性が高いので、フリップチップ接続する際に熱圧着によって半導体チップを350°以上の高温に10秒程度曝した場合には、容易に金属間化合物(Au5 Al2 ,Au4 Alなど)が形成される。その結果、バンプと取り出し電極との接合強度が劣化し、さらにはボイド(空孔)やクラックなどによりバンプと取り出し電極とが密着性不良を起こす場合もある。そこで、そのような反応を防ぐために、バンプと取り出し電極との間にUBM(Under Bump Metallurgy)と呼ばれるバリアメタル層を設けるのが通例である。そのバリアメタル層としては、チタン(Ti)、タングステン(W)、白金(Pt)、ニッケル(Ni)等の高融点金属や、Ti−W、Ti−Nなどの高融点金属の合金などが用いられる。
上記のようにバンプと取り出し電極との間にバリアメタル層を設けた半導体チップの従来例としては、以下の文献記載のものがある。
特開平5−175200号公報 特開2003−332381号公報 特開2003−124246号公報
しかしながら、バンプと取り出し電極との間にバリアメタル層を設けるには、図10 (A)に示したように、まず、配線層111と電気的に接続された外部引出電極112を含む半導体基板110の表面全体にバリアメタル層117および導電層114を順次堆積させる。次に、レジスト層116をマスクとして、導電層114における外部引出電極112と対向する部分の上に電解めっきにより突起電極115を形成する。その後、図10(B)に示したように、レジスト層116を除去し、突起電極115をマスクとして、バリアメタル層117および導電層114における外部引出電極112と対向する部分以外をウエットエッチングにより除去することが必要となる。なお、上記導電層114は、突起電極115と同じ金属により構成されており、電解めっきの際にアノードとして機能する。
ここで、上記の工程により形成された突起電極115は、バリアメタル層117を介して外部引出電極112と接続されているので、突起電極115の強度が十分とは言えない。また、突起電極115は、図10(B)に示したようにウエットエッチングにより1〜2μm程度余分に除去(オーバーエッチ)されるので、その強度が低下する虞がある。また、突起電極115を形成する際に、バリアメタル層117を堆積、除去する工程が必要となるので、工程が複雑となり、生産性の向上を妨げている。
本発明はかかる問題点に鑑みてなされたもので、その目的は、突起電極が十分な強度を有すると共に、生産性に優れた半導体チップ、並びにこのチップを備えた半導体装置およびその製造方法を提供することにある。
本発明の半導体チップは、半導体基板の表面に形成された外部引出電極と突起電極とを直接に接合させたものであり、外部引出電極はアルミニウム(Al)、突起電極は金(Au)をそれぞれ含むものである。この半導体チップの突起電極は、他の基板または半導体チップの電気的接続部に対して超音波圧着により接続される。
本発明の第1の半導体装置は、半導体基板の表面にアルミニウム(Al)を含む外部引出電極を有すると共に、この外部引出電極の表面に金(Au)を含む突起電極を有する半導体チップが複数積層された構造を備えたものである。この突起電極は外部引出電極に直接に接合されると共に、他の半導体チップの突起電極に対して超音波圧着により接続されている。
本発明の第2の半導体装置は、半導体基板の表面にアルミニウム(Al)を含む配線層を有すると共に、この配線層の表面に金(Au)またはAlを含む外部引出電極を有する半導体チップが複数積層された構造を備えたものである。このAlを含む外部引出電極を有する半導体チップは、Alを含む外部引出電極の表面にAuを含む突起電極をさらに有する。AuまたはAlを含む外部引出電極は、配線層に直接に接合され、突起電極は、他の半導体チップのAuを含む外部引出電極に対して超音波圧着により接続されている。
本発明の第1の半導体装置の製造方法は、半導体基板の表面にアルミニウム(Al)を含む配線層を有すると共に、この配線層の表面に金(Au)を含む外部引出電極を有する半導体チップを複数個設ける。そして、突起電極を外部引出電極に直接に接合すると共に、突起電極を他の半導体チップの突起電極に対して超音波圧着により接続する。
本発明の第2の半導体装置の製造方法は、半導体基板の表面にアルミニウム(Al)を含む配線層を有すると共に、この配線層の表面に金(Au)またはAlを含む外部引出電極を有する半導体チップを複数個設ける。そして、AuまたはAlを含む外部引出電極を配線層に直接に接合すると共に、Auを含む突起電極をAlを含む外部引出電極に直接に接合する。そのあと突起電極を他の半導体チップのAuを含む外部引出電極に対して超音波圧着により接続する。
本発明の半導体チップでは、Auを含む突起電極または外部引出電極は、Alを含む外部引出電極または配線層と直接に接合されているので、それぞれの電極を構成する材料が拡散して反応するのを防止する層(バリアメタル層)が両者の間に備えられていない。ここで、Auを含む突起電極または外部引出電極において、例えばAlを含む外部引出電極または配線層と直接に接合されているAuを含む部位がそれ以外の部位と別の工程で形成されていても良い。なお、MPaという単位は、荷重(kg)を面積(μm2 )で割ったものである。
また、本発明の半導体チップでは、実装の際に、超音波圧着が用いられる。この超音波圧着とは、接合したい2つの金属の表面同士を接触させた状態で、2つの金属を所定の温度に設定したのち、少なくとも一方の金属に対して超音波振動を印加しながら押圧することにより、2つの金属を接合する技術である。この超音波圧着は、単に熱圧着により2つの金属部を接合する場合に比べて、2つの金属にかける荷重を小さくすることができるだけでなく、2つの金属を加熱する温度を小さくすることができるという特徴を有する。従って、突起電極を構成する金属と、突起電極に接触している外部引出電極を構成する金属とが、反応性が高く、金属間化合物が容易に形成されるような場合であっても、この超音波圧着を用いて半導体チップを積層することにより、半導体チップを加熱する温度を低くすることができる。その結果、両金属が反応することはほとんど無く、金属間化合物が形成されることはほとんど無い。
本発明の半導体チップ、第1および第2の半導体装置ならびに第1および第2の半導体装置の製造方法によれば、Alを含む外部引出電極または配線層と、Auを含む突起電極または外部引出電極とをバリアメタル層を介さずに直接に接合すると共に、実装の際に超音波圧着を用いるようにしたので、突起電極の強度が十分に強く、生産性に優れている。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
〔第1の実施の形態〕
図1(B)は、本発明の第1の実施の形態に係る半導体チップ1の断面構成の一部を表したものである。この半導体チップ1には、例えば集積回路が組み込まれた半導体基板10の表面に、集積回路内の配線層11の一端に接続された外部引出電極12が形成されており、その外部引出電極12の表面に導電層14および突起電極15がこの順に設けられている。半導体基板10上には外部引出電極12の周縁部を覆うように表面保護層13が設けられ、この表面保護層13の開口部において外部引出電極12と突起電極15とが導電層14を介して電気的に接続されている。
ここで、配線層11および外部引出電極12は、例えばアルミニウム(Al)により構成されている。外部引出電極12に接触している導電層14は、電解めっきにより突起電極15を形成する際にアノードとして機能するものであり、例えば金(Au)により構成されている。突起電極15は、この半導体チップ1を他の半導体チップと電気的に接続させるためのものであり、Auにより構成されている。表面保護層13は、例えば窒化シリコンにより構成されている。
以下に、図1を参照して、本発明の実施の形態の半導体チップ1の製造方法について説明する。
まず、図1(A)に示したように、例えば直径200mmの半導体基板10の表面上に、例えばスパッタ法や蒸着法によりAl層を堆積させる。続いて、例えばRIE(Reactive Ion Etching;反応性イオンエッチング) によりAl層を選択的に除去することにより配線層11に電気的に接続された、大きさ50μm角、厚さ15μmの外部引出電極12を形成する。
次に、外部引出電極12を含む半導体基板10の表面上に、例えばプラズマCVD法 (Chemical Vapor Deposition;化学的気相成長法) により酸窒化シリコン層からなる表面保護層13を形成した後、この窒化シリコン層の外部引出電極12と対向する部分にエッチングによって開口部を形成する。
続いて、外部引出電極12の露出部分および表面保護層13の表面上に、例えばスパッタや蒸着によりAuを堆積させて、厚さ0.1μmの導電層14を形成する。その後、導電層14の表面上に、例えばスピンコート法によりレジスト層16(例えば、紫外線により硬化する樹脂、例えばアクリル系の感光性剥離タイプ或いはエポキシアクリル系の樹脂からなる)を塗布したのち、露光、現像、加熱によりパターニングして、表面保護層13の開口部と対向する部分に開口部を形成する。
さらに、例えば導電層14をアノードとした電解めっきによってAuを成長させて、レジスト層16の開口部内に突起電極15を形成する。なお、突起電極15の高さは、100μm以下、特に2〜50μmの範囲とすることが好ましく、本実施の形態では15μmとする。また、突起電極15の大きさは、その高さに適した大きさにする。本実施の形態では50μm角とする。
次に、図1(B)に示したように、レジスト層16を除去したのち、例えばウエットエッチングにより、導電層14の突起電極15との接触部分以外の領域を除去する。これにより、外部引出電極12に突起電極15を有する半導体チップ1が形成される。なお、突起電極15と外部引出電極12との間には、従来のようにバリアメタル層はなく、突起電極15と同一の金属(Au)で構成された導電層14が存在するだけであるので、突起電極15がウエットエッチングによりオーバーエッチングされる量はごくわずかである。
以下、図2(A),(B),図3(A)〜(C)を参照して、この半導体チップ1の実装方法について説明する。ここで、図2(A)は、本実施の形態の半導体チップ1をダミー基板30を介して超音波圧着装置のワークステージSとツールTとの間に挟み込んだ様子を概略的に表したものである。図2(B)は、半導体チップ1をダミー基板30に実装したものの断面を表したものである。図3(A)〜(C)は、超音波圧着の設定条件を表したものである。
ダミー基板30は、大きさ6mm角の基板31の表面全体にAu層32を積層して形成されたものである。ここでの半導体チップ1には、半導体基板10の一方の面にAlにより構成された外部引出電極12が216個形成されており、その外部引出電極12の表面にAuにより構成された突起電極15がそれぞれ形成されている。突起電極15のサイズは、大きさ50μm角、高さ15μmである。
まず、図2(A)に示したように、平行平板状に対向配置されたワークステージSとツールTとを備えた超音波圧着装置に、半導体チップ1の突起電極15の頂部がダミー基板30のAu層32に接触するように2つの半導体チップ1の位置合わせを行う。
次に、これらをフリップチップ接続する。具体的には、まず、図3(A)に示したように、ワークステージSと接する半導体チップ1の突起電極15を150°に加熱すると共に、ツールTと接するダミー基板30のAu層32を常温(23°)に設定する。その次に、ツールTに接続された超音波振動装置(図示せず)から、ツールTと接する半導体チップ1の突起電極15に対して、図3(B)に示したように、超音波振動(周波数50kHz)を印加する。さらに、図3(C)に示したように、ワークステージSとツールTとの距離を狭める方向にツールTを移動すると共に、半導体チップ1の突起電極15を押圧することにより、半導体チップ1の突起電極15の頂部をダミー基板30のAu層32に接合(固着)する。これにより、図2(B)に示したように、半導体チップ1がダミー基板30に実装される。
次に、図4および図5を参照して、本実施の形態の半導体チップ1における突起電極15の強度について比較例と対比しながら説明する。
図4は、ダミー基板30に実装された半導体チップ1をダイシェア強度計測器に挟み込んだ様子を概略的に表したものであり、図5は、比較例として、バリアメタル層117を備えた半導体チップ100がダミー基板30に実装されたものをダイシェア強度計測器に挟み込んだ様子を概略的に表したものである。
強度計測器は、平行平板状に対向配置されたワークステージSとツールTとを備えており、ワークステージS上には半導体チップ1、ツールT上にはダミー基板30が固定される。この強度計測器では、ワークステージSとツールTとの距離を一定に保った状態でツールTを平行に移動して突起電極15を破断させることにより、破断時の剪断応力を計測するようになっている。
図6(A),図7(A)は、本実施の形態の半導体チップ1における突起電極15のダイシェア強度を表したものであり、一方、図6(B),図7(B)は、比較例の半導体チップにおける突起電極のダイシェア強度を表したものである。図6(A),(B)は、超音波振動の振幅を1μm,2μm,3μm,4μmとして実装されたそれぞれの半導体チップのダイシェア強度を表したものである。なお、このときのその他の条件は図3(A)〜(C)と同様である。図7(A),(B)は、半導体装置を加熱する温度を23°,150°,250°,350°,450°として実装されたそれぞれの半導体チップのダイシェア強度を表したものである。なお、このときの超音波振動の振幅は3μmであり、その他の条件は図3(A)〜(C)と同様である。
まず、図6(A),(B)について検討する。図6(A),(B)に示したように、荷重が35.6MPa以上の場合には、バリアメタル層を有さない半導体チップ1の方が、ダイシェア強度が大きい。特に、荷重が71.3MPa以上の場合には、ダイシェア強度が非常に大きくなる。さらに、超音波振動の振幅が2μmないし4μmの場合には、ダイシェア強度が顕著に大きくなる。従って、バリアメタル層を有さない半導体チップ1であっても、超音波圧着の条件を適切に設定することにより、バリアメタル層を有する半導体チップよりも、ダイシェア強度を顕著に大きくすることが可能であることが分かる。
なお、1μmは、突起電極15の大きさである50μm角の1/50に相当する。このことから、超音波振動の振幅が突起電極15の大きさの1/50あたりでは、超音波振動の効果が見られなくなることがわかる。従って、図6(A)から推察して、超音波振動の振幅は、突起電極15の大きさの1/25を上回ることが望ましい。ただし、超音波振動の振幅があまり大きくなると圧着を適切に行うことが困難になると推察される。
次に、図7(A)(B)について検討する。図7(A)(B)に示したように、半導体チップを350°,450°の高温に0.5秒曝した場合には、バリアメタル層を有する半導体チップの方が、ダイシェア強度が非常に大きい。これは、Alからなる外部引出電極12とAuからなる突起電極15との間に、AlおよびAuが拡散して反応するのを防止するバリアメタル層が備えられているからであり、半導体チップ1を450°の高温に0.5秒曝したとしても、金属間化合物が形成されることがほとんど無いからである。
一方、バリアメタル層を有さない半導体チップ1の方は、半導体チップ1を300°以上の高温に0.5秒曝した場合には、金属間化合物が形成されてしまう。さらにはボイド(空孔)やクラックなどにより突起電極15と外部引出電極12とが密着性不良を起こしている可能性もあると考えられる。その結果、突起電極15と外部引出電極12との接合強度が低下したため、バリアメタル層を有する半導体チップよりもダイシェア強度が低くなったと考えられる。従って、たとえ超音波圧着で実装する場合であっても、半導体チップ1を350°,450°の高温に0.5秒曝すことは適当ではないことが分かる。
しかしながら、半導体チップ1を150°,250°のやや高温に0.5秒曝した場合には、ダイシェア強度が低下する様子は見られず、荷重が35.6MPa以上の場合には、むしろ、バリアメタル層を有する半導体チップよりも、ダイシェア強度が大きくなる。特に、荷重が71.3MPa以上の場合には、ダイシェア強度が顕著に大きくなる。従って、バリアメタル層を下層に有さない突起電極15を備えた半導体チップ1であっても、超音波圧着の条件を適切に設定することにより、バリアメタル層を下層に有する突起電極を備えた半導体装置よりも、ダイシェア強度を顕著に大きくすることが可能であることが分かる。
ただし、半導体チップ1の温度をあまり下げすぎると(例えば23°)、超音波振動の効果が見られなくなることがわかる。従って、超音波振動の効果が現れ始める温度(約50℃)にまで半導体チップ1を加熱してやることが最低限必要となる。
このように、本実施の形態の半導体チップ1では、超音波圧着の条件を適切に設定することにより、バリアメタル層を備えている場合に比べて突起電極15のダイシェア強度を顕著に大きくすることができる。また、導電層14をエッチングする際に突起電極15がオーバーエッチングされる量はごくわずかであるので、突起電極15のダイシェア強度が低下するのを抑制することができる。これらのことから、上記の条件で半導体チップ1を実装した場合には、何らかの要因で半導体チップ1に剪断応力が生じたとしても、その剪断応力によって突起電極15が破断するような虞はほとんどない。
また、本実施の形態の半導体チップ1では、半導体チップ1を実装する際に、熱圧着の代わりに超音波圧着を用いる場合には、単に熱圧着により突起電極15を接合する場合に比べて、半導体チップ1を加熱する温度を50°から250°程度に低下させることができる。そこで、半導体チップ1を実装する場合に、熱圧着の代わりに超音波圧着を用いれば、上記の問題が生じないだけでなく、バリアメタル層を形成,除去する工程が不要となるので、生産性に優れている。
なお、この超音波圧着は、超音波振動を印加しながら押圧するので、半導体チップ1を実装する際に、超音波圧着を用いることにより生産性を低下させることもない。
〔第2の実施の形態〕
図8(B)は、本発明の第2の実施の形態に係る半導体装置2の断面構成の一部を表したものである。この半導体装置2は、上記第1の実施の形態の2つの半導体チップ1のそれぞれの突起電極15の頂部を接合したものであり、上記第1の実施の形態と共通する記載は、適宜省略する。
以下に、図3,図8(A),(B)を参照して、半導体装置2の製造方法について説明する。なお、図8(A)は、上記第1の実施の形態の2つの半導体チップ1を、超音波圧着装置のワークステージSとツールTとの間に挟み込んだ様子を概略的に表したものである。
まず、図8(A)に示したように、平行平板状に対向配置されたワークステージSとツールTとを備えた超音波圧着装置に、それぞれの突起電極15の頂部が接触するように2つの半導体チップ1の位置合わせを行う。
この超音波圧着装置には、それぞれの突起電極15の頂部を接合時に正確に位置合わせすることができる位置測定器(図示せず)が備えられており、この位置測定器により測定される抵抗値が最も小さくなるように2つの半導体チップ1の位置合わせを行う。なお、位置合わせの最適位置は、CCD(Charge Coupled Devices; 電荷結合素子) の映像をモニターしながら自動的もしくは手動で操作することにより決定してもよい。
次に、これらをフリップチップ接続する。具体的には、まず、図3(A)に示したように、ワークステージSと接する半導体チップ1の突起電極15を150°に加熱すると共に、ツールTと接する半導体チップ1の突起電極15を常温(23°)に設定する。その次に、ツールTに接続された超音波振動装置(図示せず)から、ツールTと接する半導体チップ1の突起電極15に対して、図3(B)に示したように、超音波振動を印加する。さらに、図3(C)に示したように、ワークステージSとツールTとの距離を狭める方向にツールTを移動すると共に、それぞれの突起電極15を押圧することにより、それぞれの突起電極15の頂部を接合(固着)して、それぞれの突起電極15を電気的に接続させる。
続いて、必要に応じて、酸化や吸湿による劣化を防ぐため、2つの半導体チップ1の接合部を中心に、一部もしくは全部を樹脂で封止する。封止樹脂としては、エポキシ樹脂を始めとする電気絶縁性と耐熱性が優れた樹脂が選択すれはよい。
以上の工程を経ることにより、図8(B)に示したように、高密度に集積された半導体装置2を得ることができる。
このように、本実施の形態の半導体装置2では、超音波圧着により2つの半導体チップ1を接合するようにしたので、超音波圧着の条件を適切に設定することにより、バリアメタル層を備えている場合に比べて突起電極15のダイシェア強度を顕著に大きくすることができる。また、導電層14をエッチングする際に突起電極15がオーバーエッチングされる量はごくわずかであるので、突起電極15のダイシェア強度が低下するのを抑制することができる。これらのことから、上記の条件で半導体装置2を形成した場合には、何らかの要因で半導体装置2に剪断応力が生じたとしても、その剪断応力によって突起電極15が破断するような虞はほとんどない。
また、本実施の形態の半導体装置2では、半導体装置2を形成する際に、熱圧着の代わりに超音波圧着を用いる場合には、単に熱圧着により突起電極15を接合する場合に比べて、半導体チップ1を加熱する温度を50°から250°程度に低下させることができる。そこで、半導体装置2を形成する場合に、熱圧着の代わりに超音波圧着を用いれば、上記の問題が生じないだけでなく、バリアメタル層を形成,除去する工程が不要となるので、生産性に優れている。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記の実施の形態に限定されるものではなく、種々変形可能である。
例えば、本実施の形態の半導体装置2は、2つの半導体チップ1を積層させたものであったが、本発明はこれに限定されるものではなく、3つ以上の半導体チップ1を積層させたものであってもよい。
また、本実施の形態の半導体装置2は、突起電極15同士を超音波圧着するようにしていたが、本発明はこれに限定されるものではなく、図9(A)に示したように、表面に突起電極15を有さない外部引出電極12を備えた半導体チップ3と、表面に突起電極15を有する、外部引出電極12を備えた半導体チップ1とを超音波圧着装置に挟み込んで、外部引出電極12と突起電極15とを超音波圧着するようにしても構わない。このようにして形成された半導体装置(図9(B))であっても、上記第2の実施の形態の半導体装置2と同様の効果を奏するからである。
なお、本実施の形態の半導体装置2と同様に、本変形例における半導体チップ1の導電層14および突起電極15が金(Au)を含んで構成されると共に、本変形例における半導体チップ1の配線層11および外部引出電極12がアルミニウム(Al)を含んで構成されていても良いし、本変形例における半導体チップ1の外部引出電極12、導電層14および突起電極15が金(Au)を含んで構成されると共に、本変形例における半導体チップ1の配線層11がアルミニウム(Al)を含んで構成されている場合であっても良い。
本発明の第1の実施の形態に係る半導体チップの製造工程を表す断面図である。 図1の半導体チップの実装工程を表す断面図である。 図2の実装工程における超音波圧着の条件をグラフに表したものである。 図1の半導体チップのダイシェア強度試験を説明するための断面図である。 比較例に係る半導体チップのダイシェア強度試験を説明するための断面図である。 超音波振幅を変化させた場合のダイシェア強度試験のデータを表したものである。 加熱温度を変化させた場合のダイシェア強度試験のデータを表したものである。 本発明の第2の実施の形態に係る半導体装置の製造工程を表す断面図である。 図8の半導体装置の変形例の製造工程を表す断面図である。 従来の半導体チップの製造工程を表す断面図である。
符号の説明
1,3…半導体チップ、2…半導体装置、10…半導体基板、11…配線層、12…外部引出電極、13…表面保護層、14…導電層、15…突起電極、16…レジスト層、30…ダミー基板、31…基板、32…Au層、A…超音波振幅、H…加熱温度,L…荷重、

Claims (10)

  1. 半導体基板の表面にアルミニウム(Al)を含む外部引出電極を有すると共に、この外部引出電極の表面に金(Au)を含む突起電極を備えた半導体チップであって、
    前記突起電極が前記外部引出電極に直接に接合されると共に、前記突起電極が他の基板または半導体チップの電気的接続部に対して超音波圧着により接続される
    ことを特徴とする半導体チップ。
  2. 前記超音波圧着は、以下の条件で行われる
    ことを特徴とする請求項1記載の半導体装置。
    荷重L:35.6MPa以上
    振幅A:前記突起部の幅の1/25以上
    加熱温度H:50°以上、250°以下
  3. 半導体基板の表面にアルミニウム(Al)を含む外部引出電極を有すると共に、この外部引出電極の表面に金(Au)を含む突起電極を有する半導体チップが複数積層された構造を備えた半導体装置であって、
    前記突起電極が前記外部引出電極に直接に接合されると共に、前記突起電極が他の半導体チップの前記突起電極に対して超音波圧着により接続されている
    ことを特徴とする半導体装置。
  4. 前記超音波圧着は、以下の条件で行われる
    ことを特徴とする請求項3記載の半導体装置。
    荷重L:35.6MPa以上
    振幅A:前記突起部の幅の1/25以上
    加熱温度H:50°以上、250°以下
  5. 半導体基板の表面にアルミニウム(Al)を含む配線層を有すると共に、この配線層の表面に金(Au)またはAlを含む外部引出電極を有する半導体チップが複数積層された構造を備えた半導体装置であって、
    前記Alを含む外部引出電極を有する半導体チップは、前記Alを含む外部引出電極の表面にAuを含む突起電極をさらに有し、
    前記AuまたはAlを含む外部引出電極が前記配線層に直接に接合されると共に、前記突起電極が他の半導体チップの前記Auを含む外部引出電極に対して超音波圧着により接続されている
    ことを特徴とする半導体装置。
  6. 前記超音波圧着は、以下の条件で行われる
    ことを特徴とする請求項5記載の半導体装置。
    荷重L:35.6MPa以上
    振幅A:前記突起部の幅の1/25以上
    加熱温度H:50°以上、250°以下
  7. 半導体基板の表面にアルミニウム(Al)を含む配線層を有すると共に、この配線層の表面に金(Au)を含む外部引出電極を有する半導体チップが複数積層された構造を備えた半導体装置の製造方法であって、
    前記突起電極を前記外部引出電極に直接に接合すると共に、前記突起電極を他の半導体チップの前記突起電極に対して超音波圧着により接続する
    ことを特徴とする半導体装置の製造方法。
  8. 前記超音波圧着は、以下の条件で行われる
    ことを特徴とする請求項7記載の半導体装置の製造方法。
    荷重L:35.6MPa以上
    振幅A:前記突起部の幅の1/25以上
    加熱温度H:50°以上、250°以下
  9. 半導体基板の表面にアルミニウム(Al)を含む配線層を有すると共に、この配線層の表面に金(Au)またはAlを含む外部引出電極を有する半導体チップが複数積層された構造を備えた半導体装置の製造方法であって、
    前記AuまたはAlを含む外部引出電極を前記配線層に直接に接合すると共に、Auを含む突起電極を前記Alを含む外部引出電極に直接に接合し、そのあと前記突起電極を他の半導体チップの前記Auを含む外部引出電極に対して超音波圧着により接続する
    ことを特徴とする半導体装置の製造方法。
  10. 前記超音波圧着は、以下の条件で行われる
    ことを特徴とする請求項9記載の半導体装置の製造方法。
    荷重L:35.6MPa以上
    振幅A:前記突起部の幅の1/25以上
    加熱温度H:50°以上、250°以下

JP2004334844A 2004-11-18 2004-11-18 半導体チップ並びに半導体装置およびその製造方法 Pending JP2006147781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004334844A JP2006147781A (ja) 2004-11-18 2004-11-18 半導体チップ並びに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004334844A JP2006147781A (ja) 2004-11-18 2004-11-18 半導体チップ並びに半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006147781A true JP2006147781A (ja) 2006-06-08

Family

ID=36627126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004334844A Pending JP2006147781A (ja) 2004-11-18 2004-11-18 半導体チップ並びに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006147781A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010535404A (ja) * 2007-05-16 2010-11-18 クゥアルコム・インコーポレイテッド ダイ積層システムおよび方法
JP2013004609A (ja) * 2011-06-14 2013-01-07 Nikon Corp 基板貼り合わせ方法
JP2018032836A (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 電子部品の接合構造および電子部品接合体の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010535404A (ja) * 2007-05-16 2010-11-18 クゥアルコム・インコーポレイテッド ダイ積層システムおよび方法
US9159694B2 (en) 2007-05-16 2015-10-13 Qualcomm Incorporated Die stacking system and method
JP2013004609A (ja) * 2011-06-14 2013-01-07 Nikon Corp 基板貼り合わせ方法
JP2018032836A (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 電子部品の接合構造および電子部品接合体の製造方法

Similar Documents

Publication Publication Date Title
US9502396B2 (en) Air trench in packages incorporating hybrid bonding
CN100440467C (zh) 半导体芯片及其制造方法、和半导体装置
TWI293206B (en) Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument
JP5624649B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
TWI281719B (en) Semiconductor device
TW544823B (en) Semiconductor device, its manufacturing method, and electronic apparatus
JP4768343B2 (ja) 半導体素子の実装方法
JP3684978B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP4663165B2 (ja) 半導体装置およびその製造方法
JP2010171386A (ja) 半導体装置及びその製造方法
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP2010153822A (ja) 電子装置、電子装置の製造方法、電子機器
JP4121542B1 (ja) 電子装置の製造方法
TW202008539A (zh) 構裝結構、其接合方法及用於其的線路板
US20080017982A1 (en) Semiconductor Chip And Method For Manufacturing Same, Electrode Structure Of Semiconductor Chip And Method For Forming Same, And Semiconductor Device
US20100048017A1 (en) Bonded structure and bonding method
JP2006202974A (ja) 電子装置及びその製造方法
JP2006147781A (ja) 半導体チップ並びに半導体装置およびその製造方法
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
JP2012190939A (ja) 半導体装置およびその製造方法
JP3261912B2 (ja) バンプ付き半導体装置およびその製造方法
US6827252B2 (en) Bump manufacturing method
TWI697078B (zh) 封裝基板結構與其接合方法
JP2008053406A (ja) 半導体装置およびその製造方法
JP2007250999A (ja) 半導体装置の製造方法