JP2018032836A - 電子部品の接合構造および電子部品接合体の製造方法 - Google Patents

電子部品の接合構造および電子部品接合体の製造方法 Download PDF

Info

Publication number
JP2018032836A
JP2018032836A JP2016166335A JP2016166335A JP2018032836A JP 2018032836 A JP2018032836 A JP 2018032836A JP 2016166335 A JP2016166335 A JP 2016166335A JP 2016166335 A JP2016166335 A JP 2016166335A JP 2018032836 A JP2018032836 A JP 2018032836A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
mounting surface
base material
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016166335A
Other languages
English (en)
Other versions
JP6623978B2 (ja
Inventor
伊藤 慎悟
Shingo Ito
慎悟 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016166335A priority Critical patent/JP6623978B2/ja
Priority to CN201720543304.1U priority patent/CN206758431U/zh
Publication of JP2018032836A publication Critical patent/JP2018032836A/ja
Application granted granted Critical
Publication of JP6623978B2 publication Critical patent/JP6623978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】例えば基板と、それに接合される例えば半導体ベアチップ等とで構成される電子部品の接合構造において、電子部品同士の大きな接合強度が得られる、電子部品の接合構造および電子部品接合体の製造方法を提供する。
【解決手段】第1基材11と、当該第1基材11の実装面S1に形成された第1電極12と、第1電極12の一部を露出させる開口、および第1電極12に重ならない位置に形成された第1凹部DP1を有し、第1基材11の実装面S1を被覆する第1絶縁膜13と、を含む第1電子部品と、第2基材21と、当該第2基材21の実装面に形成された第2電極22と、を含む第2電子部品と、第1電極12と第2電極22とが対面する状態で、第1電極12と第2電極22とを電気的に導通させる導電性接合材31と、第2電子部品の実装面と第1絶縁膜13との間隙を封止する絶縁性接合材32と、を備える。
【選択図】図1

Description

本発明は、複数の電子部品が接合されて所定の回路が構成される電子部品の接合構造、および複数の電子部品が接合されて構成される電子部品接合体の製造方法に関する。
従来、基板にベアチップをフリップチップ実装する方法の一つとして、はんだバンプが形成されたベアチップを基板上にマウントし、リフロー接続する方法がある。このようにはんだバンプを用いてフリップチップ実装する場合、はんだバンプに応力が集中して破断するのを防止するために、ベアチップと基板との間にアンダーフィル用樹脂を注入し、応力を緩和させる構造が特許文献1に示されている。
特開2008−113045号公報
特許文献1に示されるような、ベアチップと基板との間にアンダーフィル用樹脂が注入される電子部品の接続構造では、基板表面の電極の無い領域での、アンダーフィルを介した、基板とベアチップとの接合強度が不十分である場合があった。
本発明の目的は、上述のように、例えば基板と、それに接合される例えば半導体ベアチップ等とで構成される電子部品の接合構造において、電子部品同士の大きな接合強度が得られる、電子部品の接合構造および電子部品接合体の製造方法を提供することにある。
・本発明の電子部品の接合構造は、
第1基材と、当該第1基材の実装面に形成された第1電極と、前記第1電極の一部を露出させる開口、および前記第1電極に重ならない位置に形成された第1凹部を有し、前記第1基材の実装面を被覆する第1絶縁膜と、を含む第1電子部品と、
第2基材と、当該第2基材の実装面に形成された第2電極と、を含む第2電子部品と、
前記第1電極と前記第2電極とが対面する状態で、前記第1電極と前記第2電極とを電気的に導通させる導電性接合材と、
前記第2電子部品の実装面と前記第1絶縁膜との間隙を封止する絶縁性接合材と、
を備える。
上記構成により、絶縁性接合材は、第1電子部品の第1絶縁膜と第2電子部品の実装面との間隙を、第1絶縁膜の第1凹部を含む大きな面積で接合する。そのため、第1電子部品と第2電子部品との接合強度が確保される。
・前記第1電極の厚さは、前記第1絶縁膜の厚さより厚くてもよい。このことにより、第1の凹部が相対的に深くなり、第1電子部品と第2電子部品との接合強度がより高まる。
・前記第1電極は、前記第1基材の実装面から離れるにしたがって幅が狭くなる形状であることが好ましい。このことにより、第1基材の実装面に第1絶縁膜を被覆する際、第1絶縁膜の材料が流れやすく、空隙ができにくくなるため、第1絶縁膜の接合強度を高められる。
・前記絶縁性接合材の線膨張係数は、前記第1基材の線膨張係数と前記第2基材の線膨張係数との間の値であることが好ましい。これにより、温度変化による、第1基材と第2基材とに作用する応力が緩和され、絶縁性接合材による接合強度が維持される。また、第1電極と第2電極との電気的接続の信頼性が高まる。さらに、温度変化による変形(反り)の少ない電子部品の接合構造が得られる。
・前記第2電極の一部を露出させる開口と、前記第2電極に重ならない位置に形成された第2凹部とを有し、前記第2基材の実装面を被覆する第2絶縁膜を備え、絶縁性接合材は前記第1絶縁膜と前記第2絶縁膜との間隙を封止する構成であってもよい。このことにより、絶縁性接合材に対する第1絶縁膜および第2絶縁膜の接合面積が大きくなって、第1電子部品と第2電子部品との接合強度がより高まる。
・本発明の電子部品接合体の製造方法は、
第1基材の実装面に複数の第1電極を形成し、前記複数の第1電極のそれぞれの一部が露出し前記複数の第1電極のうち隣接する第1電極の間が第1凹部となる第1絶縁膜を前記第1基材の実装面に被覆する、第1電子部品製造工程と、
第2基材の実装面に第2電極を形成する第2電子部品製造工程と、
前記第1電極と前記第2電極とを導電性接合材を介して電気的に導通させる接合工程と、
前記第2電子部品の実装面と前記第1絶縁膜との間隙を絶縁性接合材で封止する封止工程と、
を備える。
上記構成により、第1絶縁膜を第1基材の実装面に被覆するだけで、第1凹部を形成でき、第1絶縁膜の形成が容易となる。
・前記第2電子部品製造工程は、前記第2基材の実装面に、前記第2電極の一部を露出させる開口と、前記第2電極に重ならない第2凹部とを有する第2絶縁膜を形成する工程を含むことが好ましい。このことにより、絶縁性接合材に対する第1絶縁膜および第2絶縁膜の接合面積が大きくなって、第1電子部品と第2電子部品との接合強度がより高まる。
本発明によれば、第1電子部品と第2電子部品とが強い接合強度で接合された電子部品の接合構造および電子部品接合体が得られる。
図1は第1の実施形態に係る電子部品接合体101の主要部の断面図である。 図2は、電子部品接合体101の、接合前の第1電子部品10および第2電子部品20の主要部の断面図である。 図3は電子部品接合体101の製造方法を示す図であり、図3中の(1)〜(6)は各工程での状態を表す断面図である。 図4は第2の実施形態に係る電子部品接合体102の製造方法を示す図であり、図4中の(1)〜(5)は各工程での状態を表す断面図である。 図5は第3の実施形態に係る電子部品接合体103の製造方法を示す図であり、図5中の(1)〜(5)は各工程での状態を表す断面図である。 図6は第4の実施形態に係る電子部品接合体104の主要部の断面図である。 図7は第5の実施形態に係る電子部品接合体105の主要部の断面図である。 図8は電子部品接合体105の第1電極12の形成手順を示す図であり、図8中の(1)〜(3)は各工程での状態を表す断面図である。 図9は第6の実施形態に係る電子部品接合体106の主要部の断面図である。 図10は、電子部品接合体106の、接合前の第1電子部品10および第2電子部品20の主要部の断面図である。 図11は第7の実施形態に係る電子部品接合体107の主要部の断面図である。 図12は電子部品接合体107の、接合前の第1電子部品10および第2電子部品20の主要部の断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1は第1の実施形態に係る電子部品接合体101の主要部の断面図である。図2は接合前の第1電子部品10および第2電子部品20の主要部の断面図である。
本実施形態の電子部品接合体101は、第1電子部品10と第2電子部品20との接合体である。
図2に示すように、第1電子部品10は、第1基材11と、この第1基材11の実装面S1に形成された複数の第1電極12と、第1基材11の実装面S1を被覆する第1絶縁膜13と、を含む。第1絶縁膜13は、複数の第1電極12のそれぞれの一部を露出させる開口AP1、および第1電極12に重ならない位置に形成された第1凹部DP1を有する。第2電子部品20は、第2基材21と、この第2基材21の実装面S2に形成された第2電極22と、を含む。
第1基材11は例えばポリイミドフィルム等の多層フレキシブル基板である。第1電極12は例えばCu箔をパターンニングしたものである。第1絶縁膜13は例えばポリイミドフィルムの貼付または、高粘度のポリイミドスラリーの印刷により形成される。第2基材21は例えば半導体ベアチップであり、第2電極22は表面が例えばAuのパッド電極である。
図1に表れているように、第1電極12と第2電極22とは導電性接合材31を介して接合され、第1電極12と第2電極22とは電気的に導通する。導電性接合材31は例えばSnAgCu系等のSn合金はんだである。
また、図1、図2に表れているように、第2電子部品20の実装面S2と第1絶縁膜13との間隙が絶縁性接合材32によって封止されている。絶縁性接合材32は、例えば、主剤と硬化剤が混合された状態の1液型エポキシ樹脂に、熱膨張係数調整用の、線膨張係数の小さなSiO2 フィラーが含有されたコンポジットレジンである。この絶縁性接合材32の線膨張係数は、第1基材11の線膨張係数と第2基材21の線膨張係数との間の値である。
図3は、電子部品接合体101の製造方法を示す図であり、(1)〜(6)は各工程での状態を表す断面図である。電子部品接合体101の製造方法は次のとおりである。
[第1電子部品製造工程]
図3中の(1)に示すように、第1基材11の実装面S1に複数の第1電極12を形成する。例えば、ポリイミドフィルムにCu箔をラミネートし、このCu箔をフォトリソグラフィによってパターンニングすることで第1電極12を形成する。
次に、図3中の(2)に示すように、第1絶縁膜13を第1基材11の実装面S1に被覆する。第1絶縁膜13は、複数の第1電極12のそれぞれの一部を露出させる開口AP1と、互いに隣接する第1電極12と第1電極12との間が凹んだ第1凹部DP1と、を有する。例えば、ポリイミドフィルムに開口AP1を形成し、そのポリイミドフィルムを第1基材11の実装面S1に貼付する。ポリイミドフィルムの開口AP1の内縁は第1電極12の外縁より内側にあるので、第1電極12の一部が開口AP1から露出する構造となる。そのため、互いに隣接する第1絶縁膜13と第1絶縁膜13との間が第1凹部DP1となる。すなわち、第1絶縁膜13を第1基材11に貼付することにより、第1凹部DP1が自動的に形成される。
上記第1絶縁膜13は、例えば高粘度のポリイミドスラリーを第1基材11の実装面S1に印刷することにより形成してもよい。この場合、印刷後にレベリングのための研磨を特に行わない。そのことによって、第1凹部DP1の内底面から頂部までの高さを極力大きくする。
[第2電子部品製造工程]
図2に示すように、第2基材21の実装面S2に第2電極22を形成する。この例では、半導体プロセスにより、Alパッドに無電解Ni/Pd/AuめっきによるUBM(Under Bump Metal)を形成する。その後、ウェハをダイシングして個別の半導体ベアチップを得る。
[接合工程]
図3中の(2)(3)に示すように、開口AP1にはんだ等の導電性接合材31を印刷形成する。その際、第1絶縁膜13の開口AP1ははんだペーストの流れを防止し、はんだ形成位置を規制する「堤」として作用する。
その後、図3中の(4)(5)に示すように、第2電子部品20の第2電極22が導電性接合材(はんだ)31を介して第1電極12に対面するように、第2電子部品20を第1電子部品10に載置し、リフローソルダリングプロセスによってはんだ付けを行う。これにより、第1電極12と第2電極22とを導電性接合材31を介して電気的に導通させる。
[封止工程]
図3中の(6)に示すように、第2電子部品20の実装面S2と第1絶縁膜13との間隙を絶縁性接合材32で封止する。例えば、液状の上記コンポジットレジンを第2電子部品20の実装面S2と第1絶縁膜13との間隙に注入し、加熱硬化させる。
本実施形態によれば、次のような効果を奏する。
(a)絶縁性接合材32は第1凹部DP1に充填されるので、絶縁性接合材32は、第1電子部品10の第1絶縁膜13と第2電子部品20の実装面S2との間隙を、第1絶縁膜13の第1凹部DP1を含む大きな面積で接合する。そのため、第1電子部品10と第2電子部品20とは、所定の大きな接合強度で接合される。
(b)第1絶縁膜13は第1電極12の外周を覆うので、第1電極12の剥離が防止される。
(c)第1絶縁膜13の開口AP1ははんだペーストの流れを防止し、はんだ形成位置を規制するので、より小さな第1電極12および第2電極22にも適用できる。
(d)絶縁性接合材32の線膨張係数は、第1基材11の線膨張係数と第2基材21の線膨張係数との間の値であるので、温度変化による、第1基材と第2基材とに作用する応力が緩和され、絶縁性接合材による接合強度が維持される。また、第1電極と第2電極との電気的接続の信頼性が高まる。さらに、温度変化による変形(反り)の少ない電子部品の接合構造が得られる。
《第2の実施形態》
第2の実施形態では、絶縁性接合材の形成方法が第1の実施形態とは異なる例を示す。
図4は第2の実施形態に係る電子部品接合体102の製造方法を示す図であり、(1)〜(5)は各工程での状態を表す断面図である。電子部品接合体102の製造方法は次のとおりである。
[第1電子部品製造工程]
第1の実施形態と同様にして、図4中の(1)(2)に示すように、第1基材11の実装面S1に複数の第1電極12を形成し、第1絶縁膜13を第1基材11の実装面S1に被覆する。
[第2電子部品製造工程]
第1の実施形態と同様にして、第2基材21の実装面に第2電極22を形成する。
[接合工程][封止工程]
本実施形態では接合工程と封止工程は同時的に行われる。先ず、第1の実施形態と同様にして、図4中の(2)(3)に示すように、開口AP1にはんだ等の導電性接合材31を印刷形成する。
次に、図4中の(4)に示すように、導電性接合材31を含む、第1絶縁膜13の表面に絶縁性接合材32を塗布する。
その後、図4中の(5)に示すように、第2電子部品20の第2電極22が導電性接合材(はんだ)31を介して第1電極12に対面するように、第2電子部品20を第1電子部品10に載置し、リフローソルダリングプロセスによってはんだ付けを行う。また、このリフローソルダリングプロセス時の熱により絶縁性接合材32を硬化させる。
本実施形態のように、絶縁性接合材32による封止と導電性接合材31による電気的接合を同時的に行ってもよい。
《第3の実施形態》
第3の実施形態では、絶縁性接合材による封止と導電性接合材による電気的接合を同時的に行う別の例を示す。
図5は第3の実施形態に係る電子部品接合体103の製造方法を示す図であり、(1)〜(5)は各工程での状態を表す断面図である。電子部品接合体103の製造方法は次のとおりである。
[第1電子部品製造工程]
第1の実施形態と同様にして、図5中の(1)(2)に示すように、第1基材11の実装面S1に複数の第1電極12を形成し、第1絶縁膜13を第1基材11の実装面S1に被覆する。
[第2電子部品製造工程]
第1の実施形態と同様にして、第2基材21の実装面に第2電極22を形成する。
[接合工程][封止工程]
本実施形態では接合工程と封止工程は同時的に行われる。先ず、図5中の(3)に示すように、第1絶縁膜13の表面に絶縁性接合材32を塗布する。開口AP1は開口されたままである。
次に、図5中の(4)に示すように、開口AP1にはんだ等の導電性接合材31を印刷形成する。
その後、図5中の(5)に示すように、第2電子部品20の第2電極22が導電性接合材(はんだ)31を介して第1電極12に対面するように、第2電子部品20を第1電子部品10に載置し、リフローソルダリングプロセスによってはんだ付けを行う。また、このリフローソルダリングプロセス時の熱により絶縁性接合材32を硬化させる。
本実施形態のように、絶縁性接合材32による封止と導電性接合材31による電気的接合を同時的に行ってもよい。
《第4の実施形態》
第4の実施形態では、第1絶縁膜と第1電極との厚さ関係が第1の実施形態とは異なる例を示す。
図6は第4の実施形態に係る電子部品接合体104の主要部の断面図である。全体の基本的な構造は第1の実施形態で示した電子部品接合体101と同じであるが、第1電極12の厚さは、第1絶縁膜13の厚さより厚い。図6において、第1電極12の厚さT12と、第1絶縁膜13の厚さT13は、T12>T13の関係にある。
本実施形態によれば、第1凹部DP1が相対的に深くなり、第1電子部品10と第2電子部品20との接合強度はより高まる。
《第5の実施形態》
第5の実施形態では、第1電極の断面形状が第1の実施形態とは異なる例を示す。
図7は第5の実施形態に係る電子部品接合体105の主要部の断面図である。全体の基本的な構造は第1の実施形態で示した電子部品接合体101と同じであるが、第1電極12の断面形状は、第1基材11の実装面S1から離れるにしたがって幅が狭くなるテーパー形状である。
図8は上記第1電極12の形成手順を示す図であり、(1)〜(3)は各工程での状態を表す断面図である。先ず、図8中の(1)に示すように、第1基材11の実装面S1にCu箔12Sをラミネートし、Cu箔12Sの表面にレジスト膜40を塗布し、これをフォトリソグラフィによりパターンニングする。
次に、図8中の(2)に示すように、Cu箔12Sをエッチングすることで、第1電極12をパターンニングする。このとき、Cu箔を等方エッチングまたは低選択エッチングする。このことにより、第1電極12の断面形状は、第1基材11の実装面S1から離れるにしたがって幅が狭くなるテーパー形状となる。
本実施形態によれば、第1基材11の実装面S1に第1絶縁膜13を被覆する際、第1絶縁膜13の材料が流れやすく、空隙ができにくくなるため、第1絶縁膜13の接合強度を高められる。
《第6の実施形態》
第6の実施形態では、第2凹部を含む電子部品接合体について示す。
図9は、第6の実施形態に係る電子部品接合体106の主要部の断面図である。図10は接合前の第1電子部品10および第2電子部品20の主要部の断面図である。
図10に示すように、第1電子部品10は、第1基材11と、この第1基材11の実装面S1に形成された複数の第1電極12と、第1基材11の実装面S1を被覆する第1絶縁膜13と、を含む。第1絶縁膜13は、複数の第1電極12のそれぞれの一部を露出させる開口AP1、および第1電極12に重ならない位置に形成された第1凹部DP1を有する。第2電子部品20は、第2基材21と、この第2基材21の実装面S2に形成された第2電極22と、第2基材21の実装面S2を被覆する第2絶縁膜23と、を含む。第2絶縁膜23は、複数の第2電極22のそれぞれの一部を露出させる開口AP2、および第2電極22に重ならない位置に形成された第2凹部DP2を有する。
第1電子部品10の構成は、これまでに示した各実施形態の第1電子部品10と同じである。第2基材21は例えば半導体ベアチップであり、第2電極22は例えばAuバンプである。第2絶縁膜23は第2基材21の実装面S2に形成された、例えばポリイミド膜である。ポリイミド膜の開口AP2の内縁は第2電極22の外縁より内側にあるので、第2電極22の一部が開口AP2から露出する構造となる。そのため、互いに隣接する第2絶縁膜23と第2絶縁膜23との間が第2凹部DP2となる。すなわち、第2絶縁膜23を第2基材21に形成することにより、第2凹部DP2が自動的に形成される。
本実施形態によれば、図9に表れているように、絶縁性接合材32に対する第1絶縁膜13および第2絶縁膜23の接合面積が大きくなって、第1電子部品10と第2電子部品20との接合強度がより高まる。
《第7の実施形態》
第7の実施形態では、第1電子部品と第2電子部品との大小関係が、これまでに示した実施形態とは異なる例を示す。
図11は第7の実施形態に係る電子部品接合体107の主要部の断面図である。図12は接合前の第1電子部品10および第2電子部品20の主要部の断面図である。
本実施形態の電子部品接合体107は、図12に示すように、二つの第1電子部品10A,10Bと単一の第2電子部品20とを含む。第1電子部品10Aの構成は、これまでに示した各実施形態の第1電子部品10と同じである。第1電子部品10Bは直方体状の基体の両端に端子電極を備える所謂ドッグボーン型のチップ部品である。
第2電子部品20は、第2基材21と、この第2基材21の実装面S2に形成された複数の第2電極22と、を含む。
図11に示すように、第1電子部品10A,10Bは第2電子部品20の第2電極22にはんだ等の導電性接合材31を介して接合される。その後、第2電子部品20の実装面S2と第1電子部品10Aの第1絶縁膜13との間隙、および第2電子部品20の実装面S2と第1電子部品10Bとの間隙を絶縁性接合材32で封止する。例えば、液状のコンポジットレジンを第2電子部品20の実装面S2と第1電子部品10A,10Bとの間隙に注入し、加熱硬化させる。絶縁性接合材32は第1凹部DP1に充填されるので、絶縁性接合材32は、第1電子部品10Aの第1絶縁膜13と第2電子部品20の実装面S2との間隙を、第1絶縁膜13の第1凹部DP1を含む大きな面積で接合する。そのため、第1電子部品10Aと第2電子部品20とは、所定の大きな接合強度で接合される。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
AP1,AP2…開口
DP1…第1凹部
DP2…第2凹部
S1,S2…実装面
10,10A,10B…第1電子部品
11…第1基材
12…第1電極
12S…Cu箔
13…第1絶縁膜
20…第2電子部品
21…第2基材
22…第2電極
23…第2絶縁膜
31…導電性接合材
32…絶縁性接合材
40…レジスト膜
101〜107…電子部品接合体

Claims (7)

  1. 第1基材と、当該第1基材の実装面に形成された第1電極と、前記第1電極の一部を露出させる開口、および前記第1電極に重ならない位置に形成された第1凹部を有し、前記第1基材の実装面を被覆する第1絶縁膜と、を含む第1電子部品と、
    第2基材と、当該第2基材の実装面に形成された第2電極と、を含む第2電子部品と、
    前記第1電極と前記第2電極とが対面する状態で、前記第1電極と前記第2電極とを電気的に導通させる導電性接合材と、
    前記第2電子部品の実装面と前記第1絶縁膜との間隙を封止する絶縁性接合材と、
    を備える、電子部品の接合構造。
  2. 前記第1電極の厚さは前記第1絶縁膜の厚さよりも厚い、請求項1に記載の電子部品の接合構造。
  3. 前記第1電極は、前記第1基材の実装面から離れるにしたがって幅が狭くなる形状である、請求項1または2に記載の電子部品の接合構造。
  4. 前記絶縁性接合材の線膨張係数は、前記第1基材の線膨張係数と前記第2基材の線膨張係数との間の値である、請求項1または2に記載の電子部品の接合構造。
  5. 前記第2電極の一部を露出させる開口と、前記第2電極に重ならない位置に形成された第2凹部とを有し、前記第2基材の実装面を被覆する第2絶縁膜を備え、前記絶縁性接合材は前記第1絶縁膜と前記第2絶縁膜との間隙を封止する、請求項1から4のいずれか記載の電子部品の接合構造。
  6. 第1基材の実装面に複数の第1電極を形成し、前記複数の第1電極のそれぞれの一部が露出し前記複数の第1電極のうち隣接する第1電極の間が第1凹部となる第1絶縁膜を前記第1基材の実装面に被覆する、第1電子部品製造工程と、
    第2基材の実装面に第2電極を形成する第2電子部品製造工程と、
    前記第1電極と前記第2電極とを導電性接合材を介して電気的に導通させる接合工程と、
    前記第2電子部品の実装面と前記第1絶縁膜との間隙を絶縁性接合材で封止する封止工程と、
    を備え、前記第1電子部品と前記第2電子部品との接合体を製造する、電子部品接合体の製造方法。
  7. 前記第2電子部品製造工程は、前記第2基材の実装面に、前記第2電極の一部を露出させる開口と、前記第2電極に重ならない第2凹部とを有する第2絶縁膜を形成する工程を含む、請求項6に記載の電子部品接合体の製造方法。
JP2016166335A 2016-08-26 2016-08-26 電子部品の接合構造および電子部品接合体の製造方法 Active JP6623978B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016166335A JP6623978B2 (ja) 2016-08-26 2016-08-26 電子部品の接合構造および電子部品接合体の製造方法
CN201720543304.1U CN206758431U (zh) 2016-08-26 2017-05-16 电子部件的接合构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016166335A JP6623978B2 (ja) 2016-08-26 2016-08-26 電子部品の接合構造および電子部品接合体の製造方法

Publications (2)

Publication Number Publication Date
JP2018032836A true JP2018032836A (ja) 2018-03-01
JP6623978B2 JP6623978B2 (ja) 2019-12-25

Family

ID=60617108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016166335A Active JP6623978B2 (ja) 2016-08-26 2016-08-26 電子部品の接合構造および電子部品接合体の製造方法

Country Status (2)

Country Link
JP (1) JP6623978B2 (ja)
CN (1) CN206758431U (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491448A (ja) * 1990-08-02 1992-03-24 Toray Dow Corning Silicone Co Ltd フリップチップ型半導体装置
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH0964097A (ja) * 1995-08-29 1997-03-07 Toshiba Corp 半導体装置
JPH11145336A (ja) * 1997-11-10 1999-05-28 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装構造および実装方法
JP2001077516A (ja) * 1999-07-05 2001-03-23 Matsushita Electric Ind Co Ltd 電子部品装置及びその製造方法、並びに、回路基板
JP2005229008A (ja) * 2004-02-16 2005-08-25 Toppan Printing Co Ltd プリント配線板及びその製造方法
JP2006147781A (ja) * 2004-11-18 2006-06-08 Kumamoto Univ 半導体チップ並びに半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491448A (ja) * 1990-08-02 1992-03-24 Toray Dow Corning Silicone Co Ltd フリップチップ型半導体装置
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH0964097A (ja) * 1995-08-29 1997-03-07 Toshiba Corp 半導体装置
JPH11145336A (ja) * 1997-11-10 1999-05-28 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装構造および実装方法
JP2001077516A (ja) * 1999-07-05 2001-03-23 Matsushita Electric Ind Co Ltd 電子部品装置及びその製造方法、並びに、回路基板
JP2005229008A (ja) * 2004-02-16 2005-08-25 Toppan Printing Co Ltd プリント配線板及びその製造方法
JP2006147781A (ja) * 2004-11-18 2006-06-08 Kumamoto Univ 半導体チップ並びに半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN206758431U (zh) 2017-12-15
JP6623978B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
JP4651359B2 (ja) 半導体装置およびその製造方法
JP5018155B2 (ja) 配線基板、電子部品の実装構造、及び半導体装置
JP2008016818A (ja) 半導体装置およびその製造方法
JP2000150701A (ja) 半導体装置並びにこれに用いる接続用基板及びその製造方法
JP2009200067A (ja) 半導体チップおよび半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2000164761A (ja) 半導体装置および製造方法
JP2003152131A (ja) 中空封着パッケージおよびその製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP6623978B2 (ja) 電子部品の接合構造および電子部品接合体の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2020136629A (ja) 電子装置および電子装置の製造方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP4561969B2 (ja) 半導体装置
TWI720728B (zh) 薄膜覆晶封裝結構和其製作方法
JP6467797B2 (ja) 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
JPH11224918A (ja) 半導体装置及びその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2001102409A (ja) 半導体装置およびその製造方法
JP4591715B2 (ja) 半導体装置の製造方法
JPH09181120A (ja) 半導体装置およびその製造方法
JP2010040891A (ja) 部品内蔵配線板
JP3721986B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6623978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150