JPH0491448A - フリップチップ型半導体装置 - Google Patents

フリップチップ型半導体装置

Info

Publication number
JPH0491448A
JPH0491448A JP2205606A JP20560690A JPH0491448A JP H0491448 A JPH0491448 A JP H0491448A JP 2205606 A JP2205606 A JP 2205606A JP 20560690 A JP20560690 A JP 20560690A JP H0491448 A JPH0491448 A JP H0491448A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
elastomer
flip
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2205606A
Other languages
English (en)
Other versions
JP2843658B2 (ja
Inventor
Kazumi Nakayoshi
和己 中吉
Katsutoshi Mine
勝利 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Silicone Co Ltd filed Critical Dow Corning Toray Silicone Co Ltd
Priority to JP20560690A priority Critical patent/JP2843658B2/ja
Priority to DE69109014T priority patent/DE69109014T2/de
Priority to EP19910112967 priority patent/EP0469614B1/en
Priority to KR1019910013369A priority patent/KR100216100B1/ko
Priority to TW80106557A priority patent/TW216468B/zh
Publication of JPH0491448A publication Critical patent/JPH0491448A/ja
Application granted granted Critical
Publication of JP2843658B2 publication Critical patent/JP2843658B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、基板上にフリップチップ型半導体素子を実装
してなる半導体装置に関し、特に信頼性に優れたフリッ
プチップ型半導体装置に関する。
［従来の技術］ 半導体素子を基板上に実装する方法として、フェースア
ップ方式であるワイヤーボンディング法、フェースダウ
ン方式であるハンダバンプ法と導電性エポキシ樹脂接着
剤や導電性ポリイミド樹脂接着剤による方法、およびテ
ープオートメ−ティラドボンディング法（ＴＡＢ法）が
採用されている。
近年のＬＳＩの高集積化、高機能化に伴い、半導体素子
の電極パッドは、現在は１００μｍ角であり、将来は数
十μｍ角となり、その電極数も増加する傾向にあり、更
にパッド間のピッチも狭小化する傾向にある。これらの
高密度実装、多ピン化に対応するパッケージ技術として
、ＴＡＢ法、ピングリッドアレー（ＰＧＡ）パッケージ
、クラオードフラットパッケージ（ＱＦＰ）等がある。
しかし、ＴＡＢ法でも、低接続抵抗確保の為接合面積が
大きくなり、コストが高いなどの問題点がある。また、
ＰＧＡ１　ＱＦＰ等のＩＣパッケージでは、高密度実装
、コストの点で限界があり、フリップチップ実装が急激
に増加しつつある。
［発明が解決しようとする問題点コ ツリップチップ実装のうち、ハンダバンプ法では、電極
の微細化に限界がある。また、ヒートサイクルテストや
ヒートショックテストなどの信頼性試験において、半導
体素子の大型化に伴い、実装基板と半導体素子の熱膨張
係数の違いによる熱的ストレスによって、バンプクラッ
クの発生やバンプのルーズコンタクト、接続抵抗の増加
（導通不良）が起こるという問題がある。ところが、半
導体素子表面の電極と基極上の電極の接続（バンプ接続
）に導電性のエポキシ樹脂接着剤やポリイミド樹脂接着
剤を使用すると、半導体素子き基板との熱膨張係数の違
いにより、例えば実装基板がガラスの場合はガラスにク
ラックを生じたり、導電性エポキシ樹脂接着剤等にクラ
ックを生じるという問題がある。さらに、ハンダバンプ
法では、ハンダクラックのみならず、不良が発生した半
導体素子の修理ができないなどの問題点がある。
また、半導体素子の耐湿性等の信頼性向上の為に通常、
半導体素子表面を封止樹脂で保護しているが、例えば、
ハンダや導電性エポキシ樹脂接着剤等でバンプ接続した
半導体素子表面を、エポキシ樹脂、アクリル樹脂、ポリ
イミド樹脂等の硬質樹脂で保護した場合は、特に前記の
バンプクラックの発生やバンプのルーズコンタクトが一
層顕著であるという問題がある。
本発明者は、上記問題点を解決するために鋭意研究した
結果、導電性シリコーンエラストマーを電極の接合部に
使用し、半導体素子表面の封止材としてエラストマー封
止剤を使用することにより上記問題点を解決することを
見いだし、本発明に到達した。
［問題点を解決するための手段およびその作用コ本発明
は、フリップチップ型半導体素子を基板上に実装してな
る半導体装置において、該半導体素子表面と該基板上の
電極を導電性シリコーンエラストマーにより接続し、更
に該半導体素子の少なくとも能動部表面をエラストマー
封止材により保護してなることを特徴とする、フリップ
チップ型半導体装置に関する。
本発明の半導体装置を詳細に説明する。
本発明の半導体装置は、動作原理の点からバイポーラ、
ＭＯ８１ＨＥＭＴなどのいずれでもよく、機能の点から
ロジックＩＣ，メモリＩＣなどのいずれでもよく、集積
度の点から集積回路（ＩＣ）、混成ＩＣ１個別半導体（
例えば、トランジスターサイリスター）などのいずれで
もよい。
本発明の半導体装置を構成する半導体素子は、シリコン
、ガリウム砒素、硫化カドミウムなどいずれの材料でで
きていてもよい。
本発明の半導体装置を構成する実装基板は、ガラス基板
、セラミック基板、金属複合基板、プラスチック基板な
どのいずれでもよい。半導体素子表面の電極部分は、ア
ルミポンディングパッド、金バンプが予め付属し゛たも
のなどのいずれでもよい。
半導体素子表面の電極と基板上の電極は、導電性シリコ
ーンエラストマーにより接続されている。
この導電性シリコーンエラストマーは、２５℃における
引張ヤング率が通常１００Ｋｇｆ／ｃｍ２以下であり、
導電性エポキシ樹脂接着剤よりもヤング率が低いので、
半導体素子のポンディングパッドや、回路基板の接続部
分およびバンプへの応力集中を緩和し、かつ低接続抵抗
値を維持することができる。導電性シリコーンエラスト
マーとしては、作業性に優れ、高純度であり、導電性フ
ィラーを配合した自己接着性の付加反応硬化型シリコー
ンゴム組成物を半導体素子表面の電極と基板上の電極に
接触した状態で硬化させたものが好まシ＜、シリコーン
ゴムのみならず、シリコ−７’ｆルであってもよい。基
板上に実装された半導体素子の少なくとも能動部表面は
エラストマー封止材により保護されているので、外的要
因から保護され、信頼性試験においても長期間、低接続
抵抗を維持することができる。絶縁性エラストマー封止
剤としては、シリコーンエラストマー封止材が好ましく
、ついで低応力エポキシ樹脂封止材が好ましい。シリコ
ーンエラストマー封止材としては高純度であり、自己接
着性の付加反応硬化型シリコーンゴム組成物を半導体素
子の少なくとも能動部分に接した状態で硬化させたもの
が好ましく、シリコーンゴムのみならずシリコーンゲル
であってもよい。
［実施例コ 実施例、比較例中の体積固有抵抗率、引張ヤング率およ
び粘度は２５℃における値である。
実施例１ 第１図は、本発明のフリップチップ型半導体装置の一実
施例の縦断面概略図である。
サイズ４ｍｍＸ７ｍｍのＬＳＩチップ１のパッシベーシ
ョン膜２面がガラス製基板３に向い合う形でＬＳＩチッ
プ１がガラス製基板３に実装されている。
ＬＳＩチップ１のガラス製基板３に向い合った面上には
電極パッド４が計１２０個点在しており、電極パッド４
はパッシベーション膜２と連結している。ガラス製基板
３の電極パッド４に向い合った面上には基板電極５が１
２０個点在しており、互いに向い合った位置にある各電
極パッド４と各基板電極５は導電性シリコーンゴム６に
より接続している。すなわち、各電極パッド４と各基板
電極５に導電性シリコーンゴム６が接着して電気的に結
合している。
この導電性シリコーンゴム６は、フィラーとして銀粉末
を含有している自己接着性の付加反応硬化型シリコーン
ゴム組成物を電極パッド４と基板電極５とに接触した状
態で加熱して硬化させたものである。
この導電性シリコーンゴム６は、体積固有抵抗率が４×
１０−４Ω・ｃｍであり、引張ヤング率が５０Ｋｇｆ／
ｃｍ２である。
ＬＳＩチップ１とガラス製基板３の間には耐寒性の絶縁
性シリコーンゴム７が封入されており、この絶縁性シリ
コーンゴム７は、ＬＳＩチップ１のパッシベーション膜
２と電極パッド４とＬＳＩチップ１自体の側面に接着し
、さらに、ガラス製基板３とその面上の基板電極５に接
着している。
この絶縁性シリコーンゴム７は、硬化前の粘度が３００
０ｃｌ）である自己接着性の付加反応硬化型シリコーン
ゴム組成物を、ＬＳＩチップ１のパッシベーション膜２
と電極パッド４とＬＳＩチップ１自体の側面と、ガラス
製基板３とその面上の基板電極５とに接触した状態で加
熱硬化させたものである。ＪＩＳＫ８３０１のＡ型硬度
針による硬度が１５であり、体積固有抵抗率が１．５×
１ＱＩ５Ω・ｃｍであり、結晶化温度がなく、ガラス転
移点が一１２０″Ｃである。
第１図に示す半導体装置３０個を用いて次の信頼性試験
を行い、その結果を第１表に示した。
項目　　　　　　　　試験条件 耐トー隨イクル性二半導体装置を一４０℃の空気中に３
０分間置き、＋２５°Ｃの空気中 に５分間置き、＋８５℃の空気中 に３０分間置き、＋２５℃の空気 中に５分間置き、ついで−４０°Ｃ の空気中に３０分間置き、これを １サイクルとして半導体装置の５ ０％にバンプクラックが発生する までのサイクル数と接続抵抗値の 上昇率が初期値の５０％以上にな ったサイクル数の小さい方を寿命 とした。
耐ヒートシヨツク性二半導体装置を一４０℃の空気中に
３０分間置き、ついで直ちに＋ ８５℃の空気中に３０分間置き、 これを１サイクルとして、半導体 装置の５０％にバンプクラックが 発生するまでのサイクル数と接続 抵抗値の上昇率が初期値の５０％ 以上になったサイクル数の小さい 方を寿命とした。
耐低温放置性二手導体装置を一４０’Ｃの空気中に放置
し、接続抵抗値の上昇率が 初期値の５０％以上になった時点 を寿命とした。
耐　湿　性　二手導体装置を＋８５℃、８５％ＲＨの空
気中に置き、接続抵抗値が初 期値の５０％以上になった時点を 寿命とした。
比較例１ 実施例１において、導電性シリコーンゴム６の替りに導
電性エポキシ樹脂接着剤を使用し、シリコーンゴム７の
替りに絶縁性エポキシ樹脂を使用した他はまったく同一
の半導体装置３０個について、実施例１と同様の信頼性
試験を行い、その結果を第１表に示した。導電性エポキ
シ樹脂接着剤は、フィラーとして銀粉を含有し、アミン
を硬化剤としており、硬化後の体積固有抵抗率が１×Ｉ
Ｑ−４０・ｃｍであり、引張ヤング率が８５０Ｋｇ−！
ｌ− ［発明の効果コ 本発明のフリップチップ型半導体装置では、半導体素子
表面の電極と基盤上の電極を導電性シリコーンエラスト
マーにより接続し、かつ、半導体素子の少なくとも能動
部表面を絶縁性のエラストマーにより封止しているので
、耐ヒートサイクル性や耐ヒートシロツク性に優れてお
り、半導体素子の大型化に伴い半導体素子と実装基板の
熱膨張係数の違いによる熱的ストレスがあってもバンプ
クラックやルーズコンタクト、接続抵抗の増加（導通不
良）を生じさせず、耐低温放置性や耐湿性にも優れてい
るという特徴を有する。
【図面の簡単な説明】
第１図は、実施例１のフリップチップ型半導体装置の縦
断面概略図である。

Claims (1)

  1. 【特許請求の範囲】 １　フリップチップ型半導体素子を基板上に実装してな
    る半導体装置において、該半導体素子表面の電極と該基
    板上の電極を導電性シリコーンエラストマーにより接続
    し、更に該半導体素子の少なくとも能動部表面を絶縁性
    エラストマー封止材により保護してなることを特徴とす
    る、フリップチップ型半導体装置。 ２　エラストマー封止材がシリコーンエラストマー封止
    材であることを特徴とする、特許請求の範囲第１項記載
    のフリップチップ型半導体装置。 ３　導電性シリコーンエラストマーが導電性の付加反応
    硬化型シリコーンエラストマーであり、シリコーンエラ
    ストマー封止剤が付加反応硬化型シリコーンエラストマ
    ー封止材であることを特徴とする、特許請求の範囲第２
    項記載のフリップチップ型半導体装置。 ４　導電性シリコーンエラストマーの２５℃における引
    張ヤング率が、１００Ｋｇｆ／ｃｍ＾２以下であること
    を特徴とする、特許請求の範囲第１項記載のフリップチ
    ップ型半導体装置。
JP20560690A 1990-08-02 1990-08-02 フリップチップ型半導体装置 Expired - Lifetime JP2843658B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP20560690A JP2843658B2 (ja) 1990-08-02 1990-08-02 フリップチップ型半導体装置
DE69109014T DE69109014T2 (de) 1990-08-02 1991-08-01 Flip-Chip-Halbleiteranordnung.
EP19910112967 EP0469614B1 (en) 1990-08-02 1991-08-01 Flip-chip semiconductor device
KR1019910013369A KR100216100B1 (ko) 1990-08-02 1991-08-02 플립 칩 반도체 장치
TW80106557A TW216468B (ja) 1990-08-02 1991-08-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20560690A JP2843658B2 (ja) 1990-08-02 1990-08-02 フリップチップ型半導体装置

Publications (2)

Publication Number Publication Date
JPH0491448A true JPH0491448A (ja) 1992-03-24
JP2843658B2 JP2843658B2 (ja) 1999-01-06

Family

ID=16509652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20560690A Expired - Lifetime JP2843658B2 (ja) 1990-08-02 1990-08-02 フリップチップ型半導体装置

Country Status (5)

Country Link
EP (1) EP0469614B1 (ja)
JP (1) JP2843658B2 (ja)
KR (1) KR100216100B1 (ja)
DE (1) DE69109014T2 (ja)
TW (1) TW216468B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972495B2 (en) 1996-12-12 2005-12-06 Tessera, Inc. Compliant package with conductive elastomeric posts
DE4334715B4 (de) * 1993-10-12 2007-04-19 Robert Bosch Gmbh Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
JP2008060585A (ja) * 1994-09-20 2008-03-13 Tessera Inc 半導体チップの順応性インターフェースを形成する方法
JP2018032836A (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 電子部品の接合構造および電子部品接合体の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
DE69312411T2 (de) * 1992-09-15 1997-11-27 Texas Instruments Inc Ballkontaktierung für Flip-Chip-Anordnungen
US5635762A (en) * 1993-05-18 1997-06-03 U.S. Philips Corporation Flip chip semiconductor device with dual purpose metallized ground conductor
KR0171438B1 (ko) * 1993-09-29 1999-10-15 모리시따 요오이찌 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
JP3223246B2 (ja) * 1997-07-25 2001-10-29 東レ・ダウコーニング・シリコーン株式会社 半導体装置
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
JP6518451B2 (ja) * 2015-02-02 2019-05-22 株式会社フジクラ 伸縮性回路基板
CN115274461B (zh) * 2022-05-31 2024-10-11 浙江禾芯集成电路有限公司 一种应用于平面型功率器件的封装结构的封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2618254B1 (fr) * 1987-07-16 1990-01-05 Thomson Semiconducteurs Procede et structure de prise de contact sur des plots de circuit integre.
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPH0817189B2 (ja) * 1989-01-13 1996-02-21 三菱電機株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4334715B4 (de) * 1993-10-12 2007-04-19 Robert Bosch Gmbh Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
JP2008060585A (ja) * 1994-09-20 2008-03-13 Tessera Inc 半導体チップの順応性インターフェースを形成する方法
JP4708401B2 (ja) * 1994-09-20 2011-06-22 テセラ・インコーポレーテッド 半導体チップの順応性インターフェースを形成する方法
US6972495B2 (en) 1996-12-12 2005-12-06 Tessera, Inc. Compliant package with conductive elastomeric posts
JP2018032836A (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 電子部品の接合構造および電子部品接合体の製造方法

Also Published As

Publication number Publication date
KR920005289A (ko) 1992-03-28
EP0469614A1 (en) 1992-02-05
DE69109014D1 (de) 1995-05-24
TW216468B (ja) 1993-11-21
KR100216100B1 (ko) 1999-08-16
DE69109014T2 (de) 1995-09-21
EP0469614B1 (en) 1995-04-19
JP2843658B2 (ja) 1999-01-06

Similar Documents

Publication Publication Date Title
JP4492448B2 (ja) 半導体パワーモジュール
US6617684B2 (en) Packaged die on PCB with heat sink encapsulant
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
TW322611B (ja)
JPH11219984A (ja) 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
KR20160046773A (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
TW432558B (en) Dual-chip packaging process and method for forming the package
US20050110128A1 (en) Highly reliable stack type semiconductor package
JP2843658B2 (ja) フリップチップ型半導体装置
US20070090533A1 (en) Closed loop thermally enhanced flip chip BGA
JP3547303B2 (ja) 半導体装置の製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JPS63107156A (ja) 樹脂封止型半導体装置
JP4568440B2 (ja) フリップチップ型半導体素子および半導体装置
JPS62281434A (ja) チツプキヤリアパツケ−ジ
JPH0345542B2 (ja)
TW200522300A (en) Chip package sturcture
JPH03196534A (ja) 半導体装置及びその製造方法
JPS63107127A (ja) 半導体装置
JPS59145534A (ja) 半導体デバイスの封止方法
JPH07106357A (ja) 半導体装置の封止方法とその実装体
CN111435653A (zh) 简易型电路板与芯片的封装结构
KR20010002704A (ko) 볼 그리드 어레이 패키지와 그 제조 방법
JPS6197948A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071023

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

EXPY Cancellation because of completion of term